[go: up one dir, main page]

JPH01231324A - エッチング終点判定方法 - Google Patents

エッチング終点判定方法

Info

Publication number
JPH01231324A
JPH01231324A JP5611388A JP5611388A JPH01231324A JP H01231324 A JPH01231324 A JP H01231324A JP 5611388 A JP5611388 A JP 5611388A JP 5611388 A JP5611388 A JP 5611388A JP H01231324 A JPH01231324 A JP H01231324A
Authority
JP
Japan
Prior art keywords
etching
end point
substrate
sample
dummy member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5611388A
Other languages
English (en)
Inventor
Yoshie Tanaka
田中 佳恵
Ryoji Hamazaki
良二 濱崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5611388A priority Critical patent/JPH01231324A/ja
Publication of JPH01231324A publication Critical patent/JPH01231324A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、エツチング終点判定方法に係り、特に半導体
素子基板のエツチングのようにエツチング深さ全域で材
料が変化しないもののエツチング終点を発光分光法を用
いて判定するのに好適なエツチング終点判定方法に関す
るものである。
〔従来の技術〕
試料のプラズマエツチング時において、その終点は、例
えば、発光分光法を用いて判定されている。
なお、本方法に関するものとしては1例えば、特開昭6
1−53728号、特開昭61−59834号等が挙け
られる。
〔発明が解決しようとする課題〕
上記従来技術では、例えば、半導体素子基板上の該基板
とは異なる膜をプラズマエツチングする場合、膜と基板
との境において発光強度の低下現象が生じ、これにより
膜のエツチング終点が精度良く判定される。
しかし、例えば、半導体素子基板のエツチングのように
エツチング深さ(板厚方向2幅方向等の深さ)全域で材
料が変化しないものにおいては、エツチング深さが所定
深さに達しても発光強度の低低下現象は生ぜず、エツチ
ング終点を判定することが不可能になるといった問題を
有している。
本発明の目的は、エツチング深さ全域で材料が変化しな
いもののエツチング終点を発光分光法により精度良く判
定できるエツチング終点判定方法を提供することにある
〔課題を解決するための手段〕
上記目的は、エツチング終点判定方法を、試料の被エツ
チング面に対応し朋記試料とは異なる材質のダミー部材
を配置する工程と、プラズマにより!’ff記試料とダ
ミー部材とをエツチングする工程と、前記ダミー部材の
エツチング時に生じる発光強度の変化により前記試料の
エツチング終点を判定する工程とを有する方法とするこ
とにより、達成される。
〔作  用〕
試料の被エツチング面に対応し該試料とは異なる材質の
ダミー部材が配置され、この状態でプラズマにより試料
とダミー部材とはエツチングされる。ダミー部材のエツ
チング時に生じる発光強度の変化により試料のエツチン
グ終点が判定される。
〔実 施 例〕 以下1本発明の一実施例を第1図、第2図により説明す
る。
第1図で、試料1例えば、SL基板10上に、この場合
、5i02マスク11がバターニングされている。
Si基板10上の、この場合、マスク11およびパター
ン形成不要部分(又は素子として無視される部分)には
、ダミー部材、この場合、81基板lOおよびマスク1
1とは材質が異なる、例えば、有機レジスト加が、この
場合、塗布されている。
予め、プラズマエツチング条件におけるSi基板ノエッ
チレ−トRsと有機レジスト(9)のエッチレートRp
が測定される。両者のエッチレート比RはR8/Rpで
求められ、必要とされるSi 基板10のエツチングJ
il(エツチング深さ)をDsとすれば、Ds/Rで示
される厚さの有機レジストIが塗布される。
第1図に示す状態で、Si基板10.有機レジスト囚は
、プラズマにより、この場合、生として、板厚方向に同
時にエツチング開始される。このようなエツチング中I
こ発光が生じる。この場合、有機レジストIからの反応
生成物の発光の内から、例えば、波長4191mの00
の発光が選択され、該選択された発光の強度のエツチン
グ時間に対する変化がモニターされる。エツチングが進
行し、第2図に示す状態、つまり81基板lOにエツチ
ング加工された1ll12の深さがDSに達すると上記
選択された発光強度の低下現象が生じ、これを検知する
ことで、Si基板lOのエツチング終点が判定される。
エツチング終点が判定された時点でプラズマの生成が停
止され81基板10のエツチング操作は完了される。な
お、必要であれば、一定のオーバーエツチング操作が実
施される。
本実施例によれば、Si基板のエツチング終点を発光分
光法により精度良く判定することができる。
また1本実施例によれば、エツチング操作1回毎のプラ
ズマエツチング条件にバラツキが生じる場合や、エツチ
ング操作中に何等かの原因でプラズマエツチング条件に
変動が生じる場合にも良好に対応でき1例えば、a8間
制御にてエツチングを行う場合等に比べて大きな利点を
有する。
本実施例では、ダミー部材を被エツチング面に塗布して
いるが、この他に1例えば、載置したりして配置するよ
うにすれば良い。また1本実施例では、s1基板上のマ
スクおよびパターン形成不要部分に有機レジストを塗布
しているが、この他に。
Si基板上のマスクの上に有機レジストを積層塗布して
も良い。このようにした場合、エツチング終点判定後に
一定のオーバーエツチング操作が実施されるような場合
、特に有効である。更に、Si基板上のマスクの上に有
機レジストをIA層塗布し、有機レジストのエッチレー
ト、有機レジストのエツチング開始から終了に要した時
間並びにSi基板のエッチレートとの関係より有機レジ
ストのエツチング終T時点での81基板のエツチング量
を求め。
該エツチング量と要求される所定のエツチング量との差
量なオーバーエツチングするよう番こしても良い。この
ようにした場合、有機レジストの塗布厚さを上記実施例
のように廠密に規制する必要がなくなり、有機レジスト
の塗布作業が礒めて容易となる。更:こ1以上の他に、
ダミー部材を試料より空間を有しプラズマ中に設置する
ようにしても良い。なお、試料がSi基板で、また、マ
スクが。
例えば、Si N、 W 8i 、 Ti W、  シ
リサイド、M。
M合金、レジスト、有機材料の中から選択されたもので
ある場合、ダミー部材としては、試料およびマスクとは
異なる材質の、例えば、ポリイミド樹脂、SiN、WS
i、TiW、  シリサイド、 Al、 k1合金の中
から選択されたものが使用される。なお。
当然のことであるが、基板の要求エツチング社に達する
時点又はそれ以断に除去される量にダミー部材の量は規
制される。
〔発明の効果〕
本発明によれば、エツチング深さ全域で材料が変化しな
いもののエツチング終点判定をダミー部材を用いること
により発光分光法により精度良曵判定できる効果がある
【図面の簡単な説明】
第1図は1本発明の一実施例のエツチング前の試料の縦
断面図、第2因は、エツチング後の試料の縦断面図であ
る。 10・・・・・・Si基板、11・・・・・・5i02
マスク、12・・・・・・’l閉 に2圀 /l

Claims (1)

    【特許請求の範囲】
  1. 1、試料の被エッチング面に対応し前記試料とは異なる
    材質のダミー部材を配置する工程と、プラズマにより前
    記試料とダミー部材とをエッチングする工程と、前記ダ
    ミー部材のエッチング時に生じる発光強度の変化により
    前記試料のエッチング終点を判定する工程とを有するこ
    とを特徴とするエッチング終点判定方法。
JP5611388A 1988-03-11 1988-03-11 エッチング終点判定方法 Pending JPH01231324A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5611388A JPH01231324A (ja) 1988-03-11 1988-03-11 エッチング終点判定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5611388A JPH01231324A (ja) 1988-03-11 1988-03-11 エッチング終点判定方法

Publications (1)

Publication Number Publication Date
JPH01231324A true JPH01231324A (ja) 1989-09-14

Family

ID=13018027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5611388A Pending JPH01231324A (ja) 1988-03-11 1988-03-11 エッチング終点判定方法

Country Status (1)

Country Link
JP (1) JPH01231324A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6716362B1 (en) * 2000-10-24 2004-04-06 International Business Machines Corporation Method for thin film laser reflectance correlation for substrate etch endpoint
JP2009147000A (ja) * 2007-12-12 2009-07-02 Seiko Instruments Inc 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6716362B1 (en) * 2000-10-24 2004-04-06 International Business Machines Corporation Method for thin film laser reflectance correlation for substrate etch endpoint
JP2009147000A (ja) * 2007-12-12 2009-07-02 Seiko Instruments Inc 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5635337A (en) Method for producing a multi-step structure in a substrate
JP3118899B2 (ja) アライメントチェックパターン
JPS5811512B2 (ja) パタ−ン形成方法
JPS6127631A (ja) 半導体装置
US5304511A (en) Production method of T-shaped gate electrode in semiconductor device
US4089766A (en) Method of passivating and planarizing a metallization pattern
JPH01231324A (ja) エッチング終点判定方法
JPS63236319A (ja) 半導体装置の製造方法
JPH03209711A (ja) 半導体装置の製造方法
JP3225676B2 (ja) 半導体装置の製造方法
KR0124638B1 (ko) 반도체장치의 다층배선 형성방법
KR940002297B1 (ko) 다층레지스트를 이용한 패턴형성방법
JPH01105538A (ja) フォトレジストパターン形成方法
JPS6092634A (ja) 半導体装置の製造方法
JPS6211783B2 (ja)
JPH01256128A (ja) ドライエッチング方法
KR0168200B1 (ko) 반도체 장치의 다층 막질 식각 방법
KR100247642B1 (ko) 반도체 소자의 콘택홀 형성방법
JP2700004B2 (ja) 半導体装置の製造方法
JPH03101229A (ja) 半導体集積回路装置の製造方法
JPH02143523A (ja) 半導体装置の製造方法
JPS61288426A (ja) アルミニウム膜のテ−パエツチング方法
JPS62114236A (ja) 半導体装置用目合せパタ−ン
JPH0493028A (ja) 半導体装置の製造方法
JPS61156739A (ja) ドライエツチング方法