JPS6211783B2 - - Google Patents
Info
- Publication number
- JPS6211783B2 JPS6211783B2 JP54172908A JP17290879A JPS6211783B2 JP S6211783 B2 JPS6211783 B2 JP S6211783B2 JP 54172908 A JP54172908 A JP 54172908A JP 17290879 A JP17290879 A JP 17290879A JP S6211783 B2 JPS6211783 B2 JP S6211783B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- metal film
- forming
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は、多層配線を有する半導体装置を製造
する方法の改良に関する。
する方法の改良に関する。
従来、多層配線を形成する方法として、例え
ば、第１図に見られるように、第１層目配線１を
絶縁膜２で覆い、該絶縁膜２にコンタクト穴
（via ホール）２ａを形成し、その後、第２層目
配線３を形成するものが知られている。
ば、第１図に見られるように、第１層目配線１を
絶縁膜２で覆い、該絶縁膜２にコンタクト穴
（via ホール）２ａを形成し、その後、第２層目
配線３を形成するものが知られている。
しかしながら、これに依ると、コンタクト穴２
ａを配線１上に正確に位置合せして形成しなけれ
ばならないこと、また、エツチング精度を出し難
いこと、更にまた、矢印で示したようなカバレイ
ジの悪さに依り配線３が断線し易いことなどの問
題がある。
ａを配線１上に正確に位置合せして形成しなけれ
ばならないこと、また、エツチング精度を出し難
いこと、更にまた、矢印で示したようなカバレイ
ジの悪さに依り配線３が断線し易いことなどの問
題がある。
本発明は、多層配線を形成する際に、配線間を
結ぶためのコンタクト穴を形成しなくて済むよう
に、また、段差に基因する上層配線の断線が起ら
ないようにするものであり、以下これを詳細に説
明する。
結ぶためのコンタクト穴を形成しなくて済むよう
に、また、段差に基因する上層配線の断線が起ら
ないようにするものであり、以下これを詳細に説
明する。
第２図乃至第８図は本発明一実施例を説明する
為の工程要所に於ける半導体装置の要部側断面説
明図であり、次に、これ等の図を参照しつつ記述
する。
為の工程要所に於ける半導体装置の要部側断面説
明図であり、次に、これ等の図を参照しつつ記述
する。
第２図参照
(1) 基板１１上に例えばアルミニウムの第１層目
配線膜１２と、エツチング・ストツパ膜１３
と、例えばアルミニウムからなる配線間コンタ
クト用金属膜１４を形成する。この際適用する
技法としては蒸着法、スパツタ法など適宜に採
用して良い。また、エツチング・ストツパ膜１
３は例えばチタン、チタン・タングステン、シ
リコンなど適当なものを選ぶことができる。
配線膜１２と、エツチング・ストツパ膜１３
と、例えばアルミニウムからなる配線間コンタ
クト用金属膜１４を形成する。この際適用する
技法としては蒸着法、スパツタ法など適宜に採
用して良い。また、エツチング・ストツパ膜１
３は例えばチタン、チタン・タングステン、シ
リコンなど適当なものを選ぶことができる。
第３図参照
(2) パターンのエツジを鋭角にする為、ドライ・
エツチング法を採用し、フオト・レジスト膜１
５をマスクとして金属膜１４、ストツパ膜１
３、配線膜１２のパターニングを行なう。スト
ツパ膜１３をエツチングするにはガスを変更し
たり、場合に依つては、ウエツト・エツチング
法を採つても良い。
エツチング法を採用し、フオト・レジスト膜１
５をマスクとして金属膜１４、ストツパ膜１
３、配線膜１２のパターニングを行なう。スト
ツパ膜１３をエツチングするにはガスを変更し
たり、場合に依つては、ウエツト・エツチング
法を採つても良い。
第４図参照
(3) 一酸化シリコン、二酸化シリコンなどを配線
膜１２の厚さ分だけ蒸着して絶縁膜１６を形成
する。
膜１２の厚さ分だけ蒸着して絶縁膜１６を形成
する。
第５図参照
(4) フオト・レジスト膜１５を溶解して除去す
る。これに依り、その上に在つた絶縁膜１６の
一部も除去されてしまう。
る。これに依り、その上に在つた絶縁膜１６の
一部も除去されてしまう。
(5) 新たにフオト・レジスト膜１７を形成する。
これは、コンタクト穴と同様のパターンを有す
るものとする。
これは、コンタクト穴と同様のパターンを有す
るものとする。
第６図参照
(6) フオト・レジスト膜１７をマスクとして金属
膜１４をパターニングする。このときもドラ
イ・エツチング法を適用する。
膜１４をパターニングする。このときもドラ
イ・エツチング法を適用する。
第７図参照
(7) 前記工程(3)と同様にして絶縁膜１８を形成す
る。その厚さは金属膜１４とストツパ膜１３を
加えたものとする。尚、この工程の前に、金属
膜１４の直下に在るもの以外のストツパ膜１３
を除去することは任意である。
る。その厚さは金属膜１４とストツパ膜１３を
加えたものとする。尚、この工程の前に、金属
膜１４の直下に在るもの以外のストツパ膜１３
を除去することは任意である。
第８図参照
(8) フオト・レジスト膜１７を溶解してその上の
絶縁膜１８をリフト・オフする。
絶縁膜１８をリフト・オフする。
(9) 第２層目配線膜１９を形成する。この後、同
様な工程を繰返して更に多層の配線を形成する
こともできる。尚、本実施例に於いて、金属膜
１４は、ボンデイング・パツドの一辺の長さが
80〜150〔μｍ〕であるとき、一辺が１〜３
〔μｍ〕程度の大きさで良い。また、絶縁膜１
６，１８の厚さは配線膜１２，金属膜１４など
のそれと一致している必要はなく、80〜120
〔％〕程度の範囲で許容できる。更にまた、材
質もSiOx以外にアルミナ（Al2O3）なども使用
することができる。
様な工程を繰返して更に多層の配線を形成する
こともできる。尚、本実施例に於いて、金属膜
１４は、ボンデイング・パツドの一辺の長さが
80〜150〔μｍ〕であるとき、一辺が１〜３
〔μｍ〕程度の大きさで良い。また、絶縁膜１
６，１８の厚さは配線膜１２，金属膜１４など
のそれと一致している必要はなく、80〜120
〔％〕程度の範囲で許容できる。更にまた、材
質もSiOx以外にアルミナ（Al2O3）なども使用
することができる。
ところで、前記説明した実施例に於ける位置合
せ精度を更に容易に向上することができる。次
に、これを第９図乃至第１１図を参照しつつ説明
する。
せ精度を更に容易に向上することができる。次
に、これを第９図乃至第１１図を参照しつつ説明
する。
第９図参照
(1) 第１層目配線膜１２、ストツパ膜１３、金属
膜１４を形成した上に最初からコンタクト穴と
同様のパターンを有するフオト・レジスト膜１
７を形成する。
膜１４を形成した上に最初からコンタクト穴と
同様のパターンを有するフオト・レジスト膜１
７を形成する。
第１０図参照
(2) その上に第１層目配線膜１２のエツチング・
パターンを有するフオト・レジスト膜１５を形
成する。このフオト・レジスト膜１５をフオ
ト・レジスト膜１７とは溶解液を異にするもの
とする。フオト・レジスト膜１７が形成されて
いるところに合せてフオト・レジスト膜１５を
形成することは極めて精密になし得る。尚、フ
オト・レジスト膜１５の代りにポリイミド膜な
どを使用することができる。
パターンを有するフオト・レジスト膜１５を形
成する。このフオト・レジスト膜１５をフオ
ト・レジスト膜１７とは溶解液を異にするもの
とする。フオト・レジスト膜１７が形成されて
いるところに合せてフオト・レジスト膜１５を
形成することは極めて精密になし得る。尚、フ
オト・レジスト膜１５の代りにポリイミド膜な
どを使用することができる。
第１１図参照
(3) フオト・レジスト膜１５をマスクとして金属
膜１４、ストツパ膜１３、第１層目配線膜１２
のパターニングを行なう。
膜１４、ストツパ膜１３、第１層目配線膜１２
のパターニングを行なう。
(4) この後、第４図に関して説明したように絶縁
膜１６を形成し、フオト・レジスト膜１５を除
去することに依るリフト・オフを行なうと第５
図に見られる状態が得られることになるから、
それ以後の工程は前記実施例に従えば良い。
膜１６を形成し、フオト・レジスト膜１５を除
去することに依るリフト・オフを行なうと第５
図に見られる状態が得られることになるから、
それ以後の工程は前記実施例に従えば良い。
以上の説明で判るように、本発明に依れば、多
層配線を有する半導体装置を製造する場合に於い
て、所定層の配線膜上にエツチング・ストツパ膜
を形成してからその上に配線間コンタクト用金属
膜を形成する工程と、次いで、該金属膜とエツチ
ング・ストツパ膜と配線膜とを配線形状にパター
ニングする工程と、次いで、前記金属膜のみを配
線間コンタクトとして必要な柱状をなすように更
にパターニングする工程と、次いで、その残され
た柱状の金属膜の側周を囲む絶縁膜を形成する工
程とが含まれてなるようにしたものであり、これ
に依り、所定層の配線膜とその上層の配線膜とを
コンタクトさせる為のコンタクト穴の形成は不要
になるので、その位置合せ不良やエツチング精度
不良について考慮する必要がなくなり、製造歩留
りは飛躍的に向上する。また、最切に、金属膜と
エツチング・ストツパ膜と配線膜とをパターニン
グしてから更にその金属膜を柱状にパターニング
するようにしているので、柱状になつた金属膜は
必ず前記配線膜上に在り、該金属膜がずれて隣接
配線膜間が短絡するなどの事故は発生することが
ない。更にまた、表面は平坦に形成されるので、
段差に依る配線の切断などは生じない。
層配線を有する半導体装置を製造する場合に於い
て、所定層の配線膜上にエツチング・ストツパ膜
を形成してからその上に配線間コンタクト用金属
膜を形成する工程と、次いで、該金属膜とエツチ
ング・ストツパ膜と配線膜とを配線形状にパター
ニングする工程と、次いで、前記金属膜のみを配
線間コンタクトとして必要な柱状をなすように更
にパターニングする工程と、次いで、その残され
た柱状の金属膜の側周を囲む絶縁膜を形成する工
程とが含まれてなるようにしたものであり、これ
に依り、所定層の配線膜とその上層の配線膜とを
コンタクトさせる為のコンタクト穴の形成は不要
になるので、その位置合せ不良やエツチング精度
不良について考慮する必要がなくなり、製造歩留
りは飛躍的に向上する。また、最切に、金属膜と
エツチング・ストツパ膜と配線膜とをパターニン
グしてから更にその金属膜を柱状にパターニング
するようにしているので、柱状になつた金属膜は
必ず前記配線膜上に在り、該金属膜がずれて隣接
配線膜間が短絡するなどの事故は発生することが
ない。更にまた、表面は平坦に形成されるので、
段差に依る配線の切断などは生じない。
第１図は従来例の要部側断面説明図、第２図乃
至第８図は本発明一実施例を説明する為の工程要
所に於ける半導体装置の要部側断面説明図、第９
図乃至第１１図は他の実施例を説明する為の工程
要所に於ける半導体装置の要部側断面説明図であ
る。 図に於いて、１１は基板、１２は配線膜、１３
はストツパ膜、１４は金属膜、１５はフオト・レ
ジスト膜、１６は絶縁膜、１７はフオト・レジス
ト膜、１８は絶縁膜、１９は配線膜である。
至第８図は本発明一実施例を説明する為の工程要
所に於ける半導体装置の要部側断面説明図、第９
図乃至第１１図は他の実施例を説明する為の工程
要所に於ける半導体装置の要部側断面説明図であ
る。 図に於いて、１１は基板、１２は配線膜、１３
はストツパ膜、１４は金属膜、１５はフオト・レ
ジスト膜、１６は絶縁膜、１７はフオト・レジス
ト膜、１８は絶縁膜、１９は配線膜である。
Claims (1)
- 【特許請求の範囲】 １ 所定層の配線膜上にエツチング・ストツパ膜
を形成してからその上に配線間コンタクト用金属
膜を形成する工程と、 次いで、該金属膜とエツチング・ストツパ膜と
配線膜とを配線形状にパターニングする工程と、 次いで、前記金属膜のみを配線間コンタクトと
して必要な柱状をなすように更にパターニングす
る工程と、 次いで、その残された柱状の金属膜の側周を囲
む絶縁膜を形成する工程と が含まれてなることを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17290879A JPS5696845A (en) | 1979-12-28 | 1979-12-28 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17290879A JPS5696845A (en) | 1979-12-28 | 1979-12-28 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5696845A JPS5696845A (en) | 1981-08-05 |
| JPS6211783B2 true JPS6211783B2 (ja) | 1987-03-14 |
Family
ID=15950564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17290879A Granted JPS5696845A (en) | 1979-12-28 | 1979-12-28 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5696845A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0828420B2 (ja) * | 1986-04-09 | 1996-03-21 | 富士通株式会社 | 多層配線の形成方法 |
| KR100593126B1 (ko) * | 1999-12-29 | 2006-06-26 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4894866A (ja) * | 1972-03-15 | 1973-12-06 |
-
1979
- 1979-12-28 JP JP17290879A patent/JPS5696845A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4894866A (ja) * | 1972-03-15 | 1973-12-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5696845A (en) | 1981-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JP2597396B2 (ja) | シリコーンゴム膜のパターン形成方法 | |
| JPS6211783B2 (ja) | ||
| JPH10312980A (ja) | 半導体装置の製造方法 | |
| JPH10247661A (ja) | ボンディング用構造の形成方法 | |
| JPH09306992A (ja) | 半導体装置およびその製造方法 | |
| JPS5833854A (ja) | 半導体装置の製造方法 | |
| JP2830636B2 (ja) | 半導体装置の製造方法 | |
| JPH04287326A (ja) | 半導体装置およびその製造方法 | |
| JPH0587973B2 (ja) | ||
| KR100275949B1 (ko) | 반도체장치의제조방법 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| JPS6378552A (ja) | スル−ホ−ルの形成方法 | |
| JPH04250628A (ja) | 半導体装置の製造方法 | |
| JPS5877246A (ja) | 多層配線構造の形成方法 | |
| JPH01189939A (ja) | 半導体集積回路 | |
| JPS596560A (ja) | 半導体装置の製造方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPS6227155B2 (ja) | ||
| JPH0123944B2 (ja) | ||
| JPH03209827A (ja) | 多層配線型半導体集積回路装置 | |
| JPH02170553A (ja) | 半導体装置の製造方法 | |
| JPS63312657A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05259112A (ja) | 半導体装置の製造方法 | |
| JPS62200746A (ja) | 半導体装置 |