[go: up one dir, main page]

JPH01105538A - フォトレジストパターン形成方法 - Google Patents

フォトレジストパターン形成方法

Info

Publication number
JPH01105538A
JPH01105538A JP26302587A JP26302587A JPH01105538A JP H01105538 A JPH01105538 A JP H01105538A JP 26302587 A JP26302587 A JP 26302587A JP 26302587 A JP26302587 A JP 26302587A JP H01105538 A JPH01105538 A JP H01105538A
Authority
JP
Japan
Prior art keywords
pattern
layer
photoresist
etching
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26302587A
Other languages
English (en)
Inventor
Kenji Einaga
永長 健治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP26302587A priority Critical patent/JPH01105538A/ja
Publication of JPH01105538A publication Critical patent/JPH01105538A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ピ) 産業上の利用分野 本発明は5AW(弾性表面波)デバイスやIC(集積回
路)素子等の製造工程に於いて、電極や配線導体を作成
するために、基板上にフォトレジストパターンを形成す
る方法に関する。
(ロ)従来の技術 最近のSAWデバイスやIC素子等では、パターン幅が
1μm以下の電極や配線パターンが要求されるようにな
って来た。このような微細なパターンを形成する際には
、アルミニウム等の電極材料を蒸着した基板表面にフォ
トレジストを塗布し、このレジスト層を電極パターンを
予め形成したフォトマスクを介して紫外線で露光させた
のち現象することによって、上記基板上に上記電極パタ
ーンに対応する所望のレジストパターンを形成させる所
謂フォトリソグラフィー法が使用されている。
しかしながら、パターン幅が1μm以ドにもなると、露
光時の紫外線の電極材料(アルミニウム)層の下面から
の反射や回折現象によって、フォトレジスト層の側面等
の余計な部分までが露光されてしまうので、フォトレジ
ストパターンの現象時にレジストパターン幅が細くなる
。従って、このようなレジストパターンが形成された基
板上の金属層をエツチング処理した場合には、レジスト
部に対応する電極や配線パターンが当然細くなってしま
うと云う問題がある。即ち、第2図のような電極パ、タ
ーンを持つSAWデバイスでは、図中のA部のように一
方の電極指(T1)の先端に隣接している他方の電極指
(T2)の腹部が第3図のように細くなるのである。こ
れはそのような個所では前述した紫外線の反射や回折が
大きくなると考えられるからである。
このような問題を解消するには、前述のフォトレジスト
バ2−ンの現象に、現象液を使用する所謂ディッピング
現象法の代りに、例、えば雑誌「電子材料、1981年
3月号」のP57〜P61に記載されているような、異
方性をもつプラズマドライ現像法を採用することが考え
られる。しかし、この方法に依ると、現象時に非露光部
のフォトレジストも大きくエツチングされるので、レジ
スト層が非常に薄くなってしまう。このため、この現象
後の電極材料層のエツチングをプラズマエツチングによ
って行なうと、上記電極材料層が所定の薄さにエツチン
グされる前にレジストが先にエツチングされて除去され
てしまうため、上記電極材料層のエツチングを正確に行
なうことができないと云う問題があった。
四 発明が解決しようとする問題点 本発明は、上記の点を考慮してなされたものであり、S
AWデバイスやIC素子等の製造工程に於いて、基板表
面にフォトレジストパターンを形成する際に、それが微
細なパターンであっても、パターン幅が細くなったり、
レジストの厚みが薄くなったりすることなく、所望通り
の幅及び厚さで正確に形成できるようにすることを目的
とする。
四 問題点を解決するための手段 本発明では、基板上に塗布された第1のフォトレジスト
層上に更に金属層と第2のフォトレジスト層を順次この
順に形成し、上記第2のフォトレジスト層を所望のパタ
ーンに露光現象させて作成したフォトレジストパターン
をエツチングマスクとして前記金属層をプラズマエツチ
ングしてマスクパターンを形成し、次いでこのマスクパ
ターンをエツチングマスクとして前記第1のフォトレジ
スト層をプラズマエツチングし、これによって前記基板
上の第1のフォトレジスト層が所望のパターンになるよ
うにした。
(ホ)作用 上記方法に依れば、フォトレジストが二重構造になって
いるので、このフォトレジストのエツチングをプラズマ
エツチングによって行なっても、基板上に充分な厚さの
フォトレジストパターンを形成でき、しかも、第1のフ
ォトレジスト層は金属層のパターンをエツチングマスク
としてプラズマエツチングされるから、除去されるべき
部分のみが正確にエツチングされる。
(へ)実施例 以下、本発明の一実施例としてSAWデバイスの電極パ
ターンを基板表面に形成する場合についで、第1図を参
照しながら説明する。
本実施例では、第1図11)に示すように、先ず、第1
図泊)のように、水晶基板(1)の表面に第1のアルミ
ニウム層(2)を10分の数μmの膿珠に蒸着し、その
上に第1のフォトレジスト層(3)を1.0〜1.5μ
m程度に塗布し、更にその上に第2のアルミニウム層(
4)を100分の数μm程度の厚みに蒸着し、最後にそ
の上に第2のフォトレジスト層(5)をその10〜20
分の1程度の厚さで塗布したウェハを用意する。
次に、第1図ら)の如くこのウェハの第2のフォトレジ
スト層(5)上に所望の電極パターンを形成したフォト
マスク(6)を被せ紫外線(7)によって露光する。そ
の後、このウェハを図示しない現象液に浸して上記フォ
トレジスト層(5]の現象を行なうと。
第2図(C)の如く第2のアルミニウム層(4)上にフ
ォトレジストパターンが形成された状態になる。その際
、このにシストパターンの角部(R)が欠けているのは
、ディッピングエツチングでは、前述の反射光や回折光
による露光部分がエツチング液によって溶解されるから
である。
次に、このディッピング現象後の基板を図示しないプラ
ズマエツチング装置内に入れ、前述のレジストパターン
〔フォトレジスト層(53) ヲエッチングマスクとし
て、CCl!4 (四塩化炭素) 、 BC1!3(炭
化はう素)ガス等のプラズマイオン粒子(8)によって
、第1のアルミニウム層(2)に対し垂直方向にエツチ
ングを行なう。その際、上記のCCl4、BC1!3等
は第2のフォトレジスト層(5)に対しても若干のエツ
チング作用を持つが、このレジスト層(5)をアルミニ
ウム層(4)に対して前述の如く充分厚く塗布している
ので、露光部(E)のアルミニウム層(4)が第1図1
d)の如く完全に除去された状態でも、上 非露光部(N)八には充分の厚さの第2フォトレジスト
層(5)が残ることになる。従って、その下部のアルミ
ニウム層(4)がサイドエツチングされて、その1パタ
一ン幅が細くなることはない。
次いで、第1図dの状態に於いて、今度は02(酸素)
又はCF4(7)化炭素)ガスを前記プラズマエツチン
グ装置内に注入し、前述の工程(第1図(C))により
第1のフォトレジスト層(3)上に形成されたアルミニ
ウム層(4)のパターンをエツチングマスクとして、゛
上記レジスト層(3)を上記ガスのイオン粒子(9)に
よってプラズマエツチングする。
すると、露光部(E)上の第1のフォトレジスト層(3
)及び非露光部(N)上の第2のフォトレジスト層(5
1がともにエツチングされて行く。その際、第2のフォ
トレジスト層(5)の1114の方が、第1のフォトレ
ジスト層(3)のそれよりも前述の如く小さくしへ てあり、また、上記の02、CF4等はアルミニウムに
対しては殆んどエツチング′作用がないので、このエツ
チング工程が完了した状態では、第1図(e)のように
なって、第1のアルミニウム層(2)上に所望のフォト
レジストパターン(ただし、その上面にアルミニウムが
被着されている)が得られる。
したがって、以後は上記第1のフォトレジスト層(3)
のパターンをエツチングマスクとして、第1図(C)の
工程と同様にCCe4.BCl3等によって第1のアル
ミニウム層(2)をプラズマエツチングすれば、第1図
げ】の状態になる。その際、非露光部■のアルミニウム
層(2)上には第1のフォトレジスト層(3)が元のま
−の充分な厚さで残っているので、その下部のアルミニ
ウム層(2)がサイドエツチングされない。それゆえ、
上記のアルミニウム層(21上に残ったフォトレジスト
層(3)を従来と同様にレジスト剥離液(図示せず)に
浸して除去すれば、基板(1)上に規定通りのパターン
幅をもつ所望の電極パターンが形成されるメ、である。
なお、上記実施例とは異なり、第2のフォトレジスト層
(5)の厚みを第1のフォトレジスト層(3)よりも厚
くした場合には、第1図(d)の工程終了後は第1図t
elに示す非露光部(N)の第2のアルミニウム層(4
)上に第2のフォトレジスト層が残ることになるが、こ
のようにしても何等問題はない。また、第1のフォトレ
ジスト層(3)のエツチングマスクの役割をなす第2の
アルミニウム層(4)は、銅、クロム等のその他の金属
層であってもよい。
Cト)発明の効果 以上の如く本発明に依れば、基板上に微細なフォトレジ
ストパターンを形成する際に、パターン幅が所望値より
も細くなったり、レジストの膜厚が薄くなったすせず正
確に形成できる。また、特別の装置等を必要とせず、従
来のプラズマエツチング装置やディッピングエツチング
装置をそのま\使用でき、従って、大幅なコストアップ
を伴なわない。
【図面の簡単な説明】
第1図は本発明による電極パターン形成時の工程を示す
図、第2図は本発明によって製作されるSAWデバイス
の電極パターンを示す平面図、第3図はその要部の拡大
図である。 (1)・・・基板、(2)・・・第1のアルミニウム層
、(3)・・・第1のフォトレジスト層、(4)・・・
第2のアルミニウム層、(5)・・・第2のフォトレジ
スト層。

Claims (1)

    【特許請求の範囲】
  1. (1)基板表面に第1のフォトレジスト層、その上に該
    レジスト層のエッチング用のマスクとして作用する金属
    層、該金属層の上に第2のフォトレジスト層をそれぞれ
    順次形成する工程と、 前記第2のフォトレジスト層に対して所望のパターンが
    形成されたフォトマスクを介して露光したのち現象処理
    してフォトレジストパターンを形成する工程と、 前記フォトレジストパターンをエッチングマスクとして
    前記金属層をプラズマエッチングしてマスクパターンを
    形成する工程と、 前記マスクパターンをエッチングマスクとして第1のフ
    ォトレジスト層をプラズマエッチングして所望のフォト
    レジストパターンを得る工程とからなるフォトレジスト
    パターン形成方法。
JP26302587A 1987-10-19 1987-10-19 フォトレジストパターン形成方法 Pending JPH01105538A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26302587A JPH01105538A (ja) 1987-10-19 1987-10-19 フォトレジストパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26302587A JPH01105538A (ja) 1987-10-19 1987-10-19 フォトレジストパターン形成方法

Publications (1)

Publication Number Publication Date
JPH01105538A true JPH01105538A (ja) 1989-04-24

Family

ID=17383837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26302587A Pending JPH01105538A (ja) 1987-10-19 1987-10-19 フォトレジストパターン形成方法

Country Status (1)

Country Link
JP (1) JPH01105538A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133384A (ja) * 2002-08-14 2004-04-30 Sony Corp レジスト用剥離剤組成物及び半導体装置の製造方法
JP2006501523A (ja) * 2002-10-03 2006-01-12 ルーメラ・コーポレーション ポリマー微細構造及びポリマー導波路の製造方法
JP2009031791A (ja) * 2002-08-14 2009-02-12 Sony Corp レジスト用剥離剤組成物及び半導体装置の製造方法
CN104733569A (zh) * 2013-12-19 2015-06-24 北京北方微电子基地设备工艺研究中心有限责任公司 纳米尺寸图形化衬底的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS621230A (ja) * 1985-06-27 1987-01-07 Toshiba Corp パタ−ン形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS621230A (ja) * 1985-06-27 1987-01-07 Toshiba Corp パタ−ン形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133384A (ja) * 2002-08-14 2004-04-30 Sony Corp レジスト用剥離剤組成物及び半導体装置の製造方法
JP2009031791A (ja) * 2002-08-14 2009-02-12 Sony Corp レジスト用剥離剤組成物及び半導体装置の製造方法
JP2006501523A (ja) * 2002-10-03 2006-01-12 ルーメラ・コーポレーション ポリマー微細構造及びポリマー導波路の製造方法
CN104733569A (zh) * 2013-12-19 2015-06-24 北京北方微电子基地设备工艺研究中心有限责任公司 纳米尺寸图形化衬底的制备方法

Similar Documents

Publication Publication Date Title
JPH01105538A (ja) フォトレジストパターン形成方法
US5679499A (en) Method for forming photo mask for use in fabricating semiconductor device
JPS63236319A (ja) 半導体装置の製造方法
JPH0473291B2 (ja)
JPH0458167B2 (ja)
JPS616830A (ja) パタ−ン形成方法
JPS63132452A (ja) パタ−ン形成方法
JPH03209711A (ja) 半導体装置の製造方法
JPH01105536A (ja) フォトレジストパターン形成方法
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JPS593953A (ja) 半導体装置の製造方法
JPH0864931A (ja) 電子部品の微細電極形成方法
JPS613489A (ja) 半導体装置の製造方法
JPH0293081A (ja) 多層膜のエッチング法
JP3149601B2 (ja) 半導体装置のコンタクトホール形成方法
JPS61288426A (ja) アルミニウム膜のテ−パエツチング方法
JPH02231722A (ja) 配線パターン形成方法
JP2003197624A (ja) 半導体導電層の形成法
JPH05175193A (ja) 半導体装置の回路パターン形成方法
JPH01128528A (ja) 配線パターンの形成方法
JPH05241350A (ja) レジストパターン形成方法
JPS5892224A (ja) パタ−ン形成方法
JPS6175525A (ja) 微細加工方法
JPH0620064B2 (ja) 多層配線基板の製造方法
JPH01144651A (ja) 半導体装置の製造方法