JPH03209711A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03209711A JPH03209711A JP2148653A JP14865390A JPH03209711A JP H03209711 A JPH03209711 A JP H03209711A JP 2148653 A JP2148653 A JP 2148653A JP 14865390 A JP14865390 A JP 14865390A JP H03209711 A JPH03209711 A JP H03209711A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- area
- circuit
- printing
- printing area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000002184 metal Substances 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 11
- 235000012431 wafers Nutrition 0.000 description 34
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に係り、特に製品管
理を行うためのロット番号を半導体基板上に書き込む方
法に関する。
理を行うためのロット番号を半導体基板上に書き込む方
法に関する。
能動素子と受動素子とを一つの半導体基板上に集積させ
てなる半導体集積回路は近年著しい微細化が進められて
おり、半導体ウェハ(以下、ウェハとする)の表面に形
成される回路構造もこれに伴い極めて複雑化してきてい
る。例えば、プレーナ・プロセスにおいては、ウェハを
高温で酸化雰囲気に曝すことによって、その表面に均一
な厚みを持つSiO□膜が形成される。このSiO□膜
は、ドナーあるいはアクセプタ不純物原子の拡散に対し
てマスク効果を持つが、この膜を写真蝕刻技術を利用す
ることにより微細加工する。このようなプロセスが何回
も繰り返されて多層構造の半導体系積回路が完成される
。
てなる半導体集積回路は近年著しい微細化が進められて
おり、半導体ウェハ(以下、ウェハとする)の表面に形
成される回路構造もこれに伴い極めて複雑化してきてい
る。例えば、プレーナ・プロセスにおいては、ウェハを
高温で酸化雰囲気に曝すことによって、その表面に均一
な厚みを持つSiO□膜が形成される。このSiO□膜
は、ドナーあるいはアクセプタ不純物原子の拡散に対し
てマスク効果を持つが、この膜を写真蝕刻技術を利用す
ることにより微細加工する。このようなプロセスが何回
も繰り返されて多層構造の半導体系積回路が完成される
。
ところで、このような半導体基板の製造工程においては
、回路パターンの形成に先立ってこのパターンとは別の
領域にロット番号が形成され、このロット番号を光学的
に読み取ることによって製品の性質、数量その他の管理
が行われる。
、回路パターンの形成に先立ってこのパターンとは別の
領域にロット番号が形成され、このロット番号を光学的
に読み取ることによって製品の性質、数量その他の管理
が行われる。
以下、従来のロフト番号の印字方法及び印字構造を説明
する。
する。
第10図において、ウェハ<1)上にはロット番号を印
字するための印字エリア(2)及び回路パターンを形成
するための回路エリア(3)が設定され、印字エリア(
2)には第11図に示すような所定のロット番号パター
ン(4)が形成される。その後、第12図に示されるよ
うに、ウェハ(1)の全面上にポリシリコン等の絶縁膜
(5)が形成され、さらに絶縁膜(5)上に^1等の金
属膜(6)が形成される。
字するための印字エリア(2)及び回路パターンを形成
するための回路エリア(3)が設定され、印字エリア(
2)には第11図に示すような所定のロット番号パター
ン(4)が形成される。その後、第12図に示されるよ
うに、ウェハ(1)の全面上にポリシリコン等の絶縁膜
(5)が形成され、さらに絶縁膜(5)上に^1等の金
属膜(6)が形成される。
このようにして多層構造の半導体集積回路の作成が行わ
れる。第12図では、それぞれ−層の絶縁膜(5)及び
金属膜(6)のみを示しているが、実際のプロセスにお
いては10数種類の絶縁膜及び数〜10数種類の金属膜
が形成される。
れる。第12図では、それぞれ−層の絶縁膜(5)及び
金属膜(6)のみを示しているが、実際のプロセスにお
いては10数種類の絶縁膜及び数〜10数種類の金属膜
が形成される。
尚、ロット番号パターン(4)が形成される印字・エリ
ア(2)は、ウェハ(1)の回路エリア(3)を避けた
領域に設定され、例えば第10図に示すようにウェハ(
1)のオリエンテーション・フラット(1&)とは反対
側の領域あるいはオリエンテーション・フラット(1a
)の近傍に配置される。
ア(2)は、ウェハ(1)の回路エリア(3)を避けた
領域に設定され、例えば第10図に示すようにウェハ(
1)のオリエンテーション・フラット(1&)とは反対
側の領域あるいはオリエンテーション・フラット(1a
)の近傍に配置される。
第13図にロット番号の印字及び回路パターンの形成を
行う装置の構成を示す、まず、レジスト塗布装置(7)
においてウェハ(1)の表面上にレジストが塗布される
1次に、ウェハ(1)は第13図の破線で示されるよう
に移動し、マスクアライナ(8)で回路エリア(3)の
露光が、印字露光装置(9)で印字エリア(2)の露光
がそれぞれ行われた後、現像装置(10)で双方のエリ
ア(2)及び(3)が同時に現像される。現像によりエ
リア(2)及び(3)のレジストが除去され、ウェハ(
1)が露出状態となる。ここで、エツチングを施すこと
により回路パターン部分及びロット番号パターン部分の
ウェハ(1)が侵食されてそれぞれ回路パターン及びロ
ット番号パターンの凹部が形成される。
行う装置の構成を示す、まず、レジスト塗布装置(7)
においてウェハ(1)の表面上にレジストが塗布される
1次に、ウェハ(1)は第13図の破線で示されるよう
に移動し、マスクアライナ(8)で回路エリア(3)の
露光が、印字露光装置(9)で印字エリア(2)の露光
がそれぞれ行われた後、現像装置(10)で双方のエリ
ア(2)及び(3)が同時に現像される。現像によりエ
リア(2)及び(3)のレジストが除去され、ウェハ(
1)が露出状態となる。ここで、エツチングを施すこと
により回路パターン部分及びロット番号パターン部分の
ウェハ(1)が侵食されてそれぞれ回路パターン及びロ
ット番号パターンの凹部が形成される。
その後、金属膜形成、レジスト塗布、露光、現像及びエ
ッチジグといったプロセスが繰り返されて、複数層の回
路パターンが積み重ねられていくこととなる。
ッチジグといったプロセスが繰り返されて、複数層の回
路パターンが積み重ねられていくこととなる。
そして、このようなプロセス中のウェハ(1)は上述の
ように蝕刻されたロフト番号パターン(4)を光学的に
読み取ることによりロフト認識が行われる。
ように蝕刻されたロフト番号パターン(4)を光学的に
読み取ることによりロフト認識が行われる。
ところが、ウェハ(1)自体に各パターンが蝕刻された
後の回路パターンの積層形成は、回路エリア(3)のみ
ならず、印字エリア(2)をも含むウェハ(1)の全面
に対して行われる。すなわち、本来当初の蝕刻により既
に形成されたロット番号パターン(4)の上にまで膜が
積層形成されてしまう、このため、第14図に示される
ように、コード化されたロット番号パターン(4a)の
B−B線上を印字コード読取装置(図示せず)の光セン
サで読み取った信号S1のレベルは大幅に乱れたものと
なる。第14図において、Vfはフルスケールを示す。
後の回路パターンの積層形成は、回路エリア(3)のみ
ならず、印字エリア(2)をも含むウェハ(1)の全面
に対して行われる。すなわち、本来当初の蝕刻により既
に形成されたロット番号パターン(4)の上にまで膜が
積層形成されてしまう、このため、第14図に示される
ように、コード化されたロット番号パターン(4a)の
B−B線上を印字コード読取装置(図示せず)の光セン
サで読み取った信号S1のレベルは大幅に乱れたものと
なる。第14図において、Vfはフルスケールを示す。
これは、金属膜とレジスト等の絶縁膜との界面で化学反
応が生じて異物が生成され、この異物が゛光センサで読
み取る際に乱反射を引き起こして読取信号S1のノイズ
成分として混入することに起因すると考えられる。その
結果、印字されたロフト番号パターン(4a)の読取精
度の低下をもたらしているのである。
応が生じて異物が生成され、この異物が゛光センサで読
み取る際に乱反射を引き起こして読取信号S1のノイズ
成分として混入することに起因すると考えられる。その
結果、印字されたロフト番号パターン(4a)の読取精
度の低下をもたらしているのである。
以上説明したように、従来は印字エリア(2)内の膜間
に存在する異物に起因して乱反射が起こり、ノイズ成分
が読取信号S1に混入するためにロット番号の読取精度
が低下し、正確な製品管理を行うことが困難であるとい
う問題点があった。
に存在する異物に起因して乱反射が起こり、ノイズ成分
が読取信号S1に混入するためにロット番号の読取精度
が低下し、正確な製品管理を行うことが困難であるとい
う問題点があった。
この発明はこのような問題点を解消するためになされた
もので、ロット番号を正確に読み取ることができる半導
体装置を製造する方法を提供することを目的とする。
もので、ロット番号を正確に読み取ることができる半導
体装置を製造する方法を提供することを目的とする。
〔課題を解決するための手段〕
この発明に係る半導体装置の製造方法は、回路パターン
を形成するための回路エリア及びロット番号パターンを
形成するための印字エリアを有する半導体ウェハの表面
を蝕刻することにより印字エリアにロット番号パターン
を形成し、半導体ウェハの表面全面上に金属膜を形成し
、半導体ウェハの回路エリア上に位置すると共に金属膜
により形成しようとする回路パターン以外の部分の金属
膜及び印字エリア上の金属膜を選択的に且つ同時に除去
する方法である。
を形成するための回路エリア及びロット番号パターンを
形成するための印字エリアを有する半導体ウェハの表面
を蝕刻することにより印字エリアにロット番号パターン
を形成し、半導体ウェハの表面全面上に金属膜を形成し
、半導体ウェハの回路エリア上に位置すると共に金属膜
により形成しようとする回路パターン以外の部分の金属
膜及び印字エリア上の金属膜を選択的に且つ同時に除去
する方法である。
この発明においては、回路エリアにおける不要の金属膜
を除去する際に印字エリア上の金属膜も同時に除去され
る。
を除去する際に印字エリア上の金属膜も同時に除去され
る。
以下、この発明の実施例を添付図面に基づいて説明する
。
。
第1A図ないし第1D図はそれぞれこの発明の一実施例
に係る半導体装!の製造方法を工程順に示す断面図であ
る。まず、第1A図に示すように、半導体ウェハ(11
)上にロット番号パターンを印字するための印字エリア
(12)と回路パターンを形成するための回路エリアク
13)が設定され、印字エリア(12)の表面を蝕刻す
ることによりロット番号パターン(14)が印字される
。
に係る半導体装!の製造方法を工程順に示す断面図であ
る。まず、第1A図に示すように、半導体ウェハ(11
)上にロット番号パターンを印字するための印字エリア
(12)と回路パターンを形成するための回路エリアク
13)が設定され、印字エリア(12)の表面を蝕刻す
ることによりロット番号パターン(14)が印字される
。
このロフト番号パターン(14)の印字には第13図に
示した製造装置と同様の装置が用いられる。
示した製造装置と同様の装置が用いられる。
すなわち、レジスト塗布装置(7)において半導体ウェ
ハ(11)の表面上にレジストが塗布される0次に、ウ
ェハ(11)はマスクアライナ(8)で回路エリア(1
3)の露光が、印字露光装置(9)で印字エリア(12
)の露光がそれぞれ行われた後、現像装置(10)で双
方のエリア(12)及び(13)が同時に現像される。
ハ(11)の表面上にレジストが塗布される0次に、ウ
ェハ(11)はマスクアライナ(8)で回路エリア(1
3)の露光が、印字露光装置(9)で印字エリア(12
)の露光がそれぞれ行われた後、現像装置(10)で双
方のエリア(12)及び(13)が同時に現像される。
これによりエリア(12)及び(13)のレジストが除
去され、ウェハ(11)が露出状態となる。ここで、エ
ツチングを施すことにより回路パターン部分及びロット
番号パターン部分のウェハ(11)が侵食されて回路パ
ターン及びロット番号パターン(14)の凹部がそれぞ
れ形成される。
去され、ウェハ(11)が露出状態となる。ここで、エ
ツチングを施すことにより回路パターン部分及びロット
番号パターン部分のウェハ(11)が侵食されて回路パ
ターン及びロット番号パターン(14)の凹部がそれぞ
れ形成される。
その後、ウェハ(11)の回路エリア(13)上には必
要な箇所に金属パターン(13a)が形成される。
要な箇所に金属パターン(13a)が形成される。
次に、第1B図に示されるように、ウェハ(11)の全
面上にポリシリコン等の絶縁膜(15)及び^1等の金
属膜(16)が順次形成された後、再びレジスト塗布装
置(7)を用いて金属膜(16)の上にレジスト(17
)が塗布される。
面上にポリシリコン等の絶縁膜(15)及び^1等の金
属膜(16)が順次形成された後、再びレジスト塗布装
置(7)を用いて金属膜(16)の上にレジスト(17
)が塗布される。
さらに、回路エリア(13)上で且つ金属膜(16)に
より形成しようとする回路パターン以外の部分、すなわ
ち回路エリア(13)における金属膜(16)の不要部
分のレジスト(17)がマスクアライナ(8)で露光さ
れ、次いで印字露光装置(9)で印字エリア(12)上
のレジスト(17)が露光される。これらの露光された
部分のレジスト(17)は、現像装置(10)で現像さ
れることにより第1C図に示すように除去される。
より形成しようとする回路パターン以外の部分、すなわ
ち回路エリア(13)における金属膜(16)の不要部
分のレジスト(17)がマスクアライナ(8)で露光さ
れ、次いで印字露光装置(9)で印字エリア(12)上
のレジスト(17)が露光される。これらの露光された
部分のレジスト(17)は、現像装置(10)で現像さ
れることにより第1C図に示すように除去される。
次に、レジスト(17)をマスクとして金属膜(16)
をエツチングする。これにより、第1D図に示すように
、回路エリア(13)の不要部分及び印字エリア(12
)上の金属膜(16)が選択的に除去される。さらに、
残留しているレジスト(17)の除去が行われる。
をエツチングする。これにより、第1D図に示すように
、回路エリア(13)の不要部分及び印字エリア(12
)上の金属膜(16)が選択的に除去される。さらに、
残留しているレジスト(17)の除去が行われる。
以後、同様にして絶縁膜形成、金属膜形成、レジスト塗
布、露光、現像及び金属膜のエツチングといったプロセ
スが繰り返されることにより、複数層の回路パターンが
積み重ねられていくこととなる。ところが、回路エリア
(13)の金属膜がエツチングされる毎に印字エリア(
12)上の金属膜も除去される。
布、露光、現像及び金属膜のエツチングといったプロセ
スが繰り返されることにより、複数層の回路パターンが
積み重ねられていくこととなる。ところが、回路エリア
(13)の金属膜がエツチングされる毎に印字エリア(
12)上の金属膜も除去される。
このため、回路パターンの完成時においても、印字エリ
ア(12)には第2図及び第3図に示されるように金属
膜が蓄積されることはないゆ従って、印字コード読取装
置(図示せず)の光センサでロット番号パターン(14
)を読み取る際には、金属膜と絶縁膜との界面に生成さ
れた異物に起因する光の乱反射によってノイズ成分が読
取信号に混入するという不都合が未然に回避される1例
えば、第4図に示されるように、コード化されたロット
番号パターン(14)のA−A線上を光センナで読み取
った信号S2は正確にロット番号パターン(14)を再
現したものとなり、高精度でロット番号パターン(14
)を読み取ることが可能となる。尚、第4図において、
vfはフルスケールを示す。
ア(12)には第2図及び第3図に示されるように金属
膜が蓄積されることはないゆ従って、印字コード読取装
置(図示せず)の光センサでロット番号パターン(14
)を読み取る際には、金属膜と絶縁膜との界面に生成さ
れた異物に起因する光の乱反射によってノイズ成分が読
取信号に混入するという不都合が未然に回避される1例
えば、第4図に示されるように、コード化されたロット
番号パターン(14)のA−A線上を光センナで読み取
った信号S2は正確にロット番号パターン(14)を再
現したものとなり、高精度でロット番号パターン(14
)を読み取ることが可能となる。尚、第4図において、
vfはフルスケールを示す。
ここで、この発明で用いられるロット番号パターンの印
字例について説明する。第5A図は印字エリア(22)
の構成を示し、印字エリア(22)には作業者が目視に
より判読するための文字印字(23)と印字コード読取
装置(図示せず)による読み取りに供されるコード印字
(24)とが印字されている。さらに、コード印字(2
4)を捜しやすくするために印字エリア(22)の両端
部にそれぞれスタートビット(25)及びエンドビット
(26)が形成されている。この例では、金属膜が除去
されるエリア<22m)が印字エリア(22)より小さ
く、スタートビット(25)及びエンドビット(26)
の一部とコード印字(24)とをカバーする領域となっ
ている。
字例について説明する。第5A図は印字エリア(22)
の構成を示し、印字エリア(22)には作業者が目視に
より判読するための文字印字(23)と印字コード読取
装置(図示せず)による読み取りに供されるコード印字
(24)とが印字されている。さらに、コード印字(2
4)を捜しやすくするために印字エリア(22)の両端
部にそれぞれスタートビット(25)及びエンドビット
(26)が形成されている。この例では、金属膜が除去
されるエリア<22m)が印字エリア(22)より小さ
く、スタートビット(25)及びエンドビット(26)
の一部とコード印字(24)とをカバーする領域となっ
ている。
コード印字(24)の内容は、第5B図に示すように、
0:1のビット情報を単位として構成されており、英字
、数字、その他の文字をビット数に応じて16文字(4
ビツト)、64文字(6ビツト)、256文字(8ビツ
ト)等を区別するお第5B図に示されるコード印字(2
4)は6ビツト構成である。第5C゛図に示すように、
各ビット情報はウェハ(11)の表面の所定領域に複数
の凹凸刻印(24a)により“1”を、平坦面によりO
°“をそれぞれ表しており、一つの凸部の幅りは例えば
5〜25μ謡程度に形成される。
0:1のビット情報を単位として構成されており、英字
、数字、その他の文字をビット数に応じて16文字(4
ビツト)、64文字(6ビツト)、256文字(8ビツ
ト)等を区別するお第5B図に示されるコード印字(2
4)は6ビツト構成である。第5C゛図に示すように、
各ビット情報はウェハ(11)の表面の所定領域に複数
の凹凸刻印(24a)により“1”を、平坦面によりO
°“をそれぞれ表しており、一つの凸部の幅りは例えば
5〜25μ謡程度に形成される。
このようなビット情報を読み取る際には、まずコード印
字(24)上に照明光を照射し、各ビット情報毎に一次
回折光を検出して、その輝度分布を求める。そして、第
6図に示すように、分布のピークを示す輝度が設定値L
0を越えた場合には1”、設定値り、より小さい場合に
は0”と判定する。
字(24)上に照明光を照射し、各ビット情報毎に一次
回折光を検出して、その輝度分布を求める。そして、第
6図に示すように、分布のピークを示す輝度が設定値L
0を越えた場合には1”、設定値り、より小さい場合に
は0”と判定する。
また、第5A図に示す金属膜の除去エリア(22a)は
、長手方向についてはスタートビット(25)及びエン
ドビット(26)の端縁に対し、幅方向についてはコー
ド印字(24)の端縁に対してそれぞれ0.1〜0.5
mm程度広くとることが望ましい、尚、幅方向に関して
は、文字印字(23)を含む印字エリア(22)全体を
金属膜の除去エリア(22b)とした方が、作業者にと
ってロット番号を目視で判読しやすくなるので好ましい
、ただし、実際には回路エリアとの兼合いで決定される
こととなる。
、長手方向についてはスタートビット(25)及びエン
ドビット(26)の端縁に対し、幅方向についてはコー
ド印字(24)の端縁に対してそれぞれ0.1〜0.5
mm程度広くとることが望ましい、尚、幅方向に関して
は、文字印字(23)を含む印字エリア(22)全体を
金属膜の除去エリア(22b)とした方が、作業者にと
ってロット番号を目視で判読しやすくなるので好ましい
、ただし、実際には回路エリアとの兼合いで決定される
こととなる。
また、スタートビット及びエンドビットを用いる代わり
に、第7A図に示すように、コード印字(34)を捜す
ための識別子(35)を各コード印字(34)の近傍に
形成してもよい、識別子(35)は、第7B図及び第7
C図に示すように、コード印字(34)の“1”を表す
ビット情報と同様に複数の凹凸刻印(35a)により構
成されている。この場合にも、金属膜の除去エリア(3
2a)は、長手方向についてコード印字(34)の端縁
に対し、幅方向については識別子(35〉を含むコード
印字(34)の端縁に対してそれぞれ0.1〜0.5+
em程度広くとることが望ましい。
に、第7A図に示すように、コード印字(34)を捜す
ための識別子(35)を各コード印字(34)の近傍に
形成してもよい、識別子(35)は、第7B図及び第7
C図に示すように、コード印字(34)の“1”を表す
ビット情報と同様に複数の凹凸刻印(35a)により構
成されている。この場合にも、金属膜の除去エリア(3
2a)は、長手方向についてコード印字(34)の端縁
に対し、幅方向については識別子(35〉を含むコード
印字(34)の端縁に対してそれぞれ0.1〜0.5+
em程度広くとることが望ましい。
尚、幅方向に関しては、文字印字(33)を含む印字エ
リア(32)全体を金属膜の除去エリア(3Zb)とし
た方がより好ましい。
リア(32)全体を金属膜の除去エリア(3Zb)とし
た方がより好ましい。
第8A図に示すように、コード印字を用いずに印字エリ
ア(42)内に文字印字(43)のみを形成してもよい
。ロフト番号読み取りの際には、読み取り装N(図示せ
ず)により文字印字(43)そのものを直接読み取り、
ロット認識を行う、この場合、長手方向及び幅方向共に
文字印字(43)の端縁に対して0.1〜0.5mm程
度広い範囲に金属膜の除去エリア(42a)を設定する
ことが望ましい。また、文字印字(43)の形態として
は、第8B図に示すように露・光機(図示せず)により
形成されるストライブ状のもの、第8C図及び第8D図
に示すようにレーザ印字等により形成されるドツト状の
もの等がある。
ア(42)内に文字印字(43)のみを形成してもよい
。ロフト番号読み取りの際には、読み取り装N(図示せ
ず)により文字印字(43)そのものを直接読み取り、
ロット認識を行う、この場合、長手方向及び幅方向共に
文字印字(43)の端縁に対して0.1〜0.5mm程
度広い範囲に金属膜の除去エリア(42a)を設定する
ことが望ましい。また、文字印字(43)の形態として
は、第8B図に示すように露・光機(図示せず)により
形成されるストライブ状のもの、第8C図及び第8D図
に示すようにレーザ印字等により形成されるドツト状の
もの等がある。
尚、第9AI]に示されるように、印字エリア(52)
は、ウェハ(51)の回路エリア(53)を避けた領域
、例えばウェハ(51)のオリエンテーション・フラッ
ト(51a)とは反対側の領域に設定される。あるいは
第9B図に示されるように、ウェハ(51)のオリエン
テーション・フラット(51a)の近傍に配置してもよ
い、また、ロット番号が文字印字とコード印字の双方を
含む場合には、第9C図に示されるように文字印字(6
3)とコード印字(64)とをウェハ(51)上の異な
る箇所に設定してもよい。さらに、この場合、第9D図
に示されるようにコード印字(64)を回路エリア(5
3)のダイシングライン(53a)上に設定することも
できる。
は、ウェハ(51)の回路エリア(53)を避けた領域
、例えばウェハ(51)のオリエンテーション・フラッ
ト(51a)とは反対側の領域に設定される。あるいは
第9B図に示されるように、ウェハ(51)のオリエン
テーション・フラット(51a)の近傍に配置してもよ
い、また、ロット番号が文字印字とコード印字の双方を
含む場合には、第9C図に示されるように文字印字(6
3)とコード印字(64)とをウェハ(51)上の異な
る箇所に設定してもよい。さらに、この場合、第9D図
に示されるようにコード印字(64)を回路エリア(5
3)のダイシングライン(53a)上に設定することも
できる。
以上説明したように、この発明では、回路パターンを形
成するための回路エリア及びロット番号パターンを形成
するための印字エリアを有する半導体ウェハの表面を蝕
刻することにより印字エリアにロット番号パターンを形
成し、半導体ウェハの表面全面上に金属膜を形成し、半
導体ウェハの回路エリア上に位置すると共に金属膜によ
り形成しようとする回路パターン以外の部分の金属膜及
び印字エリア上の金属膜を選択的に且つ同時に除去する
ので、ロット番号を正確に読み取ることの可能な半導体
装置が製造される。
成するための回路エリア及びロット番号パターンを形成
するための印字エリアを有する半導体ウェハの表面を蝕
刻することにより印字エリアにロット番号パターンを形
成し、半導体ウェハの表面全面上に金属膜を形成し、半
導体ウェハの回路エリア上に位置すると共に金属膜によ
り形成しようとする回路パターン以外の部分の金属膜及
び印字エリア上の金属膜を選択的に且つ同時に除去する
ので、ロット番号を正確に読み取ることの可能な半導体
装置が製造される。
第1A図ないし第1D図はそれぞれこの発明の一実施例
に係る半導体装置の製造方法を工程順に示す断面図、第
2図及び第3図はそれぞれ実施例により製造された半導
体装置の印字エリアを示す平面図及び断面図、第4図は
実施例におけるロット番号パターンとその読取信号を示
す図、第5A図は実施例における印字エリアの構成を示
す平面図、第5B図は第5A図のコード印字を示す拡大
図、第5C図は第5B図のII線断面図、第6図はコー
ド印字読取信号の輝度分布図、第7A図は他の実施例に
おける印字エリアの構成を示す平面図、第7B図は第7
A図のコード印字及び識別子を示す拡大図、第7C図は
第7B図の■−■線断面図、第8A図はさらに他の実施
例における印字エリアの構成を示す平面図、第8B図な
いし第8D図はそれぞれ文字印字の変形例を示す図、第
9八図ないし第9D図はそれぞれ印字エリアの設定箇所
を示す平面図、第10図はウェハの構成を示す平面図、
第11図及び第12図はそれぞれ従来の半導体装置の印
字エリアを示す平面図及び断面図、第13図は印字及び
回路パターン形成を行う装置の構成を示す図、第14図
は従来の半導体装置におけるロット番号パターンとその
読取信号を示す図である。 図において、(11)及び(51)は半導体ウェハ、(
12L(22L(32)、(42)及び(52)は印字
エリア、(13)及び(53)は回路エリア、(14)
はロフト番号パターン、(16)は金属膜である。 なお、各図中同一符号は同一または相当部分を示す。
に係る半導体装置の製造方法を工程順に示す断面図、第
2図及び第3図はそれぞれ実施例により製造された半導
体装置の印字エリアを示す平面図及び断面図、第4図は
実施例におけるロット番号パターンとその読取信号を示
す図、第5A図は実施例における印字エリアの構成を示
す平面図、第5B図は第5A図のコード印字を示す拡大
図、第5C図は第5B図のII線断面図、第6図はコー
ド印字読取信号の輝度分布図、第7A図は他の実施例に
おける印字エリアの構成を示す平面図、第7B図は第7
A図のコード印字及び識別子を示す拡大図、第7C図は
第7B図の■−■線断面図、第8A図はさらに他の実施
例における印字エリアの構成を示す平面図、第8B図な
いし第8D図はそれぞれ文字印字の変形例を示す図、第
9八図ないし第9D図はそれぞれ印字エリアの設定箇所
を示す平面図、第10図はウェハの構成を示す平面図、
第11図及び第12図はそれぞれ従来の半導体装置の印
字エリアを示す平面図及び断面図、第13図は印字及び
回路パターン形成を行う装置の構成を示す図、第14図
は従来の半導体装置におけるロット番号パターンとその
読取信号を示す図である。 図において、(11)及び(51)は半導体ウェハ、(
12L(22L(32)、(42)及び(52)は印字
エリア、(13)及び(53)は回路エリア、(14)
はロフト番号パターン、(16)は金属膜である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 回路パターンを形成するための回路エリア及びロット
番号パターンを形成するための印字エリアを有する半導
体ウェハの表面を蝕刻することにより前記印字エリアに
ロット番号パターンを形成し、前記半導体ウェハの表面
全面上に金属膜を形成し、 前記半導体ウェハの前記回路エリア上に位置すると共に
前記金属膜により形成しようとする回路パターン以外の
部分の前記金属膜及び前記印字エリア上の前記金属膜を
選択的に且つ同時に除去する ことを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2148653A JPH0770453B2 (ja) | 1989-10-05 | 1990-06-08 | 半導体装置の製造方法 |
US07/570,828 US5187118A (en) | 1989-10-05 | 1990-08-22 | Method of manufacturing semiconductor devices |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26063589 | 1989-10-05 | ||
JP1-260635 | 1989-10-05 | ||
JP2148653A JPH0770453B2 (ja) | 1989-10-05 | 1990-06-08 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03209711A true JPH03209711A (ja) | 1991-09-12 |
JPH0770453B2 JPH0770453B2 (ja) | 1995-07-31 |
Family
ID=26478779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2148653A Expired - Fee Related JPH0770453B2 (ja) | 1989-10-05 | 1990-06-08 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5187118A (ja) |
JP (1) | JPH0770453B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0461110A (ja) * | 1990-06-22 | 1992-02-27 | Canon Sales Co Inc | 文字パターンの視認性向上方法 |
CN101714530A (zh) * | 2008-10-06 | 2010-05-26 | 日立电线株式会社 | 氮化物半导体衬底 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2734183B2 (ja) * | 1990-07-19 | 1998-03-30 | 日本電気株式会社 | 液晶表示素子 |
US6760472B1 (en) * | 1998-12-14 | 2004-07-06 | Hitachi, Ltd. | Identification method for an article using crystal defects |
US6268228B1 (en) | 1999-01-27 | 2001-07-31 | International Business Machines Corporation | Electrical mask identification of memory modules |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0669084B2 (ja) * | 1984-05-08 | 1994-08-31 | 三洋電機株式会社 | 半導体装置の製造方法 |
JPS63232921A (ja) * | 1987-03-19 | 1988-09-28 | Toshiba Corp | 製造方法及び装置 |
JPH0196920A (ja) * | 1987-10-09 | 1989-04-14 | Fujitsu Ltd | ウエーハの識別方法 |
-
1990
- 1990-06-08 JP JP2148653A patent/JPH0770453B2/ja not_active Expired - Fee Related
- 1990-08-22 US US07/570,828 patent/US5187118A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0461110A (ja) * | 1990-06-22 | 1992-02-27 | Canon Sales Co Inc | 文字パターンの視認性向上方法 |
CN101714530A (zh) * | 2008-10-06 | 2010-05-26 | 日立电线株式会社 | 氮化物半导体衬底 |
Also Published As
Publication number | Publication date |
---|---|
US5187118A (en) | 1993-02-16 |
JPH0770453B2 (ja) | 1995-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0061536B1 (en) | Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method | |
JPS5968928A (ja) | 半導体装置の製造方法 | |
JPH03209711A (ja) | 半導体装置の製造方法 | |
TWI238456B (en) | Composite layer method for minimizing PED effect | |
US4581316A (en) | Method of forming resist patterns in negative photoresist layer using false pattern | |
JPH0795543B2 (ja) | エツチング方法 | |
US4612274A (en) | Electron beam/optical hybrid lithographic resist process in acoustic wave devices | |
WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
JPH01105538A (ja) | フォトレジストパターン形成方法 | |
JP2626234B2 (ja) | 半導体装置の製造方法 | |
KR100299516B1 (ko) | 반도체 소자의 오버레이 측정 패턴 형성방법 | |
JPH01216525A (ja) | 半導体装置のパターン形成方法 | |
JPH08213302A (ja) | 微細加工方法及びこの加工方法に用いる微細加工用フォトマスク | |
KR100212011B1 (ko) | 패턴 형성용 마스크 및 이를 이용한 노광방법 | |
JPH0766113A (ja) | レチクル及び位置合わせ用バーニアの形成方法 | |
JPS6236823A (ja) | レジストパタ−ン形成方法 | |
JPS62193249A (ja) | 半導体装置の製造方法 | |
KR0174992B1 (ko) | 반도체용 레티클 제작방법 및 버니어-키 제작방법 | |
KR20080021392A (ko) | 식별부를 갖는 반도체 웨이퍼 | |
JPH01258420A (ja) | マークの保護方法 | |
JPS623944B2 (ja) | ||
JPH04100207A (ja) | 電子ビーム露光用位置合わせマーク形成法 | |
JPH06295854A (ja) | 半導体装置の製造方法 | |
JPS62177922A (ja) | 半導体装置の製造方法 | |
JPS6239814B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |