JP7576938B2 - 表示装置 - Google Patents

Description

本開示は、表示装置に関する。

ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）素子は電流駆動型の自発光素子であるため、バックライトが不要となる上に、低消費電力、高視野角、高コントラスト比が得られるなどのメリットがあり、フラットパネルディスプレイの開発において期待されている。

ＯＬＥＤ表示装置の表示領域が、画素密度が異なる領域を含むことがある。例えば、いくつかのスマートフォンやタブレット型コンピュータなどの携帯端末において、表示領域の下に画像撮像用のカメラが配置される。カメラが外部からの光を受光するために、カメラは、周囲よりも画素密度が小さい領域の下に配置される。

米国特許出願公開第２０１８／０３５７９５２号 米国特許出願公開第２００５／００３０２１４号 米国特許出願公開第２０１８／０１８２８１６号

表示領域における画像の表示品質の低下を抑制するため、相対的に画素密度が小さい領域における画素単位の輝度は、相対的に画素密度が大きい通常領域の画素単位の輝度より大きくする必要がある。ＯＬＥＤ素子は電流駆動型の素子であるため、画素密度が小さい領域の画素には、画素密度が大きい通常領域の画素よりも多くの電流が供給される。そのため、表示領域内の全てのＯＬＥＤ素子の電源電位が共通である場合、画素密度がより小さい領域の画素回路にはより高いデータ信号電圧を与えることになり、表示装置全体の消費電力が増加する。

本開示の一態様の表示装置は、外部から入力された画像データの画像を表示する、複数の表示画素を含む表示領域と、前記表示領域を制御する制御回路と、第１電源線パターンと、第２電源線パターンと、を含む。前記表示領域は、第１領域と、表示画素密度が前記第１領域より小さい、第２領域と、を含む。前記制御回路は、前記第１電源線パターンによって、前記第１領域の画素回路に、第１電源電位を与え、前記第２電源線パターンによって、前記第２領域の画素回路に、前記第１電源電位より高い第２電源電位を与え、画像データの同一階調レベルに対して、前記第２領域の表示画素の発光素子に対して前記第１領域の表示画素の発光素子よりも大きい駆動電流を与える。

本開示の一態様によれば、表示装置の消費電力を低減できる。

ＯＬＥＤ表示装置の構成例を模式的に示す。 画素回路の構成例を示す。 画素回路の他の構成例を示す。 ＴＦＴ基板の基板、駆動ＴＦＴ及びＯＬＥＤ素子、並びに、封止構造部の断面構造を模式的に示す。 表示領域及び表示領域外に配置されたダミー画素を模式的に示す。 図４において一点鎖線で囲まれた領域の詳細を示す。 図４において一点鎖線で囲まれた領域のダミー画素レイアウトを示す。 タッチスクリーンに形成されている、遮光パターン及びタッチ電極パターンの例を示す平面図である。 ＴＦＴ基板上の制御配線のレイアウトを模式的に示し、 ＴＦＴ基板上のアノード電源線及びカソード電極のレイアウトを模式的に示す。 低密度領域の副画素の発光輝度特性のグラフを示す。 低密度領域の副画素の発光輝度特性のグラフを示す。 ダミー副画素の画素回路の構成例を示す。 通常動作におけるダミー副画素に対する信号のタイミングチャートの例を示す。 ダミー副画素のＯＬＥＤ素子の劣化測定動作における信号のタイミングチャートを示す。

以下、添付図面を参照して本開示の実施形態を説明する。本実施形態は本開示を実現するための一例に過ぎず、本開示の技術的範囲を限定するものではないことに注意すべきである。

以下の説明において、画素は、表示領域における最小単位であり、単一色の光を発光する要素を示し、副画素とも呼ばれることがある。複数の異なる色の画素、例えば、赤、青及び緑の画素のセットが、一つのカラードットを表示する要素を構成し、主画素と呼ばれることがある。以下において、説明の明確化のために単一色表示を行う要素とカラー表示を行う要素を区別する場合に、それぞれ、副画素及び主画素と呼ぶ。なお、本明細書の特徴は、モノクロ表示を行う表示装置に適用することができ、その表示領域はモノクロ画素で構成されている。

以下において、表示装置の構成例を説明する。表示装置の表示領域は、相対的に画素密度が小さい第２領域（低密度領域とも呼ぶ）と、相対的に画素密度が大きい第１領域（通常領域とも呼ぶ）とを含む。表示領域における画像の表示品質の低下を抑制するため、同一の画像データの階調レベルに対して、低密度領域における画素の輝度は、通常領域の画素の輝度より大きくなるように制御される。なお、通常領域よりも画素密度が低い複数の低密度領域が配置されてもよく、これらの画素密度が異なっていてもよい。

以下に説明する例において、画素の発光素子は電流駆動型の素子であり、例えば、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）素子である。従って、同一階調レベルの画像データに対して、低密度領域の画素には、通常領域の画素よりも多くの電流が供給される。

以下において、通常領域と低密度領域とのために、異なる電源線パターンを含むＯＬＥＤ表示装置を説明する。ＯＬＥＤ表示装置は、低密度領域に対いて、通常領域をよりも高い電源電位を与える。これにより、低密度領域におけるデータ信号電圧範囲（単にデータ信号範囲とも呼ぶ）を抑えながら輝度を上昇させることができ、ＯＬＥＤ表示装置全体での消費電力を低減することができる。

以下に説明するＯＬＥＤ表示装置は、さらに、低密度領域内の画素に対応し、表示領域外に配置された、ダミー画素を含む。低密度領域の画素は通常領域より大きい駆動電流を供給されるため、低密度領域の画素の劣化は、通常領域の画素よりも早く進む。ダミー画素は、対応する画素と同様の輝度で発光するように制御される。ダミー画素は、視認側において、遮光膜に覆われている。これにより、ダミー画素がユーザに視認されることを防ぐことができる。

ダミー画素は、劣化測定用画素である。ＯＬＥＤ表示装置は、ダミー画素の発光素子の劣化の度合いを測定し、その測定結果を、低密度領域内の対応画素の輝度の補正制御にフィードバックする。画像の表示と関わりのないダミー画素の劣化を測定することで、画像表示への影響を避けつつ、低密度領域内の画素の輝度補正をより適切に行うことができる。なお、異なる電源線パターンとダミー画素とは、それぞれ独立して表示装置に実装することができる。

［表示装置の構成］
図１を参照して、本実施形態に係る、表示装置の全体構成を説明する。なお、説明をわかりやすくするため、図示した物の寸法、形状については、誇張して記載している場合もある。以下において、表示装置の例として、ＯＬＥＤ表示装置を説明する。

図１は、ＯＬＥＤ表示装置１０の構成例を模式的に示す。ＯＬＥＤ表示装置１０は、ＯＬＥＤ素子（発光素子）が形成されるＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）基板１００と、ＯＬＥＤ素子を封止する封止構造部２００を含んで構成されている。ＴＦＴ基板１００の表示領域１２５の外側のカソード電極形成領域１１４の周囲に、制御回路が配置されている。具体的には、走査ドライバ１３１、エミッションドライバ１３２、静電気放電保護回路１３３、ドライバＩＣ１３４、デマルチプレクサ１３６が配置されている。

ドライバＩＣ１３４は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）１３５を介して外部の機器と接続される。走査ドライバ１３１はＴＦＴ基板１００の走査線を駆動する。エミッションドライバ１３２は、エミッション制御線を駆動して、各画素の発光を制御する。静電気放電保護回路１３３は、ＴＦＴ基板における素子の静電破壊を防ぐ。ドライバＩＣ１３４は、例えば、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を用いて実装される。

ドライバＩＣ１３４は、走査ドライバ１３１及びエミッションドライバ１３２に電源、及び、タイミング信号を含む制御信号を与える。さらに、ドライバＩＣ１３４は、デマルチプレクサ１３６に、電源及びデータ信号を与える。デマルチプレクサ１３６は、ドライバＩＣ１３４の一つのピンの出力を、ｄ本（ｄは２以上の整数）のデータ線に順次出力する。デマルチプレクサ１３６は、ドライバＩＣ１３４からのデータ信号の出力先データ線を、走査期間内にｄ回切り替えることで、ドライバＩＣ１３４の出力ピン数のｄ倍のデータ線を駆動する。

［画素回路構成］
ＴＦＴ基板１００上には、複数の副画素のアノード電極にそれぞれ供給する電流を制御する複数の画素回路が形成されている。図２Ａは、画素回路の構成例を示す。各画素回路は、駆動トランジスタＴ１と、選択トランジスタＴ２と、エミッショントランジスタＴ３と、保持容量Ｃ１とを含む。画素回路は、ＯＬＥＤ素子Ｅ１の発光を制御する。トランジスタは、ＴＦＴである。

選択トランジスタＴ２は副画素を選択するスイッチである。選択トランジスタＴ２はｐチャネル型ＴＦＴであり、ゲート端子は、走査線１０６に接続されている。ソース端子は、データ線１０５に接続されている。ドレイン端子は、駆動トランジスタＴ１のゲート端子に接続されている。

駆動トランジスタＴ１はＯＬＥＤ素子Ｅ１の駆動用のトランジスタ（駆動ＴＦＴ）である。駆動トランジスタＴ１はｐチャネル型ＴＦＴであり、そのゲート端子は選択トランジスタＴ２のドレイン端子に接続されている。駆動トランジスタＴ１のソース端子はアノード電源電位ＶＤＤを伝送する電源線１０８に接続されている。ドレイン端子は、エミッショントランジスタＴ３のソース端子に接続されている。駆動トランジスタＴ１のゲート端子とソース端子との間に保持容量Ｃ１が形成されている。

エミッショントランジスタＴ３は、ＯＬＥＤ素子Ｅ１への駆動電流の供給と停止を制御するスイッチである。エミッショントランジスタＴ３はｐチャネル型ＴＦＴであり、ゲート端子はエミッション制御線１０７に接続されている。エミッショントランジスタＴ３のソース端子は駆動トランジスタＴ１のドレイン端子に接続されている。エミッショントランジスタＴ３のドレイン端子は、ＯＬＥＤ素子Ｅ１に接続されている。ＯＬＥＤ素子Ｅ１のカソードにはカソード電源電位ＶＳＳが与えられている。

次に、画素回路の動作を説明する。走査ドライバ１３１が走査線１０６に選択パルスを出力し、選択トランジスタＴ２をオン状態にする。データ線１０５を介してドライバＩＣ１３４から供給されたデータ電圧は、保持容量Ｃ１に格納される。保持容量Ｃ１は、格納された電圧を、１フレーム期間を通じて保持する。保持電圧によって、駆動トランジスタＴ１のコンダクタンスがアナログ的に変化し、駆動トランジスタＴ１は、発光階調に対応した順バイアス電流をＯＬＥＤ素子Ｅ１に供給する。

エミッショントランジスタＴ３は、駆動電流の供給経路上に位置する。エミッションドライバ１３２は、エミッション制御線１０７に制御信号を出力して、エミッショントランジスタＴ３のオンオフを制御する。エミッショントランジスタＴ３がオン状態のとき、駆動電流がＯＬＥＤ素子Ｅ１に供給される。エミッショントランジスタＴ３がオフ状態のとき、この供給が停止される。エミッショントランジスタＴ３のオンオフを制御することにより、１フレーム周期内の点灯期間（デューティ比）を制御することができる。

図２Ｂは、画素回路の他の構成例を示す。当該画素回路は、図２ＡのエミッショントランジスタＴ３に代えて、リセットトランジスタＴ４を有する。リセットトランジスタＴ４は、基準電圧供給線１１０とＯＬＥＤ素子Ｅ１のアノードとの電気的接続を制御する。リセットトランジスタＴ４のゲートにリセット制御線１０９からリセット制御信号が供給されることによりこの制御が行われる。

リセットトランジスタＴ４は、様々な目的で使用することができる。リセットトランジスタＴ４は、例えば、ＯＬＥＤ素子Ｅ１間のリーク電流によるクロストークを抑制するために、一旦、ＯＬＥＤ素子Ｅ１のアノード電極を黒信号レベル以下の十分低い電圧にリセットする目的で使用してもよい。

図２Ａ及び２Ｂの画素回路は例であって、画素回路は他の回路構成を有してよい。図２Ａ及び２Ｂの画素回路はｐチャネル型ＴＦＴを使用しているが、画素回路はｎチャネル型ＴＦＴを使用してもよい。

［ＯＬＥＤ表示装置の断面構造］
以下において、ＯＬＥＤ表示装置の構造を説明する。図３は、ＴＦＴ基板１００の基板、駆動ＴＦＴ及びＯＬＥＤ素子、並びに、封止構造部２００の断面構造を模式的に示す。基板は例えばフレキシブル基板であり、リジッド基板であってもよい。以下の説明において、上下は、図面における上下を示す。なお、封止構造部２００は、封止基板を使用してもよい。

ＯＬＥＤ表示装置は、ＴＦＴ基板１００及び封止構造部２００を含む。ＴＦＴ基板１００は、基板２０２並びにフレキシブル基板上に構成された画素回路（ＴＦＴアレイ）及びＯＬＥＤ素子を含む。画素回路及びＯＬＥＤ素子は基板２０２と封止構造部２００との間に構成される。

基板２０２は、有機物層、例えばポリイミド層、及び無機物層、例えばシリコン酸化物層やシリコン窒化物層、を含む複数の層で構成されたフレキシブル基板である。基板２０２上に、画素回路（ＴＦＴアレイ）及びＯＬＥＤ素子が形成されている。ＯＬＥＤ素子は、下部電極（例えば、アノード電極３０８）と、上部電極（例えば、カソード電極３０２）と、有機発光多層膜３０４とを含む。カソード電極３０２とアノード電極３０８との間に、有機発光多層膜３０４が配置されている。複数のアノード電極３０８は、同一面上（例えば、平坦化膜３２１の上）に配置され、１つのアノード電極３０８の上に１つの有機発光多層膜３０４が配置されている。図３の例において、一つの副画素のカソード電極３０２は、連続する導体膜の一部である。

図３は、トップエミッション型（ＯＬＥＤ素子）の画素構造の例である。トップエミッション型の画素構造は、光が出射する側（図面上側及び視認側）に、複数の画素に共通のカソード電極３０２が配置される。カソード電極３０２は、表示領域１２５の全面を覆う形状を有する。トップエミッション型の画素構造において、アノード電極３０８は光を反射し、カソード電極３０２は光透過性をもっている。これにより、有機発光多層膜３０４からの光を封止構造部２００に向けて出射させる構成となっている。

トップエミッション型では、光を基板２０２側に取り出すボトムエミッション型と比べて、光取出しのための透過領域を画素領域内に設ける必要がないため、発光部を画素回路や配線の上にも形成することができるといった、画素回路のレイアウトにおいて高い自由度を有する。

なお、ボトムエミッション型の画素構造は、透明アノード電極と反射カソード電極を有し、基板を介して外部（視認側）に光を出射する。また、アノード電極とカソード電極の双方を光透過性材料で形成することで透明表示装置を実現することもできる。本開示のフレキシブル基板構造は、これらのうちの任意の型のＯＬＥＤ表示装置にも適用でき、さらには、ＯＬＥＤと異なる発光素子を含む表示装置に適用できる。

副画素は、フルカラーＯＬＥＤ表示装置において一般に、赤、緑、又は青のいずれかの色を表示する。赤、緑、及び青の副画素により一つの主画素が構成される。複数の薄膜トランジスタを含む画素回路は、対応するＯＬＥＤ素子の発光を制御する。ＯＬＥＤ素子は、下部電極であるアノード電極、有機発光層、及び上部電極であるカソード電極で構成される。

ＯＬＥＤ表示装置は、それぞれが複数のスイッチを含む複数の画素回路（ＴＦＴアレイ）を有する。複数の画素回路の各々は、フレキシブル基板２０２とアノード電極３０８との間に形成され、複数のアノード電極３０８の各々に供給する電流を制御する。図３に示す駆動ＴＦＴは、トップゲート構造を有する。他のＴＦＴも同様に、トップゲート構造を有する。

ポリシリコン層が、基板２０２上に存在している。ポリシリコン層にはＴＦＴのトランジスタ特性をもたらすチャネル３１５が、のちにゲート電極３１４が形成される位置に存在する。その両端には上部の配線層と電気的に接続をとるために高濃度不純物がドープされたソース／ドレイン領域３１６、３１７が存在する。

チャネル３１５とソース／ドレイン領域３１６、３１７の間には、低濃度の不純物をドープされたＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）を形成する場合もある。なお、ＬＤＤについては、煩雑になるため図示を省略している。ポリシリコン層の上には、ゲート絶縁膜３２３を介して、ゲート電極３１４が形成されている。ゲート電極３１４の層上に層間絶縁膜３２２が形成されている。

表示領域１２５内において、層間絶縁膜３２２上にソース／ドレイン電極３１０、３１２が形成されている。ソース／ドレイン電極３１０、３１２は、層間絶縁膜３２２及びゲート絶縁膜３２３に形成されたコンタクトホール３１１、３１３を介してポリシリコン層のソース／ドレイン領域３１６、３１７に接続されている。

ソース／ドレイン電極３１０、３１２の上に、絶縁性の有機平坦化膜３２１が形成される。平坦化膜３２１の上に、アノード電極３０８が形成されている。アノード電極３０８は、平坦化膜３２１のコンタクトホール３０９を介してソース／ドレイン電極３１２に接続されている。画素回路のＴＦＴは、アノード電極３０８の下側に形成されている。

アノード電極３０８は、例えば、中央の反射金属層と反射金属層を挟む透明導電層で構成される。アノード電極３０８の上に、ＯＬＥＤ素子を分離する絶縁性の画素定義層（Ｐｉｘｅｌ Ｄｅｆｉｎｉｎｇ Ｌａｙｅｒ：ＰＤＬ）３０７が形成されている。ＯＬＥＤ素子は、画素定義層３０７の開口３０６に形成されている。

アノード電極３０８の上に、有機発光多層膜３０４が形成されている。有機発光多層膜３０４は、画素定義層３０７の開口３０６及びその周囲において、画素定義層３０７に付着している。ＲＧＢの色毎に、有機発光材料を成膜して、アノード電極３０８上に、有機発光多層膜３０４が形成される。

有機発光多層膜３０４の成膜は、メタルマスクを使用して、画素に対応する位置に有機発光材料を蒸着させる。有機発光多層膜３０４は、下層側から、例えば、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層によって構成される。有機発光多層膜３０４の積層構造は設計により決められる。

有機発光多層膜３０４の上にカソード電極３０２が形成されている。カソード電極３０２は、光透過性を有する電極である。カソード電極３０２は、有機発光多層膜３０４からの可視光の一部を透過させる。カソード電極３０２の層は、例えば、Ａｌ、Ｍｇ等の金属又はこれらの金属を含む合金を蒸着して、形成する。カソード電極３０２の抵抗が高く発光輝度の均一性が損なわれる場合には、さらに、ＩＴＯ又はＩＺＯなどの透明電極形成用の材料で補助電極層を追加する。

画素定義層３０７の開口３０６に形成された、アノード電極３０８、有機発光多層膜３０４及びカソード電極３０２の積層膜が、ＯＬＥＤ素子を構成する。カソード電極３０２上には、封止構造部２００が直接接触して形成されている。封止構造部（薄膜封止部）２００は、下層から、無機絶縁物層３０１、有機平坦化膜３３１、無機絶縁物層３３２を含む。無機絶縁物層３０１及び３３２は、それぞれ、信頼性向上のために下層及び上層のパッシベーション層である。

封止構造部２００上に、下層から、タッチスクリーン３３３、λ／４板３３４、偏光板３３５、及び樹脂カバーレンズ３３６が積層されている。λ／４板３３４及び偏光板３３５は、外部から入射した光の反射を抑制する。なお、図３を参照して説明したＯＬＥＤ表示装置の積層構造は一例であり、図３に示す層の一部が省略されてもよく、図３に示されていない層が追加されてもよい。上述のようにタッチスクリーンをＴＦＴ基板１００に積層することに代えて、ＴＦＴ基板１００と別プロセスで製造されたタッチスクリーンをＴＦＴ基板１００に位置合わせして貼り合わせてもよい。

［画素レイアウト］
図４は、表示領域１２５及び表示領域外に配置されたダミー画素を模式的に示す。ＯＬＥＤ表示装置１０は、例えば、スマートフォンやタブレット端末のようなモバイル端末に実装される。表示領域１２５は、通常の画素密度を有する通常領域４５１と、通常領域４５１の画素密度よりも低い画素密度を有する低密度領域４５３を含む。１又は複数のカメラ４６５が、低密度領域４５３の下に配置されている。図４において、複数のカメラのうちの一つが例として符号４６５で指示されている。以下において、表示領域１２５における副画素又は主画素を、表示副画素又は表示主画素と呼ぶことがある。

低密度領域４５３はカメラ４６５の視認側に配置されており、カメラ４６５は、低密度領域４５３と通過した光によって視認側の物体を撮影する。カメラ４６５による撮影を妨げないように、低密度領域４５３の画素密度は、周囲の通常領域４５１の画素密度より低い。不図示の制御装置は、例えば、カメラ４６５により撮像した画像のデータをＯＬＥＤ表示装置１０に送信する。なお、図４は、低密度領域の例として、カメラがその下に配置されている領域を示すが、本明細書における特徴は、他の目的のために画素密度が相対的に低い領域を含む表示装置に適用できる。

低密度領域４５３は、Ｎ列Ｍ行の主画素で構成されている。主画素列は、図４における上下方向であるＹ軸に沿って配列された主画素で構成されている。主画素行は、図４における左右方向であるＸ軸に沿って配列された主画素で構成されている。

図４に示すように、ＯＬＥＤ表示パネルの表示領域１２５の外側に、ダミー画素（ダミー副画素）が配置されている。後述するように、ダミー副画素は、低密度領域４５３において対応する副画素の劣化を推定するために使用される。ドライバＩＣ１３４は、ダミー副画素が、低密度領域４５３において対応する副画素と同様の輝度で発光するように制御し、ダミー副画素の劣化を測定する。これにより、対応する副画素の劣化を正確に評価することができる。

図４の例において、低密度領域４５３の主画素それぞれに対応するダミー主画素が表示領域１２５の外側に配置されている。図４の例において、表示領域１２５の左右両側それぞれに、Ｍ×Ｎ／２のダミー主画素が配置されている。なお、低密度領域４５３内の一部の副画素に対するダミー副画素のみが用意されていてもよく、ダミー副画素のレイアウトは、図４のレイアウトに限定されず、任意である。

図５は、図４において一点鎖線で囲まれた領域４５５の詳細を示す。図５は、デルタナブラ配置（単にデルタ配置とも呼ぶ）の画素レイアウトを示す。なお、本実施形態における特徴は、他の画素レイアウトを有する表示装置に適用することができる。

領域４５５は、通常領域４５１と低密度領域４５３の一部の境界の近傍の領域である。図５に示す例において、低密度領域４５３の画素密度は、通常領域４５１の１／４である。低密度領域４５３の副画素は、同一の画像データに対して、通常領域４５１の副画素の４倍の輝度で発光するように制御される。

表示領域１２５は、面内に配置されている、複数の赤副画素５１Ｒ、複数の緑副画素５１Ｇ、及び複数の青副画素５１Ｂで構成されている。図５において、一つの赤副画素、一つの緑副画素、及び一つの青副画素が、例として、符号で指示されている。図５において、同一のハッチングの（丸い角の）四角は、同一色の副画素を示す。図５において、副画素の形状は四角であるが、副画素の形状は任意であって、例えば、六角形又は八角形であってもよい。

副画素列は、同一のＸ軸位置の副画素からなる、Ｙ軸に沿って延びる配列である。副画素列において、赤副画素５１Ｒ、青副画素５１Ｂ及び緑副画素５１Ｇが、サイクリックに配列されている。例えば、副画素列の副画素は、同一のデータ線に接続される。副画素行は、同一のＹ軸位置の同一色の副画素からなる、Ｘ軸に沿って延びる配列である。例えば、副画素行の副画素は、同一の走査線に接続される。

図５の構成例において、通常領域４５１は、マトリックス状に配置されている、第１種主画素５３Ａ及び第２種主画素５３Ｂの、２種類の主画素を含む。図５において、一つの第１種主画素のみが、例として、符号５３Ａで指示されている。また、一つの第２種主画素のみが、例として、符号５３Ｂで指示されている。なお、サブピクセルレンダリング技術が使用される場合、外部からの画像データの主画素とパネルの主画素とは一致しない。

図５において、第１種主画素５３Ａは、一つの頂点が左側にあり、二つの頂点が右側にある三角形で示されている。また、第２種主画素５３Ｂは、一つの頂点が右側にあり、二つの頂点が左側にある三角形で示されている。

第１種主画素５３Ａにおいて、赤副画素５１Ｒ及び青副画素５１Ｂは、同一の副画素列において連続して配置されている。緑副画素５１Ｇが含まれる副画素列は、赤副画素５１Ｒ及び青副画素５１Ｂが含まれる副画素列の左側に隣接している。緑副画素５１Ｇは、Ｙ軸位置において、赤副画素５１Ｒと青副画素５１Ｂの中央に位置している。

第２種主画素５３Ｂにおいて、赤副画素５１Ｒ及び青副画素５１は、同一の副画素列において連続して配置されている。緑副画素５１Ｇが含まれる副画素列は、赤副画素５１Ｒ及び青副画素５１Ｂが含まれる副画素列の右側に隣接している。緑副画素５１Ｇは、Ｙ方向において、赤副画素５１Ｒと青副画素５１Ｂの中央に位置している。

低密度領域４５３は、第１種主画素５３Ａと同一構成の主画素５３Ｃで構成されている。図５は、５列４行の主画素５３Ｃを示す。主画素５３Ｃは規則的に配置されており、Ｘ軸及びＹ軸に沿った主画素間距離は一定である。また、隣接する主画素行は、互いに半ピッチだけずれている。

低密度領域４５３の副画素レイアウトは、通常領域４５１のレイアウトから一部の副画素を除いた構成を有している。低密度領域４５３の副画素は、通常領域の副画素と共に副画素行及び副画素列を構成する。低密度領域４５３の各副画素列は、通常領域４５１の対応する副画素列と共に一つの副画素列を構成し、同一のデータ線に接続される。低密度領域４５３の各副画素行は、通常領域４５１の対応する副画素行と共に一つの副画素行を構成し、同一の走査線に接続される。

図６は、図４において一点鎖線で囲まれた領域４６１のダミー画素レイアウトを示す。領域４６１は、表示領域１２５の外側に配置されたダミー画素の一部を含む。図６は、複数のダミー赤副画素６１Ｒ、複数のダミー青副画素６１Ｂ、及び複数のダミー緑副画素６１Ｇを示す。一つのダミー赤副画素、一つのダミー青副画素、及び一つのダミー緑副画素が、例として、符号６１Ｒ、６１Ｂ及び６１Ｇで指示されている。

図６のレイアウト例において、第１種ダミー主画素６３Ａ及び第２種ダミー主画素６３Ｂの２種類の主画素が、マトリックス状に配置されている。図６において、一つの第１種ダミー主画素及び一つの第２種ダミー主画素が、それぞれ対応する符号６３Ａ及び６３Ｂで指示されている。第１種ダミー主画素６３Ａ及び第２種ダミー主画素６３Ｂは、通常領域４５１における第１種主画素５３Ａ及び第２種主画素５３Ｂそれぞれと、同様の構成を有している。

各ダミー赤副画素６１Ｒは、低密度領域４５３における一つの赤副画素５１Ｒに対応付けられている。一例において、それらのＯＬＥＤ素子は同一のサイズ及び構造を有している。異なるダミー赤副画素６１Ｒは、低密度領域４５３における異なる赤副画素５１Ｒに対応付けられている。

各ダミー青副画素６１Ｂは、低密度領域４５３における一つの青副画素５１Ｂに対応付けられている。一例において、それらのＯＬＥＤ素子は同一のサイズ及び構造を有している。異なるダミー青副画素６１Ｂは、低密度領域４５３における異なる青副画素５１Ｂに対応付けられている。

各ダミー緑副画素６１Ｇは、低密度領域４５３における一つの緑副画素５１Ｇに対応付けられている。一例において、それらのＯＬＥＤ素子は同一のサイズ及び構造を有している。異なるダミー緑副画素６１Ｇは、低密度領域４５３における異なる緑副画素５１Ｇに対応付けられている。

図６の例において、各第１種ダミー主画素６３Ａは、低密度領域４５３における一つの主画素５３Ｃに対応付けられている。同様に、各第２種ダミー主画素６３Ｂは、低密度領域４５３における一つの主画素５３Ｃに対応付けられている。異なる第１種ダミー主画素６３Ａ及び第２種ダミー主画素６３Ｂは、低密度領域４５３における異なる主画素５３Ｃに対応付けられている。

対応付けられているダミー主画素と低密度領域４５３の表示主画素に対して、同一のデータ信号が与えられる。つまり、ダミー副画素は、対応する低密度領域４５３内の表示副画素と同一のデータ信号が与えられ、対応する副画素と同様の輝度で発光するように制御される。これにより、ダミー副画素の劣化を測定することで、対応する表示副画素の劣化を正確に推定することができる。

図６の例では各行に６つの赤、青、緑のダミー副画素を配置してあり、これら６つのダミー画素の劣化状態の測定値を平均化して、対応づけられた低密度領域の４５３の表示種画素の劣化状態を見積もる。このように複数のダミー画素を用いることで、製造ばらつきによる劣化見積もりの誤差を最小化し、より正確な劣化補償が可能となる。なお、ダミー副画素の数は赤、青、緑の最低１セットあればよく、ダミー画素を配置できる面積と要求される劣化補償精度のバランスを考慮して、最適なダミー画素数が決定される。

図６は、互いに分離された複数の不透明な遮光膜６２１を示す。図６において、破線の角丸四角形で示す一つの遮光膜が、例として、符号６２１で指示されている。複数の遮光膜６２１を配置することで、一つの遮光膜のサイズを小さくすることがきる。これにより、タッチスクリーン３３３によるタッチ検出への好ましくない影響を低減できる。特に、後述するように遮光膜６２１をタッチスクリーンのタッチ電極の金属膜と同一層で形成する場合に有効である。

複数の遮光膜６２１は、それぞれ複数のダミー副画素を視認側から覆うように配置されている。遮光膜６２１は、その下側の副画素からの光をユーザに視認されないように遮る。図６は、視認側から見て左側の一部のダミー副画素を覆う遮光膜６２１を示すが、左右両側の全てのダミー画素は、遮光膜６２１に覆われている。

遮光膜６２１が覆う副画素の数は任意であって一つであってもよい。図６の例において、遮光膜６２１は同一層（同一材料及び同一プロセス）に形成されているが、一部の遮光膜６２１は他の遮光膜６２１と異なる層に含まれていてもよい。遮光膜６２１の形状は任意であって、図６に示す例に限定されず、異なる遮光膜６２１が異なる形状を有していてもよい。表示領域１２５の両側一方又は双方において、全てのダミー副画素が一つの遮光膜６２１で覆われていてもよい。

図６の例において、Ｙ軸に沿って延びるダミー副画素例において、通常領域４５１と同様に、ダミー赤副画素６１Ｒ、ダミー青副画素６１Ｂ及びダミー緑副画素６１Ｇが、サイクリックに配列されている。例えば、ダミー副画素列のダミー副画素は、同一のデータ線に接続される。ダミー副画素行は、同一のＹ軸位置の同一色のダミー副画素からなる、Ｘ軸に沿って延びる配列である。例えば、ダミー副画素行のダミー副画素は、同一の走査線に接続される。

ダミー副画素のレイアウトパターンは、通常領域４５１と異なっていてもよい。例えば、表示主画素に対応するダミー主画素を構成する副画素が隣接しておらず、他の副画素を挟むように離れた位置に配置されていてもよい。例えば、表示領域１２５の両側のダミー副画素のレイアウトは同一でも異なっていてもよく、ダミー副画素の数も同一でも異なっていてもよい。ダミー副画素の位置は、表示領域１２５の外側において、特に限定されない。

［遮光パターンレイアウト］
図７は、タッチスクリーン３３３に形成されている、遮光パターン及びタッチ電極パターンの例を示す平面図である。図７は、例として、投影型静電容量方式の電極パターンを示す。タッチスクリーン３３３は、Ｘ軸に沿って延びＹ軸に沿って配列されたＸタッチ電極６７１と、Ｙ軸に沿って延びＸ軸に沿って配列されたＹタッチ電極６８１と、を含む。図７は、一つのＸタッチ電極及びＹタッチ電極を、例として、それぞれ符号６７１及び６８１で示している。

Ｘタッチ電極６７１は、菱形又は三角形のＸ軸に沿って配列された電極片６５１と、隣接する電極片６５１の角部をつなぐ、電極片６５１より細い矩形の連結部６５３とで構成されている。電極片６５１及び連結部６５３は、透明導体、例えば、ＩＴＯで形成されている。Ｘタッチ電極６７１は連続する透明導体で形成されており、電極片６５１及び連結部６５３は同一層に含まれる。

Ｙタッチ電極６８１は、菱形又は三角形のＹ軸に沿って配列された電極片６６１と、隣接する電極片６６１の角部をつなぐ、６６１より細い矩形の連結部６６３とで構成されている。電極片６６１は、透明導体、例えば、ＩＴＯやＩＺＯで形成されている。図７の例において、電極片６６１、Ｘタッチ電極６７１と同一層に含まれる。連結部６６３は、電極片６６１より上層に形成されており、遮光性の導体（金属）で形成されている。連結部６６３は、例えば、ＡｌやＭｏで形成することができる。

Ｘタッチ電極６７１の電極片６５１及びＹタッチ電極６８１の電極片６６１は、マトリックス状に配置されている。ドライバＩＣ１３４又は不図示の検出回路は、タッチスクリーン３３３に近づけられた、指やタッチペンなどの指示体によるＸタッチ電極６７１とＹタッチ電極６８１との間の容量変化を、配線６７３及び６８３を介して検出する。これにより、タッチ位置が同定される。

Ｙタッチ電極の連結部６６３は、平面視において、Ｘタッチ電極６７１の連結部６５３と交差するように配置されている。連結部６６３の層と、Ｘタッチ電極６７１の層との間には絶縁層（不図示）が形成されている。連結部６６３と連結部６５３とは、絶縁膜を介して交差しており、電気的な絶縁が保たれている。

タッチスクリーン３３３は、さらに、複数の遮光膜６２１からなる遮光膜パターンを含む。遮光膜６２１は、タッチ電極６７１及び６８１が配置されているタッチ検出領域の外側に配置されている。上述のように、遮光膜６２１は遮光性材料で形成されており、図７の例において、Ｙタッチ電極の連結部６６３と同層に、つまり、遮光性金属で形成されている。このように、タッチスクリーン３３３の遮光性要素と同層に遮光膜６２１を形成することで、表示装置の製造を効率化できる。複数の遮光膜６２１により、一つの遮光膜のサイズが小さくなり、タッチ検出への好ましくない影響を低減できる。

図７に示す構成例において、タッチ検出領域の左右両側それぞれに、一つの遮光膜列が配置されている。列数及び列を構成する遮光膜数は任意である。上述のように、遮光膜６２１は、ダミー副画素を覆うようにアライメントされている。なお、遮光膜６２１のパターンは任意であって、例えば、タッチ検出領域の両側のパターン形状（遮光膜６２１の数及び形状）は、異なっていてもよい。なお、遮光膜６２１は、タッチスクリーン３３３に含まれるタッチ電極と異なる他の遮光性要素と同層に形成されてもよく、タッチスクリーン３３３と異なる層に形成されてもよい。タッチスクリーン３３３の方式は任意であり、タッチスクリーン３３３が省略されていてもよい。

［配線レイアウト］
以下において、ＯＬＥＤ表示装置１０の配線レイアウト例を説明する。図８は、ＴＦＴ基板１００上の制御配線のレイアウトを模式的に示し、図８の構成例において、通常領域４５１の画素回路のレイアウトは、ストライプ配置である。具体的には、Ｙ軸に沿って延びる副画素列は、同一色の副画素で構成されている。Ｘ軸に沿って延びる副画素行は、サイクリックに配置された、赤副画素、緑副画素及び青副画素で構成されている。低密度領域４５３は、通常領域４５１の画素レイアウトから、一部の画素を間引いた構成を有している。低密度領域４５３における空白領域には、ＯＬＥＤ素子を含む画素回路は形成されておらず、配線のみが通過している。

ダミー画素領域４５７Ａ、４５７Ｂが、それぞれ、表示領域１２５の両側に存在する。図８は、ダミー画素領域４５７Ａ、４５７Ｂそれぞれにおいて、一つのダミー赤副画素列、一つのダミー緑副画素列及び一つのダミー青副画素列を示すが、劣化補償精度を向上させるために複数のダミー副画素を配置してもよい。

複数の走査線１０６が、走査ドライバ１３１からＸ軸に沿って延びている。また、複数のエミッション制御線１０７が、エミッションドライバ１３２からＸ軸に沿って延びている。図８は、例として、一つの走査線及び一つのエミッション制御線を、それぞれ符号１０６及び１０７で指示していている。

図８に示す構成例において、走査線１０６は、通常領域４５１及び低密度領域４５３に加え、ダミー画素領域４５７Ａ、４５７Ｂの選択信号を伝送する。ダミー副画素が、表示領域１２５内の副画素と共通の走査線１０６に接続されていることで、配線数を低減することができる。

また、エミッション制御線１０７は、通常領域４５１及び低密度領域４５３に加え、ダミー画素領域４５７Ａ、４５７Ｂのエミッション制御信号を伝送する。ダミー副画素が、表示領域１２５内の副画素と共通のエミッション制御線１０７に接続されていることで、配線数を低減することができる。

ドライバＩＣ１３４は、配線７１１によって走査ドライバ１３１に制御信号を送信し、配線７１３によってエミッションドライバ１３２に制御信号を送信する。ドライバＩＣ１３４は、外部からの画像データ（画像信号）に基づき、走査ドライバ１３１から走査信号（選択パルス）及びエミッションドライバ１３２のエミッション制御信号のタイミングを制御する。

ドライバＩＣ１３４は、配線７０５によって、通常領域４５１及び低密度領域４５３の副画素のデータ信号をデマルチプレクサ１３６に与える。図８は、１本の配線を例として、符号７０５で指示している。ドライバＩＣ１３４は、外部からの画像データ（フレーム）の１又は複数の副画素の階調レベルから、通常領域４５１及び低密度領域４５３の各副画素のデータ信号を決定する。デマルチプレクサ１３６は、ドライバＩＣ１３４の一つの出力を、走査期間内にＮ本（Ｎは２以上の整数）のデータ線１０５に順次出力する。図８において、Ｙ軸に沿って延びる複数のデータ線のうち、１本のデータ線が、例として符号１０５で指示されている。

ドライバＩＣ１３４は、さらに、複数の配線７２３Ａを介して、ダミー副画素のデータ信号をダミー画素領域４５７Ａに供給する。ドライバＩＣ１３４は、複数の配線７２３Ｂを介して、ダミー副画素のデータ信号をダミー画素領域４５７Ｂに供給する。一つの配線７２３Ａがデータ信号を伝送する全てのダミー副画素は、異なる走査線１０６により選択される。一つの配線７２３Ｂがデータ信号を伝送する全てのダミー副画素は、異なる走査線１０６により選択される。

ドライバＩＣ１３４は、配線７２１Ａを介して、ダミー画素領域４５７Ａに劣化測定のための制御信号を送信し、配線７２１Ｂを介して、ダミー画素領域４５７Ｂに劣化測定のための制御信号を送信する。配線７２１Ａは、ダミー画素領域４５７Ａの全てのダミー副画素に接続されている。配線７２１Ｂは、ダミー画素領域４５７Ｂの全てのダミー副画素に接続されている。劣化測定制御信号の詳細は後述する。

ドライバＩＣ１３４は、複数の配線７２５Ａを介して、ダミー画素領域４５７Ａのダミー副画素の劣化測定信号を受信する。図８の構成例において、一つの配線７２５Ａが劣化測定信号を伝送する全てのダミー副画素は、異なる走査線１０６により選択される。図８の例において、各配線７２５Ａに接続されるダミー副画素のグループは、データ信号を伝送する各配線７２３Ａに接続されているダミー副画素のグループと共通である。

ドライバＩＣ１３４は、複数の配線７２５Ｂを介して、ダミー画素領域４５７Ａのダミー副画素の劣化測定信号を受信する。図８の構成例において、一つの配線７２５Ｂが劣化測定信号を伝送する全てのダミー副画素は、異なる走査線１０６により選択される。ダミー副画素の劣化測定方法の詳細は後述する。

図９は、ＴＦＴ基板１００上のアノード電源線パターン及びカソード電極のレイアウトを模式的に示す。図９に示すように、ＴＦＴ基板１００は、第１アノード電源線パターン８０１及び第２アノード電源線パターン８０２を含む。第１アノード電源線パターン８０１は、通常領域４５１の画素回路にアノード電源電位を与える。第２アノード電源線パターン８０２は、低密度領域４５３並びにダミー画素領域４５７Ａ及び４５７Ｂの画素回路にアノード電源電位を与える。

ドライバＩＣ１３４は、ＤＣ－ＤＣコンバータを含み、複数の異なる電源電位を生成して、ＯＬＥＤ表示パネルに供給する。図９に示す構成例において、ドライバＩＣ１３４は、第１アノード電源線パターン８０１にアノード電源電位ＶＤＤ１を出力し、第２アノード電源線パターン８０２にアノード電源電位ＶＤＤ２を出力し、カソード電極３０２にカソード電源電位ＶＳＳを出力する。後述するように、アノード電源電位ＶＤＤ２は、アノード電源電位ＶＤＤ１より高い。

第１アノード電源線パターン８０１は網目状であって、パターンの凹状の外形を画定する周囲部と、周囲部内でＸ軸に沿って延びてＹ軸に沿って配列された複数のＸ軸部分と、Ｙ軸に沿って延びＸ軸に沿って配列されたＹ軸部分とを含む。上述のように、第１アノード電源線パターン８０１は通常領域４５１の各副画素の画素回路にアノード電源電位ＶＤＤ１を伝送する。第１アノード電源線パターン８０１は、低密度領域４５３を避けるように、その外側に形成されている。これにより、低密度領域４５３の透過率を向上できる。

第２アノード電源線パターン８０２は、矩形状の外形を画定する周囲部８０７と、周囲部８０７から突出し、低密度領域４５３内で延びている複数の電源線部８０５と、周囲部８０７から突出し、ダミー画素領域４５７Ａ及び４５７Ｂ内で延びている複数の電源線部８０６とを含む。図９において、低密度領域内の一つの電源線部が例として符号８０５で指示され、ダミー画素領域内の一つの電源線部が、例として符号８０６で指示されている。

図９の構成例において、低密度領域４５３は、表示領域１２５の端部を含む領域であり、低密度領域４５３の一辺は、表示領域１２５の一辺の一部である。低密度領域４５３の外周の他の部分は、表示領域１２５内に存在し、通常領域４５１との境界である。

図９の構成例において、周囲部８０７は、シート状のカソード電極３０２の外側に配置されている。複数の電源線部８０５は、それぞれ、Ｙ軸に沿って低密度領域４５３内で延びており、Ｘ軸方向に分離して配列されている。各電源線部８０５は、低密度領域４５３内の副画素列の各服画素の画素回路に電源電位ＶＤＤ２を与える。各電源線部８０５の端は、低密度領域４５３内に存在している。

低密度領域４５３内において、第２アノード電源線パターン８０２の部分は、複数の電源線部８０５で構成されており、Ｘ軸に延びる電源線部は（周囲部も含めて）存在しない。低密度領域４５３における第２アノード電源線パターン８０２の面積占有率は、通常領域４５１における第１アノード電源線パターン８０１の面積占有率よりも小さい。これにより、低密度領域４５３の透過率を向上できる。なお、低密度領域における第２アノード電源線パターン８０２の形状は、図９に示す例と異なっていてもよい。面積占有率が小さいいずれの形状も、低密度領域４５３の透過率を向上できる。

ダミー画素領域４５７Ａ及び４５７Ｂのそれぞれにおいて、複数の電源線部８０６がＹ軸に沿って延びており、Ｘ軸に沿って配列されている。電源線部８０６は、ダミー画素領域を通過して、周囲部８０７の一辺からその対向辺まで延びている。各電源線部８０６は、ダミー画素領域４５７Ａ又は４５７Ｂ内の副画素列の各服画素の画素回路に電源電位ＶＤＤ２を与える。ダミー画素領域４５７Ａ及び４５７Ｂにおいて、第２アノード電源線パターン８０２は他の形状を有してよく、例えば、Ｘ軸に沿って延びる電源線部を含む網目状でもよい。

カソード電極３０２は、シート形状を有し、通常領域４５１、低密度領域４５３、及びダミー画素領域４５７Ａ、４５７Ｂの全体を覆う。これら領域４５１、４５３、４５７Ａ、４５７Ｂの各副画素のカソード電極は、一枚のシート状カソード電極３０２の一部である。

［発光制御方法］
以下において、ＯＬＥＤ表示装置１０の副画素の発光制御方法を説明する。ドライバＩＣ１３４は、通常領域４５１、低密度領域４５３、及びダミー画素領域４５７Ａ、４５７Ｂの副画素それぞれの発光輝度を制御する。ダミー画素領域４５７Ａ、４５７Ｂの副画素は、低密度領域４５３における対応付けられた副画素と同様に制御される。

図１０は、低密度領域４５３の副画素の発光輝度特性のグラフを示す。Ｘ軸は、データ信号電圧を表し、Ｙ軸は発光輝度を表す。線８２１は、低密度領域４５３のアノード電源電位ＶＤＤ２が、通常領域４５１のアノード電源電位ＶＤＤ１と等しい場合における、低密度領域４５３の副画素（ＯＬＥＤ素子）の輝度特性曲線である。副画素の特性は劣化していないものとする。この特性は、通常領域４５１の副画素の特性と一致する。

白の階調レベルに対応して、データ信号電圧Ｖｄ０が通常領域４５１の副画素に与えられ、データ信号電圧Ｖｄ１が低密度領域４５３の副画素に与えられる。本例において、低密度領域４５３の副画素は、通常領域４５１の副画素の４倍の輝度で発光する。

線８２２は、低密度領域４５３のアノード電源電位ＶＤＤ２が、通常領域４５１のアノード電源電位ＶＤＤ１より高い場合における、低密度領域４５３の副画素の輝度特性曲線である。アノード電源電位ＶＤＤ２の特定の値を選択することで、通常領域４５１と同一のデータ信号電圧Ｖｄ０において、低密度領域４５３の副画素の輝度が４００％となる。つまり、通常領域４５１のデータ信号電圧範囲（最小輝度から最大輝度まで）と同一の電圧範囲で、低密度領域４５３の副画素の輝度を４倍にすることができる。低密度領域４５３のデータ信号電圧範囲を狭くすることで、ＯＬＥＤ表示装置全体の消費電力を低減できる。

なお、低密度領域４５３のデータ信号電圧範囲は、通常領域４５１のデータ信号電圧範囲と一致していなくてもよい。アノード電源電位ＶＤＤ２がアノード電源電位ＶＤＤ１より高いことで、高い輝度が要求される低密度領域４５３のデータ信号電圧範囲を狭くすることができる。

次に、低密度領域４５３におけるＯＬＥＤ素子の劣化に応じた輝度補正を説明する。図１１は、低密度領域４５３の副画素の発光輝度特性のグラフを示す。図１１のグラフにおいて、曲線７７１は、低密度領域４５３の劣化前の副画素のＯＬＥＤ素子の特性を示す。白の階調レベルに対応して、データ信号電圧Ｖｄ０が副画素の画素回路に与えられる。本例において、低密度領域４５３の副画素は、通常領域４５１の副画素の４倍の輝度（４００％）で発光する。

発光時間の経過と共に、低密度領域４５３の副画素（ＯＬＥＤ素子）は、通常領域４５１の副画素と比較して、早く劣化する。図１１のグラフにおいて、曲線７７３は、低密度領域４５３の劣化した副画素の特性を示す。劣化前と同一の輝度（４００％）で発光するため、データ信号電圧Ｖｄ０より大きいデータ信号電圧Ｖｄ１が、低密度領域４５３の副画素に与えられる。データ信号電圧Ｖｄ１は、劣化に応じた補正係数Ａに基づいて算出される。

曲線７７５は、低密度領域４５３のさらに劣化した副画素の特性を示す。劣化前と同一の輝度（４００％）で発光するため、データ信号電圧Ｖｄ１より大きいデータ信号電圧Ｖｄ２が必要である。データ信号電圧Ｖｄ２は、劣化に応じた補正係数Ｂに基づいて算出される。後述するように、補正係数Ａ及び補正係数Ｂは、ダミー副画素の劣化の測定結果に基づき決定される。なお、低密度領域の副画素の劣化は、ダミー副画素を使用することなく、他の方法、例えば、ＯＬＥＤ素子のトータル発光時間や発光輝度の履歴に基づいて決定されてもよい。

曲線７７７は、曲線７７５の状態から、アノード電源電位ＶＤＤ２を上昇させた後の副画素の特性を示す。アノード電源電位ＶＤＤ２の上昇により、同一輝度での発光のためのデータ信号電圧が低下する。例えば、副画素が４００％の輝度で発光するためのデータ信号電圧は、Ｖｄ２からＶｄ３に減少する。このように、副画素の劣化に応じてアノード電源電位Ｖｄｄ２を変化させることで、低密度領域４５３における副画素の発光制御のためのデータ信号電圧範囲を所望範囲内に収めることができる。

ドライバＩＣ１３４は、低密度領域４５３の副画素の劣化度に基づいて、アノード電源電位Ｖｄｄ２を決定することができる。ドライバＩＣ１３４は、例えば、低密度領域４５３の副画素の劣化度の統計値、例えば、重み付き平均を含む平均や最大値等から、テーブルや関数などの予め設定されている情報を参照して、アノード電源電位ＶＤＤ２を決定することができる。

ドライバＩＣ１３４は、副画素の劣化度とアノード電源電位ＶＤＤ２に基づいて、画像データが指定する輝度に対するデータ信号電圧を決定する。ドライバＩＣ１３４は、例えば、劣化度及びアノード電源電位ＶＤＤ２の組に対応付けられたテーブルやそれらを変数とする関数を使用して、所望輝度を達成するためのデータ信号電圧を決定できる。なお、低密度領域及びダミー画素領域のアノード電源電位ＶＤＤ２は常に一定でもよい。ドライバＩＣ１３４は、ダミー副画素に代えて、低密度領域４５３内の副画素の劣化を直接測定してもよい。

通常領域４５１における副画素の劣化は、低密度領域４５３の副画素の劣化と比較して遅い。そのため、ドライバＩＣ１３４は、例えば、通常領域４５１における副画素のデータ信号を副画素の劣化に応じて補正することなく、出力してもよい。このようにすることで、最低限の回路構成で表示システムとしては十分な劣化補償性能を実現することができる。他の例において、ドライバＩＣ１３４は、通常領域４５１のデータ信号を劣化に応じて補正してもよい。通常領域４５１の副画素に対応するダミー副画素は用意されていないため、ドライバＩＣ１３４は、例えば、副画素のデータ信号の履歴を保持し、予め設定されているテーブルを参照して、履歴に応じた補正係数を決定することができる。

ドライバＩＣ１３４は、低密度領域の劣化度と異なる条件に基づいて、アノード電源電位ＶＤＤ２を変更してもよい。例えば、ＯＬＥＤ表示装置１０は、周囲の明るさを検出する光センサを含むことができる。ドライバＩＣ１３４は、光センサの検出値に基づき、表示領域及びダミー画素領域へのデータ信号電圧を決定するためのガンマ値と共に、アノード電源電位ＶＤＤ１、ＶＤＤ２を変化させる。

ドライバＩＣ１３４は、暗い場所では表示画像の全体の輝度をやや暗くし、大きいガンマ値を設定して、ダイナミックレンジを大きくする。ドライバＩＣ１３４は、アノード電源電位ＶＤＤ１及びＶＤＤ２を低下させることで、消費電力を低減できる。ドライバＩＣ１３４は、屋外のような明るい場所では、表示画像の全体の輝度をやや明るく、小さいガンマ値を設定して、画像の視認性をよくする。ドライバＩＣ１３４は、アノード電源電位ＶＤＤ１及びＶＤＤ２を上昇させる。

ドライバＩＣ１３４は、検出された周囲の明るさに基づいて、アノード電源電位ＶＤＤ１、ＶＤＤ２並びに通常領域４５１及び低密度領域４５３ガンマ特性を、予め設定された情報に基づいて決定する。さらに、ドライバＩＣ１３４は、ガンマ特性とアノード電源電位との組み合わせに対応する係数を使用して、データ信号電圧を決定する。アノード電源やガンマ特性が変化すると劣化補正値も変化するため、あらかじめ選択可能なアノード電源とガンマ特性の組み合わせの数だけ劣化補正値のルックアップテーブルを準備してもいいし、数式による計算で補正値を求めてもよい。

他の例において、ドライバＩＣ１３４は、周囲の明るさに基づいてガンマ特性を決定し、そして、周囲の明るさと副画素の劣化度の双方に基づいてアノード電源電位を決定してもよい。ドライバＩＣ１３４は、副画素の劣化度、アノード電源電位及びガンマ特性に基づいて、データ信号電圧を決定するための補正係数を決定することができる。この場合もあらかじめ選択可能なアノード電源とガンマ特性の組み合わせの数だけ劣化補正値のルックアップテーブルを準備してもいいし、数式による計算で補正値を求めてもよい。

次に、ダミー副画素の制御方法を説明する。図１２は、ダミー副画素の画素回路の構成例を示す。図１２は、ｎ行目の、赤、緑、及び青のダミー副画素の画素回路を示す。全てのダミー副画素の画素回路はＯＬＥＤ素子の色を除いて共通である。アノード電源電位ＶＤＤ２が、電源線部８０６から画素回路に供給される。走査線１０６は、走査信号ＳＣＡＮ＿ｎを三つのダミー副画素に同時に伝送する。エミッション制御線１０７は、エミッション制御信号Ｅｍｉｔ＿ｎを三つのダミー副画素に同時に伝送する。

異なる配線７２３Ａが、それぞれ、赤、緑、及び青のダミー副画素の画素回路にデータ信号ＶｔｅｓｔＲ、ＶｔｅｓｔＧ、及びＶｔｅｓｔＢを伝送する。配線７２１Ａは、劣化測定のための制御信号Ｖｔｅｓｔを三つのダミー副画素の画素回路に同時に伝送する。異なる配線７２５Ａは、それぞれ、赤、緑、及び青のダミー副画素の劣化測定信号Ｖｏｌｅｄ＿Ｒ、Ｖｏｌｅｄ＿Ｇ、及びＶｏｌｅｄ＿Ｂを、ドライバＩＣ１３４に伝送する。

次に、ダミー副画素の画素回路の構成を説明する。図１２は、赤のダミー副画素の画素回路の構成要素を、例として符号で指示している。以下において、赤の副画素の画素回路の構成を説明する。図１２に示す画素回路は、図２Ａに示す画素回路に対して、スイッチトランジスタＴ５及び閾値電圧補償回路７５３を追加した構成を有している。なお、表示領域１２５内の表示副画素の画素回路は、ダミー副画素の画素回路からスイッチトランジスタＴ５を除いた構成であることができる。

閾値電圧補償回路７５３は、駆動トランジスタＴ１の閾値電圧を補償する。スイッチトランジスタＴ５は、ＯＬＥＤ素子Ｅ１のアノードと配線７２５Ａとに接続されている。具体的には、そのソース／ドレインの一方が、ＯＬＥＤ素子Ｅ１のアノードとトランジスタＴ３との間のノードに接続され、ソース／ドレインの他方が配線７２５Ａに接続されている。スイッチトランジスタＴ５のゲートは配線７２１Ａに接続されている。スイッチトランジスタＴ５は、劣化測定制御信号Ｖｔｅｓｔにより、そのＯＮ／ＯＦＦが制御される。ドライバＩＣ１３４は、後述するように、通常動作においてスイッチトランジスタＴ５をＯＦＦに維持し、ＯＬＥＤ素子Ｅ１の劣化測定を行っている間、スイッチトランジスタＴ５をＯＮに維持する。

次に、通常動作及び劣化測定動作における、ダミー副画素の発光制御を説明する。図１３は、通常動作におけるダミー副画素に対する信号のタイミングチャートの例を示す。同時に選択されて発光制御される赤、緑及び青のダミー副画素の信号を示す。これらは、例えば、低密度領域４５３の主画素に対応するダミー主画素を構成してもよい。

ＶｔｅｓｔＲ、ＶｔｅｓｔＧ、ＶｔｅｓｔＢは、それぞれ、ダミー赤副画素列、ダミー緑副画素列、ダミー青副画素列に与えられるデータ信号を示す。ここでは、図８に示すように、同色のダミー副画素が一つの配線７２３Ａに接続されているとする。ダミー画素データ信号ＶｔｅｓｔＲ、ＶｔｅｓｔＧ、ＶｔｅｓｔＢは、ダミー副画素が対応する低密度領域４５３の副画素と同一の値である。

ｎ行を選択する走査信号ＳＣＡＮ＿ｎがＬｏｗレベルのとき、ｎ行のダミー副画素が選択され、ダミー画素データ信号ＶｔｅｓｔＲ、ＶｔｅｓｔＧ、ＶｔｅｓｔＢがそれぞれ画素回路に書き込まれる。データ信号の書き込みの間、エミッション制御信号Ｅｍｉｔ＿ｎはＨｉｇｈであり、トランジスタＴ３はＯＦＦである。そのため、ＯＬＥＤ素子Ｅ１が発光することはない。

データ信号書き込みの後、エミッション制御信号Ｅｍｉｔ＿ｎはＬｏｗに変化して、ＯＬＥＤ素子Ｅ１が発光する。上述のように、ダミー副画素は、視認側に配置された遮光膜６２１に覆われているため、ダミー副画素の発光による表示領域１２５による画像表示への影響は存在しない。通常動作において、劣化測定制御信号Ｖｔｅｓｔは常にＨｉｇｈであって、全てのダミー副画素の画素回路のスイッチトランジスタＴ５はＯＦＦに維持される。

次に、ダミー副画素のＯＬＥＤ素子の劣化測定動作を説明する。一例において、ドライバＩＣ１３４は、外部からの画像データの画像表示期間外（非表示期間）に、ダミー副画素のＯＬＥＤ素子の劣化測定を行う。ドライバＩＣ１３４は、例えば、ＯＬＥＤ表示装置１０の電源ＯＮから外部からの画像データに応じた画像表示までの間の起動シーケンスにおいて、又は、電源ＯＮの状態において画像表示を停止するスタンバイモードにおいて、測定を行うことができる。スタンバイモードは、例えば、所定期間を超えて入力画像データが中断している場合に開始する。

図１４は、ダミー副画素のＯＬＥＤ素子Ｅ１の劣化測定動作における信号のタイミングチャートを示す。ｎ行目のダミー副画素が、劣化測定対象である。劣化測定動作において、選択した行の劣化測定を行う間、劣化測定制御信号ＶｔｅｓｔはＬｏｗであって、全てのダミー副画素の画素回路のスイッチトランジスタＴ５はＯＮに維持される。

劣化測定信号を伝送する配線７２５Ａに接続されているダミー副画素において、測定対象のダミー副画素以外の全てのダミー副画素に対しては、０（ゼロ）データ信号が書き込まれる。これにより、他のダミー副画素の発光は停止されており、測定対象のダミー副画素の劣化測定のＳＮ比を向上させることができる。

ｎ行を選択する走査信号ＳＣＡＮ＿ｎがＬｏｗレベルのとき、ｎ行のダミー副画素が選択され、劣化測定のためのダミー画素データ信号ＶｔｅｓｔＲ、ＶｔｅｓｔＧ、ＶｔｅｓｔＢがそれぞれ画素回路に書き込まれる。図１４の例において、データ信号は最高輝度を示す。これにより、ＯＬＥＤ素子Ｅ１の劣化をより正確に測定できる。なお、劣化測定時のデータ信号は異なる値であってもよい。

劣化測定のためのデータ信号の書き込みの間、エミッション制御信号Ｅｍｉｔ＿ｎはＨｉｇｈであり、トランジスタＴ３はＯＦＦである。データ信号書き込みの後、エミッション制御信号Ｅｍｉｔ＿ｎはＬｏｗに変化して、ＯＬＥＤ素子Ｅ１が発光する。ＯＬＥＤ素子Ｅ１からの光は遮光膜６２１によって遮られる。

ドライバＩＣ１３４は、配線７２５Ａを介して、ダミー副画素それぞれの劣化測定信号Ｖｏｌｅｄ＿Ｒ、Ｖｏｌｅｄ＿Ｇ、Ｖｏｌｅｄ＿Ｂを受信する。劣化測定信号Ｖｏｌｅｄ＿Ｒ、Ｖｏｌｅｄ＿Ｇ、Ｖｏｌｅｄ＿Ｂは、それぞれ、対応するＯＬＥＤ素子のアノード電位を示す。ＯＬＥＤ素子の抵抗は、劣化と共に増加する。

従って、一定電流をＯＬＥＤ素子に与えた状態でその電圧（アノードとカソードとの間の電圧）を測定することで、ＯＬＥＤ素子の抵抗、つまり劣化度を測定することができる。ドライバＩＣ１３４は、配線７２５Ａの電位をＡＤ変換して各ダミーサブ画素に対応した表示サブ画素の劣化状態として記録する。なお、ＯＬＥＤ素子の劣化測定は、任意の方法を利用することができ、例えば図１２において駆動ＴＦＴＴ１を線形動作させてＯＬＥＤ素子に定電圧を印加した状態で電流センスアンプを用いて直接素子に流れる電流値を測定して劣化度を判定することもできる。

ドライバＩＣ１３４は、ダミー副画素の劣化測定結果に基づいて、低密度領域４５３内の対応する副画素のデータ信号を補正する。例えば、ドライバＩＣ１３４は、ダミー副画素の抵抗値（劣化度）と補正係数を対応付けるテーブルを参照して、ＯＬＥＤ素子の劣化量を補償するための補正係数を決定する。低密度領域４５３内の副画素と同じデータ信号パターンで発光したダミー画素の劣化を測定することで、劣化速度が速い当該副画素の劣化を正確に推定でき、ＯＬＥＤ表示装置１０の表示品質を適切に維持することができる。

以上、本開示の実施形態を説明したが、本開示が上記の実施形態に限定されるものではない。当業者であれば、上記の実施形態の各要素を、本開示の範囲において容易に変更、追加、変換することが可能である。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。

１０ ＯＬＥＤ表示装置、５１Ｂ 青副画素、５１Ｇ 緑副画素、５１Ｒ 赤副画素、５３Ａ－５３Ｃ 主画素、６１Ｂ ダミー青副画素、６１Ｇ ダミー緑副画素、６１Ｒ ダミー赤副画素、１００ ＴＦＴ基板、１０５ データ線、１０６ 走査線、１０７ エミッション制御線、１０８ アノード電源線、１０９ リセット制御線、１１０ 基準電圧供給線、１１４ カソード電極形成領域、１２５ 表示領域、１３１ 走査ドライバ、１３２ エミッションドライバ、１３３ 静電気放電保護回路、１３４ ドライバＩＣ、１３６ デマルチプレクサ、３３３ タッチスクリーン、４５１ 通常領域、４５３ 低密度領域、４５７Ａ、４５７Ｂ ダミー画素領域、４６５ カメラ、６２１ 遮光膜、６５１、６６１ 電極片、６５３、６６３ 連結部、７０５、７１１、７０３、７２１Ａ、７２１Ｂ、７２３Ａ、７２３Ｂ、７２５Ａ、７２５Ｂ 配線、７５３ 閾値電圧補償回路、８０１、８０２ アノード電源線パターン、８０５、８０６ 電源線部、８０７ 周囲部、Ｃ１ 保持容量、Ｅ１ ＯＬＥＤ素子、Ｔ１－Ｔ５ トランジスタ

Claims (3)

1. 外部から入力された画像データの画像を表示する、複数の表示画素を含む表示領域と、
   前記表示領域を制御する制御回路と、
   第１電源線パターンと、
   第２電源線パターンと、
   を含み、
   前記表示領域は、
   第１領域と、
   表示画素密度が前記第１領域より小さい、第２領域と、
   を含み、
   前記制御回路は、
   前記第１電源線パターンによって、前記第１領域の画素回路に、第１電源電位を与え、
   前記第２電源線パターンによって、前記第２領域の画素回路に、前記第１電源電位より高い第２電源電位を与え、
   画像データの同一階調レベルに対して、前記第２領域の表示画素の発光素子に対して前記第１領域の表示画素の発光素子よりも大きい駆動電流を与え、
   前記第１電源線パターンの前記第１領域内の部分は網目状であって、第１方向に延び第２方向に配列された複数の電源線部と、前記第２方向に延び第１方向に配列された複数の電源線部とを含み、
   前記第２電源線パターンの前記第２領域内の部分は、前記第１方向に延び前記第２方向に配列された複数の電源線部で構成されている、
   表示装置。
2. 請求項１に記載の表示装置であって、
   前記第２領域における前記第２電源線パターンの面積占有率は、前記第１領域における前記第１電源線パターンの面積占有率よりも小さい、
   表示装置。
3. 請求項１に記載の表示装置と、
   前記第２領域の下に配置された１以上のカメラと、
   を含む、端末。

Images