JP5246433B2 - 表示装置 - Google Patents

Description

本発明は、表示パネルに発光素子が設けられた表示装置に関する。

近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて、薄型化、高輝度化することができる。特に、駆動方式としてアクティブマトリクス方式を用いた場合には、各画素をホールド点灯させることができ、低消費電力化することもできる。そのため、有機ＥＬ表示装置は、次世代のフラットパネルディスプレイの主流になると期待されている。

しかし、有機ＥＬ素子では、通電する電流量に応じて素子が劣化し、輝度が低下するという問題がある。そのため、有機ＥＬ素子を表示装置の画素として用いた場合には、画素ごとに劣化の状況が異なることがある。例えば、時刻や表示チャンネルなどの情報が長時間、同じ場所に高輝度で表示されていた場合には、その部分の画素だけ劣化が早まる。その結果、劣化の早まった画素を含む部分に高輝度の映像が表示された場合には、劣化の早まった画素の部分だけが暗く表示される焼き付きという現象が生じてしまう。この焼き付きは非可逆性であることから、一旦、焼き付きが生じると、焼き付きが消えることはない。

焼き付きを防止する手法は、今までに多数提案されている。例えば、特許文献１では、表示領域外にダミー画素を設け、ダミー画素を発光させたときの端子電圧を検出することによりダミー画素の劣化度合いを見積もり、その見積もりを利用して映像信号を補正する方法が開示されている。また、例えば、特許文献２，３では、各表示画素内に光センサを配置し、光センサから出力される受光信号を利用して映像信号を補正する方法が開示されている。

特開２００２−３５１４０３号公報 特開２００８−５８４４６号公報 国際公開番号ＷＯ２００６／０４６１９６

しかし、特許文献１の手法では、表示領域内の画素の発光情報に基づいて画素の劣化度合いが見積もられておらず、映像信号を正確に補正することが不可能であることから、焼き付きを防止することはできないという問題があった。また、特許文献２，３の手法では、各画素内の光センサの光電変換効率がばらつくので、例えば、同一輝度を表示している２つの画素において、受光信号の大きさが異なってしまうことがある。その結果、正確に焼き付きを防止することができないという問題があった。

本発明はかかる問題点に鑑みてなされたものであり、その目的は、正確に焼き付きを防止することの可能な表示装置を提供することにある。

本発明による表示装置は、複数の表示画素が２次元配置された表示領域と、複数の第１ダミー画素および複数の第２ダミー画素が配置された非表示領域とを有する表示パネルを備えたものである。この表示装置は、また、各第１ダミー画素に互いに異なる大きさの信号電圧を印加して各第１ダミー画素を発光させる第１駆動部と、各第２ダミー画素に互いに異なる大きさの定電流を流して各第２ダミー画素を発光させる第２駆動部とを備えている。この表示装置は、さらに、各第１ダミー画素に流れる電流を検知して各第１ダミー画素の電流情報を出力する電流測定部と、各第２ダミー画素の発光光を検知して各第２ダミー画素の輝度情報を出力する受光部と、電流情報を用いて電流劣化関数を導出すると共に、輝度情報を用い効率劣化関数を導出する演算部とを備えている。

本発明による表示装置では、表示パネルの非表示領域に設けられた各第１ダミー画素に、互いに異なる大きさの信号電圧が印加され、その信号電圧の大きさに応じた輝度で各第１ダミー画素が発光し、各第１ダミー画素に流れる電流が電流測定部で検知され、各第１ダミー画素の電流情報が電流測定部から出力される。また、表示パネルの非表示領域に設けられた各第２ダミー画素に、互いに異なる大きさの定電流が流され、その定電流の大きさに応じた輝度で各第２ダミー画素が発光し、各第２ダミー画素の発光光が受光部で検知され、各第２ダミー画素の輝度情報が受光部から出力される。その後、電流情報を用いて電流劣化関数が導出されると共に、輝度情報を用い効率劣化関数が導出される。これにより、例えば、電流劣化関数、および各表示画素の映像信号の履歴から、各表示画素の電流劣化率を予測することができる。また、効率劣化関数、および各表示画素の映像信号の履歴から、各表示画素の効率劣化率を予測することができる。

ここで、本発明による表示装置において、電流劣化関数を導出する周期は、前記効率劣化関数を導出する周期よりも短くなっていることが好ましい。このようにした場合には、電流が補正された状態で、効率劣化を補正することができる。

本発明による一実施の形態に係る表示装置の構成の一例を表す概略図である。 表示領域の画素回路の構成の一例を表す概略図である。 非表示領域の画素回路の構成の一例を表す概略図である。 図１の表示パネルの構成の一例を表す上面図である。 電流劣化率の経時変化の一例を初期電流ごとに表す特性図である。 電流劣化率と、初期電流Ｓ_Sのダミー画素の電流劣化率との関係の一例を表す関係図である。 べき係数ｎ（Ｓ_i，Ｓ_s）と、初期電流の割合Ｓ_i／Ｓ_sとの関係の一例を表す関係図である。 時刻Ｔ_kでの電流劣化率の予測値Ｓ_S2と、時刻Ｔ_kでの電流劣化率の測定値Ｓ_S1との関係の一例を表す関係図である。 時刻Ｔ_k-1での電流劣化関数Ｉ_s（ｔ）と、時刻Ｔ_kでの電流劣化関数Ｉｓ（ｔ）との関係の一例を表す関係図である。 べき係数の算定方法の一例について説明するための概念図である。 時刻Ｔ_k-1でのべき係数ｎ（Ｓ_i，Ｓ_s）と、時刻Ｔ_kでのべき係数ｎ（Ｓ_i，Ｓ_s）との関係の一例を表す関係図である。 電流劣化関数Ｉ_i（ｔ）の算定方法の一例について説明するための概念図である。 基準輝度における発光積算時間Ｔ_xyの導出方法の一例について説明するための概念図である。 電流補正量Ｒ_Iの導出方法の一例について説明するための概念図である。 効率劣化率の経時変化の一例を初期輝度ごとに表す特性図である。 効率劣化率と、初期輝度Ｙ_Sのダミー画素の効率劣化率との関係の一例を表す関係図である。 べき係数ｎ（Ｙ_i，Ｙ_s）と、初期輝度の割合Ｙ_i／Ｙ_sとの関係の一例を表す関係図である。 時刻Ｔ_kでの効率劣化率の予測値Ｙ_S2と、時刻Ｔ_kでの効率劣化率の測定値Ｙ_S1との関係の一例を表す関係図である。 時刻Ｔ_k-1での効率劣化関数Ｆ_s（ｔ）と、時刻Ｔ_kでの効率劣化関数Ｆｓ（ｔ）との関係の一例を表す関係図である。 べき係数の算定方法の一例について説明するための概念図である。 時刻Ｔ_k-1でのべき係数ｎ（Ｙ_i，Ｙ_s）と、時刻Ｔ_kでのべき係数ｎ（Ｙ_i，Ｙ_s）との関係の一例を表す関係図である。 効率劣化関数Ｆ_i（ｔ）の算定方法の一例について説明するための概念図である。 基準輝度における発光積算時間Ｔ_xyの導出方法の一例について説明するための概念図である。 効率補正量Ｒ_yの導出方法の一例について説明するための概念図である。 上記実施の形態の表示装置の適用例１の外観を表す斜視図である。 （Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。 適用例３の外観を表す斜視図である。 適用例４の外観を表す斜視図である。 （Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．実施の形態(図１〜図２４)
２．変形例（図なし）
・初期電流Ｓ_iの低い各ダミー画素１６を複数のダミー画素で構成した例
・初期輝度Ｙ_iの低い各ダミー画素１８を複数のダミー画素で構成した例
・基準画素に不具合が生じた場合に別のダミー画素１６を新たな基準画素に設定 するようにした例
・基準画素に不具合が生じた場合に別のダミー画素１８を新たな基準画素に設定 するようにした例
・サンプリング周期ΔＴ₁を可変にした例
・サンプリング周期ΔＴ₂を可変にした例
・四則演算だけで、べき係数ｎ（Ｓ_i，Ｓ_s）を導出するようにした例
・四則演算だけで、べき係数ｎ（Ｙ_i，Ｙ_s）を導出するようにした例
３．適用例(図２５〜図２９)

＜実施の形態＞
（表示装置１の概略構成）
図１は、本発明の第１の実施の形態に係る表示装置１の概略構成を表したものである。この表示装置１は、表示パネル１０と、表示パネル１０を駆動する駆動回路２０とを備えている。

表示パネル１０は、複数の有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂが２次元配置された表示領域１２を有している。本実施の形態では、互いに隣り合う３つの有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂが１つの画素（表示画素１３）を構成している。なお、以下では、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂの総称として有機ＥＬ素子１１を適宜、用いるものとする。表示パネル１０は、また、複数の有機ＥＬ素子１４Ｒ，１４Ｇ，１４Ｂが２次元配置された非表示領域１５を有している。本実施の形態では、互いに隣り合う３つの有機ＥＬ素子１４Ｒ，１４Ｇ，１４Ｂが１つの画素（ダミー画素１６）を構成している。なお、以下では、有機ＥＬ素子１４Ｒ，１４Ｇ，１４Ｂの総称として有機ＥＬ素子１４を適宜、用いるものとする。

非表示領域１５には、さらに、複数の有機ＥＬ素子１７Ｒ，１７Ｇ，１７Ｂが２次元配置されている。本実施の形態では、互いに隣り合う３つの有機ＥＬ素子１７Ｒ，１７Ｇ，１７Ｂが１つの画素（ダミー画素１８）を構成している。なお、以下では、有機ＥＬ素子１７Ｒ，１７Ｇ，１７Ｂの総称として有機ＥＬ素子１７を適宜、用いるものとする。非表示領域１５には、有機ＥＬ素子１７Ｒ，１７Ｇ，１７Ｂから発せられた光を受光する受光素子群１９（受光部）が設けられている。受光素子群１９は、例えば、図示しないが、複数の受光素子からなる。複数の受光素子は、例えば、個々の有機ＥＬ素子１７と対となって２次元配置されており、各受光素子は、各ダミー画素１８（各有機ＥＬ素子１７）から発せられた光（発光光）を検知して、各ダミー画素１８の受光信号１９Ａ（輝度情報）を出力するようになっている。各受光素子は、例えば、フォトダイオードである。

駆動回路２０は、タイミング生成回路２１、映像信号処理回路２２、信号線駆動回路２３、走査線駆動回路２４、ダミー画素駆動回路２５、電流測定回路２６、計測信号処理回路２７および記憶回路２８を有している。

（画素回路３１）
図２は、表示領域１２内の回路構成の一例を表したものである。表示領域１２内には、複数の画素回路３１が個々の有機ＥＬ素子１１と対となって２次元配置されている。各画素回路３１は、例えば、駆動トランジスタＴｒ₁、書き込みトランジスタＴｒ₂および保持容量Ｃ_sによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。駆動トランジスタＴｒ₁および書き込みトランジスタＴｒ₂は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。駆動トランジスタＴｒ₁または書き込みトランジスタＴｒ₂は、ｐチャネルＭＯＳ型のＴＦＴであってもよい。

表示領域１２において、列方向には信号線ＤＴＬが複数配置され、行方向には走査線ＷＳＬおよび電源線Ｖｃｃがそれぞれ複数配置されている。各信号線ＤＴＬと各走査線ＷＳＬとの交差点近傍には、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂのいずれか一つ（サブピクセル）が設けられている。各信号線ＤＴＬは、信号線駆動回路２３の出力端（図示せず）と、書き込みトランジスタＴｒ₂のドレイン電極（図示せず）に接続されている。各走査線ＷＳＬは、走査線駆動回路２４の出力端（図示せず）と、書き込みトランジスタＴｒ₂のゲート電極（図示せず）に接続されている。各電源線Ｖｃｃは、電源の出力端（図示せず）と、駆動トランジスタＴｒ₁のドレイン電極（図示せず）に接続されている。書き込みトランジスタＴｒ₂のソース電極（図示せず）は、駆動トランジスタＴｒ₁のゲート電極（図示せず）と、保持容量Ｃ_sの一端に接続されている。駆動トランジスタＴｒ₁のソース電極（図示せず）と保持容量Ｃ_sの他端とが、有機ＥＬ素子１１のアノード電極（図示せず）に接続されている。有機ＥＬ素子１１のカソード電極（図示せず）は、例えば、グラウンド線ＧＮＤに接続されている。

図３は、非表示領域１５内の回路構成の一例を表したものである。非表示領域１５内には、画素回路３１と同一構成の複数の画素回路３２が個々の有機ＥＬ素子１４と対となって２次元配置されている。各画素回路３２は、例えば、駆動トランジスタＴｒ₁’、書き
込みトランジスタＴｒ₂’および保持容量Ｃ_s’によって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。駆動トランジスタＴｒ₁’および書き込みトランジスタＴｒ₂’は、例えば、ｎチャネルＭＯＳ型のＴＦＴにより形成されている。駆動トランジスタＴｒ₁’または書き込みトランジスタＴｒ₂’は、ｐチャネルＭＯＳ型のＴＦＴであってもよい。

非表示領域１５においても、列方向には信号線ＤＴＬ’が複数配置され、行方向には走査線ＷＳＬ’および電源線Ｖｃｃ’がそれぞれ複数配置されている。各信号線ＤＴＬ’と各走査線ＷＳＬ’との交差点近傍には、有機ＥＬ素子１４Ｒ，１４Ｇ，１４Ｂのいずれか一つ（サブピクセル）が設けられている。各信号線ＤＴＬ’は、ダミー画素駆動回路２５の出力端（図示せず）と、書き込みトランジスタＴｒ₂’のドレイン電極（図示せず）に
接続されている。各走査線ＷＳＬ’は、ダミー画素駆動回路２５の出力端（図示せず）と、書き込みトランジスタＴｒ₂’のゲート電極（図示せず）に接続されている。各電源線
Ｖｃｃ’は、電源の出力端（図示せず）と、駆動トランジスタＴｒ₁’のドレイン電極（
図示せず）に接続されている。書き込みトランジスタＴｒ₂’のソース電極（図示せず）
は、駆動トランジスタＴｒ₁’のゲート電極（図示せず）と、保持容量Ｃ_s’の一端に接続されている。駆動トランジスタＴｒ₁’のソース電極（図示せず）と保持容量Ｃ_s’の他端とが、有機ＥＬ素子１４のアノード電極（図示せず）に接続されている。有機ＥＬ素子１４のカソード電極（図示せず）は、例えば、グラウンド線ＧＮＤに接続されている。

（表示パネル１０の上面構成）
図４は、表示パネル１０の上面構成の一例を表したものである。表示パネル１０は、例えば、駆動パネル３０と封止パネル４０とが封止層（図示せず）を介して貼り合わされた構造となっている。

駆動パネル３０は、図４に示していないが、表示領域１２に、２次元配置された複数の有機ＥＬ素子１１と、各有機ＥＬ素子１１に隣接して配置された複数の画素回路３１とを有している。駆動パネル３０は、また、図４に示していないが、非表示領域１５に、２次元配置された複数の有機ＥＬ素子１４，１７と、各有機ＥＬ素子１７に隣接して配置された複数の受光素子とを有している。

駆動パネル３０の一辺（長辺）には、例えば、図４に示したように、複数の映像信号供給ＴＡＢ５１と、制御信号供給ＴＣＰ５４と、計測信号出力ＴＣＰ５５とが取り付けられている。駆動パネル３０の他の辺（短辺）には、例えば、走査信号供給ＴＡＢ５２が取り付けられている。また、駆動パネル３０の一辺（長辺）であって、かつ映像信号供給ＴＡＢ５１とは異なる辺には、例えば、電源供給ＴＣＰ５３が取り付けられている。映像信号供給ＴＡＢ５１は、信号線駆動回路２３の集積されたＩＣをフィルム状の配線基板の開口に中空配線したものである。走査信号供給ＴＡＢ５２は、走査線駆動回路２４の集積されたＩＣをフィルム状の配線基板の開口に中空配線したものである。電源供給ＴＣＰ５３は、外部の電源と電源線Ｖｃｃ，Ｖｃｃ’とを互いに電気的に接続する複数の配線がフィルム上に形成されたものである。制御信号供給ＴＣＰ５４は、外部のダミー画素駆動回路２５と、ダミー画素１６，１８および受光素子群１９とを互いに電気的に接続する複数の配線がフィルム上に形成されたものである。計測信号出力ＴＣＰ５５は、外部の計測信号処理回路２７と、受光素子群１９とを互いに電気的に接続する複数の配線がフィルム上に形成されたものである。なお、信号線駆動回路２３および走査線駆動回路２４は、ＴＡＢに形成されていなくてもよく、例えば、駆動パネル３０に形成されていてもよい。

封止パネル４０は、例えば、有機ＥＬ素子１１，１４，１７を封止する封止基板（図示せず）と、カラーフィルタ（図示せず）とを有している。カラーフィルタは、例えば、封止基板の表面のうち有機ＥＬ素子１１の光が通過する領域に設けられている。カラーフィルタは、例えば、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂのそれぞれに対応して、赤色用のフィルタ、緑色用のフィルタおよび青色用のフィルタ（図示せず）を有している。封止パネル４０は、例えば、さらに、光反射部（図示せず）を有している。光反射部は、有機ＥＬ素子１７から発せられた光を反射して、受光素子群１９に入射させるものであり、例えば、封止基板の表面のうち有機ＥＬ素子１７の光が通過する領域に設けられている。

（駆動回路２０）
次に、駆動回路２０内の各回路について、図１を参照して説明する。タイミング生成回路２１は、映像信号処理回路２２、信号線駆動回路２３、走査線駆動回路２４、ダミー画素駆動回路２５、電流測定回路２６および計測信号処理回路２７が連動して動作するように制御するものである。

タイミング生成回路２１は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、上述した各回路に対して制御信号２１Ａを出力するようになっている。タイミング生成回路２１は、例えば、映像信号処理回路２２、ダミー画素駆動回路２５、電流測定回路２６、計測信号処理回路２７および記憶回路２８などと共に、例えば、表示パネル１０とは別体の制御回路基板（図示せず）上に形成されている。

映像信号処理回路２２は、例えば、制御信号２１Ａの入力に応じて（同期して）、外部から入力されたデジタルの映像信号２０Ａを補正すると共に、補正した後の映像信号をアナログに変換して信号線駆動回路２３に出力するものである。本実施の形態では、映像信号処理回路２２は、記憶回路２８から読み出した補正情報２７Ａ（後述）を用いて映像信号２０Ａを補正するようになっている。映像信号処理回路２２は、例えば、一水平期間ごとに、記憶回路２８から、補正情報２７Ａとして１ライン分の各表示画素１３の補正量（電流補正量Ｒ_I，効率補正量Ｒ_y）（後述）を読み出し、読み出した補正量（電流補正量Ｒ_I，効率補正量Ｒ_y）を用いて映像信号２０Ａを補正し、補正後の映像信号２２Ａを信号線駆動回路２３に出力するようになっている。

信号線駆動回路２３は、映像信号処理回路２２から入力されたアナログの映像信号２２Ａを、制御信号２１Ａの入力に応じて（同期して）各信号線ＤＴＬに出力するものである。信号線駆動回路２３は、例えば、図４に示したように、駆動パネル３０の一辺（長辺）に取り付けられた映像信号供給ＴＡＢ５１に設けられている。走査線駆動回路２４は、制御信号２１Ａの入力に応じて（同期して）、複数の走査線ＷＳＬの中から一の走査線ＷＳＬを順次選択するものである。走査線駆動回路２４は、例えば、図４に示したように、駆動パネル３０の他の辺（短辺）に取り付けられた走査信号供給ＴＡＢ５２に設けられている。

計測信号処理回路２７は、受光素子群１９から入力された受光信号１９Ａに基づいて、補正情報２７Ａを導出し、導出した補正情報２７Ａを、制御信号２１Ａの入力に応じて（同期して）記憶回路２８に出力するようになっている。なお、補正情報２７Ａの導出方法については、後に詳述する。記憶回路２８は、計測信号処理回路２７から入力された補正情報２７Ａを格納するものである。記憶回路２８は、格納した補正情報２７Ａを、映像信号処理回路２２によって読み出すことができるようになっている。

（電流補正について）
ダミー画素駆動回路２５は、制御信号２１Ａの入力に応じて（同期して）、各ダミー画素１６に接続された信号線ＤＴＬ’に互いに異なる大きさの信号電圧Ｖ_sigi（一定値）を印加して各ダミー画素１６を互いに異なる階調で発光させるものである。ダミー画素駆動回路２５は、例えば、ダミー画素１６の数がｎ個である場合に、１番目のダミー画素１６には初期電流がＳ₁となるような定電流を流し、２番目のダミー画素１６には初期電流がＳ₂（＞Ｓ₁）となるような定電流を流し、ｉ番目のダミー画素１６には初期電流がＳ_i（＞Ｓ_i-1）となるような定電流を流し、ｎ番目のダミー画素１６には初期電流がＳ_n（＞Ｓ_n-1）となるような定電流を流すようになっている。ダミー画素駆動回路２５は、例えば、各ダミー画素１６を発光させた時間を計測するようになっている。

なお、各ダミー画素１６の輝度は、各ダミー画素１６に接続された信号線ＤＴＬ’に一定の値の信号電圧Ｖ_sigiを印加し続けた場合であっても、例えば、図５に示したように、時間の経過に伴って、徐々に低下する。これは、各ダミー画素１６に接続された画素回路３２に含まれる、駆動トランジスタＴｒ₁’などの半導体素子が通電時間（通電積算時間）に応じて劣化していく性質を有しており、その劣化の進行度に応じて電流が流れにくくなるからである。なお、図５中のＳ_sは、各ダミー画素１６のうち基準画素（後述）として設定された画素内の有機ＥＬ素子１４に流れる初期電流である。

また、各ダミー画素１６内の有機ＥＬ素子１４に流れる電流の劣化率（電流劣化率）の変移は一様ではない。例えば、図６に示したように、基準画素として設定された画素（ダミー画素１６）の電流劣化率を横軸にとると、基準画素の初期電流Ｓ_sよりも小さな初期輝度のダミー画素１６の電流劣化率の変移は、当初は基準画素の電流劣化よりも緩やかであることがわかる。一方、基準画素の初期電流Ｓ_sよりも大きな初期電流のダミー画素１６の電流劣化率の変移は、当初は基準画素の電流劣化よりも急峻であることがわかる。図６に例示した各ダミー画素１６の電流劣化率の変移を式で表すと以下のようになる。

数１において、Ｄ_siは、ｉ番目のダミー画素１６の電流劣化率である。Ｄ_ssは、基準画素の電流劣化率である。ｎ（Ｓ_i，Ｓ_s）は、基準画素の電流に対するｉ番目のダミー画素１６の電流のべき係数である。べき係数ｎ（Ｓ_i，Ｓ_s）は、例えば、以下の式に示したように、（Ｌｏｇ（Ｓ_i（Ｔ_k））−Ｌｏｇ（Ｓ_i（Ｔ_k-1）））を（Ｌｏｇ（Ｓ_s（Ｔ_k））−Ｌｏｇ（Ｓ _s （Ｓ_k-1）））で除算することにより導出される。

数２において、Ｌｏｇ（Ｓ_s（Ｔ_k））はＳ_s（Ｔ_k）の対数であり、Ｌｏｇ（Ｓ_s（Ｔ_k-1））はＳ_s（Ｔ_k-1）の対数であり、Ｌｏｇ（Ｓ_i（Ｔ_k））はＳ_i（Ｔ_k）の対数であり、Ｌｏｇ（Ｓ_i（Ｔ_k-1））はＳ_i（Ｔ_k-1）の対数である。

また、数２において、Ｓ_s（Ｔ_k）は、時刻Ｔ_kにおける基準画素の電流信号２６Ａであり、基準画素の電流情報のうちで最新の電流情報に相当する。また、Ｙ_s（Ｔ_k-1）は、時刻Ｔ_k-1（＜時刻Ｔ_k）における基準画素の電流信号２６Ａ（電流情報）であり、基準画素の電流情報のうちで最新ではない電流情報に相当する。Ｓ_i（Ｔ_k）は、時刻Ｔ_kにおけるｉ番目のダミー画素１６の電流信号２６Ａ（電流情報）であり、ｉ番目のダミー画素１６（非基準画素）の電流情報のうちで最新の電流情報に相当する。Ｓ_i（Ｔ_k-1）は、時刻Ｔ_k-1におけるｉ番目のダミー画素１６の電流信号２６Ａ（電流情報）であり、ｉ番目のダミー画素１６（非基準画素）の電流情報のうちで最新ではない電流情報に相当する。時刻Ｔ_k-1と時刻Ｔ_kとの関係は、例えば、以下の式で表される。

数３において、ΔＴ₁はサンプリング周期である。ここで、サンプリング周期ΔＴ₁とは、例えば、計測信号処理回路２７が数２の右辺の分母の値および分子の値を導出する周期を指している。サンプリング周期ΔＴ₁は、後述のサンプリング周期ΔＴ₂よりも短くなっていることが好ましい。計測信号処理回路２７は、サンプリング周期ΔＴ₁を常に一定にしている。

上記のようにして導出したべき係数ｎ（Ｓ_i，Ｓ_s）は、例えば、図７に示したように、横軸を、基準画素の初期電流Ｓ_sに対する各ダミー画素１６の初期電流Ｓ_iの割合（Ｓ_i／Ｓ_s）とすると、時刻Ｔ_kにおいて、初期電流Ｓ_iが大きくなるにつれて大きくなる右肩上がりの曲線を描く。なお、数２からも明らかなように、べき係数ｎ（Ｓ_i，Ｓ_s）は、Ｓ_s／Ｓ_sにおいて１である。

次に、図８〜図１４を参照して、映像信号２０Ａの補正に用いる電流補正量Ｒ_Iの導出方法について説明する。

（初期設定）
まず、初期設定について説明する。計測信号処理回路２７は、複数のダミー画素１６のうちの一の画素を基準画素として設定する。本実施の形態では、この基準画素は、他のダミー画素１６（非基準画素）に変更されることはなく、常に、同一のダミー画素１６に設定される。

次に、計測信号処理回路２７は、時刻Ｔ₁，Ｔ₂において、電流測定回路２６から電流信号２６Ａを取得する。具体的には、計測信号処理回路２７は、時刻Ｔ₁，Ｔ₂において、複数のダミー画素１６のうちの一の画素である基準画素の電流信号２６Ａを電流測定回路２６から取得する。さらに、計測信号処理回路２７は、時刻Ｔ₁，Ｔ₂において、複数のダミー画素１６のうち基準画素を除く全ての画素である複数の非基準画素の電流信号２６Ａを電流測定回路２６から取得する。続いて、計測信号処理回路２７は、基準画素の電流情報から、基準画素の電流劣化情報（Ｌｏｇ（Ｓ_s（Ｔ₂））−Ｌｏｇ（Ｓ_s（Ｔ₁）））を導出し、各非基準画素の電流情報から、各非基準画素の電流劣化情報（Ｌｏｇ（Ｓ_i（Ｔ₂））−Ｌｏｇ（Ｓ_i（Ｔ₁）））を導出する。

次に、計測信号処理回路２７は、基準画素の電流劣化情報、および各非基準画素の電流劣化情報から、時刻Ｔ₂の時点における、基準画素の電流情報に対する各非基準画素の電流情報のべき係数ｎ（Ｓ_i，Ｓ_s）を導出する。続いて、計測信号処理回路２７は、基準画素の電流情報から、時刻Ｔ₂の時点における、基準画素の電流の経時変化を表す電流劣化関数Ｉｓ（ｔ）を導出する。さらに、計測信号処理回路２７は、電流劣化関数Ｉｓ（ｔ）およびべき係数ｎ（Ｓ_i，Ｓ_s）から、時刻Ｔ₂の時点における、各非基準画素の電流の経時変化を表す電流劣化関数Ｉ_i（ｔ）を導出する。このようにして、計測信号処理回路２７は、初期の電流情報を用いて、時刻Ｔ₂の時点における電流劣化関数Ｉｓ（ｔ），Ｉ_i（ｔ）を導出する。

（データの更新）
次に、データの更新について説明する。計測信号処理回路２７は、時刻Ｔ_k-1，Ｔ_kにおいて、基準画素の電流信号２６Ａと、複数の非基準画素の電流信号２６Ａを電流測定回路２６から取得する。このときの基準画素の電流信号２６Ａの値（測定値）をＳ_s1とする（図８参照）。次に、計測信号処理回路２７は、時刻Ｔ_k-1の時点における電流劣化関数Ｉｓ（ｔ）から、時刻Ｔ_kにおける基準画素の電流情報を予測する。このときの予測値をＳ_s2とする（図８参照）。続いて、計測信号処理回路２７は、測定値Ｓ_s1と予測値Ｓ_s2とを比較して、測定値Ｓ_s1と予測値Ｓ_s2とが互いに一致するか否かを判定する。その結果、例えば、測定値Ｓ_s1が予測値Ｓ_s2と一致する場合には、計測信号処理回路２７は、時刻Ｔ_k-1の時点における電流劣化関数Ｉｓ（ｔ）を、時刻Ｔ_kの時点における電流劣化関数Ｉｓ（ｔ）とする。一方、計測信号処理回路２７は、測定値Ｓ_s1と予測値Ｓ_s2とを比較して、例えば、測定値Ｓ_s1が予測値Ｓ_s2と異なる場合には、計測信号処理回路２７は、基準画素の電流情報から、時刻Ｔ_kの時点における電流劣化関数Ｉｓ（ｔ）を導出する。

次に、計測信号処理回路２７は、基準画素の電流情報から、基準画素の電流劣化情報（Ｌｏｇ（Ｓ_s（Ｔ_k））−Ｌｏｇ（Ｓ_s（Ｔ_k-1）））を導出する。さらに、計測信号処理回路２７は、複数の非基準画素の電流情報から、各非基準画素の電流劣化情報（Ｌｏｇ（Ｓ_i（Ｔ_k））−Ｌｏｇ（Ｓ_i（Ｔ_k-1）））を導出する。次に、計測信号処理回路２７は、基準画素の電流劣化情報、および各非基準画素の電流劣化情報から、時刻Ｔ_kの時点におけるべき係数ｎ（Ｓ_i，Ｓ_s）を導出する。

次に、計測信号処理回路２７は、時刻Ｔ_k-1の時点における電流劣化関数Ｉｓ（ｔ）のパラメータ（例えば、ｐ１，ｐ２，……，ｐｍ）を、時刻Ｔ_kの時点における電流劣化関数Ｉｓ（ｔ）のパラメータ（例えば、ｐ１’，ｐ２’，……，ｐｍ’）に更新する（図９参照）。つまり、計測信号処理回路２７は、基準画素の電流情報のうち最新の電流情報（Ｓ_s（Ｔ_k））と、基準画素の電流情報のうち最新ではない電流情報（Ｓ_s（Ｔ_k-1））とに合うように、電流劣化関数Ｉｓ（ｔ）のパラメータを更新する。計測信号処理回路２７は、例えば、新たに求めた電流劣化関数Ｉｓ（ｔ）のパラメータを記憶回路２８に格納する。

次に、計測信号処理回路２７は、時刻Ｔ_kの時点における電流劣化関数Ｉｓ（ｔ）（図１０参照）と、べき係数ｎ（Ｓ_i，Ｓ_s）（図１１参照）とから、時刻Ｔ_kの時点における電流劣化関数Ｉ_i（ｔ）を導出する（図１２参照）。具体的には、計測信号処理回路２７は、以下の式を用いて、時刻Ｔ_kの時点における電流劣化関数Ｉ_i（ｔ）を導出する。

次に、計測信号処理回路２７は、時刻Ｔ_k-1の時点における各非基準画素の電流劣化関数Ｉ_i（ｔ）のパラメータを、時刻Ｔ_kの時点における各非基準画素の電流劣化関数Ｉ_i（ｔ）のパラメータに更新する。計測信号処理回路２７は、例えば、新たに求めた電流劣化関数Ｉ_i（ｔ）のパラメータを記憶回路２８に格納する。

（電流劣化率の予測）
次に、計測信号処理回路２７は、次のサンプリング期間が到来するまでの間、各表示画素１３の電流劣化率を予測する。具体的には、計測信号処理回路２７は、電流劣化関数Ｉｓ（ｔ）、電流劣化関数Ｉ_i（ｔ）、および各表示画素１３の映像信号２０Ａの履歴から、各表示画素１３の、基準電流における発光積算時間Ｔ_xyを導出する。計測信号処理回路２７は、各表示画素１３の、基準電流における発光積算時間Ｔ_xyを、例えば、以下のようにして求める。

図１３は、各表示画素１３の、基準電流における発光積算時間Ｔ_xyの導出過程を模式的に表したものである。例えば、図１３に示したように、ある表示画素１３の輝度が、時刻Ｔ＝０〜ｔ₁の間、初期電流Ｓ₁（初期輝度Ｙ₁）で発光し、時刻Ｔ＝ｔ₁〜ｔ₂の間、初期電流Ｓ₂（初期輝度Ｙ₂）で発光し、時刻Ｔ＝ｔ₂〜ｔ₃の間、初期電流Ｓ_n（初期輝度Ｙ_n）で発光したとする。このとき、この表示画素１３の輝度は、厳密には、時刻Ｔ＝０〜ｔ₁の間、初期電流Ｓ₁の劣化曲線に沿って劣化し、時刻Ｔ＝ｔ₁〜ｔ₂の間、初期電流Ｓ₂の劣化曲線に沿って劣化し、時刻Ｔ＝ｔ₂〜ｔ₃の間、初期電流Ｓ_nの劣化曲線に沿って劣化する。その結果、この表示画素１３の輝度は、例えば、図１３に示したように４８％まで劣化したとする。したがって、基準画素の電流劣化曲線（Ｉ_s（ｔ））において劣化率が４８％となるときの時間を求めることにより、この表示画素１３の、基準電流における発光積算時間Ｔ_xyを求めることができる。このように、各階調における電流劣化曲線上を入力信号の大きさ（階調）に応じて追跡することにより、各表示画素１３の、基準電流における発光積算時間Ｔ_xy、および各表示画素１３の電流劣化率を求めることができる。

（補正量の導出）
次に、計測信号処理回路２７は、求めた発光積算時間Ｔ_xy（または、予測した各表示画素１３の電流劣化率）と、表示パネル１０ガンマ特性とから映像信号に対する補正量を導出する。計測信号処理回路２７は、映像信号に対する補正量を、例えば、以下のようにして求める。

図１４は、Ｔ＝０，Ｔ_xyにおける階調（映像信号２０Ａの値）と輝度との関係の一例を表したものである。Ｔ＝０における階調−輝度特性は、いわゆるガンマ特性と呼ばれるものである。Ｔ＝Ｔ_xyにおける階調−輝度特性は、ガンマ特性に対して、全階調において、輝度を４８％にまで減衰させたものである。ここで、ある表示画素１３において、映像信号２０Ａの値がＳ_xyであったとすると、この表示画素１３の輝度は、初期には、図中の白丸に対応する値となっていたことがわかる。つまり、この表示画素１３の輝度は、初期から発光積算時間Ｔ_xyだけ経過したときに、初期の輝度から４８％にまで減衰した値となっている、と予測することができる。

そこで、計測信号処理回路２７は、初期から発光積算時間Ｔ_xyだけ経過したときの輝度が初期の輝度と等しくなるように、映像信号２０Ａに掛ける電流補正量Ｒ_Iを導出する。具体的には、計測信号処理回路２７は、以下の式を用いて、電流補正量Ｒ_Iを導出する。

数５において、Ｇ_Iは、電流補正ゲインであり、上の例では１／０．４８である。ｒは、ガンマ特性の指数（ガンマ値）である。

最後に、計測信号処理回路２７は、電流補正量Ｒ_Iを、補正情報２７Ａとして記憶回路２８に格納する。このようにして、計測信号処理回路２７は、画素回路３２に含まれる、駆動トランジスタＴｒ₁’などの半導体素子の劣化に起因する効率劣化を補正する。

（効率補正について）
ダミー画素駆動回路２５は、さらに、制御信号２１Ａの入力に応じて（同期して）、各ダミー画素１８に互いに異なる大きさの定電流を流して各ダミー画素１８を発光させるものである。ダミー画素駆動回路２５は、例えば、ダミー画素１８の数がｎ個である場合に、１番目のダミー画素１８には初期輝度がＹ₁となるような定電流を流し、２番目のダミー画素１８には初期輝度がＹ₂（＞Ｙ₁）となるような定電流を流し、ｉ番目のダミー画素１８には初期輝度がＹ_i（＞Ｙ_i-1）となるような定電流を流し、ｎ番目のダミー画素１８には初期輝度がＹ_n（＞Ｙ_n-1）となるような定電流を流すようになっている。ダミー画素駆動回路２５は、例えば、各ダミー画素１８に電流を流した時間を計測するようになっている。

なお、各ダミー画素１８の輝度は、各ダミー画素１８に定電流を流し続けた場合であっても、例えば、図１５に示したように、時間の経過に伴って、徐々に低下する。これは、各ダミー画素１８に含まれる有機ＥＬ素子１７が通電時間（発光積算時間）に応じて劣化していく性質を有しており、その劣化の進行度に応じて発光効率が低下するからである。なお、図１５中のＹ_sは、各ダミー画素１８のうち基準画素（後述）として設定された画素の初期輝度である。

また、各ダミー画素１８の効率劣化率の変移は一様ではない。例えば、図１６に示したように、基準画素として設定された画素（ダミー画素１８）の効率劣化率を横軸にとると、基準画素の初期輝度Ｙ_sよりも小さな初期輝度のダミー画素１８の効率劣化率の変移は、当初は基準画素の効率劣化よりも緩やかであることがわかる。一方、基準画素の初期輝度Ｙ_sよりも大きな初期輝度のダミー画素１８の効率劣化率の変移は、当初は基準画素の効率劣化よりも急峻であることがわかる。図１６に例示した各ダミー画素１８の効率劣化率の変移を式で表すと以下のようになる。

数６において、Ｄ_iは、ｉ番目のダミー画素１８の効率劣化率である。Ｄ_sは、基準画素の効率劣化率である。ｎ（Ｙ_i，Ｙ_s）は、基準画素の輝度に対するｉ番目のダミー画素１８の輝度のべき係数である。べき係数ｎ（Ｙ_i，Ｙ_s）は、例えば、以下の式に示したように、（Ｌｏｇ（Ｙ_i（Ｔ_k））−Ｌｏｇ（Ｙ_i（Ｔ_k-1）））を（Ｌｏｇ（Ｙ_s（Ｔ_k））−Ｌｏｇ（Ｙ_s（Ｔ_k-1）））で除算することにより導出される。

数７において、Ｌｏｇ（Ｙ_s（Ｔ_k））はＹ_s（Ｔ_k）の対数であり、Ｌｏｇ（Ｙ_s（Ｔ_k-1））はＹ_s（Ｔ_k-1）の対数であり、Ｌｏｇ（Ｙ_i（Ｔ_k））はＹ_i（Ｔ_k）の対数であり、Ｌｏｇ（Ｙ_i（Ｔ_k-1））はＹ_i（Ｔ_k-1）の対数である。

また、数７において、Ｙ_s（Ｔ_k）は、時刻Ｔ_kにおける基準画素の受光信号１９Ａ（輝度情報）であり、基準画素の輝度情報のうちで最新の輝度情報に相当する。また、Ｙ_s（Ｔ_k-1）は、時刻Ｔ_k-1（＜時刻Ｔ_k）における基準画素の受光信号１９Ａ（輝度情報）であり、基準画素の輝度情報のうちで最新ではない輝度情報に相当する。Ｙ_i（Ｔ_k）は、時刻Ｔ_kにおけるｉ番目のダミー画素１８の受光信号１９Ａ（輝度情報）であり、ｉ番目のダミー画素１８（非基準画素）の輝度情報のうちで最新の輝度情報に相当する。Ｙ_i（Ｔ_k-1）は、時刻Ｔ_k-1におけるｉ番目のダミー画素１８の受光信号１９Ａ（輝度情報）であり、ｉ番目のダミー画素１８（非基準画素）の輝度情報のうちで最新ではない輝度情報に相当する。時刻Ｔ_k-1と時刻Ｔ_kとの関係は、例えば、以下の式で表される。

数８において、ΔＴ₂はサンプリング周期である。ここで、サンプリング周期ΔＴ₂とは、例えば、計測信号処理回路２７が数７の右辺の分母の値および分子の値を導出する周期を指している。計測信号処理回路２７は、サンプリング周期ΔＴ₂を常に一定にしている。

上記のようにして導出したべき係数ｎ（Ｙ_i，Ｙ_s）は、例えば、図１７に示したように、横軸を、基準画素の初期輝度Ｙ_sに対する各ダミー画素１６の初期輝度Ｙ_iの割合（Ｙ_i／Ｙ_s）とすると、時刻Ｔ_kにおいて、初期輝度Ｙ_iが大きくなるにつれて大きくなる右肩上がりの曲線を描く。なお、数７からも明らかなように、べき係数ｎ（Ｙ_i，Ｙ_s）は、Ｙ_s／Ｙ_sにおいて１である。

次に、図１８〜図２４を参照して、映像信号２０Ａの補正に用いる効率補正量Ｒ_yの導出方法について説明する。

（初期設定）
まず、初期設定について説明する。計測信号処理回路２７は、複数のダミー画素１８のうちの一の画素を基準画素として設定する。本実施の形態では、この基準画素は、他のダミー画素１８（非基準画素）に変更されることはなく、常に、同一のダミー画素１８に設定される。

次に、計測信号処理回路２７は、時刻Ｔ₁，Ｔ₂において、受光素子群１９から受光信号１９Ａを取得する。具体的には、計測信号処理回路２７は、時刻Ｔ₁，Ｔ₂において、複数のダミー画素１８のうちの一の画素である基準画素の受光信号１９Ａを受光素子群１９から取得する。さらに、計測信号処理回路２７は、時刻Ｔ₁，Ｔ₂において、複数のダミー画素１８のうち基準画素を除く全ての画素である複数の非基準画素の受光信号１９Ａを受光素子群１９から取得する。続いて、計測信号処理回路２７は、基準画素の輝度情報から、基準画素の効率劣化情報（Ｌｏｇ（Ｙ_s（Ｔ₂））−Ｌｏｇ（Ｙ_s（Ｔ₁）））を導出し、各非基準画素の輝度情報から、各非基準画素の効率劣化情報（Ｌｏｇ（Ｙ_i（Ｔ₂））−Ｌｏｇ（Ｙ_i（Ｔ₁）））を導出する。

次に、計測信号処理回路２７は、基準画素の効率劣化情報、および各非基準画素の効率劣化情報から、時刻Ｔ₂の時点における、基準画素の輝度情報に対する各非基準画素の輝度情報のべき係数ｎ（Ｙ_i，Ｙ_s）を導出する。続いて、計測信号処理回路２７は、基準画素の輝度情報から、時刻Ｔ₂の時点における、基準画素の輝度の経時変化を表す効率劣化関数Ｆｓ（ｔ）を導出する。さらに、計測信号処理回路２７は、効率劣化関数Ｆｓ（ｔ）およびべき係数ｎ（Ｙ_i，Ｙ_s）から、時刻Ｔ₂の時点における、各非基準画素の輝度の経時変化を表す効率劣化関数Ｆ_i（ｔ）を導出する。このようにして、計測信号処理回路２７は、初期の輝度情報を用いて、時刻Ｔ₂の時点における効率劣化関数Ｆｓ（ｔ），Ｆ_i（ｔ）を導出する。

（データの更新）
次に、データの更新について説明する。計測信号処理回路２７は、時刻Ｔ_k-1，Ｔ_kにおいて、基準画素の受光信号１９Ａと、複数の非基準画素の受光信号１９Ａを受光素子群１９から取得する。このときの基準画素の受光信号１９Ａの値（測定値）をＹ_s1とする（図１８参照）。次に、計測信号処理回路２７は、時刻Ｔ_k-1の時点における効率劣化関数Ｆｓ（ｔ）から、時刻Ｔ_kにおける基準画素の輝度情報を予測する。このときの予測値をＹ_s2とする（図１８参照）。続いて、計測信号処理回路２７は、測定値Ｙ_s1と予測値Ｙ_s2とを比較して、測定値Ｙ_s1と予測値Ｙ_s2とが互いに一致するか否かを判定する。その結果、例えば、測定値Ｙ_s1が予測値Ｙ_s2と一致する場合には、計測信号処理回路２７は、時刻Ｔ_k-1の時点における効率劣化関数Ｆｓ（ｔ）を、時刻Ｔ_kの時点における効率劣化関数Ｆｓ（ｔ）とする。一方、計測信号処理回路２７は、測定値Ｙ_s1と予測値Ｙ_s2とを比較して、例えば、測定値Ｙ_s1が予測値Ｙ_s2と異なる場合には、計測信号処理回路２７は、基準画素の輝度情報から、時刻Ｔ_kの時点における効率劣化関数Ｆｓ（ｔ）を導出する。

次に、計測信号処理回路２７は、基準画素の輝度情報から、基準画素の効率劣化情報（Ｌｏｇ（Ｙ_s（Ｔ_k））−Ｌｏｇ（Ｙ_s（Ｔ_k-1）））を導出する。さらに、計測信号処理回路２７は、複数の非基準画素の輝度情報から、各非基準画素の効率劣化情報（Ｌｏｇ（Ｙ_i（Ｔ_k））−Ｌｏｇ（Ｙ_i（Ｔ_k-1）））を導出する。次に、計測信号処理回路２７は、基準画素の効率劣化情報、および各非基準画素の効率劣化情報から、時刻Ｔ_kの時点におけるべき係数ｎ（Ｙ_i，Ｙ_s）を導出する。

次に、計測信号処理回路２７は、時刻Ｔ_k-1の時点における効率劣化関数Ｆｓ（ｔ）のパラメータ（例えば、ｐ１，ｐ２，……，ｐｍ）を、時刻Ｔ_kの時点における効率劣化関数Ｆｓ（ｔ）のパラメータ（例えば、ｐ１’，ｐ２’，……，ｐｍ’）に更新する（図１９参照）。つまり、計測信号処理回路２７は、基準画素の輝度情報のうち最新の輝度情報（Ｙ_s（Ｔ_k））と、基準画素の輝度情報のうち最新ではない輝度情報（Ｙ_s（Ｔ_k-1））とに合うように、効率劣化関数Ｆｓ（ｔ）のパラメータを更新する。計測信号処理回路２７は、例えば、新たに求めた効率劣化関数Ｆｓ（ｔ）のパラメータを記憶回路２８に格納する。

次に、計測信号処理回路２７は、時刻Ｔ_kの時点における効率劣化関数Ｆｓ（ｔ）（図２０参照）と、べき係数ｎ（Ｙ_i，Ｙ_s）（図２１参照）とから、時刻Ｔ_kの時点における効率劣化関数Ｆ_i（ｔ）を導出する（図２２参照）。具体的には、計測信号処理回路２７は、以下の式を用いて、時刻Ｔ_kの時点における効率劣化関数Ｆ_i（ｔ）を導出する。

次に、計測信号処理回路２７は、時刻Ｔ_k-1の時点における各非基準画素の効率劣化関数Ｆ_i（ｔ）のパラメータを、時刻Ｔ_kの時点における各非基準画素の効率劣化関数Ｆ_i（ｔ）のパラメータに更新する。計測信号処理回路２７は、例えば、新たに求めた効率劣化関数Ｆ_i（ｔ）のパラメータを記憶回路２８に格納する。

（効率劣化率の予測）
次に、計測信号処理回路２７は、次のサンプリング期間が到来するまでの間、各表示画素１３の効率劣化率を予測する。具体的には、計測信号処理回路２７は、効率劣化関数Ｆｓ（ｔ）、効率劣化関数Ｆ_i（ｔ）、および各表示画素１３の映像信号２０Ａの履歴から、各表示画素１３の、基準輝度における発光積算時間Ｔ_xyを導出する。計測信号処理回路２７は、各表示画素１３の、基準輝度における発光積算時間Ｔ_xyを、例えば、以下のようにして求める。

図２３は、各表示画素１３の、基準輝度における発光積算時間Ｔ_xyの導出過程を模式的に表したものである。例えば、図２３に示したように、ある表示画素１３の輝度が、時刻Ｔ＝０〜ｔ₁の間、初期輝度Ｙ₁で発光し、時刻Ｔ＝ｔ₁〜ｔ₂の間、初期輝度Ｙ₂で発光し、時刻Ｔ＝ｔ₂〜ｔ₃の間、初期輝度Ｙ_nで発光したとする。このとき、この表示画素１３の輝度は、厳密には、時刻Ｔ＝０〜ｔ₁の間、初期輝度Ｙ₁の劣化曲線に沿って劣化し、時刻Ｔ＝ｔ₁〜ｔ₂の間、初期輝度Ｙ₂の劣化曲線に沿って劣化し、時刻Ｔ＝ｔ₂〜ｔ₃の間、初期輝度Ｙ_nの劣化曲線に沿って劣化する。その結果、この表示画素１３の輝度は、例えば、図２３に示したように４８％まで劣化したとする。したがって、基準画素の効率劣化曲線（Ｆ_s（ｔ））において劣化率が４８％となるときの時間を求めることにより、この表示画素１３の、基準輝度における発光積算時間Ｔ_xyを求めることができる。このように、各階調における効率劣化曲線上を入力信号の大きさ（階調）に応じて追跡することにより、各表示画素１３の、基準輝度における発光積算時間Ｔ_xy、および各表示画素１３の効率劣化率を求めることができる。

（補正量の導出）
次に、計測信号処理回路２７は、求めた発光積算時間Ｔ_xy（または、予測した各表示画素１３の効率劣化率）と、表示パネル１０ガンマ特性とから映像信号に対する補正量を導出する。計測信号処理回路２７は、映像信号に対する補正量を、例えば、以下のようにして求める。

図２４は、Ｔ＝０，Ｔ_xyにおける階調（映像信号２０Ａの値）と輝度との関係の一例を表したものである。Ｔ＝０における階調−輝度特性は、いわゆるガンマ特性と呼ばれるものである。Ｔ＝Ｔ_xyにおける階調−輝度特性は、ガンマ特性に対して、全階調において、輝度を４８％にまで減衰させたものである。ここで、ある表示画素１３において、映像信号２０Ａの値がＳ_xyであったとすると、この表示画素１３の輝度は、初期には、図中の白丸に対応する値となっていたことがわかる。つまり、この表示画素１３の輝度は、初期から発光積算時間Ｔ_xyだけ経過したときに、初期の輝度から４８％にまで減衰した値となっている、と予測することができる。

そこで、計測信号処理回路２７は、初期から発光積算時間Ｔ_xyだけ経過したときの輝度が初期の輝度と等しくなるように、映像信号２０Ａに掛ける効率補正量Ｒ_yを導出する。具体的には、計測信号処理回路２７は、以下の式を用いて、効率補正量Ｒ_yを導出する。

数１０において、Ｇ_yは、輝度補正ゲインであり、上の例では１／０．４８である。

最後に、計測信号処理回路２７は、効率補正量Ｒ_yを、補正情報２７Ａとして記憶回路２８に格納する。このようにして、計測信号処理回路２７は、各ダミー画素１８に含まれる有機ＥＬ素子１７の劣化に起因する発光効率の劣化を補正する。

（動作・効果）
次に、本実施の形態の表示装置１の動作および効果について説明する。表示装置１に対して映像信号２０Ａおよび同期信号２０Ｂが入力される。すると、信号線駆動回路２３および走査線駆動回路２４によって各表示画素１３が駆動され、各表示画素１３の映像信号２０Ａに応じた映像が表示領域１２に表示される。一方で、ダミー画素駆動回路２５によって、各ダミー画素１６に接続された信号線ＤＴＬ’に互いに異なる大きさの信号電圧Ｖ_sigi（一定値）が印加され、各ダミー画素１６が互いに異なる階調で発光する。その結果、電流測定回路２６から、各ダミー画素１６の有機ＥＬ素子１４に流れる電流値に対応する電流信号２６Ａが出力される。さらに、ダミー画素駆動回路２５によって、各ダミー画素１８が駆動されると同時に受光素子群１９も駆動される。これにより、各ダミー画素１８に、互いに異なる大きさの定電流が流され、その定電流の大きさに応じた輝度で各ダミー画素１８が発光し、各ダミー画素１８の発光光が受光素子群１９で検知される。その結果、受光素子群１９から、各ダミー画素１８の発光光に対応する受光信号１９Ａが出力される。次に、計測信号処理回路２７によって、以下の処理が行われる。

すなわち、電流信号２６Ａから、基準画素の電流信号２６Ａ（電流情報）に対する非基準画素の電流信号２６Ａ（電流情報）のべき係数ｎ（Ｓ_i，Ｓ_s）が導出される。次に、基準画素の電流情報から基準画素の電流劣化関数Ｉ_s（ｔ）が導出されると共に、電流劣化関数Ｉ_s（ｔ）およびべき係数ｎ（Ｓ_i，Ｓ_s）から非基準画素の電流劣化関数Ｉ_i（ｔ）が導出される。次に、電流劣化関数Ｉ_s（ｔ）と、電流劣化関数Ｉ_i（ｔ）と、各表示画素１３の映像信号２０Ａの履歴とを利用して、各表示画素１３の、基準電流における発光積算時間Ｔ_xyおよび各表示画素１３の電流劣化率が予測される。次に、初期から発光積算時間Ｔ_xyだけ経過したときの輝度が初期の輝度と等しくなるように、各表示画素１３の映像信号２０Ａに対して電流補正量Ｒ_Iが掛けられる。

さらに、受光信号１９Ａから、基準画素の受光信号１９Ａ（輝度情報）に対する非基準画素の受光信号１９Ａ（輝度情報）のべき係数ｎ（Ｙ_i，Ｙ_s）が導出される。次に、基準画素の輝度情報から基準画素の効率劣化関数Ｆ_s（ｔ）が導出されると共に、効率劣化関数Ｆ_s（ｔ）およびべき係数ｎ（Ｙ_i，Ｙ_s）から非基準画素の効率劣化関数Ｆ_i（ｔ）が導出される。次に、効率劣化関数Ｆ_s（ｔ）と、効率劣化関数Ｆ_i（ｔ）と、各表示画素１３の映像信号２０Ａの履歴とを利用して、各表示画素１３の、基準輝度における発光積算時間Ｔ_xyおよび各表示画素１３の効率劣化率が予測される。次に、初期から発光積算時間Ｔ_xyだけ経過したときの輝度が初期の輝度と等しくなるように、各表示画素１３の映像信号２０Ａに対して効率補正量Ｒ_yが掛けられる。

このように、本実施の形態では、電流劣化関数Ｉ_s（ｔ）と、電流劣化関数Ｉ_s（ｔ）およびべき係数ｎ（Ｓ_i，Ｓ_s）から得られた電流劣化関数Ｉ_i（ｔ）と、各表示画素１３の映像信号２０Ａの履歴とを利用して、各表示画素１３の電流劣化率が予測される。さらに、効率劣化関数Ｆ_s（ｔ）と、効率劣化関数Ｆ_s（ｔ）およびべき係数ｎ（Ｙ_i，Ｙ_s）から得られた効率劣化関数Ｆ_i（ｔ）と、各表示画素１３の映像信号２０Ａの履歴とを利用して、各表示画素１３の効率劣化率が予測される。これにより、高い精度で各表示画素１３の効率劣化を予測することができるので、各表示画素１３の輝度が初期の輝度となるように、各表示画素１３の映像信号２０Ａに対して的確な補正量（電流補正量Ｒ_Iおよび効率補正量Ｒ_y）を掛けることができる。その結果、正確に焼き付きを防止することができる。

また、本実施の形態では、観測時点のデータ（Ｓ_s（Ｔ_k）、Ｓ_s（Ｔ_k-1）、Ｙ_s（Ｔ_k）、Ｙ_s（Ｔ_k-1））で、各表示画素１３の電流劣化率および効率劣化率を予測することができる。これにより、長時間観測をすることなく、高い精度で各表示画素の効率劣化を予測することができる。従って、本実施の形態の予測方法は、極めて現実的である。また、本実施の形態では、観測時点のデータで、各表示画素１３の効率劣化率を予測することができることから、更新に必要なメモリ量および計算量を小さく抑えることができる。

＜変形例＞
上記実施の形態では、各表示画素１３の映像信号２０Ａに対して、電流補正量Ｒ_Iおよび効率補正量Ｒ_yの双方の補正がなされていたが、電流補正量Ｒ_Iおよび効率補正量Ｒ_yのいずれか一方の補正だけが実行されてもよい。

また、上記実施の形態では、初期電流Ｓ₁〜Ｓ_nの全てのダミー画素１６が、有機ＥＬ素子１４Ｒ，１４Ｇ，１４Ｂを一組とする単一の画素によって構成されていたが、初期電流Ｓ_iの低い各ダミー画素１６（低電流画素）を複数のダミー画素（第２ダミー画素）（図示せず）によって構成してもよい。このようにした場合には、計測信号処理回路２７は、複数の第２ダミー画素に接続された有機ＥＬ素子１４に流れる電流の平均値から、数２の右辺の分母または分子を導出することが可能である。これにより、低輝度のダミー画素１６における測定誤差を小さくすることができるので、高い精度で低輝度の表示画素１３の効率劣化を予測することができる。その結果、焼き付きをより一層、正確に防止することができる。

また、上記実施の形態では、初期輝度Ｙ₁〜Ｙ_nの全てのダミー画素１８が、有機ＥＬ素子１７Ｒ，１７Ｇ，１７Ｂを一組とする単一の画素によって構成されていたが、初期輝度Ｙ_iの低い各ダミー画素１８（低輝度画素）を複数のダミー画素（第３ダミー画素）（図示せず）によって構成してもよい。このようにした場合には、計測信号処理回路２７は、複数の第３ダミー画素の輝度の平均値から、数７の右辺の分母または分子を導出することが可能である。これにより、低輝度のダミー画素１８における測定誤差を小さくすることができるので、高い精度で低輝度の表示画素１３の効率劣化を予測することができる。その結果、焼き付きをより一層、正確に防止することができる。

また、上記実施の形態では、常に特定のダミー画素１６が基準画素となっていたが、必要に応じて、今まで非基準画素であったダミー画素１６が基準画素となってもよい。例えば、計測信号処理回路２７は、基準画素に接続された有機ＥＬ素子１４に流れる電流が所定の値以下となったことを検知したときには、今まで基準画素として設定されていたダミー画素１６を除外すると共に複数の非基準画素のうちの一の画素を新たな基準画素に設定する。その後は、計測信号処理回路２７は、今までと同様にして、数２の右辺の分母および分子を導出する。このようにした場合には、基準画素に不具合が生じた場合でも、継続して、効率劣化を予測することができる。これにより、効率劣化の予測の信頼性を高めることができる。

また、上記実施の形態では、常に特定のダミー画素１８が基準画素となっていたが、必要に応じて、今まで非基準画素であったダミー画素１８が基準画素となってもよい。例えば、計測信号処理回路２７は、基準画素の輝度が所定の値以下となったことを検知したときには、今まで基準画素として設定されていたダミー画素１８を除外すると共に複数の非基準画素のうちの一の画素を新たな基準画素に設定する。その後は、計測信号処理回路２７は、今までと同様にして、数７の右辺の分母および分子を導出する。このようにした場合には、基準画素に不具合が生じた場合でも、継続して、効率劣化を予測することができる。これにより、効率劣化の予測の信頼性を高めることができる。

また、上記実施の形態では、サンプリング周期ΔＴ₁が常に一定となっていたが、可変であってもよい。例えば、計測信号処理回路２７が、サンプリング周期ΔＴ₁を複数のダミー画素１６の発光累積時間に応じて変化させてもよい。そのようにした場合には、例えば、発光累積時間Ｔ_xyが長時間に達し、効率劣化があまり生じなくなったときに、サンプリング周期ΔＴ₁を長くすることができる。これにより、更新に必要な計算量を小さく抑えることができる。

また、上記実施の形態では、サンプリング周期ΔＴ₂が常に一定となっていたが、可変であってもよい。例えば、計測信号処理回路２７が、サンプリング周期ΔＴ₂を複数のダミー画素１８の発光累積時間に応じて変化させてもよい。そのようにした場合には、例えば、発光累積時間Ｔ_xyが長時間に達し、効率劣化があまり生じなくなったときに、サンプリング周期ΔＴ₂を長くすることができる。これにより、更新に必要な計算量を小さく抑えることができる。

また、上記実施の形態では、数２を用いて、べき係数ｎ（Ｓ_i，Ｓ_s）は導出されていたが、例えば、以下の式を用いて、べき係数ｎ（Ｓ_i，Ｓ_s）が導出されてもよい。

数１１において、右辺第２項の分母は、時刻Ｔｋにおける基準画素の劣化速度である。右辺第２項の分子は、時刻Ｔｋにおける非基準画素の劣化速度である。数１２において、右辺第２項は、時刻Ｔｋにおける基準画素の劣化速度を、時刻Ｔｋにおける非基準画素の劣化速度で除算することにより得られたものである。

数１１または数１２を用いて、べき係数ｎ（Ｓ_i，Ｓ_s）を導出するようにした場合には、四則演算だけで、べき係数ｎ（Ｓ_i，Ｓ_s）を導出することができ、数２を用いたときのような対数の計算が不要である。従って、本変形例では、数２を用いてべき係数ｎ（Ｓ_i，Ｓ_s）を導出した場合よりも、計算量を小さく抑えることができる。

また、上記実施の形態では、数７を用いて、べき係数ｎ（Ｙ_i，Ｙ_s）は導出されていたが、例えば、以下の式を用いて、べき係数ｎ（Ｙ_i，Ｙ_s）が導出されてもよい。

数１３において、右辺第２項の分母は、時刻Ｔｋにおける基準画素の劣化速度である。右辺第２項の分子は、時刻Ｔｋにおける非基準画素の劣化速度である。数１４において、右辺第２項は、時刻Ｔｋにおける基準画素の劣化速度を、時刻Ｔｋにおける非基準画素の劣化速度で除算することにより得られたものである。

数１３または数１４を用いて、べき係数ｎ（Ｙ_i，Ｙ_s）を導出するようにした場合には、四則演算だけで、べき係数ｎ（Ｙ_i，Ｙ_s）を導出することができ、数７を用いたときのような対数の計算が不要である。従って、本変形例では、数７を用いてべき係数ｎ（Ｙ_i，Ｙ_s）を導出した場合よりも、計算量を小さく抑えることができる。

＜適用例＞
以下、上記実施の形態およびその変形例で説明した表示装置１の適用例について説明する。上記実施の形態等の表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。

（適用例１）
図２５は、上記実施の形態等の表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態等の表示装置１により構成されている。

（適用例２）
図２６は、上記実施の形態等の表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態等の表示装置１により構成されている。

（適用例３）
図２７は、上記実施の形態等の表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記実施の形態等の表示装置１により構成されている。

（適用例４）
図２８は、上記実施の形態等の表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記実施の形態等の表示装置１により構成されている。

（適用例５）
図２９は、上記実施の形態等の表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記実施の形態等の表示装置１により構成されている。

１…表示装置、１０…表示パネル、１１，１１Ｒ，１１Ｇ，１１Ｂ，１４，１４Ｒ，１４Ｇ，１４Ｂ，１７，１７Ｒ，１７Ｇ，１７Ｂ…有機ＥＬ素子、１２…表示領域、１３…表示画素、１５…非表示領域、１６，１８…ダミー画素、１９…受光素子群、１９Ａ…受光信号、２０…駆動回路、２０Ａ，２２Ａ…映像信号、２０Ｂ…同期信号、２１…タイミング生成回路、２１Ａ…制御信号、２２…映像信号処理回路、２３…信号線駆動回路、２４…走査線駆動回路、２５…ダミー画素駆動回路、２６…電流測定回路、２６Ａ…電流信号、２７…計測信号処理回路、２７Ａ…補正情報、２８…記憶回路、３０…駆動パネル、３１，３２…画素回路、４０…封止パネル、５１…映像信号供給ＴＡＢ、５２…走査信号供給ＴＡＢ、５３…電源供給ＴＣＰ、５４…制御信号供給ＴＣＰ、５５…計測信号出力ＴＣＰ、Ａ，Ｂ…曲線、Ｃ_s…保持容量、Ｄ，Ｄ_s，Ｄ_x，Ｄ_si，Ｄ_ss…効率劣化率、ＤＴＬ，ＤＴＬ’…信号線、Ｆ_i（ｔ），Ｆｓ（ｔ）…効率劣化関数、ＧＮＤ…グラウンド線、Ｉ_i（ｔ），Ｉｓ（ｔ）…電流劣化関数、ｎ（Ｙ_i，Ｙ_s），ｎ（Ｓ_i，Ｓ_s）…べき係数、Ｒ_I…電流補正量、Ｒ_y…効率補正量、Ｓ_xy…映像信号、Ｔ₁，Ｔ₂，Ｔ_x，Ｔ_k，Ｔ_k-1…時刻、Ｔｒ₁，Ｔｒ₁’…駆動トランジスタ、Ｔｒ₂，Ｔｒ₂’…書き込みトランジスタ、Ｔ_xy…発光積算時間、Ｖｃｃ，Ｖｃｃ’…電源線、Ｖ_sigi…信号電圧、ＷＳＬ，ＷＳＬ’…走査線、Ｓ_s1，Ｙ_s1…測定値、Ｓ_s2，Ｙ_s2…予測値、Ｓ₁，Ｓ₂，Ｓ_i，Ｓ_s，Ｓ_n…初期電流、Ｙ₁，Ｙ₂，Ｙ_i，Ｙ_s，Ｙ_n…初期輝度、Ｓ_i（Ｔ_k），Ｓ_i（Ｔ_k-1），Ｓ_s（Ｔ_k），Ｓ_s（Ｔ_k-1）…電流情報、Ｙ_i（Ｔ_k），Ｙ_i（Ｔ_k-1），Ｙ_s（Ｔ_k），Ｙ_s（Ｔ_k-1）…輝度情報、ΔＴ₁，ΔＴ₂…サンプリング周期。

Claims (4)

1. 複数の表示画素が２次元配置された表示領域と、複数の第１ダミー画素および複数の第２ダミー画素が配置された非表示領域とを有する表示パネルと、
   各第１ダミー画素に互いに異なる大きさの信号電圧を印加して各第１ダミー画素を発光させる第１駆動部と、
   各第２ダミー画素に互いに異なる大きさの定電流を流して各第２ダミー画素を発光させる第２駆動部と、
   各第１ダミー画素に流れる電流を検知して各第１ダミー画素の電流情報を出力する電流測定部と、
   各第２ダミー画素の発光光を検知して各第２ダミー画素の輝度情報を出力する受光部と、
   前記電流情報を用いて電流劣化関数を導出すると共に、前記輝度情報を用い効率劣化関数を導出する演算部と
   を備えた表示装置。
2. 前記電流劣化関数を導出する周期は、前記効率劣化関数を導出する周期よりも短くなっている
   請求項１に記載の表示装置。
3. 前記演算部は、前記電流劣化関数、および各表示画素の映像信号の履歴から、各表示画素の電流劣化率を予測し、予測した各表示画素の電流劣化率と、前記表示パネルのガンマ特性とから映像信号に対する第１補正量を導出する
   請求項１または請求項２に記載の表示装置。
4. 前記演算部は、前記効率劣化関数、および各表示画素の映像信号の履歴から、各表示画素の効率劣化率を予測し、予測した各表示画素の効率劣化率と、前記表示パネルのガンマ特性とから映像信号に対する第２補正量を導出する
   請求項３に記載の表示装置。

Images