JP7544125B2

JP7544125B2 - 増幅回路およびドライバ回路

Info

Publication number: JP7544125B2
Application number: JP2022538527A
Authority: JP
Inventors: 照男徐; 宗彦長谷; 秀之野坂
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2020-07-21
Filing date: 2020-07-21
Publication date: 2024-09-03
Anticipated expiration: 2040-07-21
Also published as: US12160205B2; WO2022018824A1; JPWO2022018824A1; US20230299724A1

Description

本発明は、光変調器を駆動するドライバ回路等に使用される増幅回路に関するものである。

光通信用の送信器に用いられる変調器ドライバ回路は、光送信器内の光変調器を駆動するために用いられ、送信する電気信号の振幅強度を光変調器の駆動が可能なレベルまで増幅する役割を果たす。近年では光送信器に求められるシンボルレートが１００ＧＢａｕｄを超え、そのシンボルレートを実現するために、光送信器は５０ＧＨｚ以上の帯域が必要である。

一方で光変調器や光送信器のパッケージの部分は、高周波ほど信号損失が増大するような周波数特性を持つ。光送信器の所望の帯域を実現するためには高周波の損失を補償する必要がある。補償方法の一つとして、ドライバ回路に周波数ピーキング特性を持たせる方法がある。ピーキング特性は、信号損失とは逆の周波数特性（高周波ほど利得が高くなる特性）であることが求められる。さらに、ドライバ回路は、特性のバラつきを抑制するために、ピーキング量の調整機能を備えることが求められる。

従来の周波数ピーキング方法として、図１０のようにトランジスタＱ１００～Ｑ１０２からなる差動増幅回路の出力にインダクタＬ１００，Ｌ１０１を付加する方法がある。さらに、差動増幅回路の負荷抵抗として可変抵抗Ｒ１００，Ｒ１０１を用いることでピーキング量の調整が可能である（非特許文献１参照）。例えば可変抵抗Ｒ１００，Ｒ１０１を小さい値に調整すると、低周波側の利得が下がり、相対的に高周波側の利得が上がるようなピーキング特性が得られる。

しかしながら、従来の周波数ピーキング方法では、特定の周波数近辺の利得を持ち上げることができるが、５０ＧＨｚ以上の広い帯域にわたって、所望のピーキング特性（損失の周波数特性とは真逆の周波数特性）を実現することが難しいという課題があった。

Teruo Jyo，Munehiko Nagatani，Josuke Ozaki，Mitsuteru Ishikawa，Hideyuki Nosaka，"A 48GHz BW 225mW/ch Linear Driver IC with Stacked Current-Reuse Architecture in 65nm CMOS for Beyond-400Gb/s Coherent Optical Transmitters"，2020 IEEE International Solid- State Circuits Conference - (ISSCC)，San Francisco，CA，USA，2020，pp.212-214，doi:10.1109/ISSCC19947.2020.9063027

本発明は、上記課題を解決するためになされたもので、広い帯域にわたって所望のピーキング特性を実現することができる増幅回路およびドライバ回路を提供することを目的とする。

本発明の増幅回路は、ベース端子が増幅回路の差動入力信号端子に接続された差動構成の第１、第２のトランジスタと、ベース端子が前記第２のトランジスタのコレクタ端子に接続され、コレクタ端子が電源電圧に接続され、エミッタ端子が増幅回路の正相側の第１の出力信号端子に接続された第３のトランジスタと、ベース端子が前記第１のトランジスタのコレクタ端子に接続され、コレクタ端子が前記電源電圧に接続され、エミッタ端子が増幅回路の逆相側の第２の出力信号端子に接続された第４のトランジスタと、前記第１、第２のトランジスタのエミッタ端子に接続された可変ディジェネレーション回路と、前記第１、第２の出力信号端子に接続された可変負性容量回路とを備え、前記可変ディジェネレーション回路は、前記第１のトランジスタのエミッタ端子と前記第２のトランジスタのエミッタ端子との間に並列に接続された可変容量と第１の抵抗とから構成され、前記可変負性容量回路は、コレクタ端子が前記第１、第２の出力信号端子に接続され、ベース端子とコレクタ端子とがクロスカップル型に接続された第５、第６のトランジスタと、前記第５のトランジスタのエミッタ端子と前記第６のトランジスタのエミッタ端子との間に接続された容量と、一端が前記第５のトランジスタのエミッタ端子に接続され、他端がグラウンドに接続された第１の可変電流源と、一端が前記第６のトランジスタのエミッタ端子に接続され、他端がグラウンドに接続された第２の可変電流源とから構成されることを特徴とするものである。

また、本発明の増幅回路は、ベース端子が増幅回路の差動入力信号端子に接続された差動構成の第１、第２のトランジスタと、ベース端子が前記第２のトランジスタのコレクタ端子に接続され、コレクタ端子が電源電圧に接続され、エミッタ端子が増幅回路の正相側の第１の出力信号端子に接続された第３のトランジスタと、ベース端子が前記第１のトランジスタのコレクタ端子に接続され、コレクタ端子が前記電源電圧に接続され、エミッタ端子が増幅回路の逆相側の第２の出力信号端子に接続された第４のトランジスタと、前記第１、第２のトランジスタのエミッタ端子に接続された可変ディジェネレーション回路と、前記第１、第２の出力信号端子に接続された可変負性容量回路とを備え、前記可変ディジェネレーション回路は、前記第１のトランジスタのエミッタ端子と前記第２のトランジスタのエミッタ端子との間に接続された第１の抵抗と、前記第１のトランジスタのエミッタ端子と前記第２のトランジスタのエミッタ端子との間に直列に接続された第１の容量と第１の可変抵抗と、前記第１のトランジスタのエミッタ端子と前記第２のトランジスタのエミッタ端子との間に直列に接続された第２の可変抵抗と第２の容量とから構成され、前記可変負性容量回路は、コレクタ端子が前記第１、第２の出力信号端子に接続され、ベース端子とコレクタ端子とがクロスカップル型に接続された第５、第６のトランジスタと、前記第５のトランジスタのエミッタ端子と前記第６のトランジスタのエミッタ端子との間に直列に接続された第３、第４の容量と、一端が前記第５のトランジスタのエミッタ端子に接続され、他端がグラウンドに接続された第１の可変電流源と、一端が前記第６のトランジスタのエミッタ端子に接続され、他端がグラウンドに接続された第２の可変電流源とから構成され、前記可変ディジェネレーション回路は、前記第１の可変抵抗の第１の端子が前記第２のトランジスタのエミッタ端子に接続され、前記第２の可変抵抗の第１の端子が前記第１のトランジスタのエミッタ端子に接続され、前記第１、第２の容量の同一構造の第１の端子がそれぞれ前記第１、第２のトランジスタのエミッタ端子に接続され、前記第１、第２の容量の同一構造の第２の端子がそれぞれ前記第１、第２の可変抵抗の第２の端子に接続されることにより、前記第１のトランジスタのエミッタ端子から前記第２のトランジスタのエミッタ端子への方向の回路の配置と前記第２のトランジスタのエミッタ端子から前記第１のトランジスタのエミッタ端子への方向の回路の配置とが均等であり、前記可変負性容量回路は、前記第３、第４の容量の同一構造の第１の端子がそれぞれ前記第５、第６のトランジスタのエミッタ端子に接続され、前記第３、第４の容量の同一構造の第２の端子同士が接続されることにより、前記第５のトランジスタのエミッタ端子から前記第６のトランジスタのエミッタ端子への方向の回路の配置と前記第６のトランジスタのエミッタ端子から前記第５のトランジスタのエミッタ端子への方向の回路の配置とが均等であることを特徴とするものである。

また、本発明の増幅回路は、ベース端子が増幅回路の差動入力信号端子に接続された差動構成の第１、第２のトランジスタと、ベース端子が前記第２のトランジスタのコレクタ端子に接続され、コレクタ端子が電源電圧に接続され、エミッタ端子が増幅回路の正相側の第１の出力信号端子に接続された第３のトランジスタと、ベース端子が前記第１のトランジスタのコレクタ端子に接続され、コレクタ端子が前記電源電圧に接続され、エミッタ端子が増幅回路の逆相側の第２の出力信号端子に接続された第４のトランジスタと、前記第１、第２のトランジスタのエミッタ端子に接続された可変ディジェネレーション回路と、前記第１、第２の出力信号端子に接続された可変負性容量回路とを備え、前記可変ディジェネレーション回路は、前記第１のトランジスタのエミッタ端子と前記第２のトランジスタのエミッタ端子との間に並列に接続された可変容量と第１の抵抗とから構成され、前記可変負性容量回路は、コレクタ端子が前記第１、第２の出力信号端子に接続され、ベース端子とコレクタ端子とがクロスカップル型に接続された第５、第６のトランジスタと、ベース端子とコレクタ端子とが前記第５のトランジスタのエミッタ端子に接続された第７のトランジスタと、ベース端子とコレクタ端子とが前記第６のトランジスタのエミッタ端子に接続された第８のトランジスタと、一端が前記第７のトランジスタのエミッタ端子に接続され、他端がグラウンドに接続された第１の可変電流源と、一端が前記第８のトランジスタのエミッタ端子に接続され、他端がグラウンドに接続された第２の可変電流源とから構成されることを特徴とするものである。

また、本発明の増幅回路は、ベース端子が増幅回路の差動入力信号端子に接続された差動構成の第１、第２のトランジスタと、ベース端子が前記第２のトランジスタのコレクタ端子に接続され、コレクタ端子が電源電圧に接続され、エミッタ端子が増幅回路の正相側の第１の出力信号端子に接続された第３のトランジスタと、ベース端子が前記第１のトランジスタのコレクタ端子に接続され、コレクタ端子が前記電源電圧に接続され、エミッタ端子が増幅回路の逆相側の第２の出力信号端子に接続された第４のトランジスタと、前記第１、第２のトランジスタのエミッタ端子に接続された可変ディジェネレーション回路と、前記第１、第２の出力信号端子に接続された可変負性容量回路とを備え、前記可変ディジェネレーション回路は、前記第１のトランジスタのエミッタ端子と前記第２のトランジスタのエミッタ端子との間に接続された第１の抵抗と、前記第１のトランジスタのエミッタ端子と前記第２のトランジスタのエミッタ端子との間に直列に接続された第１の容量と第１の可変抵抗と、前記第１のトランジスタのエミッタ端子と前記第２のトランジスタのエミッタ端子との間に直列に接続された第２の可変抵抗と第２の容量とから構成され、前記可変負性容量回路は、コレクタ端子が前記第１、第２の出力信号端子に接続され、ベース端子とコレクタ端子とがクロスカップル型に接続された第５、第６のトランジスタと、ベース端子とコレクタ端子とが前記第５のトランジスタのエミッタ端子に接続された第７のトランジスタと、ベース端子とコレクタ端子とが前記第６のトランジスタのエミッタ端子に接続された第８のトランジスタと、一端が前記第７のトランジスタのエミッタ端子に接続され、他端がグラウンドに接続された第１の可変電流源と、一端が前記第８のトランジスタのエミッタ端子に接続され、他端がグラウンドに接続された第２の可変電流源とから構成されることを特徴とするものである。

また、本発明のドライバ回路は、前記の増幅回路を含むことを特徴とするものである。
また、本発明のドライバ回路は、前記の増幅回路と、固定の周波数ピーキング量の増幅回路とを縦続接続したことを特徴とするものである。

本発明によれば、可変ディジェネレーション回路と可変負性容量回路の２つのトポロジーを組み合わせた周波数ピーキングを実現する。本発明では、可変ディジェネレーション回路と可変負性容量回路とがそれぞれ低周波数側と高周波側にピーキング周波数をもち、それぞれのピーキング量を独立に調整することができるので、５０ＧＨｚ以上の広い帯域にわたって所望のピーキング特性を実現することができる。また、本発明では、ピーキング量の調整でＤＣ利得が変動しないので、従来の増幅回路よりも高いＤＣ利得を実現することができる。

図１は、本発明の第１の実施例に係る増幅回路の構成を示す回路図である。図２は、従来の増幅回路および本発明の第１の実施例に係る増幅回路の利得のシミュレーション結果を示す図である。図３は、光送信器の信号損失の周波数特性の例を示す図である。図４は、従来の増幅回路および本発明の第１の実施例に係る増幅回路によって信号損失を補償した後の光送信器の周波数特性を示す図である。図５は、本発明の第２の実施例に係る増幅回路の構成を示す回路図である。図６は、本発明の第３の実施例に係る増幅回路の可変負性容量回路の構成を示す回路図である。図７は、本発明の第４の実施例に係るドライバ回路の構成を示す回路図である。図８は、本発明の第４の実施例に係る固定のピーキング量の増幅回路の構成を示す回路図である。図９は、本発明の第４の実施例に係るドライバ回路の利得のシミュレーション結果を示す図である。図１０は、従来のドライバ回路の周波数ピーキング方法を説明する回路図である。

［第１の実施例］
以下、本発明の実施例について図面を参照して説明する。図１は本発明の第１の実施例に係る増幅回路の構成を示す回路図である。本実施例の増幅回路は、ベース端子が増幅回路の差動入力信号端子Ｖｉｐ，Ｖｉｎに接続されたトランジスタＱ１，Ｑ２と、ベース端子がバイアス電圧Ｖｂに接続され、コレクタ端子がトランジスタＱ１のエミッタ端子に接続され、エミッタ端子がグラウンドに接続された電流源トランジスタＱ３と、ベース端子がバイアス電圧Ｖｂに接続され、コレクタ端子がトランジスタＱ２のエミッタ端子に接続され、エミッタ端子がグラウンドに接続された電流源トランジスタＱ４と、ベース端子がトランジスタＱ２のコレクタ端子に接続され、コレクタ端子が電源電圧ＶＣＣに接続され、エミッタ端子が増幅回路の正相側の出力信号端子Ｖｏｕｔｐに接続されたトランジスタＱ５と、ベース端子がトランジスタＱ１のコレクタ端子に接続され、コレクタ端子が電源電圧ＶＣＣに接続され、エミッタ端子が増幅回路の逆相側の出力信号端子Ｖｏｕｔｎに接続されたトランジスタＱ６と、ベース端子が出力信号端子Ｖｏｕｔｎに接続され、コレクタ端子が出力信号端子Ｖｏｕｔｐに接続されたトランジスタＱ７と、ベース端子が出力信号端子Ｖｏｕｔｐに接続され、コレクタ端子が出力信号端子Ｖｏｕｔｎに接続されたトランジスタＱ８と、一端がトランジスタＱ１のコレクタ端子に接続され、他端が電源電圧ＶＣＣに接続された抵抗Ｒ１と、一端がトランジスタＱ２のコレクタ端子に接続され、他端が電源電圧ＶＣＣに接続された抵抗Ｒ２と、一端がトランジスタＱ１のエミッタ端子に接続され、他端がトランジスタＱ２のエミッタ端子に接続された抵抗Ｒ３と、一端がトランジスタＱ１のエミッタ端子に接続され、他端がトランジスタＱ２のエミッタ端子に接続された可変容量Ｃ１と、一端がトランジスタＱ７のエミッタ端子に接続され、他端がトランジスタＱ８のエミッタ端子に接続された容量Ｃ２と、一端がトランジスタＱ５のエミッタ端子に接続され、他端がグラウンドに接続された定電流源ＩＳ１と、一端がトランジスタＱ６のエミッタ端子に接続され、他端がグラウンドに接続された定電流源ＩＳ２と、一端がトランジスタＱ７のエミッタ端子に接続され、他端がグラウンドに接続された可変電流源ＩＳ３と、一端がトランジスタＱ８のエミッタ端子に接続され、他端がグラウンドに接続された可変電流源ＩＳ４とから構成される。

トランジスタＱ１のエミッタ端子とトランジスタＱ２のエミッタ端子との間に並列に接続された可変容量Ｃ１と抵抗Ｒ３とは、可変ディジェネレーション回路１を構成している。トランジスタＱ７，Ｑ８と容量Ｃ２と可変電流源ＩＳ３，ＩＳ４とは、可変負性容量回路２を構成している。

本実施例では、可変ディジェネレーション回路１と可変負性容量回路２とを組み合わせることにより広帯域な周波数ピーキング特性を実現する。可変ディジェネレーション回路１は、低周波側の周波数ピーキングを担う。可変容量Ｃ１の容量値を調整することにより、ピーキング量の調整が可能である。可変容量Ｃ１は、例えばＭＯＳトランジスタで構成されるバラクタであってもよい。

可変負性容量回路２では、２つのトランジスタＱ７，Ｑ８をクロスカップル型に接続し、それらトランジスタＱ７，Ｑ８のエミッタ端子に容量Ｃ２を接続する。このような構成により、可変負性容量回路２は、差動出力信号端子Ｖｏｕｔｐ，Ｖｏｕｔｎ（トランジスタＱ５，Ｑ６のエミッタ端子）に付加された負性容量として機能する。容量Ｃ２は、例えばＭＩＭ（Metal-Insulator-Metal）キャパシタであってもよい。

可変負性容量回路２は、主に高周波側の周波数ピーキングを担う。可変負性容量回路２に流す電流を可変電流源ＩＳ３，ＩＳ４によって調整することにより、ピーキング量の調整が可能である。

負性容量回路は、一般的には発振器やミキサ等の狭帯域な回路に使われるものであり、広帯域性が求められる増幅回路には適していない。本実施例では、低周波側の周波数ピーキングを担う可変ディジェネレーション回路１と組み合わせることにより、負性容量回路を増幅回路に適用することが可能になり、広帯域な周波数ピーキングが可能になる。負性容量回路は、小型であるために寄生容量が少なく、高周波側の周波数ピーキングを担うことに適している。

図２に、従来の増幅回路と本実施例の増幅回路の利得のシミュレーション結果を示す。図２の２００は図１０に示した従来の増幅回路の利得を示し、２０１は本実施例の増幅回路の利得を示している。従来の増幅回路では、５０ＧＨｚ近辺で大きく利得を増大させることができるが、低周波側の利得が小さい。一方、本実施例では、低周波から５０ＧＨｚ近辺まで満遍なく利得を増大させることができる。

光送信器における信号損失が図３のような周波数特性を持つと仮定した場合、光送信器内の光変調器を駆動するドライバ回路に本実施例の増幅回路を適用した場合、光送信器の周波数特性は図４のように改善される。図４の４００はドライバ回路に従来の増幅回路を適用した場合の光送信器の周波数特性を示し、４０１はドライバ回路に本実施例の増幅回路を適用した場合の光送信器の周波数特性を示している。

ドライバ回路に従来の増幅回路を用いた場合、利得が２０ＧＨｚあたりで大きく低下し、帯域が制限される。一方、ドライバ回路に本実施例の増幅回路を用いると、５０ＧＨｚ以上まで平坦な周波数特性を実現することができる。

また、本実施例の増幅回路では、ピーキング量の調整においてＤＣ利得を下げる必要がなく、従来の増幅回路よりも高いＤＣ利得を実現することができる。ＤＣ利得は、基本的に入力トランジスタのトランスコンダクタンスとコレクタ抵抗とエミッタ抵抗とで決まる。図１０に示した従来の増幅回路では、コレクタ側の可変抵抗Ｒ１００，Ｒ１０１の値を調整するので、ＤＣ利得が変動する。可変抵抗Ｒ１００、Ｒ１０１を小さい値に調整すると、ＤＣ利得が下がり、相対的に高周波側の利得が上がるようなピーキング特性となる。

一方、本実施例の増幅回路でピーキング量を調整する際には、トランジスタＱ１，Ｑ２のトランスコンダクタンス、抵抗Ｒ１～Ｒ３のいずれの値も変化させないため、ＤＣ利得は変化しない。
また、光送信器のドライバ回路に本実施例の増幅回路を適用した場合、増幅回路のピーキング量を調整したとしても光変調器側の最適バイアス点がずれないため、光送信器全体の損失が増加することはない。

［第２の実施例］
次に、本発明の第２の実施例について説明する。図５は本発明の第２の実施例に係る増幅回路の構成を示す回路図である。本実施例の増幅回路は、Ｑ１～Ｑ８と、抵抗Ｒ１～Ｒ３と、定電流源ＩＳ１，ＩＳ２と、可変電流源ＩＳ３，ＩＳ４と、ゲート端子に制御電圧Ｖｃ１が印加され、ドレイン端子がトランジスタＱ２のエミッタ端子に接続されたＭＯＳトランジスタＱ９と、ゲート端子に制御電圧Ｖｃ１が印加され、ドレイン端子がトランジスタＱ１のエミッタ端子に接続されたＭＯＳトランジスタＱ１０と、一端がトランジスタＱ９のソース端子に接続され、他端がトランジスタＱ１のエミッタ端子に接続された容量Ｃ３と、一端がトランジスタＱ１０のソース端子に接続され、他端がトランジスタＱ２のエミッタ端子に接続された容量Ｃ４と、一端がトランジスタＱ７のエミッタ端子に接続された容量Ｃ５と、一端がトランジスタＱ８のエミッタ端子に接続され、他端が容量Ｃ５の他端に接続された容量Ｃ６とから構成される。

本実施例では、固定の容量Ｃ３，Ｃ４と、ＭＯＳトランジスタＱ９，Ｑ１０からなる可変抵抗とによって可変ディジェネレーション回路１ａを構成する。ＭＯＳトランジスタＱ９，Ｑ１０のゲート端子に印加する制御電圧Ｖｃ１を調整することによりピーキング量の調整が可能となる。本実施例では、第１の実施例で開示した可変ディジェネレーション回路１に比べてさらに広いピーキング利得範囲でピーキング量を調整することが可能になる。

本実施例では、トランジスタＱ１のエミッタ端子とトランジスタＱ２のエミッタ端子との間に、固定の容量と可変抵抗とを直列に接続した回路を２つ配置している。
容量Ｃ３，Ｃ４は同一の値である。容量Ｃ３，Ｃ４の例としては、例えばＭＩＭキャパシタがある。ＭＩＭキャパシタは、絶縁膜を電極で挟んだ構造をしているが、レイアウト構成上、絶縁膜の上下にある電極が対称構造ではない。そこで、本実施例では、容量Ｃ３，Ｃ４の同一構造の第１の端子（例えば下部電極）をそれぞれトランジスタＱ１，Ｑ２のエミッタ端子に接続し、容量Ｃ３，Ｃ４の同一構造の第２の端子（例えば上部電極）をそれぞれトランジスタＱ９，Ｑ１０のソース端子に接続する。

こうして、本実施例では、トランジスタＱ１のエミッタ端子からトランジスタＱ２のエミッタ端子への方向の回路の配置とトランジスタＱ２のエミッタ端子からトランジスタＱ１のエミッタ端子への方向の回路の配置とが均等となるようにすることで、差動対のトランジスタＱ１，Ｑ２が不平衡になることを防ぎ、高調波歪の増大を防ぐことができる。

さらに、本実施例では、ベース端子とコレクタ端子とがクロスカップル型に接続されたトランジスタＱ７，Ｑ８と、可変電流源ＩＳ３，ＩＳ４と、トランジスタＱ７のエミッタ端子とトランジスタＱ８のエミッタ端子との間に直列に接続された容量Ｃ５，Ｃ６とによって可変負性容量回路２ａを構成する。

容量Ｃ５，Ｃ６は同一の値である。容量Ｃ３，Ｃ４と同様に、容量Ｃ５，Ｃ６の例としては、例えばＭＩＭキャパシタがある。本実施例では、容量Ｃ５，Ｃ６の同一構造の第１の端子（例えば下部電極）をそれぞれトランジスタＱ７，Ｑ８のエミッタ端子に接続し、容量Ｃ５，Ｃ６の同一構造の第２の端子（例えば上部電極）同士を接続する。

こうして、本実施例では、トランジスタＱ７のエミッタ端子からトランジスタＱ８のエミッタ端子への方向の回路の配置とトランジスタＱ８のエミッタ端子からトランジスタＱ７のエミッタ端子への方向の回路の配置とが均等となるようにすることで、差動対のトランジスタＱ７，Ｑ８が不平衡になることを防ぎ、高調波歪の増大を防ぐことができる。

本実施例において、図２のように（１５ｄＢ±１ｄＢ）／６０ＧＨｚの傾きを持ったピーキング特性を得るためには、可変ディジェネレーション回路１ａの容量Ｃ３，Ｃ４の値を２２±１０％ｆＦ、トランジスタＱ９，Ｑ１０からなる可変抵抗の値を１６０±１０％Ω、可変負性容量回路２ａの容量Ｃ５，Ｃ６の値を１２±１０％ｆＦにする必要がある。

［第３の実施例］
次に、本発明の第３の実施例について説明する。図６は本発明の第３の実施例に係る増幅回路の可変負性容量回路の構成を示す回路図である。本実施例においても、増幅回路全体の構成は第１の実施例または第２の実施例と同じである。

本実施例の可変負性容量回路２ｂは、トランジスタＱ７，Ｑ８と、可変電流源ＩＳ３，ＩＳ４と、ベース端子とコレクタ端子とがトランジスタＱ７のエミッタ端子に接続され、エミッタ端子が可変電流源ＩＳ３の一端に接続されたトランジスタＱ１１と、ベース端子とコレクタ端子とがトランジスタＱ８のエミッタ端子に接続され、エミッタ端子が可変電流源ＩＳ４の一端に接続されたトランジスタＱ１２とから構成される。

第１、第２の実施例の可変負性容量回路２，２ａで使用される容量Ｃ２，Ｃ５，Ｃ６は、通常ＭＩＭキャパシタで構成される。本実施例では、容量Ｃ２，Ｃ５，Ｃ６の代わりにトランジスタＱ７，Ｑ８のエミッタ端子と可変電流源ＩＳ３，ＩＳ４との間に、ダイオード接続したトランジスタＱ１１，Ｑ１２を挿入し、トランジスタＱ１１，Ｑ１２の寄生容量を利用する。

通常、トランジスタＱ１１，Ｑ１２の寄生容量はＭＩＭキャパシタよりも小さいため、より高周波で周波数ピーキングを行うことができるようになる。さらに本実施例では、ダイオード接続したトランジスタＱ１１，Ｑ１２において、閾値分の電圧降下が発生するため、トランジスタＱ７，Ｑ８のコレクタ端子とエミッタ端子にかかる電圧が減り、耐圧特性が向上するという相乗効果もある。

［第４の実施例］
次に、本発明の第４の実施例について説明する。第１～第３の実施例に示した増幅回路に加えて、他の段で固定の周波数ピーキング量の増幅回路を組み合わせることで、ドライバ回路全体の帯域をさらに伸ばすことが可能である。図７は光送信器のドライバ回路の構成を示す回路図である。

ドライバ回路１００は、後段の光変調器の駆動のための差動信号が入力される入力バッファ１０１と、入力バッファ１０１から出力された差動信号を増幅する増幅回路１０２と、増幅回路１０２から出力された差動信号を増幅する増幅回路１０３と、差動出力信号端子Ｖｏｕｔｐ，Ｖｏｕｔｎに接続された光変調器（不図示）を駆動する出力回路１０４と、一端がドライバ回路１００の正相側の入力信号端子Ｖｉｎｐに接続され、他端が入力バッファ１０１の非反転入力端子に接続された容量Ｃ１００と、一端がドライバ回路１００の逆相側の入力信号端子Ｖｉｎｎに接続され、他端が入力バッファ１０１の反転入力端子に接続された容量Ｃ１０１と、入力信号端子Ｖｉｎｐ，Ｖｉｎｎ間に直列に接続された２つの入力終端抵抗Ｒ１０２，Ｒ１０３とから構成される。

差動出力信号端子Ｖｏｕｔｐ，Ｖｏｕｔｎには、例えばマッハツェンダ光変調器（ＭＺＭ：Mach-Zehnder Modulator）等が接続される。
本実施例では、例えば２段目の増幅回路１０２として、第１の実施例の増幅回路、第２の実施例の増幅回路、または第１、第２の実施例において可変負性容量回路として第３の実施例の可変負性容量回路２ｂを適用した増幅回路を用いる。

また、増幅回路１０２と縦続接続された３段目の増幅回路１０３として、図８に示すような固定の周波数ピーキング量の増幅回路を用いる。この増幅回路は、図１に示した増幅回路から容量Ｃ１を取り去り、可変負性容量回路として第３の実施例の可変負性容量回路を適用し、さらに可変負性容量回路の可変電流源ＩＳ３，ＩＳ４を定電流源ＩＳ５，ＩＳ６に変えたものである。

第１～第３の実施例の増幅回路は、可変ディジェネレーション回路と可変負性容量回路とによる２つのピーキング周波数が現れる構成となる。
これに対し、本実施例では、可変のピーキング量の増幅回路と固定の周波数ピーキング量の増幅回路を組み合わせることで、３つのピーキング周波数が現れるドライバ回路を実現することができる。また、固定の周波数ピーキング量の増幅回路の数を増やせば、４つ以上のピーキング周波数を生じさせることも可能である。

本実施例では、固定の周波数ピーキング量の増幅回路を用いることで、ピーキング制御用の構造が不要になるので、回路レイアウトが単純になり、寄生容量が減るので、より高周波側にピーキング周波数を設定することができる。その結果、ドライバ回路全体の帯域を伸ばすことができる。

図９に、２段目の増幅回路１０２として第２の実施例の増幅回路を使用し、３段目の増幅回路１０３として図８に示した増幅回路を使用した場合のドライバ回路の利得のシミュレーション結果を示す。図９の９００は増幅回路を１段にして第２の実施例の増幅回路のみを使用した場合のドライバ回路の利得を示し、９０１は２段目の増幅回路１０２として第２の実施例の増幅回路を使用し、３段目の増幅回路１０３として図８に示した増幅回路を使用した場合のドライバ回路の利得を示している。

可変の周波数ピーキング量の増幅回路のみの場合と比較して、本実施例の方がより帯域が広いことを確認できる。
なお、固定の周波数ピーキング量の増幅回路として、図１０に示した増幅回路の抵抗Ｒ１００，Ｒ１０１を固定抵抗にした増幅回路を用いてもよい。

本発明は、増幅回路に適用することができる。

１，１ａ…可変ディジェネレーション回路、２，２ａ，２ｂ…可変負性容量回路、１００…ドライバ回路、１０１…入力バッファ、１０２，１０３…増幅回路、１０４…出力回路、Ｑ１～Ｑ８，Ｑ１１，Ｑ１２…トランジスタ、Ｑ９，Ｑ１０…ＭＯＳトランジスタ、Ｒ１～Ｒ３，Ｒ１０２，Ｒ１０３…抵抗、Ｃ１…可変容量、Ｃ２～Ｃ６、Ｃ１００，Ｃ１０１…容量、ＩＳ１，ＩＳ２，ＩＳ５，ＩＳ６…定電流源、ＩＳ３，ＩＳ４…可変電流源。

Claims

ベース端子が増幅回路の差動入力信号端子に接続された差動構成の第１、第２のトランジスタと、
ベース端子が前記第２のトランジスタのコレクタ端子に接続され、コレクタ端子が電源電圧に接続され、エミッタ端子が増幅回路の正相側の第１の出力信号端子に接続された第３のトランジスタと、
ベース端子が前記第１のトランジスタのコレクタ端子に接続され、コレクタ端子が前記電源電圧に接続され、エミッタ端子が増幅回路の逆相側の第２の出力信号端子に接続された第４のトランジスタと、
前記第１、第２のトランジスタのエミッタ端子に接続された可変ディジェネレーション回路と、
前記第１、第２の出力信号端子に接続された可変負性容量回路とを備え、
前記可変ディジェネレーション回路は、
前記第１のトランジスタのエミッタ端子と前記第２のトランジスタのエミッタ端子との間に並列に接続された可変容量と第１の抵抗とから構成され、
前記可変負性容量回路は、
コレクタ端子が前記第１、第２の出力信号端子に接続され、ベース端子とコレクタ端子とがクロスカップル型に接続された第５、第６のトランジスタと、
前記第５のトランジスタのエミッタ端子と前記第６のトランジスタのエミッタ端子との間に接続された容量と、
一端が前記第５のトランジスタのエミッタ端子に接続され、他端がグラウンドに接続された第１の可変電流源と、
一端が前記第６のトランジスタのエミッタ端子に接続され、他端がグラウンドに接続された第２の可変電流源とから構成されることを特徴とする増幅回路。
ベース端子が増幅回路の差動入力信号端子に接続された差動構成の第１、第２のトランジスタと、
ベース端子が前記第２のトランジスタのコレクタ端子に接続され、コレクタ端子が電源電圧に接続され、エミッタ端子が増幅回路の正相側の第１の出力信号端子に接続された第３のトランジスタと、
ベース端子が前記第１のトランジスタのコレクタ端子に接続され、コレクタ端子が前記電源電圧に接続され、エミッタ端子が増幅回路の逆相側の第２の出力信号端子に接続された第４のトランジスタと、
前記第１、第２のトランジスタのエミッタ端子に接続された可変ディジェネレーション回路と、
前記第１、第２の出力信号端子に接続された可変負性容量回路とを備え、
前記可変ディジェネレーション回路は、
前記第１のトランジスタのエミッタ端子と前記第２のトランジスタのエミッタ端子との間に接続された第１の抵抗と、
前記第１のトランジスタのエミッタ端子と前記第２のトランジスタのエミッタ端子との間に直列に接続された第１の容量と第１の可変抵抗と、
前記第１のトランジスタのエミッタ端子と前記第２のトランジスタのエミッタ端子との間に直列に接続された第２の可変抵抗と第２の容量とから構成され、
前記可変負性容量回路は、
コレクタ端子が前記第１、第２の出力信号端子に接続され、ベース端子とコレクタ端子とがクロスカップル型に接続された第５、第６のトランジスタと、
前記第５のトランジスタのエミッタ端子と前記第６のトランジスタのエミッタ端子との間に直列に接続された第３、第４の容量と、
一端が前記第５のトランジスタのエミッタ端子に接続され、他端がグラウンドに接続された第１の可変電流源と、
一端が前記第６のトランジスタのエミッタ端子に接続され、他端がグラウンドに接続された第２の可変電流源とから構成され、
前記可変ディジェネレーション回路は、前記第１の可変抵抗の第１の端子が前記第２のトランジスタのエミッタ端子に接続され、前記第２の可変抵抗の第１の端子が前記第１のトランジスタのエミッタ端子に接続され、前記第１、第２の容量の同一構造の第１の端子がそれぞれ前記第１、第２のトランジスタのエミッタ端子に接続され、前記第１、第２の容量の同一構造の第２の端子がそれぞれ前記第１、第２の可変抵抗の第２の端子に接続されることにより、前記第１のトランジスタのエミッタ端子から前記第２のトランジスタのエミッタ端子への方向の回路の配置と前記第２のトランジスタのエミッタ端子から前記第１のトランジスタのエミッタ端子への方向の回路の配置とが均等であり、
前記可変負性容量回路は、前記第３、第４の容量の同一構造の第１の端子がそれぞれ前記第５、第６のトランジスタのエミッタ端子に接続され、前記第３、第４の容量の同一構造の第２の端子同士が接続されることにより、前記第５のトランジスタのエミッタ端子から前記第６のトランジスタのエミッタ端子への方向の回路の配置と前記第６のトランジスタのエミッタ端子から前記第５のトランジスタのエミッタ端子への方向の回路の配置とが均等であることを特徴とする増幅回路。
ベース端子が増幅回路の差動入力信号端子に接続された差動構成の第１、第２のトランジスタと、
ベース端子が前記第２のトランジスタのコレクタ端子に接続され、コレクタ端子が電源電圧に接続され、エミッタ端子が増幅回路の正相側の第１の出力信号端子に接続された第３のトランジスタと、
ベース端子が前記第１のトランジスタのコレクタ端子に接続され、コレクタ端子が前記電源電圧に接続され、エミッタ端子が増幅回路の逆相側の第２の出力信号端子に接続された第４のトランジスタと、
前記第１、第２のトランジスタのエミッタ端子に接続された可変ディジェネレーション回路と、
前記第１、第２の出力信号端子に接続された可変負性容量回路とを備え、
前記可変ディジェネレーション回路は、
前記第１のトランジスタのエミッタ端子と前記第２のトランジスタのエミッタ端子との間に並列に接続された可変容量と第１の抵抗とから構成され、
前記可変負性容量回路は、
コレクタ端子が前記第１、第２の出力信号端子に接続され、ベース端子とコレクタ端子とがクロスカップル型に接続された第５、第６のトランジスタと、
ベース端子とコレクタ端子とが前記第５のトランジスタのエミッタ端子に接続された第７のトランジスタと、
ベース端子とコレクタ端子とが前記第６のトランジスタのエミッタ端子に接続された第８のトランジスタと、
一端が前記第７のトランジスタのエミッタ端子に接続され、他端がグラウンドに接続された第１の可変電流源と、
一端が前記第８のトランジスタのエミッタ端子に接続され、他端がグラウンドに接続された第２の可変電流源とから構成されることを特徴とする増幅回路。
ベース端子が増幅回路の差動入力信号端子に接続された差動構成の第１、第２のトランジスタと、
ベース端子が前記第２のトランジスタのコレクタ端子に接続され、コレクタ端子が電源電圧に接続され、エミッタ端子が増幅回路の正相側の第１の出力信号端子に接続された第３のトランジスタと、
ベース端子が前記第１のトランジスタのコレクタ端子に接続され、コレクタ端子が前記電源電圧に接続され、エミッタ端子が増幅回路の逆相側の第２の出力信号端子に接続された第４のトランジスタと、
前記第１、第２のトランジスタのエミッタ端子に接続された可変ディジェネレーション回路と、
前記第１、第２の出力信号端子に接続された可変負性容量回路とを備え、
前記可変ディジェネレーション回路は、
前記第１のトランジスタのエミッタ端子と前記第２のトランジスタのエミッタ端子との間に接続された第１の抵抗と、
前記第１のトランジスタのエミッタ端子と前記第２のトランジスタのエミッタ端子との間に直列に接続された第１の容量と第１の可変抵抗と、
前記第１のトランジスタのエミッタ端子と前記第２のトランジスタのエミッタ端子との間に直列に接続された第２の可変抵抗と第２の容量とから構成され、
前記可変負性容量回路は、
コレクタ端子が前記第１、第２の出力信号端子に接続され、ベース端子とコレクタ端子とがクロスカップル型に接続された第５、第６のトランジスタと、
ベース端子とコレクタ端子とが前記第５のトランジスタのエミッタ端子に接続された第７のトランジスタと、
ベース端子とコレクタ端子とが前記第６のトランジスタのエミッタ端子に接続された第８のトランジスタと、
一端が前記第７のトランジスタのエミッタ端子に接続され、他端がグラウンドに接続された第１の可変電流源と、
一端が前記第８のトランジスタのエミッタ端子に接続され、他端がグラウンドに接続された第２の可変電流源とから構成されることを特徴とする増幅回路。
請求項１乃至４のいずれか１項に記載の増幅回路において、
ベース端子がバイアス電圧に接続され、コレクタ端子が前記第１のトランジスタのエミッタ端子に接続され、エミッタ端子がグラウンドに接続された第１の電流源トランジスタと、
ベース端子が前記バイアス電圧に接続され、コレクタ端子が前記第２のトランジスタのエミッタ端子に接続され、エミッタ端子がグラウンドに接続された第２の電流源トランジスタと、
一端が前記第１のトランジスタのコレクタ端子に接続され、他端が前記電源電圧に接続された第２の抵抗と、
一端が前記第２のトランジスタのコレクタ端子に接続され、他端が前記電源電圧に接続された第３の抵抗と、
一端が前記第３のトランジスタのエミッタ端子に接続され、他端がグラウンドに接続された第１の定電流源と、
一端が前記第４のトランジスタのエミッタ端子に接続され、他端がグラウンドに接続された第２の定電流源とをさらに備えることを特徴とする増幅回路。
請求項１乃至５のいずれか１項に記載の増幅回路を含むことを特徴とするドライバ回路。
請求項１乃至５のいずれか１項に記載の増幅回路と、
固定の周波数ピーキング量の増幅回路とを縦続接続したことを特徴とするドライバ回路。