JP2017085219A

JP2017085219A - 増幅器

Info

Publication number: JP2017085219A
Application number: JP2015208561A
Authority: JP
Inventors: 直樹板橋; Naoki Itabashi; 啓二田中; Keiji Tanaka
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2015-10-23
Filing date: 2015-10-23
Publication date: 2017-05-18
Also published as: US20170117860A1; US9825602B2

Abstract

【課題】前置増幅回路と進行波型増幅回路とを備える増幅回路において、入力信号の周波数帯域を損なわずに電圧利得を向上させる。
【解決手段】差動入力信号を受けて、該差動入力信号に応じて差動出力信号を生成する増幅器１である。増幅器１は、差動入力信号を受け差動入力信号を増幅して第１の差動信号として第１の出力インピーダンスで出力する前置増幅部２と、第１の出力インピーダンスよりインピーダンスが大きい第１の入力インピーダンスで第１の差動信号を受け第１の差動信号を第２の差動信号に変換して第１の入力インピーダンスよりインピーダンスが小さい第２の出力インピーダンスで出力するインピーダンス変換部４と、第２の差動信号を受けて第２の差動信号を増幅して差動出力信号として出力する進行波型増幅器３とを備える。
【選択図】図１

Description

本発明は、光通信用ドライバＩＣ等において用いられる増幅器に関する。

特許文献１には、分布定数型増幅器（以下、進行波型増幅器（ＴＷＡ：Traveling Wave Amplifier）と称する場合がある）に係る技術が開示されている。分布定数型増幅器は、複数の増幅器を有する。複数の増幅器はそれぞれ、固有の遅延時間を持って一の信号源からの入力信号を受ける。また、複数の増幅器はそれぞれ、固有の遅延時間に対応する遅延時間をもって共通の負荷に出力信号を提供する。複数の増幅器それぞれに関して、一つの信号源から入力信号を受けるまでの固有の遅延時間と、それの入力信号に対応する出力信号が係る増幅器から共通の負荷まで伝達するのに要する遅延時間の和は等しく設定されている。複数の増幅器のそれぞれは、それぞれの一方の電流端子が互いに接続された一対のトランジスタ（以下、差動対という場合がある）と、該一対のトランジスタのそれぞれの他方の電流端子と当該増幅器の出力との間に直列に挿入された一対のカスコードトランジスタと、を含む。一対のトランジスタは、当該一対のトランジスタそれぞれのコレクタ−ベース間の接合容量が準飽和領域の接合容量となるように、バイアスされている。

特許文献２には、信号増幅器および集積回路に係る技術が開示されている。信号増幅器は、外部から信号が入力される前段回路と、入力された信号に応じて前段回路から出力される信号を増幅し出力する後段回路と、を備える。この信号増幅器は、１桁以上の周波数範囲で前段回路の入力インピーダンスおよび後段回路の出力インピーダンスが、それぞれ外部インピーダンスと整合するように設定されており、前段回路の出力インピーダンスと、後段回路の入力インピーダンスとが、後段回路の出力インピーダンスより低いインピーダンスで整合するように構成されている。

特許文献３には、進行波型増幅器に係る技術が開示されている。進行波型増幅器は、複数の差動増幅回路を有する。複数の差動増幅回路はそれぞれ入力端子を有し、それらの入力端子は、異なる遅延時間で入力信号を受けるように遅延線にそれぞれ接続されている。複数の差動増幅回路は、さらに出力端子を有し、それらの出力端子は、異なる遅延時間で出力信号を出力するように遅延線に接続されている。複数の差動増幅回路のそれぞれは、一対のトランジスタ（差動対）のそれぞれに直列に接続された一対のカスコードトランジスタと、一対のトランジスタのスイッチング状態に関わらず一対のカスコードトランジスタの電流端子にそれぞれ電流を供給する二つの電流源を有する。

特許文献４には、進行波型光変調器及び光変調方法に係る技術が開示されている。この進行波型光変調器は、光導波路と電極とを備える。光導波路は、電気光学効果を有する基板上に形成されている。電極は、光導波路の直上又は近傍に形成される。電気信号を電極に印加して光導波路の屈折率を変化させ、それによって光導波路中を進行する光が変調される。進行波型光変調器は、電極の終端部に接続した終端抵抗の抵抗値、あるいは電極パッドのインピーダンスを、電極の特性インピーダンスと異なる値とすることによって、電気信号（進行波）と逆向きの電気信号（反射波）を生じさせて両者を合成し、この合成した電気信号を用いて光変調を行う。

非特許文献１には、４０Ｇ−ｂ／ｐｓ駆動増幅器に係る技術が開示されている。この駆動増幅器は、ＩｎＧａＡｓ−ＩｎＰのＨＢＴ（Ｄ−ＨＢＴ：double heterojunction bipolar InP-based transistor）である。

特許第５６１７７４１号公報特許第４０７５４３８号公報特開２０１３−２３９９５２号公報特許第３０８８９８８号公報

Y.Baeyens, et al.、"High Gain-Bandwidth Differential Distributed InP D-HBT Driver Amplifiers With Large (11.3Vpp) Output Swing at 40 Gb/s"、IEEE JOURNAL OF SOLID-STATE CIRCUITS、VOL.39、NO.10、pages:1697-1750、OCT.2004

光通信用ドライバＩＣ等において用いられる従来の増幅器の構成の一例を説明する。図４は、従来の増幅器１０の構成を示す図である。図４に示す増幅器１０は、入力端子Ｄｉｎａと入力端子Ｄｉｎｂと出力端子Ｄｏｕｔａと出力端子Ｄｏｕｔｂと前置増幅部２（pre-buffer）と進行波型増幅器３０とを備える。入力端子Ｄｉｎａには外部機器から差動信号の正相成分が入力される。入力端子Ｄｉｎａに入力された正相成分は、前置増幅回路２１ａによって増幅された後に進行波型増幅器３０に入力される。前置増幅回路２１aから進行波型増幅器３０に入力された信号は、入力線路３３ａを介して複数の（Ｎ個の）増幅回路Ｃｅｌｌ＿１〜Ｃｅｌｌ＿Ｎに入力され、増幅回路Ｃｅｌｌ＿１〜Ｃｅｌｌ＿Ｎによって増幅された後に出力線路３２ａを介して出力端子Ｄｏｕｔａから外部機器に出力される。入力端子Ｄｉｎｂには外部機器から差動信号の逆相成分が入力される。入力端子Ｄｉｎｂに入力された逆相成分は、前置増幅回路２１ｂによって増幅された後に進行波型増幅器３０に入力される。前置増幅回路２１ｂから進行波型増幅器３０に入力された信号は、入力線路３３ｂを介して複数の（Ｎ個の）増幅回路Ｃｅｌｌ＿１〜Ｃｅｌｌ＿Ｎに入力され、増幅回路Ｃｅｌｌ＿１〜Ｃｅｌｌ＿Ｎによって増幅された後に出力線路３２ｂを介して出力端子Ｄｏｕｔｂから外部機器に出力される。増幅器１０は、入力端子Ｄｉｎａに入力される差動信号の正相成分と入力端子Ｄｉｎｂに入力される差動信号の逆相成分との間の位相差（差動信号の位相）を維持しつつ、正相成分と逆相成分とを増幅し、増幅後の正相成分を出力端子Ｄｏｕｔａから出力し、増幅後の逆相成分を出力端子Ｄｏｕｔｂから出力するように、設計されている。

増幅回路Ｃｅｌｌ＿１〜Ｃｅｌｌ＿Ｎは、差動信号を増幅して出力する差動増幅器である。差動信号の正相成分が入力される入力線路３３ａは、伝送線路Ｌｉｎａ＿０〜伝送線路Ｌｉｎａ＿Ｎと、入力線路３３ａの終端抵抗である抵抗素子３３ａ１とを備える。差動信号の逆相成分が入力される入力線路３３ｂは、伝送線路Ｌｉｎｂ＿０〜伝送線路Ｌｉｎｂ＿Ｎと、入力線路３３ｂの終端抵抗である抵抗素子３３ｂ１とを備える。増幅回路Ｃｅｌｌ＿１〜Ｃｅｌｌ＿Ｎによって増幅された正相成分が出力される出力線路３２ａは、伝送線路Ｌｏｕｔａ＿０〜伝送線路Ｌｏｕｔａ＿Ｎと、出力線路３２ａの終端抵抗である抵抗素子３２ａ１とを備える。増幅回路Ｃｅｌｌ＿１〜Ｃｅｌｌ＿Ｎによって増幅された逆相成分が出力される出力線路３２ｂは、伝送線路Ｌｏｕｔｂ＿０〜伝送線路Ｌｏｕｔｂ＿Ｎと、出力線路３２ｂの終端抵抗である抵抗素子３２ｂ１とを備える。抵抗素子３２ａ１及び抵抗素子３２ｂ１は、それぞれの出力線路の特性インピーダンスに合わせて、共に、５０［Ω］程度の値が使用される場合が多い。抵抗素子３３ａ１には、例えば４〜８［Ｖ］程度の電源Ｖｃｃが接続され、抵抗素子３３ｂ１にも、例えば４〜８［Ｖ］程度の電源Ｖｃｃが接続されている。

伝送線路Ｌｉｎａ＿０〜伝送線路Ｌｉｎａ＿Ｎ、伝送線路Ｌｉｎｂ＿０〜伝送線路Ｌｉｎｂ＿Ｎ、伝送線路Ｌｏｕｔａ＿０〜伝送線路Ｌｏｕｔａ＿Ｎ、伝送線路Ｌｏｕｔｂ＿０〜伝送線路Ｌｏｕｔｂ＿Ｎのそれぞれは、分布定数線路であり、インダクタ、キャパシタ及び抵抗を備える。それぞれの伝送線路のキャパシタは、当該伝送線路に接続される増幅回路の寄生容量を含むものとする。よって、それぞれの伝送線路のキャパシタには下限（少なくとも当該伝送線路に接続される増幅回路の寄生容量よりも大きい値）がある。また、それぞれの伝送線路の抵抗値は、ここでは説明を簡単にするためゼロと仮定する。

前置増幅回路２１ａの電圧利得Ｇａｉｎ（すなわち、前置増幅部２の電圧利得である。）は、前置増幅回路２１ａの出力抵抗の値の増減に応じて増減する。前置増幅回路２１ａの出力端子に接続されている抵抗素子２１ａ２の抵抗値と入力線路３３ａの抵抗素子３３ａ１の抵抗値とを同じ抵抗値ＲＬとし、入力線路３３ａの伝送線路Ｌｉｎａ＿０〜伝送線路Ｌｉｎａ＿Ｎのそれぞれの抵抗値をゼロとすると、前置増幅回路２１ａが駆動する負荷抵抗の抵抗値は、ＲＬ／２となる。前置増幅回路２１ａが負荷抵抗を駆動するための駆動電流がほぼ一定である場合、駆動電流が負荷抵抗を流れることによって生じる電圧降下が出力電圧となるため、負荷抵抗の抵抗値を大きくすると出力電圧が大きくなって、電圧利得Ｇａｉｎは増加する。従って、前置増幅回路２１ａの電圧利得Ｇａｉｎを増加させるためには、前置増幅回路２１ａの出力抵抗の抵抗値を大きくすることが考えられる。しかしながら、前置増幅回路２１ａの電圧利得Ｇａｉｎを増加させるために前置増幅回路２１ａの出力抵抗の抵抗値を大きくする場合、前置増幅回路２１ａの出力抵抗の抵抗値と進行波型増幅器３０の入力インピーダンスの値とを整合させるために、進行波型増幅器３０の入力インピーダンスの値も大きくする必要がある。進行波型増幅器３０の入力インピーダンスは、入力線路３３ａの伝送線路Ｌｉｎａ＿０等の分布定数線路それぞれが有する特性インピーダンス（Ｚ＝（Ｌ／Ｃ）^１／２）とみなせるので、進行波型増幅器３０の入力インピーダンスの値Ｚを大きくするには、それぞれの分布定数線路のキャパシタの値Ｃを小さくしたり、それぞれの分布定数線路のインダクタの値Ｌを大きくする必要がある。それぞれの分布定数線路のキャパシタの値Ｃには上記のように下限があるので、進行波型増幅器３０の入力インピーダンスの値Ｚを大きくするには、主にそれぞれの分布定数線路のインダクタの値Ｌを大きくすることになる。しかしながら、それぞれの分布定数線路のインダクタの値Ｌを大きくすると、入力線路３３ａの伝送線路Ｌｉｎａ＿０等の分布定数線路それぞれの遮断周波数（ｆ〜（Ｌ×Ｃ）^−１／２）が低下するので、増幅器１０の入力信号に対して十分な周波数帯域を確保することが困難となる。なお、差動信号の正相成分が入力する前置増幅回路２１ａ及び入力線路３３ａについて上記した事情は、差動信号の逆相成分が入力する前置増幅回路２１ｂ及び入力線路３３ｂにおいても同様である。

そこで、本発明は、前置増幅回路と進行波型増幅回路とを備える増幅回路において、入力信号の周波数帯域を損なわずに電圧利得を向上させることを目的とする。

本発明の一態様に係る増幅器は、差動入力信号を受けて、該差動入力信号に応じて差動出力信号を生成する増幅器であって、前記差動入力信号を受け、前記差動入力信号を増幅して第１の差動信号として第１の出力インピーダンスで出力する前置増幅部と、前記第１の出力インピーダンスよりインピーダンスが大きい第１の入力インピーダンスで前記第１の差動信号を受け、前記第１の差動信号を第２の差動信号に変換して前記第１の入力インピーダンスよりインピーダンスが小さい第２の出力インピーダンスで出力するインピーダンス変換部と、前記第２の差動信号を受けて、前記第２の差動信号を増幅して前記差動出力信号として出力する進行波型増幅部と、を備える。

本発明によれば、前置増幅回路と進行波型増幅回路とを備える増幅回路において、入力信号の周波数帯域を損なわずに電圧利得を向上させることができる。

図１は、本願発明の実施形態に係る増幅器の回路構成を示す図である。図２は、（Ａ）部と（Ｂ）部とを有し、（Ａ）部は、図４に示す従来の増幅器における電圧利得の周波数特性を示す図であり、（Ｂ）部は、図１に示す実施形態に係る増幅器における電圧利得の周波数特性を示す図である。図３は、本願発明の実施形態に係る増幅器の主要な構成の具体的な一例を示す図である。図４は、従来の増幅器の構成を示す図である。

［本願発明の実施形態の説明］
最初に本願発明の実施態様を列記して説明する。第一の実施態様に係る増幅器は、差動入力信号を受けて、該差動入力信号に応じて差動出力信号を生成する増幅器であって、前記差動入力信号を受け、前記差動入力信号を増幅して第１の差動信号として第１の出力インピーダンスで出力する前置増幅部と、前記第１の出力インピーダンスよりインピーダンスが大きい第１の入力インピーダンスで前記第１の差動信号を受け、前記第１の差動信号を第２の差動信号に変換して前記第１の入力インピーダンスよりインピーダンスが小さい第２の出力インピーダンスで出力するインピーダンス変換部と、前記第２の差動信号を受けて、前記第２の差動信号を増幅して前記差動出力信号として出力する進行波型増幅部と、を備える。

前置増幅部の電圧利得は、前置増幅部の出力抵抗の抵抗値の増減に応じて増減する。従って、前置増幅部が進行波型増幅部に直接に接続されている従来の構成の増幅器の場合、前置増幅部の出力インピーダンスの値を増加させる場合に、前置増幅部の出力抵抗の抵抗値と進行波型増幅部の入力インピーダンスの値とを整合させるために、進行波型増幅部の入力インピーダンスの値も増加させる必要がある。進行波型増幅部の入力インピーダンスの値が増加されると、進行波型増幅部の入力インピーダンスに寄与するインダクタ及びキャパシタの各値も変更され、これらインダクタ及びキャパシタの各値によって規定される進行波型増幅部に対する入力信号の遮断周波数も変更され、進行波型増幅部に対する入力信号の周波数帯域が損なわれる可能性がある。しかしながら、第一の実施態様に係る増幅器によれば、インピーダンス変換部が前置増幅部と進行波型増幅部との間に設けられており、このインピーダンス変換部が、前置増幅部の第１の出力インピーダンスよりインピーダンスが大きい第１の入力インピーダンスで前置増幅部から出力される第１の差動信号を受け、第１の差動信号を第２の差動信号に変換して第１の入力インピーダンスよりインピーダンスが小さい第２の出力インピーダンスで出力するので、前置増幅部の出力抵抗の値と進行波型増幅部の入力インピーダンスの値との整合を考慮することなく、前置増幅部の出力抵抗の抵抗値の増減が可能となり、前置増幅部の電圧利得を増加させることができる。従って、前置増幅部の電圧利得を増加させる場合に進行波型増幅部の入力インピーダンスの値を変更させる必要がないので、進行波型増幅部に対する入力信号の周波数帯域を損なわずに前置増幅部の電圧利得を柔軟に向上させることができる。

第二の実施態様に係る増幅器では、第一の実施態様において、前記前置増幅部は、前記第１の差動信号の正相成分を出力する第１の正相出力端子と、該第１の正相出力端子と電源との間に接続された第１の抵抗素子と、を有する正相前置回路と、前記第１の差動信号の逆相成分を出力する第１の逆相出力端子と、該第１の逆相出力端子と該電源との間に接続された第２の抵抗素子と、を有する逆相前置回路と、を備え、前記インピーダンス変換部は、前記第１の差動信号の正相成分を受ける第１の正相入力端子と、前記第１の差動信号の逆相成分を受ける第１の逆相入力端子と、を備え、前記第１の抵抗素子のインピーダンスは、前記第１の正相入力端子の入力インピーダンスより小さく、前記第２の抵抗素子のインピーダンスは、前記第１の逆相入力端子の入力インピーダンスよりも小さい。このように、正相前置回路の第１の抵抗素子のインピーダンスがインピーダンス変換部の第１の正相入力端子の入力インピーダンスより小さく、逆相前置回路の第２の抵抗素子のインピーダンスがインピーダンス変換部の第１の逆相入力端子の入力インピーダンスよりも小さいことにより、インピーダンス変換部の第１の入力インピーダンスが前置増幅部の第１の出力インピーダンスよりも大きいものとなる。

第三の実施態様に係る増幅器では、第二の実施態様において、前記インピーダンス変換部は、前記第１の差動信号の正相成分を前記第１の正相入力端子で受けて、前記第２の差動信号の正相成分を第２の正相出力端子から出力する正相変換回路と、前記第１の差動信号の逆相成分を前記第１の逆相入力端子で受けて、前記第２の差動信号の逆相成分を第２の逆相出力端子から出力する逆相変換回路と、を備え、前記第１の正相入力端子の入力インピーダンスは、前記第２の正相出力端子の出力インピーダンスより大きく、前記第１の逆相入力端子の入力インピーダンスは、前記第２の逆相出力端子の出力インピーダンスより大きい。このように、インピーダンス変換部において、第１の正相入力端子の入力インピーダンスが第２の正相出力端子の出力インピーダンスより大きく、第１の逆相入力端子の入力インピーダンスが第２の逆相出力端子の出力インピーダンスより大きいので、インピーダンス変換部は正相成分および逆相成分の何れにおいても好適なインピーダンスを有することとなる。

第四の実施態様に係る増幅器では、第三の実施態様において、前記進行波型増幅部は、前記第２の差動信号の正相成分を受ける第２の正相入力端子と、該第２の正相入力端子が一端に接続される正相入力線路と、前記第２の差動信号の逆相成分を受ける第２の逆相入力端子と、該第２の逆相入力端子が一端に接続される逆相入力線路と、を備え、前記正相変換回路は、前記第１の正相入力端子に制御端子が接続されると共に前記第２の正相出力端子に一方の電流端子が接続された正相トランジスタを備え、前記逆相変換回路は、前記第１の逆相入力端子に制御端子が接続されると共に前記第２の逆相出力端子に一方の電流端子が接続された前記正相トランジスタと同じ構成の逆相トランジスタを備え、前記第２の正相出力端子の出力インピーダンスは、前記正相入力線路の特性インピーダンスより小さく、前記第２の逆相出力端子の出力インピーダンスは、前記逆相入力線路の特性インピーダンスより小さい。このように、インピーダンス変換部の第２の正相出力端子の出力インピーダンスが正相入力線路の特性インピーダンスより小さく、インピーダンス変換部の第２の逆相出力端子の出力インピーダンスが逆相入力線路の特性インピーダンスより小さいので、インピーダンス変換部から正相入力線路及び逆相入力線路への差動信号の入力がより好適に行われる。

第五の実施態様に係る増幅器では、第四の実施態様において、前記第１の抵抗素子のインピーダンスは、前記第２の正相出力端子の出力インピーダンスより大きく、前記第２の抵抗素子のインピーダンスは、前記第２の逆相出力端子の出力インピーダンスより大きい。
このように、正相前置回路の第１の抵抗素子のインピーダンスはインピーダンス変換部の第２の正相出力端子の出力インピーダンスより大きく、逆相前置回路の第２の抵抗素子のインピーダンスはインピーダンス変換部４の第２の逆相出力端子の出力インピーダンスより大きいので、正相前置回路及び逆相前置回路それぞれの電圧利得を増加させるとともに、正相入力線路及び逆相入力線路に入力する差動信号の出力インピーダンスが前置増幅部の第１の出力インピーダンスよりも小さいものとなり、よってインピーダンス変換部から正相入力線路及び逆相入力線路への差動信号の出力がより好適に行われる。

第六の実施態様に係る増幅器では、第二〜五の実施態様の何れか一の態様において、前記正相前置回路の電圧利得は、前記第１の抵抗素子の抵抗値に比例し、前記逆相前置回路の電圧利得は、前記第２の抵抗素子の抵抗値に比例する。従って、正相前置回路の第１の抵抗素子の抵抗値を調整することによって正相前置回路の電圧利得が容易に調整可能であり、逆相前置回路の第２の抵抗素子の抵抗値を調整することによって逆相前置回路の電圧利得が容易に調整可能である。

第七の実施態様に係る増幅器では、第二〜六の実施態様の何れか一の態様において、前記正相前置回路と前記逆相前置回路は、同一の回路構成によってそれぞれ構成され、前記第１の抵抗素子の抵抗値と前記第２の抵抗素子の抵抗値は、同じ値に設定されている。
正相前置回路と逆相前置回路とに同じ回路定数を持つ同じ回路構成の回路を使用することで、差動信号の正相成分及び差動信号の逆相成分がそれぞれ同じ電圧利得によって増幅されるとともに、差動信号の正相成分が正相前置回路に入力されてから正相前置回路を通過してインピーダンス変換部の第１の正相入力端子に入力されるまでの遅延時間と、差動信号の逆相成分が逆相前置回路に入力されてから逆相前置回路を通過してインピーダンス変換部の第１の逆相入力端子に入力されるまでの遅延時間とをほぼ同じにすることができる。

［本願発明の実施形態の詳細］
本願発明に係る増幅器の具体例を、添付図面を参照しつつ説明する。なお、本願発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。また、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。図１は、本願発明の実施形態に係る増幅器１の回路構成を示す図である。増幅器１は、差動入力信号を受けて、この差動入力信号に応じて差動出力信号を生成する。増幅器１は、入力端子Ｄｉｎａと入力端子Ｄｉｎｂと出力端子Ｄｏｕｔａと出力端子Ｄｏｕｔｂと前置増幅部２（pre-buffer）と進行波型増幅器３（進行波型増幅部）とインピーダンス変換部４とを備える。前置増幅部２とインピーダンス変換部４と進行波型増幅器３とは、この順に差動信号が増幅されると共に伝達されて行くように縦続に接続されている。インピーダンス変換部４は、前置増幅部２と進行波型増幅器３との間に設けられている。インピーダンス変換部４の入力インピーダンスの値は、インピーダンス変換部４の出力インピーダンスの値よりも大きく、前置増幅部２の出力インピーダンスの値よりも充分に大きく設定されている。

入力端子Ｄｉｎａと入力端子Ｄｉｎｂとは、外部機器からの差動信号（差動入力信号）を受ける一対の入力端子である。出力端子Ｄｏｕｔａと出力端子Ｄｏｕｔｂとは、増幅器１によって増幅された差動信号を外部機器（例えば、半導体レーザーを内蔵した光送信モジュールや光変調器等）に出力する一対の出力端子である。入力端子Ｄｉｎａには外部機器から差動信号の正相成分が入力される。入力端子Ｄｉｎｂには外部機器から差動信号の逆相成分が入力される。差動信号は、一対の正相成分と逆相成分とによって構成され、その正相成分及び逆相成分は互いに位相が１８０°異なる（互いに位相が逆の）相補信号となっている。正相成分及び逆相成分は、それぞれ物理的には単一の信号として扱われるが、通常はそれぞれが単独で情報を伝達することはない。例えば、正相成分から逆相成分を減算した差分が差動信号となり、その差動信号が情報を伝達する。出力端子Ｄｏｕｔａからは、増幅器１によって増幅された差動信号の正相成分が外部機器に出力される。出力端子Ｄｏｕｔｂからは、増幅器１によって増幅された差動信号の逆相成分が外部機器に出力される。増幅器１から出力される差動信号の正相成分及び逆相成分は、互いに位相が逆の（位相が１８０°異なる）相補信号となっており、差動信号を構成する。より詳細には、例えば、出力端子Ｄｏｕｔａから出力される正相成分から、出力端子Ｄｏｕｔｂから出力される逆相成分を減算した差分が差動出力信号として半導体レーザーを内蔵した光送信モジュールや光変調器等に入力される。なお、光送信モジュールや光変調器には、例えば、それらを駆動するときに片方の正相成分のみを使用する場合もあり、そういった場合には、出力端子Ｄｏｕｔｂから出力される逆相成分は終端抵抗等に接続されて駆動信号として使用されない場合もある。このように増幅器の出力信号が光素子を駆動する駆動信号として扱われる場合には、正相成分及び逆相成分の一方のみで情報を伝送することもある。

前置増幅部２は、差動入力信号を受け、この差動入力信号を増幅して差動信号（第１の差動信号）として所定の出力インピーダンス（第１の出力インピーダンス）で出力する。このように、前置増幅部２は、入力端子Ｄｉｎａ及び入力端子Ｄｉｎｂから前置増幅部２に入力される差動信号を増幅する。すなわち、入力端子Ｄｉｎａには差動信号の正相成分が入力され、入力端子Ｄｉｎｂには差動信号の逆相成分が入力され、それぞれが増幅されて前置増幅部２の２つの出力端子２１ａ３，２１ｂ３（それぞれ第１の正相出力端子、第１の逆相出力端子）に差動信号（第１の差動信号）として出力される。前置増幅部２の２つの出力端子２１ａ３，２１ｂ３に出力される差動信号も正相成分と逆相成分とから成り、それらの正相成分と逆相成分とは互いに位相が逆の（位相が１８０°異なる）相補信号となっている。出力端子２１ａ３は、差動信号（第１の差動信号）の正相成分を出力し、出力端子２１ｂ３は、この差動信号の逆相成分を出力する。前置増幅部２は、前置増幅回路２１ａ（正相前置回路）と前置増幅回路２１ｂ（逆相前置回路）とを備える。前置増幅回路２１ａと前置増幅回路２１ｂとは同一の回路構成によってそれぞれ構成される。前置増幅回路２１ａは、増幅回路２１ａ１と、前置増幅回路２１ａの出力抵抗である抵抗素子２１ａ２（第１の抵抗素子）とを備える。抵抗素子２１ａ２は、出力端子２１ａ３と電源Ｖｃｃとの間に接続される。また、前置増幅回路２１ｂは、増幅回路２１ｂ１と、前置増幅回路２１ｂの出力抵抗である抵抗素子２１ｂ２（第２の抵抗素子）とを備える。抵抗素子２１ｂ２は、出力端子２１ｂ３と電源Ｖｃｃとの間に接続される。

前置増幅回路２１ａの入力インピーダンス（増幅器１の入力インピーダンス）の値は、例えば、入力端子Ｄｉｎａに接続される外部機器の出力インピーダンスの値、あるいは伝送線路を介して信号が入力される場合には伝送線路の特性インピーダンスに整合するよう設定される。前置増幅回路２１ｂの入力インピーダンス（増幅器１の入力インピーダンス）の値は、例えば、入力端子Ｄｉｎｂに接続される外部機器の出力インピーダンスの値、あるいは伝送線路を介して信号が入力される場合には伝送線路の特性インピーダンスに整合するよう設定される。前置増幅回路２１ａの出力インピーダンス（前置増幅部２の出力インピーダンス（第１の出力インピーダンス））の値は、インピーダンス変換部４のインピーダンス変換回路４１ａの入力インピーダンスを十分に大きい値に設定することで、実質的に出力抵抗（抵抗素子２１ａ２）の抵抗値となる。前置増幅回路２１ｂの出力インピーダンス（前置増幅部２の出力インピーダンス（第１の出力インピーダンス））の値は、インピーダンス変換部４のインピーダンス変換回路４１ｂの入力インピーダンスを十分に大きい値に設定することで、実質的に出力抵抗（抵抗素子２１ｂ２）の抵抗値となる。すなわち、前置増幅回路２１ａの抵抗素子２１ａ２のインピーダンスは、インピーダンス変換部４の入力端子４１ａ３の入力インピーダンスより小さく、インピーダンス変換部４の出力端子４１ａ４（第２の正相出力端子）の出力インピーダンスより大きい。前置増幅回路２１ｂの抵抗素子２１ｂ２のインピーダンスは、インピーダンス変換部４の入力端子４１ｂ３の入力インピーダンスよりも小さく、インピーダンス変換部４の出力端子４１ｂ４（第２の逆相出力端子）の出力インピーダンスより大きい。なお、ここで、増幅回路２１ａ１、２１ｂ１の出力端子が、前置増幅回路２１ａ、２１ｂの出力端子２１ａ３，２１ｂ３にそれぞれ接続されているが、それらの増幅回路２１ａ１、２１ｂ１の出力端子の出力インピーダンスは、それぞれに係る出力抵抗の抵抗値よりも十分に大きい。

前置増幅回路２１ａの抵抗素子２１ａ２の抵抗値と前置増幅回路２１ｂの抵抗素子２１ｂ２の抵抗値は、同じ抵抗値ＲＬに設定し、共に５０［Ω］程度とすることができる。差動信号の正相成分と逆相成分とは互いに位相が逆の（位相が１８０°異なる）相補信号であるため、それぞれの成分の増幅に係る回路構成および回路定数等はそれぞれの成分間の大小関係及び位相関係を維持するよう同じにすることが好ましい。上述したように、例えば、増幅回路２１ａ１が負荷回路を駆動するために出力する電流（駆動電流）がほぼ一定となる場合には、駆動電流が負荷回路（抵抗素子２１ａ２）を流れることによって生じる電圧降下が出力電圧となるため、負荷回路（抵抗素子２１ａ２）の抵抗値を大きくすると出力電圧が大きくなって、電圧利得Ｇａｉｎは増加する。従って、前置増幅回路２１ａの電圧利得Ｇａｉｎは、抵抗素子２１ａ２の抵抗値ＲＬの増減に応じて、増減する。同様に、前置増幅回路２１ｂの電圧利得Ｇａｉｎは、抵抗素子２１ｂ２の抵抗値ＲＬの増減に応じて、増減する。前置増幅回路２１ａの電圧利得Ｇａｉｎは、抵抗素子２１ａ２の抵抗値ＲＬに比例し、前置増幅回路２１ｂの電圧利得Ｇａｉｎは、抵抗素子２１ｂ２の抵抗値ＲＬに比例する。なお、本実施形態においては、前置増幅回路２１ａ，２１ｂの電圧利得を特に電圧利得Ｇａｉｎと記す。

増幅回路２１ａ１の入力端子は、入力端子Ｄｉｎａに接続される。増幅回路２１ａ１の入力端子には、入力端子Ｄｉｎａを介して、外部機器から出力される差動信号の正相成分が入力される。増幅回路２１ａ１の出力端子は、前置増幅回路２１ａの出力端子２１ａ３と一致しており、インピーダンス変換部４のインピーダンス変換回路４１ａの入力端子４１ａ３（第１の正相入力端子）に接続される。増幅回路２１ａ１の出力端子は、前置増幅回路２１ａの内部において、抵抗素子２１ａ２を介して電源Ｖｃｃに接続される。増幅回路２１ａ１に入力された正相成分は、増幅回路２１ａ１によって増幅されてインピーダンス変換回路４１ａに出力される。電源Ｖｃｃは、例えば４［Ｖ］程度とすることができる。

増幅回路２１ｂ１の入力端子は、入力端子Ｄｉｎｂに接続される。増幅回路２１ｂ１の入力端子には、入力端子Ｄｉｎｂを介して、外部機器から出力される差動信号の逆相成分が入力される。増幅回路２１ｂ１の出力端子は、前置増幅回路２１ｂの出力端子２１ｂ３と一致しており、インピーダンス変換部４のインピーダンス変換回路４１ｂの入力端子４１ｂ３（第１の逆相入力端子）に接続される。増幅回路２１ｂ１の出力端子は、前置増幅回路２１ｂの内部において、抵抗素子２１ｂ２を介して電源Ｖｃｃに接続される。増幅回路２１ｂ１に入力された逆相成分は、増幅回路２１ｂ１によって増幅されてインピーダンス変換回路４１ｂに出力される。

なお、増幅回路２１ａ１と増幅回路２１ｂ１とに同じ回路定数を持つ同じ回路構成の増幅回路を使用することで、差動信号の正相成分が入力端子Ｄｉｎａに入力されてから前置増幅回路２１ａを通過してインピーダンス変換部４の入力端子４１ａ３に入力されるまでの遅延時間と、差動信号の逆相成分が入力端子Ｄｉｎｂに入力されてから前置増幅回路２１ｂを通過してインピーダンス変換部４の入力端子４１ｂ３に入力されるまでの遅延時間とをほぼ同じにすることができる。また、入力端子Ｄｉｎａ、Ｄｉｎｂに入力される差動信号の正相成分及び逆相成分が同じ電圧振幅を持つときには、それぞれが同じ電圧利得Ｇａｉｎによって増幅されるので、前置増幅部から出力される差動信号の正相成分及び逆相成分も同じ電圧振幅を持つ。

インピーダンス変換部４は、前置増幅部２の出力インピーダンス（第１の出力インピーダンス）よりインピーダンスが大きい入力インピーダンス（第１の入力インピーダンス）で前置増幅部２から出力される差動信号（第１の差動信号）を受け、この差動信号を、別の差動信号（第２の差動信号）に変換し、この別の差動信号を、入力インピーダンスよりインピーダンスが小さい出力インピーダンス（第２の出力インピーダンス）で、進行波型増幅器３に出力する。すなわち、インピーダンス変換部４は、前置増幅部２によって増幅された差動信号（第１の差動信号）を前置増幅部２の出力インピーダンスとは異なる出力インピーダンスで進行波型増幅器３に出力する。インピーダンス変換部４は、インピーダンス変換回路４１ａ（正相変換回路）とインピーダンス変換回路４１ｂ（逆相変換回路）とを備える。インピーダンス変換部４は、入力端子４１ａ３，４１ｂ３、および、出力端子４１ａ４，４１ｂ４（それぞれ、第２の正相出力端子、第２の逆相出力端子）を備える。インピーダンス変換回路４１ａには、前置増幅回路２１ａによって増幅された正相成分が入力され、インピーダンス変換回路４１ｂには、前置増幅回路２１ｂによって増幅された逆相成分が入力される。インピーダンス変換回路４１ａの入力端子４１ａ３は、前置増幅回路２１ａの出力端子２１ａ３に接続される。インピーダンス変換部４の入力端子４１ａ３は、出力端子２１ａ３から出力される差動信号（第１の差動信号）の正相成分を受ける。インピーダンス変換回路４１ａの出力端子４１ａ４は、進行波型増幅器３の入力線路３１ａの入力端子（伝送線路Ｌｉｎａ＿０の一端）に接続される。インピーダンス変換回路４１ｂの入力端子４１ｂ３は、前置増幅回路２１ｂの出力端子２１ｂ３に接続される。インピーダンス変換部４の入力端子４１ｂ３は、出力端子２１ｂ３から出力される差動信号（第１の差動信号）の逆相成分を受ける。インピーダンス変換回路４１ｂの出力端子４１ｂ４は、進行波型増幅器３の入力線路３１ｂの入力端子（伝送線路Ｌｉｎｂ＿０の一端）に接続される。上記の構成を有するインピーダンス変換部４は、前置増幅部２から出力される差動信号（第１の差動信号）を受け、この差動信号を別の差動信号（第２の差動信号）に変換し、この別の差動信号をインピーダンス変換部４の出力端子４１ａ４，４１ｂ４から進行波型増幅器３に出力する。インピーダンス変換回路４１ａは、前置増幅部２の出力端子２１ａ３から出力される差動信号（第１の差動信号）の正相成分を入力端子４１ａ３で受けて、上記の別の差動信号（第２の差動信号）の正相成分を出力端子４１ａ４から出力する。インピーダンス変換回路４１ｂは、前置増幅部２の出力端子２１ｂ３から出力される差動信号（第１の差動信号）の逆相成分を入力端子４１ｂ３で受けて、上記の別の差動信号（第２の差動信号）の逆相成分を出力端子４１ｂ４から出力する。

インピーダンス変換部４において、入力端子４１ａ３の入力インピーダンスは、出力端子４１ａ４の出力インピーダンスより大きく、入力端子４１ｂ３の入力インピーダンスは、出力端子４１ｂ４の出力インピーダンスより大きい。すなわち、インピーダンス変換回路４１ａの入力インピーダンス（インピーダンス変換部４の入力インピーダンス（第１の入力インピーダンス））の値は、インピーダンス変換回路４１ａの出力インピーダンス（インピーダンス変換部４の出力インピーダンス（第２の出力インピーダンス））の値よりも大きく、前置増幅回路２１ａの出力インピーダンス（前置増幅部２の出力インピーダンス）の値よりも大きく設定される。インピーダンス変換回路４１ｂの入力インピーダンス（インピーダンス変換部４の入力インピーダンス（第１の入力インピーダンス））の値は、インピーダンス変換回路４１ｂの出力インピーダンス（インピーダンス変換部４の出力インピーダンス（第２の出力インピーダンス））の値よりも大きく、前置増幅回路２１ｂの出力インピーダンス（前置増幅部２の出力インピーダンス）の値よりも大きく設定される。なお、インピーダンス変換回路４１ａとインピーダンス変換回路４１ｂとに同じ回路定数を持つ同じ回路構成のインピーダンス変換回路を使用することで、差動信号の正相成分がインピーダンス変換回路４１ａを通過するのに要する遅延時間と、差動信号の逆相成分がインピーダンス変換回路４１ｂを通過するのに要する遅延時間とをほぼ同じにすることができる。

進行波型増幅器３（進行波型増幅部）は、インピーダンス変換部４から出力される差動信号（第２の差動信号）を受けて、この差動信号を増幅して差動出力信号として出力する。すなわち、進行波型増幅器３は、インピーダンス変換部４を介して前置増幅部２から出力される差動信号を受けて、上記の位相差（差動信号が入力端子Ｄｉｎａ及び入力端子Ｄｉｎｂに入力される時の正相成分と逆相成分との位相差）を維持しつつ差動信号を増幅し、差動出力信号として出力する。進行波型増幅器３は、分布定数型増幅器と称される場合がある。進行波型増幅器３は、正相側回路３ａと逆相側回路３ｂとを備える。正相側回路３ａは、入力端子３ａ１（第２の正相入力端子）と入力線路３１ａ（正相入力線路）と出力線路３２ａとを備える。正相側回路３ａの入力端子３ａ１は、インピーダンス変換部４の出力端子４１ａ４から出力される差動信号（第２の差動信号）の正相成分を受け、正相側回路３ａの入力線路３１ａは、正相側回路３ａの入力端子３ａ１が一端に接続される。逆相側回路３ｂは、入力端子３ｂ１（第２の逆相入力端子）と入力線路３１ｂ（逆相入力線路）と出力線路３２ｂとを備える。逆相側回路３ｂの入力端子３ｂ１は、インピーダンス変換部４の出力端子４１ｂ４から出力される差動信号（第２の差動信号）の逆相成分を受け、逆相側回路３ｂの入力線路３１ｂは、逆相側回路３ｂの入力端子３ｂ１が一端に接続される。

進行波型増幅器３は、増幅回路Ｃｅｌｌ＿１、増幅回路Ｃｅｌｌ＿２〜増幅回路Ｃｅｌｌ＿Ｎ（Ｎは２以上の整数であり、以下同様。）を備える。増幅回路Ｃｅｌｌ＿１〜Ｃｅｌｌ＿Ｎは、差動増幅器である。増幅回路Ｃｅｌｌ＿１〜増幅回路Ｃｅｌｌ＿Ｎは、何れも、差動信号の正相成分及び逆相成分が入力され、増幅された差動信号の正相成分及び逆相成分が出力される。増幅回路Ｃｅｌｌ＿１〜増幅回路Ｃｅｌｌ＿Ｎは、一対の正相成分と逆相成分とによって構成される差動信号を増幅する増幅器なので、正相側回路３ａ及び逆相側回路３ｂの両方に含まれる。

入力線路３１ａは、伝送線路Ｌｉｎａ＿０、伝送線路Ｌｉｎａ＿１、伝送線路Ｌｉｎａ＿２〜伝送線路Ｌｉｎａ＿（Ｎ−１）、伝送線路Ｌｉｎａ＿Ｎと、入力線路３１ａの終端抵抗である抵抗素子３１ａ１と、キャパシタ３１ａ２とを備える。入力線路３１ａは、差動信号の正相成分がインピーダンス変換回路４１ａから入力される。入力線路３１ｂは、伝送線路Ｌｉｎｂ＿０、伝送線路Ｌｉｎｂ＿１、伝送線路Ｌｉｎｂ＿２〜伝送線路Ｌｉｎｂ＿Ｎと、入力線路３１ｂの終端抵抗である抵抗素子３１ｂ１と、キャパシタ３１ｂ２とを備える。入力線路３１ｂは、差動信号の逆相成分がインピーダンス変換回路４１ｂから入力される。出力線路３２ａは、出力線路３２ａの終端抵抗である抵抗素子３２ａ１と、伝送線路Ｌｏｕｔａ＿０、伝送線路Ｌｏｕｔａ＿１、伝送線路Ｌｏｕｔａ＿２〜伝送線路Ｌｏｕｔａ＿（Ｎ−１）、伝送線路Ｌｏｕｔａ＿Ｎとを備える。出力線路３２ａは、後述する増幅回路Ｃｅｌｌ＿１〜増幅回路Ｃｅｌｌ＿Ｎのそれぞれから出力された差動信号の正相成分を出力端子Ｄｏｕｔａに向けて伝達する。それらの差動信号の正相成分は、出力端子Ｄｏｕｔａから一つの差動出力信号の正相成分として外部機器（光送信モジュールや光変調器等）に出力される。出力線路３２ｂは、出力線路３２ｂの終端抵抗である抵抗素子３２ｂ１と、伝送線路Ｌｏｕｔｂ＿０、伝送線路Ｌｏｕｔｂ＿１，伝送線路Ｌｏｕｔｂ＿２〜伝送線路Ｌｏｕｔｂ＿（Ｎ−１）、伝送線路Ｌｏｕｔｂ＿Ｎとを備える。出力線路３２ｂは、後述する増幅回路Ｃｅｌｌ＿１〜増幅回路Ｃｅｌｌ＿Ｎのそれぞれから出力された差動信号の逆相成分を出力端子Ｄｏｕｔｂに向けて伝達する。それらの差動信号の逆相成分は、出力端子Ｄｏｕｔｂから一つの差動出力信号の逆相成分として外部機器（光送信モジュールや光変調器等）に出力される。

伝送線路Ｌｉｎａ＿０、伝送線路Ｌｉｎａ＿１、伝送線路Ｌｉｎａ＿２〜伝送線路Ｌｉｎａ＿（Ｎ−１）、伝送線路Ｌｉｎａ＿Ｎ、抵抗素子３１ａ１及びキャパシタ３１ａ２は、この順に差動信号の正相成分が伝送されるように縦続に接続されている。伝送線路Ｌｉｎｂ＿０、伝送線路Ｌｉｎｂ＿１、伝送線路Ｌｉｎｂ＿２〜伝送線路Ｌｉｎｂ＿（Ｎ−１）、伝送線路Ｌｉｎｂ＿Ｎ、抵抗素子３１ｂ１及びキャパシタ３１ｂ２は、この順に差動信号の逆相成分が伝送されるように縦続に接続されている。抵抗素子３２ａ１、伝送線路Ｌｏｕｔａ＿０、伝送線路Ｌｏｕｔａ＿１、伝送線路Ｌｏｕｔａ＿２〜伝送線路Ｌｏｕｔａ＿（Ｎ−１）、伝送線路Ｌｏｕｔａ＿Ｎは、この順に増幅された差動信号の正相成分が伝送されるように縦続に接続されている。抵抗素子３２ｂ１、伝送線路Ｌｏｕｔｂ＿０、伝送線路Ｌｏｕｔｂ＿１、伝送線路Ｌｏｕｔｂ＿２〜伝送線路Ｌｏｕｔｂ＿（Ｎ−１）、伝送線路Ｌｏｕｔｂ＿Ｎは、この順に増幅された差動信号の逆相成分が伝送されるように縦続に接続されている。

伝送線路Ｌｉｎａ＿０は、一端がインピーダンス変換回路４１ａの出力端子４１ａ４に接続される。伝送線路Ｌｉｎｂ＿０は、一端がインピーダンス変換回路４１ｂの出力端子４１ｂ４に接続される。キャパシタ３１ａ２の一端は、抵抗素子３１ａ１に接続される。キャパシタ３１ａ２の他端は、接地される。キャパシタ３１ｂ２の一端は、抵抗素子３１ｂ１に接続される。キャパシタ３１ｂ２の他端は、接地される。抵抗素子３２ａ１の一端は、電源Ｖ１ａに接続される。電源Ｖ１ａは、例えば４〜８［Ｖ］程度であり、例えば電源Ｖｃｃであっても良い。抵抗素子３２ａ１の他端は、伝送線路Ｌｏｕｔａ＿０に接続される。抵抗素子３２ｂ１の一端は、電源Ｖ１ｂに接続される。電源Ｖ１ｂは、例えば４〜８［Ｖ］程度であり、例えば電源Ｖｃｃであっても良い。抵抗素子３２ｂ１の他端は、伝送線路Ｌｏｕｔｂ＿０に接続される。伝送線路Ｌｏｕｔａ＿Ｎの一端は、伝送線路Ｌｏｕｔａ＿（Ｎ−１）に接続される。伝送線路Ｌｏｕｔａ＿Ｎの他端は、出力端子Ｄｏｕｔａに接続される。伝送線路Ｌｏｕｔｂ＿Ｎの一端は、伝送線路Ｌｏｕｔｂ＿（Ｎ−１）に接続される。伝送線路Ｌｏｕｔｂ＿Ｎの他端は、出力端子Ｄｏｕｔｂに接続される。

入力線路３１ａの伝送線路Ｌｉｎａ＿０等の分布定数線路の特性インピーダンスの値と、抵抗素子３１ａ１の抵抗値とは同じ値に設定される。入力線路３１ｂの伝送線路Ｌｉｎｂ＿０等の分布定数線路の特性インピーダンスの値と、抵抗素子３１ｂ１の抵抗値とは同じ値に設定される。出力線路３２ａの伝送線路Ｌｏｕｔａ＿０等の分布定数線路の特性インピーダンスの値と、抵抗素子３２ａ１の抵抗値とは同じ値に設定される。出力線路３２ｂの伝送線路Ｌｏｕｔｂ＿０等の分布定数線路の特性インピーダンスの値と、抵抗素子３２ｂ１の抵抗値とは同じ値に設定される。差動信号の正相成分と逆相成分とは互いに位相が１８０°異なる相補信号であるため、それぞれの成分に係る入力線路についてそれぞれ同様に信号伝送が行われるように抵抗素子３１ａ１の抵抗値と抵抗素子３１ｂ１の抵抗値とは同じ値、例えば共に５０［Ω］程度、に設定される。同様に、出力線路についても抵抗素子３２ａ１の抵抗値と抵抗素子３２ｂ１の抵抗値とは同じ値、例えば共に５０［Ω］程度、に設置される。

出力線路３２ａの出力インピーダンス（増幅器１の出力インピーダンス）の値は、出力端子Ｄｏｕｔａに接続される外部機器の入力インピーダンスか、あるいはその前に伝送線路を配置して出力信号を伝達する場合にはその伝送線路の特性インピーダンスの値に整合するように設定される。出力線路３２ｂの出力インピーダンス（増幅器１の出力インピーダンス）の値は、出力端子Ｄｏｕｔｂに接続される外部機器の入力インピーダンスか、あるいはその前に伝送線路を配置して出力信号を伝達する場合にはその伝送線路の特性インピーダンスの値に整合するように設定される。

増幅回路Ｃｅｌｌ＿１〜増幅回路Ｃｅｌｌ＿Ｎは、それぞれ正相入力端子（非反転入力端子）、逆相入力端子（反転入力端子）、正相出力端子（非反転出力端子）および逆相出力端子（反転出力端子）を備え、それぞれ入力線路３１ａ、入力線路３１ｂ、出力線路３２aおよび出力線路３２bと順に並列に接続される。より詳細には、増幅回路Ｃｅｌｌ＿１の正相入力端子は、伝送線路Ｌｉｎａ＿０と伝送線路Ｌｉｎａ＿１との間において入力線路３１ａに接続される。増幅回路Ｃｅｌｌ＿１の逆相入力端子は、伝送線路Ｌｉｎｂ＿０と伝送線路Ｌｉｎｂ＿１との間において入力線路３１ｂに接続される。増幅回路Ｃｅｌｌ＿１の正相出力端子は、伝送線路Ｌｏｕｔａ＿０と伝送線路Ｌｏｕｔａ＿１との間において出力線路３２ａに接続される。増幅回路Ｃｅｌｌ＿１の逆相出力端子は、伝送線路Ｌｏｕｔｂ＿０と伝送線路Ｌｏｕｔｂ＿１との間において出力線路３２ｂに接続される。増幅回路Ｃｅｌｌ＿２の正相入力端子は、伝送線路Ｌｉｎａ＿１と伝送線路Ｌｉｎａ＿２との間において入力線路３１ａに接続される。増幅回路Ｃｅｌｌ＿２の逆相入力端子は、伝送線路Ｌｉｎｂ＿１と伝送線路Ｌｉｎｂ＿２との間において入力線路３１ｂに接続される。増幅回路Ｃｅｌｌ＿２の正相出力端子は、伝送線路Ｌｏｕｔａ＿１と伝送線路Ｌｏｕｔａ＿２との間において出力線路３２ａに接続される。増幅回路Ｃｅｌｌ＿２の逆相出力端子は、伝送線路Ｌｏｕｔｂ＿１と伝送線路Ｌｏｕｔｂ＿２との間において出力線路３２ｂに接続される。更に、増幅回路Ｃｅｌｌ＿Ｎの正相入力端子は、伝送線路Ｌｉｎａ＿（Ｎ−１）と伝送線路Ｌｉｎａ＿Ｎとの間において入力線路３１ａに接続される。増幅回路Ｃｅｌｌ＿Ｎの逆相入力端子は、伝送線路Ｌｉｎｂ＿（Ｎ−１）と伝送線路Ｌｉｎｂ＿Ｎとの間において入力線路３１ｂに接続される。増幅回路Ｃｅｌｌ＿Ｎの正相出力端子は、伝送線路Ｌｏｕｔａ＿（Ｎ−１）と伝送線路Ｌｏｕｔａ＿Ｎとの間において出力線路３２ａに接続される。増幅回路Ｃｅｌｌ＿Ｎの逆相出力端子は、伝送線路Ｌｏｕｔｂ＿（Ｎ−１）と伝送線路Ｌｏｕｔｂ＿Ｎとの間において出力線路３２ｂに接続される。なお、増幅回路Ｃｅｌｌ＿３からＣｅｌｌ＿Ｎ−１についても、上記と同様に、それぞれの正相入力端子が入力線路３１ａに、それぞれの逆相入力端子が入力線路３１ｂに、それぞれの正相出力端子が出力線路３２ａに、およびそれぞれの逆相出力端子が出力線路３２ｂに接続される。

伝送線路Ｌｉｎａ＿０〜伝送線路Ｌｉｎａ＿Ｎ、伝送線路Ｌｉｎｂ＿０〜伝送線路Ｌｉｎｂ＿Ｎ、伝送線路Ｌｏｕｔａ＿０〜伝送線路Ｌｏｕｔａ＿Ｎ、伝送線路Ｌｏｕｔｂ＿０〜伝送線路Ｌｏｕｔｂ＿Ｎのそれぞれは、分布定数線路であり、インダクタ、キャパシタ及び抵抗を備える。それぞれの伝送線路のキャパシタは、当該伝送線路に接続される増幅回路の静電容量（入力容量又は出力容量）を含むものとする。より詳細には、伝送線路Ｌｉｎａ＿ｉ（ｉは１以上Ｎ以下の整数であり、以下同様。）のキャパシタは、増幅回路Ｃｅｌｌ＿ｉの正相入力端子の入力容量を含む。伝送線路Ｌｉｎｂ＿ｉのキャパシタは、増幅回路Ｃｅｌｌ＿ｉの逆相入力端子の入力容量を含む。伝送線路Ｌｏｕｔａ＿ｉのキャパシタは、増幅回路Ｃｅｌｌ＿ｉの正相出力端子の出力容量を含む。伝送線路Ｌｏｕｔｂ＿ｉのキャパシタは、増幅回路Ｃｅｌｌ＿ｉの逆相出力端子の出力容量を含む。よって、それぞれの伝送線路のキャパシタには下限（少なくとも当該伝送線路に接続される増幅回路の入力容量以上あるいは出力容量以上の値）がある。なお、それぞれのキャパシタには増幅回路の入力端子の入力容量あるいは出力端子の出力容量以外にもそれらを接続する電気配線等の寄生容量を含む場合があり、必要に応じてそれらの値も考慮される。また、ここでは、それぞれの伝送線路の抵抗値はゼロと仮定する。

伝送線路Ｌｉｎａ＿ｉ、伝送線路Ｌｏｕｔａ＿ｉ、伝送線路Ｌｉｎｂ＿ｉ及び伝送線路Ｌｏｕｔｂ＿ｉの特性インピーダンスの値Ｚは、Ｚ＝（Ｌ／Ｃ）^１／２となる（ここでＬ、Ｃは、それぞれ、伝送線路のインダクタ、キャパシタであり、伝送線路Ｌｉｎａ＿ｉ、伝送線路Ｌｏｕｔａ＿ｉ、伝送線路Ｌｉｎｂ＿ｉ及び伝送線路Ｌｏｕｔｂ＿ｉのそれぞれに応じて個別に設定されるが、本実施形態では例えば、それぞれの伝送線路がいずれも同じ形状の配線によって構成される場合に伝送線路Ｌｉｎａ＿ｉ、伝送線路Ｌｏｕｔａ＿ｉ、伝送線路Ｌｉｎｂ＿ｉ及び伝送線路Ｌｏｕｔｂ＿ｉの全てにおいて同一と考えることにする。以下の遮断周波数と位相速度についても同様に考える。）。伝送線路Ｌｉｎａ＿ｉ、伝送線路Ｌｏｕｔａ＿ｉ、伝送線路Ｌｉｎｂ＿ｉ及び伝送線路Ｌｏｕｔｂ＿ｉの遮断周波数ｆは、ｆ〜（Ｌ×Ｃ）^−１／２となる。また、伝送線路Ｌｉｎａ＿ｉ、伝送線路Ｌｏｕｔａ＿ｉ、伝送線路Ｌｉｎｂ＿ｉ及び伝送線路Ｌｏｕｔｂ＿ｉの位相速度ｖは、ｖ＝（Ｌ×Ｃ）^１／２である。

入力端子Ｄｉｎａから入力された差動信号の正相成分は、前置増幅部２の前置増幅回路２１ａによって増幅された後にインピーダンス変換部４のインピーダンス変換回路４１ａと進行波型増幅器３の入力線路３１ａとを介して進行波型増幅器３のＮ個の増幅回路Ｃｅｌｌ＿１〜Ｃｅｌｌ＿Ｎのそれぞれの正相入力端子に入力される。そして増幅回路Ｃｅｌｌ＿１〜Ｃｅｌｌ＿Ｎによって増幅された差動信号の正相成分は、それぞれの正相出力端子から出力され、進行波型増幅器３の出力線路３２ａを介して出力端子Ｄｏｕｔａから外部機器に出力される。入力端子Ｄｉｎｂから入力された差動信号の逆相成分は、前置増幅部２の前置増幅回路２１ｂによって増幅された後にインピーダンス変換部４のインピーダンス変換回路４１ｂと進行波型増幅器３の入力線路３１ｂとを介して進行波型増幅器３のＮ個の増幅回路Ｃｅｌｌ＿１〜Ｃｅｌｌ＿Ｎに入力される。そして増幅回路Ｃｅｌｌ＿１〜Ｃｅｌｌ＿Ｎによって増幅された差動信号の逆相成分は、それぞれの逆相出力端子から出力され、進行波型増幅器３の出力線路３２ｂを介して出力端子Ｄｏｕｔｂから外部機器に出力される。

伝送線路Ｌｉｎａ＿（ｉ−１）から出力された正相成分が伝送線路Ｌｉｎａ＿ｉ及び増幅回路Ｃｅｌｌ＿（ｉ＋１）を通過する時間と、伝送線路Ｌｉｎａ＿（ｉ−１）から出力された正相成分が増幅回路Ｃｅｌｌ＿ｉ及び伝送線路Ｌｏｕｔａ＿ｉを通過する時間とは等しく設定される。これは、例えば、正相成分が伝送線路Ｌｉｎａ＿ｉを通過する時間と正相成分が伝送線路Ｌｏｕｔａ＿ｉを通過する時間とを等しくすると共に、増幅回路Ｃｅｌｌ＿ｉと増幅回路Ｃｅｌｌ＿（ｉ＋１）とに同じ回路定数を有する同じ回路構成の差動増幅器を使用することで行われる。上述した通り、各伝送線路の位相速度を同じにすることで正相成分が伝送線路Ｌｉｎａ＿ｉを通過する時間と伝送線路Ｌｏｕｔａ＿ｉを通過する時間とは等しくなる。また、それぞれ同じ差動増幅器の入力端子から出力端子まで信号が通過する時間は同じとなるからである。伝送線路Ｌｉｎｂ＿（ｉ−１）から出力された逆相成分が伝送線路Ｌｉｎｂ＿ｉ及び増幅回路Ｃｅｌｌ＿（ｉ＋１）を通過する時間と、伝送線路Ｌｉｎｂ＿（ｉ−１）から出力された逆相成分が増幅回路Ｃｅｌｌ＿ｉ及び伝送線路Ｌｏｕｔｂ＿ｉを通過する時間とは等しく設定される。これは、例えば、逆相成分が伝送線路Ｌｉｎｂ＿ｉを通過する時間と伝送線路Ｌｏｕｔｂ＿ｉを通過する時間とを等しくすると共に、増幅回路Ｃｅｌｌ＿ｉと増幅回路Ｃｅｌｌ＿（ｉ＋１）とに同じ回路定数を有する同じ回路構成の差動増幅器を使用することで行われる。上述した通り、各伝送線路の位相速度を同じにすることで逆相成分が伝送線路Ｌｉｎｂ＿ｉを通過する時間と逆相成分が伝送線路Ｌｏｕｔｂ＿ｉを通過する時間とは等しくなる。また、それぞれ同じ差動増幅器の入力端子から出力端子まで信号が通過する時間は同じとなるからである。これらはi＝１〜Ｎ−１について行うことができる。更に、正相成分が伝送線路Ｌｉｎａ＿Ｎを通過する時間と正相成分が伝送線路Ｌｏｕｔａ＿Ｎを通過する時間とは等しく設定され、逆相成分が伝送線路Ｌｉｎｂ＿Ｎを通過する時間と逆相成分が伝送線路Ｌｏｕｔｂ＿Ｎを通過する時間とは等しく設定される。このため、増幅器１によって増幅された後に出力端子Ｄｏｕｔａから出力される正相成分と増幅器１によって増幅された後に出力端子Ｄｏｕｔｂから出力される逆相成分との間の位相差は、入力端子Ｄｉｎａに入力される正相成分と入力端子Ｄｉｎｂに入力される逆相成分との間の位相差と同一となる（増幅器１に入力される時の正相成分と逆相成分との間の位相差が、増幅器１から出力される時まで保持される）。すなわち、増幅器１は、入力端子Ｄｉｎａに入力される差動信号の正相成分と入力端子Ｄｉｎｂに入力される差動信号の逆相成分との間の位相差（差動信号の位相差）を維持しつつ差動信号を増幅し、増幅後の差動信号の正相成分を出力端子Ｄｏｕｔａから出力し、増幅後の差動信号の逆相成分を出力端子Ｄｏｕｔｂから出力するように、設計されている。これは、例えば、前置増幅部２、インピーダンス変換部４、進行波型増幅器３のそれぞれにおいて、差動信号の位相差が維持されるように上述した設定を行うことで可能となる。

上記の構成を有する増幅器１の正相側回路３ａにおいて（正相側回路３ａについての下記の事項は、逆相側回路３ｂにおいても同様に成り立つ）、前置増幅部２の電圧利得は、前置増幅部２の出力抵抗の抵抗値を増減させることで増減することができる。具体的には、例えば、増幅回路２１ａ１の電圧利得（前置増幅回路２１ａの電圧利得Ｇａｉｎ）は、前置増幅回路２１ａの出力抵抗（抵抗素子２１ａ２）の抵抗値ＲＬの増減に応じて増減するので、増幅回路２１ａ１の電圧利得を増加させるためには、抵抗素子２１ａ２の抵抗値ＲＬを大きくすれば良い。抵抗素子２１ａ２の抵抗値ＲＬは、インピーダンス変換回路４１ａの入力インピーダンスの値が十分に大きいので、インピーダンス変換回路４１ａの入力インピーダンスの値を越えない範囲で、前置増幅部２の後段の進行波型増幅器３の入力線路３１ａのインピーダンス（進行波型増幅器３の入力インピーダンス）の値に依らずに設定できる。すなわち、前置増幅回路２１ａの出力抵抗（抵抗素子２１ａ２）の抵抗値ＲＬは、進行波型増幅器３の入力線路３１ａの特性インピーダンスの値と整合させなければならないという制約を受けずに設定することができる。

また、図４に示すような、インピーダンス変換部４を設けずに前置増幅部２が進行波型増幅器３０に直接に接続される従来の構成の増幅器１０において、前置増幅回路２１ａの出力抵抗（抵抗素子２１ａ２）の抵抗値ＲＬを増加させる場合に、抵抗素子２１ａ２の抵抗値ＲＬと進行波型増幅器３０の入力インピーダンス（入力線路３３ａの伝送線路Ｌｉｎａ＿０等の分布定数線路それぞれの特性インピーダンス）の値とを整合させるために、進行波型増幅器３０の入力インピーダンスの値も増加させる必要があり、よって、進行波型増幅器３０の伝送線路Ｌｉｎａ＿０等の分布定数線路それぞれの特性インピーダンスに寄与するインダクタの値Ｌを大きくする必要があるが、インダクタの値Ｌを大きくすると当該分布定数線路に対する入力信号の遮断周波数ｆが低下することとなり、進行波型増幅器３０に対する入力信号の周波数帯域が損なわれ光信号の変調に十分な周波数帯域を確保することが困難となる。これに対し、本願発明の実施形態に係る増幅器１の場合には、インピーダンス変換回路４１ａが前置増幅回路２１ａと入力線路３１ａとの間に設けられているので、前置増幅回路２１ａの出力抵抗（抵抗素子２１ａ２）の抵抗値ＲＬと進行波型増幅器３の入力インピーダンスの値とを整合させることなく、抵抗素子２１ａ２の抵抗値ＲＬの増減が可能となり、前置増幅回路２１ａの電圧利得Ｇａｉｎの調整が広い範囲で自由に行うことが出来る。従って、増幅器１の場合には、前置増幅回路２１ａの電圧利得Ｇａｉｎを調整する場合に進行波型増幅器３の入力インピーダンスの値を変更させる必要がないので、進行波型増幅器３に対する入力信号の周波数帯域を損なわずに前置増幅回路２１ａの電圧利得Ｇａｉｎを向上させることができる。それにより、増幅器１の電圧利得を向上することができる。なお、ここで、増幅回路２１ａ１、２１ｂ１のぞれぞれの出力端子の出力インピーダンスは、それぞれに係る出力抵抗の抵抗値よりも十分に大きい。

また、増幅器１では、抵抗素子２１ｂ２の抵抗値を大きくしても進行波型増幅器３の入力インピーダンスの値を維持できるので、入力線路３１ａの伝送線路Ｌｉｎａ＿０等の分布定数線路のインダクタの値Ｌ及びキャパシタの値Ｃも維持できる。このため、入力線路３１ａのそれぞれの分布定数線路における位相速度ｖも維持できるので、出力線路３２ａの伝送線路Ｌｏｕｔａ＿０等の分布定数線路における位相速度との整合も維持でき、従って、入力線路３１ａと出力線路３２ａとの間における位相速度の整合性の低下に起因する帯域制限も回避できる。上述した通り、各伝送線路の位相速度を同じに設定しておくことで、例えば、正相成分が伝送線路Ｌｉｎａ＿ｉを通過する時間と、正相成分が伝送線路Ｌｏｕｔａ＿ｉを通過する時間とを等しくすることができる。

次に、図２を参照して、本願発明の実施形態に係る増幅器１の効果の一例を説明する。図２の（Ａ）部は、図４に示す従来の増幅器１０の入力信号（差動信号の正相成分）に係る電圧利得の周波数特性を示す図である。図２の（Ｂ）部は、図１に示す本願発明の実施形態に係る増幅器１の入力信号（差動信号の正相成分）に係る電圧利得の周波数特性を示す図である。図２の（Ａ）部の横軸及び（Ｂ）部の横軸は、増幅器１０または増幅器１に入力される正相成分の周波数［ＧＨｚ］であり、図２の（Ａ）部の縦軸及び（Ｂ）部の縦軸は、増幅器１０または増幅器１の電圧利得［ｄＢ］である。なお、図２に示す結果は、進行波型増幅器３及び進行波型増幅器３０の増幅回路Ｃｅｌｌ＿ｉの数Ｎが５で、それぞれ差動増幅器の個数が５の場合に得られる結果である。

図２の（Ａ）部に示す曲線Ｇ１は、入力線路３３ａの分布定数線路の特性インピーダンスの値Ｚが５０［Ω］であり、抵抗素子２１ａ２の抵抗値ＲＬと入力線路３３ａの終端抵抗である抵抗素子３３ａ１の抵抗値とが等しく共に５０［Ω］である場合に得られる結果である（上述したように、ここでは差動信号の正相成分と逆相成分とについてそれぞれに係る回路定数等は同じに設定している。従って、抵抗素子２１ｂ２の抵抗値は抵抗素子２１ａ２の抵抗値ＲＬと同じにし、抵抗素子３３ｂ１の抵抗値は抵抗素子３３ａ１の抵抗値と同じ５０［Ω］にしている。しかし、以下では（Ａ）部についても（Ｂ）部についても正相成分に係る条件についてのみ述べ、逆相成分に係る条件については省略する。特にことわらない限り、正相成分に係る回路定数等の設定と逆相成分に係る回路定数等の設定は同じとする）。図２の（Ａ）部に示す曲線Ｇ２は、入力線路３３ａの分布定数線路の特性インピーダンスの値Ｚが５０［Ω］であり、抵抗素子２１ａ２と抵抗素子３３ａ１の抵抗値とが等しく共に１００［Ω］である場合に得られる結果である。図２の（Ｂ）部に示す曲線Ｇ３は、入力線路３１ａの分布定数線路の特性インピーダンスの値Ｚが５０［Ω］であり、抵抗素子２１ａ２の抵抗値ＲＬと入力線路３１ａの終端抵抗である抵抗素子３１ａ１の抵抗値とが等しく共に５０［Ω］である場合に得られる結果である。図２の（Ｂ）部に示す曲線Ｇ４は、入力線路３１ａの分布定数線路のインピーダンスの値Ｚが５０［Ω］であり、抵抗素子２１ａ２の抵抗値ＲＬが１００［Ω］であり、抵抗素子３１ａ１の抵抗値が５０［Ω］である場合に得られる結果である。曲線Ｇ１に示す結果〜曲線Ｇ４に示す結果では、抵抗素子２１ａ２の抵抗値ＲＬが変更されても、入力線路３３ａの分布定数線路の特性インピーダンスの値Ｚ及び入力線路３１ａの分布定数線路の特性インピーダンスの値Ｚは、変更されず同一である。

曲線Ｇ２は、曲線Ｇ１に対し、抵抗素子２１ａ２の抵抗値ＲＬが２倍になっているので、前置増幅回路２１ａの電圧利得Ｇａｉｎが２倍となることが期待される。実際、周波数がゼロのときには、曲線Ｇ１の電圧利得は１６［ｄＢ］程度であり、曲線Ｇ２の電圧利得が２２［ｄＢ］程度であるので、曲線Ｇ２は、曲線Ｇ１と比較して電圧利得が６ｄＢ（２倍に相当する）程度増えている（これは、前置増幅部２の電圧利得が２倍増えたことで増幅器１の電圧利得が２倍増えたことを示している）。しかし、周波数が高くなると、曲線Ｇ１及び曲線Ｇ２の何れにおいても、電圧利得が右下がりに低下して行き、特に、曲線Ｇ２の方が曲線Ｇ１よりも電圧利得の低下の度合いが大きくなる。例えば、周波数が２０［ＧＨｚ］付近では、曲線Ｇ１と曲線Ｇ２とでは、電圧利得が同程度（１５〜１６ｄＢ）となっているが、周波数がゼロのときには曲線Ｇ２の方が曲線Ｇ１よりも電圧利得が大きかったので、曲線Ｇ２の方が曲線Ｇ１よりも電圧利得の低下の度合いが大きいことが分かる。これは、前置増幅回路２１ａの電圧利得Ｇａｉｎを増加させるために抵抗素子２１ａ２の抵抗値ＲＬを増加させても、入力線路３３ａの伝送線路Ｌｉｎａ＿ｉの特性インピーダンスの値Ｚを増加させなかったためにインピーダンスの不整合が生じ、それによって高周波になるほど信号を劣化させるようになり増幅器１０の電圧利得を低下させたことが主たる原因と考えられる。

これに対し、曲線Ｇ３は、インピーダンス変換回路４１ａ作用によって前置増幅回路２１ａの出力抵抗の値が抵抗素子２１ａ２の抵抗値ＲＬのみによって決まる（進行波型増幅器３の入力線路３１ａの抵抗素子３１ａ１は前置増幅回路２１ａの出力抵抗に影響しなくなる）、曲線Ｇ３における前置増幅回路２１ａの出力抵抗の値（抵抗値ＲＬ）は曲線Ｇ１における前置増幅回路２１ａの出力抵抗の値（抵抗値ＲＬの１／２）の２倍となり、曲線Ｇ３は、曲線Ｇ１に比較して電圧利得が２倍となることが期待される。実際、周波数がゼロのときには、曲線Ｇ１の電圧利得は１６［ｄＢ］程度であり、曲線Ｇ３の電圧利得は２０［ｄＢ］程度であるので、増幅器１の電圧利得は、増幅器１０の電圧利得の約１．６倍（前置増幅回路２１ａの電圧利得Ｇａｉｎが２倍になっても、インピーダンス変換回路４１ａの影響によって増幅器１の電圧利得は増幅器１０の電圧利得の２倍未満となる）となっている。更に、曲線Ｇ４は、曲線Ｇ３に比較して、抵抗素子２１ａ２の抵抗値ＲＬが２倍になっているので、さらに電圧利得が２倍となることが期待される。実際、周波数がゼロのときには、曲線Ｇ３の電圧利得は２０［ｄＢ］程度であり、曲線Ｇ４の電圧利得が２６［ｄＢ］程度であるので、増幅器１においては、曲線Ｇ４は曲線Ｇ３に比較して電圧利得は６［ｄＢ］（２倍に相当する）程度増えている。

次に、図３に示す前置増幅回路２１ａとインピーダンス変換回路４１ａとの具体的な構成を用いて、増幅器１の効果の他の一例を説明する。増幅器１は、図２（特に図２の（Ｂ）部）に示す上記の効果を奏すると共に、例えば以下に示す効果を奏することができる。なお、以下では特にことわらない限り、前置増幅回路２１ｂの構成を図３に示す前置増幅回路２１ａの構成と同様の構成とすると共に、インピーダンス変換回路４１ｂの構成を図３に示すインピーダンス変換回路４１ａの構成と同様の構成とするものとする。すなわち、前置増幅回路２１ａ及びインピーダンス変換回路４１ａについての以下の説明は、前置増幅回路２１ｂ及びインピーダンス変換回路４１ｂにおいても同様であるとする。

図３は、本願発明の実施形態における前置増幅回路２１ａの増幅回路２１ａ１及び前置増幅回路２１ｂの増幅回路２１ｂ１の具体的な構成の一例と、インピーダンス変換回路４１ａ，４１ｂの具体的な構成の一例とを示す図である（なお、簡略化のため、図３には、正相側回路３ａの入力線路３１ａ及び出力線路３２ａの表示と、逆相側回路３ｂの入力線路３１ｂ及び出力線路３２ｂの表示とが省略されている。）。

図３に示す増幅回路２１ａ１は、トランジスタ２２ａ１及び抵抗素子２２ａ２を備え、図３に示す増幅回路２１ｂ１は、トランジスタ２２ｂ１及び抵抗素子２２ｂ２を備える。図３に示すインピーダンス変換回路４１ａは、トランジスタ４１ａ１（正相トランジスタ）及び抵抗素子４１ａ２を備え、図３に示すインピーダンス変換回路４１ｂは、トランジスタ４１ｂ１（逆相トランジスタ）及び抵抗素子４１ｂ２を備える。なお、増幅回路２１ｂ１のトランジスタ２２ｂ１及び抵抗素子２２ｂ２のそれぞれの構成は増幅回路２１ａ１のトランジスタ２２ａ１及び抵抗素子２２ａ２のそれぞれの構成と同様であり、インピーダンス変換回路４１ｂのトランジスタ４１ｂ１及び抵抗素子４１ｂ２のそれぞれの構成はインピーダンス変換回路４１ａのトランジスタ４１ａ１及び抵抗素子４１ａ２のそれぞれの構成と同様であるので、以下、簡略化のため、トランジスタ２２ｂ１、抵抗素子２２ｂ２、入力端子４１ｂ３及び抵抗素子４１ｂ２についての説明を省略する。

図３に示すトランジスタ２２ａ１は、ＮＰＮ型のバイポーラトランジスタ（bipolar transistor）である。トランジスタ２２ａ１のベース（ｂ）（制御端子）は、入力端子Ｄｉｎａに接続される。なお、図示していないが、入力端子Ｄｉｎａには、外部機器の出力端子の出力インピーダンスあるいは伝送線路の特性インピーダンスとインピーダンス整合をとるために、終端抵抗が接続されていても良い。トランジスタ２２ａ１のコレクタ（ｃ）（他方の電流端子）は、前置増幅回路２１ａの内部で抵抗素子２１ａ２の一端に接続され、抵抗素子２１ａ２の他端は電源Ｖｃｃに接続されている。トランジスタ２２ａ１のコレクタ（ｃ）は、前置増幅回路２１ａの出力端子２１ａ３に一致し、トランジスタ４１ａ１のベース（ｂ）（制御端子）に接続される。トランジスタ２２ａ１のエミッタ（ｅ）（一方の電流端子）は、抵抗素子２２ａ２を介して接地されている。

図３に示すインピーダンス変換回路４１ａは、エミッタフォロワ回路である。トランジスタ４１ａ１のベース（ｂ）（制御端子）は入力端子４１ａ３に接続され、この入力端子４１ａ３を介して前置増幅部２の前置増幅回路２１ａの出力端子２１ａ３（トランジスタ２２ａ１のコレクタ（ｃ））に接続される。トランジスタ４１ａ１のエミッタ（ｅ）（一方の電流端子）は出力端子４１ａ４に接続される。トランジスタ４１ａ１のエミッタ（ｅ）は抵抗素子４１ａ２を介して接地される。トランジスタ４１ａ１のエミッタ（ｅ）は、インピーダンス変換回路４１ａの出力端子４１ａ４に一致し、進行波型増幅器３の正相側回路３ａの入力端子３ａ１（入力線路３１ａの伝送線路Ｌｉｎａ＿０の一端）に接続される。トランジスタ４１ａ１のコレクタ（ｃ）は、電源Ｖｃｃに接続されている。

インピーダンス変換回路４１ａの出力端子４１ａ４の出力インピーダンスは、エミッタフォロワ回路の出力インピーダンスに等しくなる。エミッタフォロワ回路の出力インピーダンスは、主にトランジスタ４１ａ１の特性に依存する。エミッタフォロワ回路の電圧利得は１以下であり、出力インピーダンスを小さくしても電圧利得はほとんど変わらない。そのため、寄生容量等の影響によって入力線路３１ａの周波数帯域が低下するような場合に、必要に応じて出力インピーダンスを入力線路３１ａの特性インピーダンスよりも小さくして入力線路３１ａの周波数帯域を向上するように調整することができる。なお、インピーダンス変換部４の出力端子４１ａ４の出力インピーダンスは、進行波型増幅器３の入力線路３１ａの特性インピーダンスよりも小さく、インピーダンス変換部４の出力端子４１ｂ４の出力インピーダンスは、進行波型増幅器３の入力線路３１ｂの特性インピーダンスよりも小さい。

なお、トランジスタ４１ａ１として、ｎ型のＭＯＳトランジスタ（metal-oxide-semiconductor field-effect transistor）が用いられてもよく、インピーダンス変換回路４１ａとして、ダーリントン接続（Darlington transistor）が用いられてもよい。また、前置増幅回路２１ａ及び前置増幅回路２１ｂは、図３に示す構成の他に、より複雑な構成として例えばカスコード構成、Ｃｈｅｒｒｙ−Ｈｏｏｐｅｒ構成を取っても良い。

増幅器１の前置増幅部２及びインピーダンス変換部４に図３に示す構成が適用される場合、増幅器１の入力線路３１ａのキャパシタ３１ａ２に印加される電圧値は、（電源Ｖｃｃの電圧）−ＲＬ×Ｉ１−Ｖｂｃ、となる。ここで、ＲＬは、抵抗素子２１ａ２の抵抗値、Ｉ１は、抵抗素子２１ａ２を流れる電流の電流値であり、Ｖｂｃは、トランジスタ２２ａ１のベース−エミッタ間の電圧である。

増幅器１，１０の何れも、前置増幅回路２１ａの電圧利得Ｇａｉｎは、前置増幅回路２１ａの出力抵抗の抵抗値の増減に応じて増減する。また、増幅器１，１０の何れも、前置増幅回路２１ａの電圧利得Ｇａｉｎは、抵抗素子２２ａ２の抵抗値Ｒｅの増減とは逆向きに増減する。従来の増幅器１０の増幅回路２１ａ１に対して図３に示す構成を適用した場合には、増幅器１０にはインピーダンス変換部４が設けられていないので前置増幅回路２１ａの出力抵抗としては互いに並列接続された抵抗素子２１ａ２と抵抗素子３３ａ１とが共に寄与することから（抵抗素子２１ａ２と抵抗素子３３ａ１とは共に抵抗値ＲＬを有し、入力線路３３ａの分布定数線路それぞれの抵抗値はゼロである）、増幅器１０の前置増幅回路２１ａの電圧利得Ｇａｉｎは、（前置増幅回路２１ａの出力抵抗の抵抗値）／（増幅回路２１ａ１の抵抗素子２２ａ２の抵抗値Ｒｅ）＝（ＲＬ／２）／Ｒｅとなる。これに対し、本願発明の実施形態に係る増幅器１の場合、インピーダンス変換部４が設けられていることから前置増幅回路２１ａの出力抵抗としては、抵抗素子２１ａ２の抵抗値ＲＬのみが寄与することになるので、増幅器１の前置増幅回路２１ａの電圧利得Ｇａｉｎは、（前置増幅回路２１ａの出力抵抗の抵抗値）／（増幅回路２１ａ１の抵抗素子２２ａ２の抵抗値Ｒｅ）＝ＲＬ／Ｒｅとなる。

そこで、前置増幅回路２１ａの電圧利得Ｇａｉｎを増加させるためには、まず、前置増幅回路２１ａの出力抵抗の抵抗値ＲＬを大きくすることが考えられる。従来の増幅器１０の場合において、前置増幅回路２１ａの出力抵抗の抵抗値を大きくする場合、前置増幅回路２１ａの出力抵抗の抵抗値と進行波型増幅器３０の入力インピーダンスの値とを整合させるために、進行波型増幅器３０の入力インピーダンスの値も大きくする必要がある（なお、前置増幅回路２１ａの出力抵抗の抵抗値を変更しても進行波型増幅器３０の入力インピーダンスを変更させない場合には、上記した図２の（Ａ）部の曲線Ｇ２に示すように、インピーダンスの不整合によって、前置増幅回路２１ａの電圧利得Ｇａｉｎの周波数特性に大きなリプル（ripple）が生じる。）。進行波型増幅器３０の入力インピーダンスは、入力線路３３ａの伝送線路Ｌｉｎａ＿０等の分布定数線路それぞれが有する特性インピーダンス（Ｚ＝（Ｌ／Ｃ）^１／２）とみなせるので、進行波型増幅器３０の入力インピーダンスの値（特性インピーダンスの値Ｚ）を大きくするには、それぞれの分布定数線路のキャパシタの値Ｃを小さくしたり、それぞれの分布定数線路のインダクタの値Ｌを大きくする必要がある。それぞれの分布定数線路のキャパシタの値Ｃには上述した通り下限があるので、進行波型増幅器３０の入力インピーダンスの値を大きくするには、主にそれぞれの分布定数線路のインダクタの値Ｌを大きくすることになる。しかしながら、それぞれの分布定数線路のインダクタの値Ｌを大きくすると、入力線路３３ａの伝送線路Ｌｉｎａ＿０等の分布定数線路それぞれの遮断周波数（ｆ〜（Ｌ×Ｃ）^−１／２）が低下するので、入力信号に対して十分な周波数帯域を確保することが困難となる。それにより、例えば、光信号の変調に必要な高速動作を十分に行えなくなるといった不都合を生じる。更に、入力線路３３ａのそれぞれの分布定数線路のＬ，Ｃが変更されることによって、入力線路３３ａのそれぞれの分布定数線路の位相速度ｖも変更されるので、入力線路３３ａにおける位相速度ｖと出力線路３２ａにおける位相速度ｖとの整合性が低下し、それによって、このような位相速度ｖの整合性の低下に起因した帯域制限が生じる場合もある。

これに対し、本願発明の実施形態に係る増幅器１の場合、前置増幅回路２１ａの出力抵抗の抵抗値を大きくしても、前置増幅部２と進行波型増幅器３との間にインピーダンス変換部４が設けられているため、進行波型増幅器３の入力インピーダンスの値を前置増幅回路２１ａの出力抵抗の抵抗値の大きさに合わせて変更する必要がない。従って、増幅器１において、入力線路３１ａの分布定数線路のそれぞれにおける遮断周波数ｆの低下を回避することができる。更に、増幅器１において、入力線路３１ａと出力線路３２ａとの間の位相速度ｖの整合性の低下をも回避できる。

また、前置増幅回路２１ａの出力抵抗の抵抗値を大きくせずに前置増幅回路２１ａの電圧利得Ｇａｉｎを増加させるためには、増幅回路２１ａ１の抵抗素子２２ａ２の抵抗値Ｒｅを小さくすることも考えられる。増幅器１，１０の何れも、前置増幅回路２１ａに入力可能な最大電圧値ＶｉｎＬｉｍｉｔ［Ｖ］は、Ｒｅ×Ｉ１＋Ｖｂｅである（Ｖｂｅはトランジスタ２２ａ１のベース-エミッタ間の電圧）。従って、抵抗素子２２ａ２の抵抗値Ｒｅを小さくした場合に前置増幅回路２１ａの入力信号の最大振幅に対して同じ最大電圧値ＶｉｎＬｉｍｉｔを維持するためには、Ｉ１を大きくする必要がある。しかし、Ｉ１を大きくすれば、前置増幅回路２１ａの消費電力も増加し、低消費電力化という点で好ましくない。

これに対し、本願発明の実施形態に係る増幅器１において、インピーダンス変換部４が前置増幅部２と進行波型増幅器３との間に設けられているので、増幅回路２１ａ１の抵抗素子２２ａ２の抵抗値Ｒｅを小さくし消費電力を増加させなくとも（さらに上記したように進行波型増幅器３の入力インピーダンスとの整合性をとることもなく）、前置増幅回路２１ａの出力抵抗の抵抗値を大きくすれば前置増幅回路２１ａの電圧利得Ｇａｉｎを増加させることができる。

以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

例えば、光通信用ドライバＩＣ等において用いられ、前置増幅回路と進行波型増幅回路とを備える増幅回路に対し、周波数帯域を損なわずに電圧利得を向上させる場合に適用できる。

１，１０…増幅器、２…前置増幅部、２１ａ，２１ｂ…前置増幅回路、２１ａ１，２１ｂ１，Ｃｅｌｌ＿１，Ｃｅｌｌ＿２，Ｃｅｌｌ＿Ｎ…増幅回路、２２ａ１，２２ｂ１，４１ａ１，４１ｂ１…トランジスタ、２１ａ２，２１ｂ２，２２ａ２，２２ｂ２，３１ａ１，３１ｂ１，３２ａ１，３２ｂ１，３３ａ１，３３ｂ１，４１ａ２，４１ｂ２…抵抗素子、３，３０…進行波型増幅器、３ａ…正相側回路、３ｂ…逆相側回路、３１ａ，３１ｂ，３３ａ，３３ｂ…入力線路、３２ａ，３２ｂ…出力線路、３１ａ２，３１ｂ２…キャパシタ、４…インピーダンス変換部、４１ａ，４１ｂ…インピーダンス変換回路、３ａ１，３ｂ１，４１ａ３，４１ｂ３，Ｄｉｎａ，Ｄｉｎｂ…入力端子、２１ａ３，２１ｂ３，４１ａ４，４１ｂ４，Ｄｏｕｔａ，Ｄｏｕｔｂ…出力端子、Ｇ１，Ｇ２，Ｇ３，Ｇ４…曲線、Ｌｉｎａ＿０，Ｌｉｎａ＿１，Ｌｉｎａ＿２，Ｌｉｎａ＿（Ｎ−１），Ｌｉｎａ＿Ｎ，Ｌｉｎｂ＿０，Ｌｉｎｂ＿１，Ｌｉｎｂ＿２，Ｌｉｎｂ＿（Ｎ−１），Ｌｉｎｂ＿Ｎ，Ｌｏｕｔａ＿０，Ｌｏｕｔａ＿１，Ｌｏｕｔａ＿２，Ｌｏｕｔａ＿（Ｎ−１），Ｌｏｕｔａ＿Ｎ，Ｌｏｕｔｂ＿０，Ｌｏｕｔｂ＿１，Ｌｏｕｔｂ＿２，Ｌｏｕｔｂ＿（Ｎ−１），Ｌｏｕｔｂ＿Ｎ…伝送線路、Ｖ１ａ，Ｖ１ｂ、Ｖｃｃ…電源。

Claims

差動入力信号を受けて、該差動入力信号に応じて差動出力信号を生成する増幅器であって、
前記差動入力信号を受け、前記差動入力信号を増幅して第１の差動信号として第１の出力インピーダンスで出力する前置増幅部と、
前記第１の出力インピーダンスよりインピーダンスが大きい第１の入力インピーダンスで前記第１の差動信号を受け、前記第１の差動信号を第２の差動信号に変換して前記第１の入力インピーダンスよりインピーダンスが小さい第２の出力インピーダンスで出力するインピーダンス変換部と、
前記第２の差動信号を受けて、前記第２の差動信号を増幅して前記差動出力信号として出力する進行波型増幅部と、
を備える増幅器。
前記前置増幅部は、
前記第１の差動信号の正相成分を出力する第１の正相出力端子と、該第１の正相出力端子と電源との間に接続された第１の抵抗素子と、を有する正相前置回路と、
前記第１の差動信号の逆相成分を出力する第１の逆相出力端子と、該第１の逆相出力端子と該電源との間に接続された第２の抵抗素子と、を有する逆相前置回路と、
を備え、
前記インピーダンス変換部は、
前記第１の差動信号の正相成分を受ける第１の正相入力端子と、
前記第１の差動信号の逆相成分を受ける第１の逆相入力端子と、
を備え、
前記第１の抵抗素子のインピーダンスは、前記第１の正相入力端子の入力インピーダンスより小さく、
前記第２の抵抗素子のインピーダンスは、前記第１の逆相入力端子の入力インピーダンスよりも小さい、
請求項１に記載の増幅器。
前記インピーダンス変換部は、
前記第１の差動信号の正相成分を前記第１の正相入力端子で受けて、前記第２の差動信号の正相成分を第２の正相出力端子から出力する正相変換回路と、
前記第１の差動信号の逆相成分を前記第１の逆相入力端子で受けて、前記第２の差動信号の逆相成分を第２の逆相出力端子から出力する逆相変換回路と、
を備え、
前記第１の正相入力端子の入力インピーダンスは、前記第２の正相出力端子の出力インピーダンスより大きく、
前記第１の逆相入力端子の入力インピーダンスは、前記第２の逆相出力端子の出力インピーダンスより大きい、
請求項２に記載の増幅器。
前記進行波型増幅部は、
前記第２の差動信号の正相成分を受ける第２の正相入力端子と、該第２の正相入力端子が一端に接続される正相入力線路と、前記第２の差動信号の逆相成分を受ける第２の逆相入力端子と、該第２の逆相入力端子が一端に接続される逆相入力線路と、
を備え、
前記正相変換回路は、前記第１の正相入力端子に制御端子が接続されると共に前記第２の正相出力端子に一方の電流端子が接続された正相トランジスタを備え、
前記逆相変換回路は、前記第１の逆相入力端子に制御端子が接続されると共に前記第２の逆相出力端子に一方の電流端子が接続された前記正相トランジスタと同じ構成の逆相トランジスタを備え、
前記第２の正相出力端子の出力インピーダンスは、前記正相入力線路の特性インピーダンスより小さく、
前記第２の逆相出力端子の出力インピーダンスは、前記逆相入力線路の特性インピーダンスより小さい、
請求項３に記載の増幅器。
前記第１の抵抗素子のインピーダンスは、前記第２の正相出力端子の出力インピーダンスより大きく、
前記第２の抵抗素子のインピーダンスは、前記第２の逆相出力端子の出力インピーダンスより大きい、
請求項４に記載の増幅器。
前記正相前置回路の電圧利得は、前記第１の抵抗素子の抵抗値に比例し、
前記逆相前置回路の電圧利得は、前記第２の抵抗素子の抵抗値に比例する、
請求項２〜５のいずれか１項に記載の増幅器。
前記正相前置回路と前記逆相前置回路は、同一の回路構成によってそれぞれ構成され、
前記第１の抵抗素子の抵抗値と前記第２の抵抗素子の抵抗値は、同じ値に設定されている、
請求項２〜６のいずれか１項に記載の増幅器。