[go: up one dir, main page]

JP7469201B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP7469201B2
JP7469201B2 JP2020157824A JP2020157824A JP7469201B2 JP 7469201 B2 JP7469201 B2 JP 7469201B2 JP 2020157824 A JP2020157824 A JP 2020157824A JP 2020157824 A JP2020157824 A JP 2020157824A JP 7469201 B2 JP7469201 B2 JP 7469201B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
donor concentration
semiconductor layer
electrically active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020157824A
Other languages
English (en)
Other versions
JP2022051379A (ja
Inventor
裕樹 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2020157824A priority Critical patent/JP7469201B2/ja
Priority to US17/398,060 priority patent/US11757009B2/en
Priority to DE102021123815.3A priority patent/DE102021123815A1/de
Priority to CN202111085314.2A priority patent/CN114203548A/zh
Publication of JP2022051379A publication Critical patent/JP2022051379A/ja
Priority to US18/357,276 priority patent/US12136654B2/en
Application granted granted Critical
Publication of JP7469201B2 publication Critical patent/JP7469201B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/383—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本明細書に開示の技術は、半導体装置とその製造方法に関する。
特許文献１には、酸化ガリウム系半導体によって構成された半導体装置が開示されている。この半導体装置は、ｎ型半導体層とｉ型半導体層を有している。ｉ型半導体層は、ｎ型半導体層上にＣＶＤ（chemical vapor deposition）によって形成される。ｉ型半導体層中のドナー濃度は、ｎ型半導体層中のドナー濃度よりも低い。
特開２０１９－０４１１０７号公報
特許文献１のような酸化ガリウム系半導体においては、半導体層の界面でクラックが生じ易い。また、特許文献１の半導体装置では、ドナー濃度が高いｎ型半導体層とドナー濃度が低いｉ型半導体層の間で格子定数の差が大きい。このように格子定数が大きく異なる半導体層同士が接しているため、ｎ型半導体層とｉ型半導体層の界面に高い応力が生じている。したがって、特許文献１の半導体装置は、ｎ型半導体層とｉ型半導体層の界面でクラックが生じ易い。例えば、半導体装置の製造中や使用中において、半導体基板の温度が変化するときに、ｎ型半導体層とｉ型半導体層の界面でクラックが生じる場合がある。本明細書では、酸化ガリウム系半導体により構成された半導体装置において、キャリア濃度が異なる２つの半導体層の界面におけるクラックを抑制する技術を提案する。
本明細書が開示する半導体装置は、第１半導体層と第２半導体層を有する。第１半導体層は、酸化ガリウム系半導体によって構成されているｎ型の半導体層である。第２半導体層は、酸化ガリウム系半導体によって構成されており、前記第１半導体層に接しており、前記第１半導体層の電気的アクティブドナー濃度よりも高い電気的アクティブドナー濃度を有するｎ型の半導体層である。前記第１半導体層のドナー濃度と前記第２半導体層のドナー濃度との差が、前記第１半導体層の前記電気的アクティブドナー濃度と前記第２半導体層の前記電気的アクティブドナー濃度の差よりも小さい。
なお、酸化ガリウム系半導体は、ガリウムと酸素を含む化合物により構成された半導体である。酸化ガリウム系半導体には、例えば、Ｇａ２Ｏ３、（ＩｎＡｌＧａ）２Ｏ３等が含まれる。
また、電気的アクティブドナー濃度とは、半導体中に含まれるドナーのうち電気的にアクティブ（活性）なドナーの濃度を意味する。
また、本明細書において、「第１半導体層のドナー濃度と第２半導体層のドナー濃度との差」と「第１半導体層の電気的アクティブドナー濃度と第２半導体層の電気的アクティブドナー濃度の差」は、絶対値を意味する。
この半導体装置では、第２半導体層の電気的アクティブドナー濃度が、第１半導体層の電気的アクティブドナー濃度よりも高い。このため、第２半導体層のキャリア濃度が、第１半導体層のキャリア濃度よりも高い。すなわち、この半導体装置では、キャリア濃度が異なる第１半導体層と第２半導体層が互いに接している構造を有している。また、この半導体装置では、第１半導体層のドナー濃度と第２半導体層のドナー濃度との差が、第１半導体層の電気的アクティブドナー濃度と第２半導体層の電気的アクティブドナー濃度の差よりも小さい。すなわち、第１半導体層と第２半導体層の間におけるドナー濃度の差が、これらの間における電気的アクティブドナー濃度の差ほど大きくない。このため、第１半導体層と第２半導体層の間における格子定数の差が小さい。このため、第１半導体層と第２半導体層の間の界面に生じる応力が小さい。したがって、第１半導体層と第２半導体層の界面におけるクラックの発生が抑制される。このように、第１半導体層と第２半導体層の間で電気的アクティブドナー濃度に差を設ける一方でドナー濃度の差を小さくすることで、第１半導体層と第２半導体層の間にキャリア濃度の差を設けながらこれらの間の界面に発生する応力を抑制することができる。
半導体装置１０の断面図。 半導体基板１２中のドナー濃度及び電気的アクティブドナー濃度の積層方向における分布を示すグラフ。 実施例１の製造方法を示すフローチャート。 加工前の半導体基板１２の断面図と、ドナー濃度及び電気的アクティブドナー濃度の積層方向における分布を示すグラフ。 アニールによる電気的アクティブドナー濃度の変化を示すグラフ。 実施例２の製造方法を示すフローチャート。 実施例３の製造方法を示すフローチャート。 比較例の半導体基板中のドナー濃度及び電気的アクティブドナー濃度の積層方向における分布を示すグラフ。 実施形態の構造をジャンクションバリアショットキーダイオードに適用した例を示す断面図。 実施形態の構造をｐｎダイオードに適用した例を示す断面図。 実施形態の構造をＭＯＳＦＥＴに適用した例を示す断面図。
本明細書が開示する技術要素を、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の半導体装置では、前記第１半導体層が、前記第２半導体層に接している遷移層と、前記遷移層に接しているとともに前記遷移層によって前記第２半導体層から分離されているドリフト層を有していてもよい。前記第２半導体層の前記電気的アクティブドナー濃度が、１×１０１８／ｃｍ３以上であってもよい。前記遷移層の電気的アクティブドナー濃度が、１×１０１８／ｃｍ３未満であってもよい。前記ドリフト層の電気的アクティブドナー濃度が、前記遷移層の電気的アクティブドナー濃度未満であってもよい。前記遷移層内の前記電気的アクティブドナー濃度が、前記第２半導体層から前記ドリフト層に向かうにしたがって低下するように分布していてもよい。前記第２半導体層と前記遷移層と前記ドリフト層の積層方向において、前記遷移層内の前記電気的アクティブドナー濃度の変化率が１μｍあたり１×１０１５／ｃｍ３以上であってもよい。前記積層方向において、前記ドリフト層内の前記電気的アクティブドナー濃度の変化率が１μｍあたり１×１０１５／ｃｍ３未満であってもよい。前記遷移層の厚さが、０．１μｍ以上であってもよい。
このように、第１半導体層と第２半導体層の界面に電気的アクティブドナー濃度が変化する遷移層を厚く設けることで、第１半導体層と第２半導体層の界面に生じる応力をより効果的に抑制することができる。
本明細書が開示する一例の半導体装置は、下記の製造方法によって製造されてもよい。この製造方法は、酸化ガリウム系半導体によって構成されているｎ型の半導体基板をアニールすることによって前記半導体基板内の一部の領域の電気的アクティブドナー濃度を低下させる工程を有していてもよい。この工程では、前記半導体基板内に、前記電気的アクティブドナー濃度が低下した前記領域によって構成される第１半導体層と、前記第１半導体層よりも電気的アクティブドナー濃度が高いとともに前記第１半導体層に接する第２半導体層が形成されてもよい。
この製造方法によれば、第１半導体層のドナー濃度と第２半導体層のドナー濃度との差を、第１半導体層の電気的アクティブドナー濃度と第２半導体層の電気的アクティブドナー濃度の差よりも小さくすることができる。したがって、第１半導体層と第２半導体層の界面におけるクラックを抑制することができる。
本明細書が開示する一例の製造方法では、前記半導体基板をアニールする前記工程が、酸素を含む雰囲気中で前記半導体基板をアニールする工程を有していてもよい。
本明細書が開示する一例の製造方法では、前記半導体基板をアニールする前記工程が、前記半導体基板に酸素イオンを注入する工程と、前記酸素イオンを注入する前記工程の後に、前記半導体基板をアニールする工程を有していてもよい。
本明細書が開示する一例の製造方法では、前記半導体基板をアニールする前記工程が、Ｈ、Ｌｉ、Ｂｅ、Ｎ、Ｎａ、Ｍｇ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａからなる群から選択される少なくとも１種のイオンを前記半導体基板に注入する工程と、前記少なくとも１種のイオンを前記半導体基板に注入する前記工程の後に、前記半導体基板をアニールする工程を有していてもよい。
これらの製造方法によれば、半導体基板内の一部の領域（第１半導体層となる領域）のドナー濃度の低下を抑制しながら、当該領域の電気的アクティブドナー濃度を低下させることができる。
本明細書が開示する一例の製造方法では、前記半導体基板が、β型酸化ガリウム系半導体により構成されていてもよい。この場合には、前記第１半導体層と前記第２半導体層の界面が、（００１）面または（１００）面に沿って伸びていてもよい。
β型酸化ガリウム系半導体では、（００１）面または（１００）面に沿って劈開が生じ易い。上記のように界面が（００１）面または（１００）面に沿って伸びる第１半導体層と第２半導体層に対して本明細書に開示の技術を適用することで、クラックが生じやすい界面に対する応力の発生を抑制することができる。
図１に示す半導体装置１０は、ショットキーバリアダイオードである。半導体装置１０は、半導体基板１２と、上部電極３０と下部電極３２を有している。半導体基板１２は、β型の酸化ガリウム（β－Ｇａ２Ｏ３）によって構成されている。なお、半導体基板１２は、他の酸化ガリウム系半導体（例えば、α－Ｇａ２Ｏ３、（ＩｎＡｌＧａ）２Ｏ３等）により構成されていてもよい。上部電極３０は、半導体基板１２の上面１２ａに接している。下部電極３２は、半導体基板１２の下面１２ｂに接している。
半導体基板１２は、第１半導体層２１と第２半導体層２２を有している。第１半導体層２１と第２半導体層２２は、ｎ型である。第１半導体層２１は第２半導体層２２上に配置されている。以下では、第１半導体層２１と第２半導体層２２の界面を、界面２３という。第１半導体層２１と第２半導体層２２は、ドナーとしてＳｉ（シリコン）とＳｎ（スズ）とＧｅ（ゲルマニウム）の少なくとも一つを含有している。後に詳述するが、第２半導体層２２の電気的アクティブドナー濃度は、第１半導体層２１の電気的アクティブドナー濃度よりも高い。
第２半導体層２２は、半導体基板１２の下面１２ｂを含む範囲に設けられている。下部電極３２は、第２半導体層２２にオーミック接触している。第１半導体層２１は、遷移層２４とドリフト層２６を有している。遷移層２４は、第２半導体層２２上に配置されている。ドリフト層２６は、遷移層２４上に配置されている。すなわち、遷移層２４は、ドリフト層２６と第２半導体層２２の間に配置されている。遷移層２４は、第２半導体層２２に接するとともに、ドリフト層２６に接している。ドリフト層２６は、遷移層２４によって第２半導体層２２から分離されている。遷移層２４の電気的アクティブドナー濃度は、第２半導体層２２の電気的アクティブドナー濃度未満である。ドリフト層２６の電気的アクティブドナー濃度は、遷移層２４の電気的アクティブドナー濃度未満である。ドリフト層２６は、半導体基板１２の上面１２ａを含む範囲に設けられている。上部電極３０は、ドリフト層２６にショットキー接触している。
上部電極３０と下部電極３２と半導体基板１２によって、ショットキーバリアダイオードが構成されている。上部電極３０の電位を下部電極３２の電位よりも高くするとショットキーバリアダイオードがオンし、上部電極３０の電位を下部電極３２の電位よりも低くするとショットキーバリアダイオードがオフする。ショットキーバリアダイオードがオンすると、上部電極３０からドリフト層２６、遷移層２４及び第２半導体層２２を介して下部電極３２へ電流が流れる。このように、ショットキーバリアダイオードがオンすると、半導体基板１２の厚み方向に電流が流れる。半導体基板１２の電気的特性は、電流が流れる方向と半導体基板１２の結晶方位との関係によって変化する。半導体基板１２の上面１２ａは、（００１）面または（１００）面に沿って伸びている。これによって、半導体基板１２の厚み方向に流れる電流の経路における損失の発生が抑制される。
図２は、第２半導体層２２、遷移層２４及びドリフト層２６の積層方向（以下、単に積層方向という）におけるドナー濃度及び電気的アクティブドナー濃度の分布を示している。なお、ドナー濃度は、半導体基板１２中に含まれるドナー（すなわち、ＳｉとＳｎとＧｅ）の濃度である。半導体基板１２中に含まれるドナーには、電気的にアクティブなドナーと電気的に非アクティブなドナーが存在する。電気的にアクティブなドナーは、キャリアとしての電子の発生に寄与しているドナーである。電気的に非アクティブなドナーは、キャリアとしての電子の発生に寄与していないドナーである。電気的アクティブドナー濃度は、半導体基板１２中に含まれる電気的にアクティブなドナーの濃度である。図２に示すように、第２半導体層２２の電気的アクティブドナー濃度は、１×１０１８／ｃｍ３以上であり、第１半導体層２１の電気的アクティブドナー濃度は、１×１０１８／ｃｍ３未満である。第２半導体層２２内では、電気的アクティブドナー濃度が略一定値で分布している。ドリフト層２６内では、電気的アクティブドナー濃度は、１×１０１６／ｃｍ３付近の値である。ドリフト層２６内では、電気的アクティブドナー濃度が略一定値で分布している。このため、積層方向において、ドリフト層２６内の電気的アクティブドナー濃度の変化率は１μｍあたり１×１０１５／ｃｍ３未満である。遷移層２４内では、電気的アクティブドナー濃度は、第２半導体層２２からドリフト層２６に向かうにしたがって低下するように分布している。積層方向において、遷移層２４内の電気的アクティブドナー濃度の変化率は１μｍあたり１×１０１５／ｃｍ３以上である。このように、遷移層２４は、ドリフト層２６と第２半導体層２２の間で電気的アクティブドナー濃度が変化している層である。遷移層２４の厚さは、０．１μｍ以上である。図２中の参照符号ΔＣａｄは、第１半導体層２１の電気的アクティブドナー濃度と第２半導体層２２の電気的アクティブドナー濃度の差を示している。上述したように、第１半導体層２１（特に、ドリフト層２６）の電気的アクティブドナー濃度は、第２半導体層２２の電気的アクティブドナー濃度よりも遥かに小さい。したがって、電気的アクティブドナー濃度の差ΔＣａｄは大きい。
図２に示すように、第２半導体層２２、遷移層２４及びドリフト層２６内において、ドナー濃度は、１×１０１８／ｃｍ３以上の略一定の値で分布している。すなわち、第２半導体層２２、遷移層２４及びドリフト層２６の間で、ドナー濃度は略等しい。このため、第１半導体層２１のドナー濃度と第２半導体層２２のドナー濃度との差ΔＣｄは略ゼロである。このため、第１半導体層２１のドナー濃度と第２半導体層２２のドナー濃度との差ΔＣｄは、第１半導体層２１の電気的アクティブドナー濃度と第２半導体層２２の電気的アクティブドナー濃度の差ΔＣａｄよりも小さい。第２半導体層２２内では、電気的アクティブドナー濃度がドナー濃度と略等しい。第１半導体層２１内では、電気的アクティブドナー濃度がドナー濃度よりも低い。
上述したように、半導体装置１０では、第１半導体層２１のドナー濃度と第２半導体層２２のドナー濃度との差ΔＣｄは略ゼロである。このため、第１半導体層２１と第２半導体層２２の間の格子定数の差が極めて小さい。このため、第１半導体層２１と第２半導体層２２の界面２３（すなわち、遷移層２４と第２半導体層２２の界面）に生じる応力が小さい。このように、第１半導体層２１と第２半導体層２２の間でドナー濃度の差ΔＣｄを小さくしながら電気的アクティブドナー濃度の差ΔＣａｄを大きくすることで、第１半導体層２１と第２半導体層２２の間で電気的特性に差を設けながら界面２３に加わる応力を抑制することができる。このため、界面２３にクラックが生じ難い。なお、上述したように、半導体基板１２の上面１２ａは、（００１）面または（１００）面である。このため、界面２３は、（００１）面または（１００）面に沿って伸びている。β型の酸化ガリウムでは、（００１）面または（１００）面に沿って劈開が生じ易い。したがって、界面２３に応力が加わると、クラックが生じ易い。クラックが生じ易い界面２３に加わる応力が抑制されることで、半導体装置１０の信頼性が大きく向上する。また、半導体装置１０では、界面２３において電気的アクティブドナー濃度が大きく変化している遷移層２４が０．１μｍ以上の厚みを有する。このように遷移層２４を厚く設けることで、界面２３に加わる応力をより効果的に抑制することができる。したがって、界面２３においてクラックをより効果的に抑制することができる。
次に、半導体装置１０の製造方法について説明する。図３に示す実施例１の製造方法では、まず、ステップＳ２において、β型の酸化ガリウムによって構成された半導体基板１２を準備する。ここでは、図４に示すように、半導体基板１２の全体において、電気的アクティブドナー濃度とドナー濃度の両方が１×１０１８／ｃｍ３以上である半導体基板１２を準備する。図４の半導体基板１２の全体において、電気的アクティブドナー濃度とドナー濃度は略一定値で分布している。図４の半導体基板１２の上面１２ａは、（００１）面または（１００）面によって構成されている。
次に、ステップＳ４において、図４の半導体基板１２を酸素を含む雰囲気中でアニールする。なお、酸素を含む雰囲気とは、元素として酸素を含む雰囲気を意味する。例えば、酸素ガス、水蒸気等の雰囲気中で半導体基板１２をアニールすることができる。ここでは、半導体基板１２の上面１２ａを酸素を含む雰囲気に曝した状態で、半導体基板１２をアニールする。すると、酸素が上面１２ａから半導体基板１２内に拡散する。酸化ガリウム半導体中に酸素原子が拡散すると、酸素がドナーに作用し、ドナーがキャリアとしての電子を供給しなくなる。すなわち、酸素によってドナーが非アクティブとなる。これによって、半導体基板１２内の酸素が拡散した領域内で、電気的アクティブドナー濃度が低下する。ここでは、半導体基板１２の上面１２ａ近傍の領域で、電気的アクティブドナー濃度が低下する。
図５は、上述したアニール工程の一例として、半導体基板１２を酸素ガス中でアニールした実験の結果を示している。なお、図５の各グラフにおいて、縦軸は、半導体基板１２の上面１２ａからの深さを示しており、横軸は電気的アクティブドナー濃度を示している。図５（ａ）に示すように、アニール前においては、半導体基板１２中の電気的アクティブドナー濃度は約２×１０１６／ｃｍ３であった。図５（ｂ）に示すように、１０００℃で５分のアニールを行ったサンプルでは、半導体基板１２中の電気的アクティブドナー濃度は約７×１０１５／ｃｍ３まで低下した。また、図５（ｃ）及び図５（ｄ）に示すように、１０００℃で２０分のアニールを行ったサンプル及び１０００℃で４０分のアニールを行ったサンプルでは、半導体基板１２中の電気的アクティブドナー濃度は約１×１０１５／ｃｍ３まで低下した。また、図５（ｃ）及び図５（ｄ）では、より深い位置まで電気的アクティブドナー濃度が低下した。このように、酸素ガス中のアニールによれば、半導体基板１２中の電気的アクティブドナー濃度を低下させることができる。
以上に説明したように、酸素を含む雰囲気中で半導体基板１２をアニールすることで、半導体基板１２中の一部の領域で電気的アクティブドナー濃度を低下させることができる。アニール工程において電気的アクティブドナー濃度が低下した領域が、ドリフト層２６となる。また、電気的アクティブドナー濃度が低下しなかった領域が、第２半導体層２２となる。また、ドリフト層２６と第２半導体層２２の間に、電気的アクティブドナー濃度が積層方向に沿って変化する遷移層２４が形成される。したがって、図２に示すように、ドリフト層２６、遷移層２４及び第２半導体層２２内の電気的アクティブドナー濃度を分布させることができる。また、このアニール工程では、第１半導体層２１中のドナーが非アクティブとなる一方で、非アクティブとなったドナーは第１半導体層２１中に残存する。したがって、図２に示すように、第１半導体層２１中において、電気的アクティブドナー濃度は低下するものの、ドナー濃度はほとんど低下しない。
次に、ステップＳ６において、半導体基板１２の表面に上部電極３０と下部電極３２を形成する。これによって、半導体装置１０が完成する。
以上に説明したように、実施例１の製造方法によれば、第１半導体層２１（すなわち、ドリフト層２６及び遷移層２４）内において、ドナー濃度をほとんど低下させることなく電気的アクティブドナー濃度を低下させることができる。したがって、第１半導体層２１と第２半導体層２２の間でドナー濃度の差がほとんど生じず、第１半導体層２１と第２半導体層２２の界面２３に加わる応力を低減することができる。また、この製造方法によれば、第１半導体層２１と第２半導体層２２の間で電気的アクティブドナー濃度が比較的緩やかに変化するように電気的アクティブドナー濃度を分布させることができるので、比較的厚く遷移層２４を形成することができる。これによって、界面２３に加わる応力をより効果的に低減することができる。したがって、実施例１の製造方法によれば、界面２３におけるクラックの発生を抑制することができる。
次に、半導体装置１０の製造方法として、実施例２の製造方法を説明する。図６に示す実施例２の製造方法では、まず、ステップＳ２において、実施例１と同様に図４の半導体基板１２を準備する。次に、ステップＳ４ａにおいて、半導体基板１２の上面１２ａに酸素イオンを注入する。ここでは、ドリフト層２６に相当する深さ範囲に酸素イオンを注入する。次に、ステップＳ４ｂにおいて、半導体基板１２をアニールする。ステップＳ４ｂでは、例えば、半導体基板１２を不活性ガス中でアニールすることができる。半導体基板１２をアニールすると、ステップＳ４ａにおいて半導体基板１２中に注入された酸素がドナーに作用し、ドナーが非アクティブとなる。これによって、酸素が注入された領域内で、電気的アクティブドナー濃度が低下する。
以上に説明したように、ステップＳ４ａで半導体基板１２に酸素イオンを注入し、ステップＳ４ｂで半導体基板１２をアニールすることで、半導体基板１２中の一部の領域で電気的アクティブドナー濃度を低下させることができる。アニール工程において電気的アクティブドナー濃度が低下した領域が、ドリフト層２６となる。また、電気的アクティブドナー濃度が低下しなかった領域が、第２半導体層２２となる。また、ドリフト層２６と第２半導体層２２の間に、電気的アクティブドナー濃度が積層方向に沿って変化する遷移層２４が形成される。したがって、図２に示すように、ドリフト層２６、遷移層２４及び第２半導体層２２内の電気的アクティブドナー濃度を分布させることができる。また、このアニール工程では、第１半導体層２１中のドナーが非アクティブとなる一方で、非アクティブとなったドナーは第１半導体層２１中に残存する。したがって、図２に示すように、第１半導体層２１中において、電気的アクティブドナー濃度は低下するものの、ドナー濃度はほとんど低下しない。その後、実施例１と同様にステップＳ６で上部電極３０と下部電極３２を形成することで、半導体装置１０が完成する。
以上に説明したように、実施例２の製造方法によれば、第１半導体層２１（すなわち、ドリフト層２６及び遷移層２４）内において、ドナー濃度をほとんど低下させることなく電気的アクティブドナー濃度を低下させることができる。また、この製造方法によれば、比較的厚く遷移層２４を形成することができる。したがって、界面２３に加わる応力を低減することができる。このため、実施例２の製造方法によれば、界面２３におけるクラックの発生を抑制することができる。
次に、半導体装置１０の製造方法として、実施例３の製造方法を説明する。図７に示す実施例３の製造方法では、まず、ステップＳ２において、実施例１と同様に図４の半導体基板１２を準備する。次に、ステップＳ４ｃにおいて、半導体基板１２の上面１２ａにイオンを注入する。ここでは、酸化ガリウム系半導体中でアクセプタ的に作用するイオンを注入する。ここで注入するイオンは、Ｈ、Ｌｉ、Ｂｅ、Ｎ、Ｎａ、Ｍｇ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａからなる群から選択される少なくとも１種のイオンである。これらの元素は、酸化ガリウム系半導体中において、アクセプタ的に振る舞う。次に、ステップＳ４ｄにおいて、半導体基板１２をアニールする。ステップＳ４ｄでは、例えば、半導体基板１２を不活性ガス中でアニールすることができる。半導体基板１２をアニールすると、ステップＳ４ｃにおいて半導体基板１２中に注入された元素がアクティブ化し、アクセプタ的に作用する。これによって、ステップＳ４ｃでイオンが注入された領域内で、電気的アクティブドナー濃度が低下する。
以上に説明したように、ステップＳ４ｃで半導体基板１２にイオンを注入し、ステップＳ４ｄで半導体基板１２をアニールすることで、半導体基板１２中の一部の領域で電気的アクティブドナー濃度を低下させることができる。アニール工程において電気的アクティブドナー濃度が低下した領域が、ドリフト層２６となる。また、電気的アクティブドナー濃度が低下しなかった領域が、第２半導体層２２となる。また、ドリフト層２６と第２半導体層２２の間に、電気的アクティブドナー濃度が積層方向に沿って変化する遷移層２４が形成される。したがって、図２に示すように、ドリフト層２６、遷移層２４及び第２半導体層２２内の電気的アクティブドナー濃度を分布させることができる。このアニール工程では、図２に示すように、ドリフト層２６及び遷移層２４内において、ドナー濃度をほとんど低下させることなく電気的アクティブドナー濃度を低下させることができる。その後、実施例１と同様にステップＳ６で上部電極３０と下部電極３２を形成することで、半導体装置１０が完成する。
以上に説明したように、実施例３の製造方法によれば、第１半導体層２１（すなわち、ドリフト層２６及び遷移層２４）内において、ドナー濃度をほとんど低下させることなく電気的アクティブドナー濃度を低下させることができる。また、この製造方法によれば、比較的厚く遷移層２４を形成することができる。したがって、界面２３に加わる応力を低減することができる。このため、実施例３の製造方法によれば、界面２３におけるクラックの発生を抑制することができる。
（比較例）
次に、比較例の製造方法について説明する。比較例の製造方法では、図８に示すように、第２半導体層２２に相当する半導体基板６０を準備し、その半導体基板上にエピタキシャル成長（例えば、ＣＶＤ）によって、半導体基板６０よりもドナー濃度が低いドリフト層２６を形成する。この製造方法で半導体装置を製造すると、第２半導体層２２及びドリフト層２６内において、ドナー濃度と電気的アクティブドナー濃度の分布が略一致する。このため、第２半導体層２２とドリフト層２６の界面２３ｘにおいて、電気的アクティブドナー濃度だけでなくドナー濃度も急峻に変化する。このため、第２半導体層２２とドリフト層２６の間で格子定数の差が大きく、界面２３ｘに高い応力が加わる。また、エピタキシャル成長によりドリフト層２６を形成する場合には、ドリフト層２６と第２半導体層２２の間でドナーの相互拡散が生じ難い。このため、ドリフト層２６と第２半導体層２２の界面２３ｘにおいてドナー濃度の変化率が極めて高くなる。その結果、ドリフト層２６と第２半導体層２２の間の遷移層２４の厚みが極めて薄くなる（図８では、遷移層２４の厚みは略ゼロである。）。このため、界面２３ｘに応力がより加わり易い。また、エピタキシャル成長によりドリフト層２６を形成する場合には、ドリフト層２６と第２半導体層２２との間の結晶の連続性がそれほど高くないので、界面２３ｘの強度がそれほど高くない。このように強度が低い界面２３ｘに高い応力が加わるため、比較例の製造方法では界面２３ｘにクラックが生じ易い。上述した実施例１～３の製造方法によれば、第１半導体層２１と第２半導体層２２の間でドナー濃度に差が生じ難い。また、実施例１～３の製造方法によれば、厚い遷移層２４を形成することができる。また、実施例１～３の製造方法では、第２半導体層２２からドリフト層２６までが連続して形成されたバルク状の半導体であるので、界面２３の強度が高い。したがって、実施例１～３の製造方法によれば、比較例の製造方法よりも、界面２３におけるクラックの発生を抑制することができる。
また、比較例の製造方法では、ドリフト層２６をエピタキシャル成長させるのに長時間を要する。また、エピタキシャル成長には高温が必要である。したがって、比較例の製造方法では、半導体装置の製造コストが高い。これに対し、実施例１～３の製造方法では、ドリフト層２６の形成にエピタキシャル成長を用いないので、低コストで半導体装置１０を製造することができる。
また、比較例の製造方法では、ドリフト層２６をエピタキシャル成長させるときに、成長方向に沿って結晶欠陥が成長する場合がある。このため、ドリフト層２６内にその厚み方向に沿って伸びる欠陥が発生する。これに対し、実施例１～３の製造方法では、ドリフト層２６の形成にエピタキシャル成長を用いないので、ドリフト層２６内での欠陥の発生を抑制することができる。
また、比較例の製造方法では、ドリフト層２６をエピタキシャル成長させるときに、面内でドナー濃度にばらつきが生じる場合がある。これに対し、実施例１～３の製造方法では、ドリフト層２６の形成にエピタキシャル成長を用いないので、ドリフト層２６の面内におけるドナー濃度及び電気的アクティブドナー濃度のばらつきを抑制することができる。
なお、上述した実施例では、半導体装置１０としてショットキーバリアダイオードについて説明した。しかしながら、他の半導体装置に本明細書に開示の技術を適用してもよい。例えば、図９に示すように、上部電極３０に接する範囲に部分的にｐ型層８０を設けることによって、ジャンクションバリアショットキーダイオードを構成してもよい。また、例えば、図１０に示すように、上部電極３０に接する範囲全体にｐ型層８２を設けることによって、ｐｎダイオードを構成してもよい。また、図１１に示すように、ドリフト層２６上に、ｐ型のボディ層９０、ｎ型のソース層９２、ゲート電極９４及びソース電極９６等を設けることで、ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）を構成してもよい。なお、図９～１１の半導体装置のｐ型層は、ｐ型イオン注入や埋め込みエピエピタキシャル成長等により形成することができる。これらのｐ型層は、ドリフト層２６とは異なる材料により構成されていてもよい。また、図１１のソース層９２は、ｎ型イオン注入により形成してもよいし、不活性雰囲気中で局所アニールを行うことによってドナーを再アクティブ化することで形成してもよい。また、ＪＦＥＴ（junction field effect transistor）、ＨＥＭＴ（high electron mobility transistor）等の他の半導体装置に本明細書に開示の技術を適用してもよい。
また、上述した実施例では、第１半導体層２１と第２半導体層２２の間でドナー濃度が等しかった。しかしながら、第１半導体層２１のドナー濃度が第２半導体層２２のドナー濃度より高くてもよいし、第１半導体層２１のドナー濃度が第２半導体層２２のドナー濃度より低くてもよい。「第１半導体層２１のドナー濃度と第２半導体層２２のドナー濃度との差ΔＣａが、第１半導体層２１の電気的アクティブドナー濃度と第２半導体層２２の電気的アクティブドナー濃度の差ΔＣａｄよりも小さい」という条件が満たされる限り、第１半導体層２１のドナー濃度が第２半導体層２２のドナー濃度はどのように分布していてもよい。
また、上述した実施例１～３の製造方向の各工程を組み合わせて実行してもよい。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
１２：半導体基板、２１：第１半導体層、２２：第２半導体層、２４：遷移層、２６：ドリフト層

Claims (3)

  1. 半導体装置であって、
    酸化ガリウム系半導体によって構成されているｎ型の第１半導体層と、
    酸化ガリウム系半導体によって構成されており、前記第１半導体層に接しており、前記第１半導体層の電気的アクティブドナー濃度よりも高い電気的アクティブドナー濃度を有するｎ型の第２半導体層、
    を有し、
    前記第１半導体層のドナー濃度と前記第２半導体層のドナー濃度との差が、前記第１半導体層の前記電気的アクティブドナー濃度と前記第２半導体層の前記電気的アクティブドナー濃度の差よりも小さく、
    前記第１半導体層が、
    前記第２半導体層に接している遷移層と、
    前記遷移層に接しており、前記遷移層によって前記第２半導体層から分離されているドリフト層、
    を有しており、
    前記第２半導体層の前記電気的アクティブドナー濃度が、１×１０ １８ ／ｃｍ ３ 以上であり、
    前記遷移層の電気的アクティブドナー濃度が、１×１０ １８ ／ｃｍ ３ 未満であり、
    前記ドリフト層の電気的アクティブドナー濃度が、前記遷移層の前記電気的アクティブドナー濃度未満であり、
    前記遷移層内の前記電気的アクティブドナー濃度が、前記第２半導体層から前記ドリフト層に向かうにしたがって低下するように分布しており、
    前記第２半導体層と前記遷移層と前記ドリフト層の積層方向において、前記遷移層内の前記電気的アクティブドナー濃度の変化率が１μｍあたり１×１０ １５ ／ｃｍ ３ 以上であり、
    前記積層方向において、前記ドリフト層内の前記電気的アクティブドナー濃度の変化率が１μｍあたり１×１０ １５ ／ｃｍ ３ 未満であり、
    前記遷移層の厚さが、０．１μｍ以上である、
    半導体装置。
  2. 半導体装置の製造方法であって、
    酸化ガリウム系半導体によって構成されているｎ型の半導体基板をアニールすることによって前記半導体基板内の一部の領域の電気的アクティブドナー濃度を低下させる工程であって、前記半導体基板内に、前記電気的アクティブドナー濃度が低下した前記領域によって構成される第１半導体層と、前記第１半導体層よりも電気的アクティブドナー濃度が高いとともに前記第１半導体層に接する第２半導体層が形成される工程、
    を有し、
    前記半導体基板をアニールする前記工程が、
    前記半導体基板に酸素イオンを注入する工程と、
    前記酸素イオンを注入する前記工程の後に、前記半導体基板をアニールする工程、
    を有する、製造方法。
  3. 半導体装置の製造方法であって、
    酸化ガリウム系半導体によって構成されているｎ型の半導体基板をアニールすることによって前記半導体基板内の一部の領域の電気的アクティブドナー濃度を低下させる工程であって、前記半導体基板内に、前記電気的アクティブドナー濃度が低下した前記領域によって構成される第１半導体層と、前記第１半導体層よりも電気的アクティブドナー濃度が高いとともに前記第１半導体層に接する第２半導体層が形成される工程、
    を有し、
    前記半導体基板をアニールする前記工程が、
    Ｈ、Ｌｉ、Ｂｅ、Ｎ、Ｎａ、Ｍｇ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａからなる群から選択される少なくとも１種のイオンを前記半導体基板に注入する工程と、
    前記少なくとも１種のイオンを前記半導体基板に注入する前記工程の後に、前記半導体基板をアニールする工程、
    を有する、製造方法。
JP2020157824A 2020-09-18 2020-09-18 半導体装置とその製造方法 Active JP7469201B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020157824A JP7469201B2 (ja) 2020-09-18 2020-09-18 半導体装置とその製造方法
US17/398,060 US11757009B2 (en) 2020-09-18 2021-08-10 Semiconductor device and method for manufacturing the same
DE102021123815.3A DE102021123815A1 (de) 2020-09-18 2021-09-15 Halbleitervorrichtung und Verfahren zum Herstellen derselben
CN202111085314.2A CN114203548A (zh) 2020-09-18 2021-09-16 半导体器件及制造半导体器件的方法
US18/357,276 US12136654B2 (en) 2020-09-18 2023-07-24 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020157824A JP7469201B2 (ja) 2020-09-18 2020-09-18 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2022051379A JP2022051379A (ja) 2022-03-31
JP7469201B2 true JP7469201B2 (ja) 2024-04-16

Family

ID=80474009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020157824A Active JP7469201B2 (ja) 2020-09-18 2020-09-18 半導体装置とその製造方法

Country Status (4)

Country Link
US (2) US11757009B2 (ja)
JP (1) JP7469201B2 (ja)
CN (1) CN114203548A (ja)
DE (1) DE102021123815A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202147608A (zh) * 2020-02-07 2021-12-16 日商Ｆｌｏｓｆｉａ股份有限公司 半導體元件及半導體裝置
JP7469201B2 (ja) 2020-09-18 2024-04-16 株式会社デンソー 半導体装置とその製造方法
CN116190460A (zh) * 2023-03-22 2023-05-30 中国电子科技集团公司第十三研究所 肖特基二极管制备方法及肖特基二极管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200222A (ja) 2008-02-21 2009-09-03 Nippon Light Metal Co Ltd 紫外線センサ及びその製造方法
WO2018150451A1 (ja) 2017-02-14 2018-08-23 三菱電機株式会社 電力用半導体装置
JP2018137393A (ja) 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5777479B2 (ja) 2011-10-14 2015-09-09 株式会社タムラ製作所 β−Ｇａ２Ｏ３系基板の製造方法、及び結晶積層構造体の製造方法
JP2013102081A (ja) 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
JP6142357B2 (ja) 2013-03-01 2017-06-07 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶体のドナー濃度制御方法、及びオーミックコンタクト形成方法
EP2942803B1 (en) * 2014-05-08 2019-08-21 Flosfia Inc. Crystalline multilayer structure and semiconductor device
CN110828552B (zh) * 2014-07-22 2024-04-12 株式会社Flosfia 结晶性半导体膜和板状体以及半导体装置
JP7061747B2 (ja) 2017-07-10 2022-05-02 株式会社タムラ製作所 半導体基板、半導体素子、及び半導体基板の製造方法
JP7248962B2 (ja) 2017-08-24 2023-03-30 株式会社Flosfia 半導体装置
JP7179276B2 (ja) 2017-09-29 2022-11-29 株式会社タムラ製作所 電界効果トランジスタ
CN109767990A (zh) 2018-12-27 2019-05-17 山东大学 一种氧化镓表面载流子浓度调控的方法
CN110265486B (zh) * 2019-06-20 2023-03-24 中国电子科技集团公司第十三研究所 氧化镓sbd终端结构及制备方法
JP7469201B2 (ja) 2020-09-18 2024-04-16 株式会社デンソー 半導体装置とその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200222A (ja) 2008-02-21 2009-09-03 Nippon Light Metal Co Ltd 紫外線センサ及びその製造方法
WO2018150451A1 (ja) 2017-02-14 2018-08-23 三菱電機株式会社 電力用半導体装置
JP2018137393A (ja) 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2022051379A (ja) 2022-03-31
US12136654B2 (en) 2024-11-05
US20230369417A1 (en) 2023-11-16
CN114203548A (zh) 2022-03-18
US11757009B2 (en) 2023-09-12
DE102021123815A1 (de) 2022-03-24
US20220093748A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
JP5828568B1 (ja) 半導体素子及びその製造方法
JP5907465B2 (ja) 半導体素子及び結晶積層構造体
JP7469201B2 (ja) 半導体装置とその製造方法
JP4660733B2 (ja) 縦型デバイスのための裏面オーミックコンタクトの低温形成
JP6284140B2 (ja) Ｇａ２Ｏ３系半導体素子
JP2010524202A (ja) 改善オーム接触を有する電子デバイス
CN107464843B (zh) 半导体结构、hemt结构及其形成方法
US7187045B2 (en) Junction field effect metal oxide compound semiconductor integrated transistor devices
EP0064829A2 (en) High electron mobility semiconductor device and process for producing the same
JP5802492B2 (ja) 半導体素子及びその製造方法
TW201635427A (zh) 半導體裝置及其製造方法
KR20200133594A (ko) 쇼트키 다이오드 및 그의 제조방법
EP0130774B1 (en) Process for fabricating bipolar transistor
TWI529938B (zh) 半導體裝置及其製造方法
JP7478604B2 (ja) 半導体装置およびその製造方法
JP2000340520A (ja) 半導体装置及びその製造方法
JP7024761B2 (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP2012164718A (ja) 半導体デバイスおよび半導体デバイス製造方法
US9985159B2 (en) Passivated contact formation using ion implantation
JP2005116725A (ja) 半導体装置及びその製造方法
JP2023151403A (ja) 電界効果トランジスタ
JP2023017508A (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP2016051795A (ja) 半導体素子及びその製造方法、並びに結晶積層構造体
JPH04365323A (ja) オーミック電極とその形成方法
JPH0536973A (ja) オーム性電極

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240404

R150 Certificate of patent or registration of utility model

Ref document number: 7469201

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150