[go: up one dir, main page]

JP7248962B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7248962B2
JP7248962B2 JP2018156411A JP2018156411A JP7248962B2 JP 7248962 B2 JP7248962 B2 JP 7248962B2 JP 2018156411 A JP2018156411 A JP 2018156411A JP 2018156411 A JP2018156411 A JP 2018156411A JP 7248962 B2 JP7248962 B2 JP 7248962B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
type semiconductor
semiconductor device
type
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018156411A
Other languages
English (en)
Other versions
JP2019041107A (ja
Inventor
雅裕 杉本
勲 ▲高▼橋
孝 四戸
俊実 人羅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Publication of JP2019041107A publication Critical patent/JP2019041107A/ja
Application granted granted Critical
Publication of JP7248962B2 publication Critical patent/JP7248962B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/50—PIN diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、特にパワーデバイスに有用な半導体装置に関する。
ｎ型半導体層、ｉ型半導体層およびｐ型半導体層を有するＰｉＮダイオードが知られている。ＰｉＮダイオードをオンすると、ｐ型半導体層からｉ型半導体層に正孔が注入され、ｎ型半導体層からｉ型半導体層に電子が注入され、ｉ型半導体層で伝導度変調が生じる。ＰｉＮダイオードをオフすると、高抵抗領域に存在するキャリアを（正孔と電子）がアノード領域とカソード領域から排出され、ＰｉＮダイオードが非導通となる。
特許文献１には、ＰｉＮダイオードにおいて、ｎ型半導体層側およびｐ型半導体層側の両方からｉ型半導体層に向けてプロトンを照射し、ｎ型半導体層とｉ型半導体層との界面およびｐ型半導体層とｉ型半導体層との界面に結晶欠陥を形成することにより、ＰｉＮダイオードをオフにしたときの逆回復電荷を低減することが記載されている。しかしながら、プロトンの照射によって、ｎ型半導体層およびｐ型半導体層とｉ型半導体層との界面に悪影響を及ぼし、また、ｉ型半導体層の局所的に結晶欠陥ができてしまうなどして、ＰｉＮダイオードの電気特性が低下してしまう問題があった。またさらに、耐圧等の電気特性も十分に満足できるものではなかった。
また、特許文献２には、ＰｉＮダイオードの耐圧を高めるために、ｉ型半導体層を５０μｍ以上と厚く形成するとともに、ｉ型半導体層の全域に酸素が含まれており、原子空孔と酸素が結合した複合欠陥を形成することにより、逆回復電流を低減することが記載されている。しかしながら、特許文献２に記載のＰｉＮダイオードは、高耐圧化のためにｉ型半導体層を５０μｍ以上と厚く設ける必要があり、小型化に課題を有しており、耐圧も十分に満足できるものではなかった。また、十分に良好なＰｉＮ接合を実現することができない問題もあった。
特開平０８－１０２５４５号公報 特開２０１１－２２２５５０号公報
本発明は、ｐ型半導体層、ｎ型半導体層およびｉ型半導体層間の良好な接合を有し、半導体特性に優れた半導体装置を提供することを目的とする。
本発明者らは、上記目的を達成すべく鋭意検討した結果、ｎ型半導体層と、ｉ型半導体層と、ｐ型半導体層とを少なくとも含む半導体装置であって、前記ｎ型半導体層が、アルミニウム、インジウムおよびガリウムから選ばれる１種または２種以上の金属を含有する酸化物半導体を主成分とする半導体装置が、ｐ型半導体層、ｎ型半導体層およびｉ型半導体層間の良好な接合を実現でき、さらに、耐圧性などの半導体特性に優れていることを知見し、このような半導体装置が、上記した従来の問題を一挙に解決できるものであることを見出した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
すなわち、本発明は、以下の発明に関する。
［１］ ｎ型半導体層と、ｉ型半導体層と、ｐ型半導体層とを少なくとも含む半導体装置であって、前記ｎ型半導体層が、アルミニウム、インジウムおよびガリウムから選ばれる１種または２種以上の金属を含有する酸化物半導体を主成分とすることを特徴とする半導体装置。
［２］ 前記ｎ型半導体層、前記ｉ型半導体層および前記ｐ型半導体層がこの順に積層されており、ＰｉＮ構造を形成している前記［１］記載の半導体装置。
［３］ ｎ型半導体層の主成分が、ガリウムを含む前記［１］または［２］に記載の半導体装置。
［４］ ｎ型半導体層の主成分が、コランダム構造、βガリア構造またはε型構造を有する前記［１］～［３］のいずれかに記載の半導体装置。
［５］ ｐ型半導体層が、周期律表のｄブロック金属を含む酸化物半導体を主成分とする前記［１］～［４］のいずれかに記載の半導体装置。
［６］ ｐ型半導体層の主成分が、周期律表第９族の金属を含む前記［１］～［５］のいずれかに記載の半導体装置。
［７］ ｐ型半導体層の主成分が、コランダム構造、βガリア構造またはε型構造を有する前記［１］～［６］のいずれかに記載の半導体装置。
［８］ ｉ型半導体層が、コランダム構造、βガリア構造またはε型構造を有する酸化物半導体を主成分とする前記［１］～［７］のいずれかに記載の半導体装置。
［９］ さらに、リサーフ領域を備える前記［１］～［８］のいずれかに記載の半導体装置。
［１０］ さらに、ガードリングを備える前記［１］～［９］のいずれかに記載の半導体装置。
［１１］ ダイオードである前記［１］～［１０］のいずれかに記載の半導体装置。
［１２］ ジャンクションバリアショットキーダイオードである前記［１］～［１１］のいずれかに記載の半導体装置。
［１３］ パワーデバイスである前記［１］～［１２］のいずれかに記載の半導体装置。
［１４］ 半導体装置を備える半導体システムであって、前記半導体装置が、前記［１］～［１３］のいずれかに記載の半導体装置である半導体システム。
本発明の半導体装置は、ｐ型半導体層、ｎ型半導体層およびｉ型半導体層間の良好な接合を有しており、半導体特性に優れている。
本発明のジャンクションバリアショットキーバリアダイオード（ＪＢＳ）の好適な一態様を模式的に示す図である。 本発明のジャンクションバリアショットキーバリアダイオード（ＪＢＳ）の好適な製造方法を模式的に示す図である。 本発明のジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な一態様を模式的に示す図である。 図３のジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な製造方法を説明する図である。 図３のジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な製造方法を説明する図である。 本発明のジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な一態様を模式的に示す図である。 図６のジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な製造方法を説明する図である。 電源システムの好適な一例を模式的に示す図である。 システム装置の好適な一例を模式的に示す図である。 電源装置の電源回路図の好適な一例を模式的に示す図である。 本発明において好適に用いられるミストＣＶＤ装置の概略構成図である。 実施例におけるＩＶ測定の結果を示す図である。 図１２のＩＶ測定の結果から算出された電界強度と電圧との関係を示す図である。 ＳｉＣを用いた場合の電界強度と電圧との関係を示す図である。 Ｓｉを用いた場合の電界強度と電圧との関係を示す図である。
本発明の半導体装置は、ｎ型半導体層と、ｉ型半導体層と、ｐ型半導体層とを少なくとも含む半導体装置であって、前記ｎ型半導体層が、アルミニウム、インジウムおよびガリウムから選ばれる１種または２種以上の金属を含有する酸化物半導体を主成分とすることを特長とする。
前記ｎ型半導体層は、アルミニウム、インジウムおよびガリウムから選ばれる１種または２種以上の金属を含有する酸化物半導体を主成分とするものであれば、特に限定されない。本発明においては、前記ｎ型半導体層の主成分である半導体（以下、「第１の半導体」ともいう）が、ガリウムを少なくとも含むのが、前記ｎ型半導体層の材料が、前記ｉ型半導体層の材料または前記ｐ型半導体層の材料と異なる場合であっても、前記半導体装置の耐圧を優れたものとすることができるので、好ましく、α－Ｇａ２Ｏ３またはその混晶であるのがより好ましい。また、本発明においては第１の半導体が、結晶性酸化物半導体であるのが好ましく、コランダム構造、βガリア構造またはε型構造を有するのがより好ましく、コランダム構造を有するのが最も好ましい。前記ｎ型半導体層にこのような好ましい材料を用いることによって、前記ｐ型半導体層に、前記ｎ型半導体層の材料よりもバンドギャップの小さい材料を用いた場合であっても、前記ｎ型半導体層側に空乏層を伸ばすことができ、前記半導体装置の耐圧を損なうことなく、半導体特性を優れたものとすることができるので、好ましい。前記ｎ型半導体層は、第１の半導体を主成分として含んでいれば、特に限定されないが、本発明においては、前記ｎ型半導体層が、ｎ型ドーパントを含むのが好ましい。前記ｎ型ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等が挙げられる。前記ｎ型ドーパントの濃度は、特に限定されないが、約１×１０１６／ｃｍ３～１×１０２２／ｃｍ３であるのが好ましく、１×１０１７／ｃｍ３～１×１０２２／ｃｍ３であるのがより好ましく、１×１０１８／ｃｍ３～１×１０２２／ｃｍ３であるのが最も好ましい。なお、「主成分」とは、例えば第１の半導体がα－Ｇａ２Ｏ３である場合、前記ｎ型半導体層中の金属元素中のガリウムの原子比が０．５以上の割合でα－Ｇａ２Ｏ３が含まれていればそれでよい。本発明においては、前記ｎ型半導体層中の金属元素中のガリウムの原子比が０．７以上であることが好ましく、０．８以上であるのがより好ましい。
前記ｐ型半導体層は、特に限定されず、例えば周期律表のｄブロック金属およびｐブロック金属のいずれの金属などを含有していてもよいが、本発明においては、周期律表のｄブロック金属を含有する酸化物半導体を主成分とするのが好ましい。「周期律表」は、国際純正応用化学連合（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｕｎｉｏｎ ｏｆ Ｐｕｒｅ ａｎｄ Ａｐｐｌｉｅｄ Ｃｈｅｍｉｓｔｒｙ）（ＩＵＰＡＣ）にて定められた周期律表を意味する。「ｄブロック」は、３ｄ、４ｄ、５ｄ、および６ｄ軌道を満たす電子を有する元素をいう。 前記ｄブロック金属としては、例えば、スカンジウム（Ｓｃ）、チタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、テクネチウム（Ｔｃ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、銀（Ａｇ）、カドミウム（Ｃｄ）、ルテチウム（Ｌｕ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、レニウム（Ｒｅ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、金（Ａｕ）、水銀（Ｈｇ）、ローレンシウム（Ｌｒ）、ラザホージウム（Ｒｆ）、ドブニウム（Ｄｂ）、シーボーギウム（Ｓｇ）、ボーリウム（Ｂｈ）、ハッシウム（Ｈｓ）、マイトネリウム（Ｍｔ）、ダームスタチウム（Ｄｓ）、レントゲニウム（Ｒｇ）、コペルニシウム（Ｃｎ）及びこれらの２種以上の金属などが挙げられる。本発明においては、前記ｄブロック金属が、遷移金属であるのが好ましく、周期律表の第９族金属であるのがより好ましく、ロジウム、イリジウム又はコバルトであるのがさらに好ましく、イリジウムであるのが最も好ましい。また、本発明においては、前記ｐ型半導体層の主成分である半導体（以下、「第３の半導体」ともいう）が、結晶性酸化物半導体であるのが好ましく、コランダム構造、βガリア構造またはε型構造を有するのがより好ましく、コランダム構造を有するのが最も好ましい。なお、「主成分」とは、例えば、第３の半導体がα－Ｉｒ２Ｏ３である場合、前記ｐ型半導体層中の金属元素中のイリジウムの原子比が０．５以上の割合でα－Ｉｒ２Ｏ３が含まれていればそれでよい。本発明においては、前記ｐ型半導体層中の金属元素中のイリジウムの原子比が０．７以上であることが好ましく、０．８以上であるのがより好ましい。また、本発明においては、第３の半導体が、ガリウムを含むのも、前記半導体装置の耐圧をより優れたものとすることができるので、好ましく、この場合、第３の半導体がα－Ｇａ２Ｏ３またはその混晶であるのがより好ましい。
また、本発明においては、前記ｐ型半導体層が、ｐ型ドーパントを含むのが好ましい。前記ｐ型ドーパントとしては、例えば、Ｍｇ、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｌ、Ｐｂ、Ｎ、Ｐ等及びこれらの２種以上の元素などが挙げられる。本発明においては、前記ｐ型ドーパントが、周期律表の第１族金属又は第２族金属であるのが好ましい。また、本発明においては、前記ｐ型ドーパントが周期律表の第１２族金属であるのも好ましく、この場合、前記ｐ型ドーパントが、Ｍｇ、Ｃａ、またはＺｎであるのが好ましい。前記ｐ型ドーパントの濃度は、特に限定されないが、約１×１０１６／ｃｍ３～１×１０２２／ｃｍ３であるのが好ましく、１×１０１７／ｃｍ３～１×１０２２／ｃｍ３であるのがより好ましく、１×１０１８／ｃｍ３～１×１０２２／ｃｍ３であるのが最も好ましい。また、本発明においては、前記ｐ型ドーパントの濃度が１×１０１９／ｃｍ３以上の高濃度であるのも好ましく、１×１０２０／ｃｍ３以上であるのも好ましい。このように前記ｐ型ドーパント濃度を高濃度とすることにより、第３の半導体として第１の半導体の材料（例えば、酸化ガリウム等）よりもバンドギャップの低い材料（例えば酸化イリジウム等）を用いた場合であっても、前記半導体装置の高耐圧性を維持することができる。
前記ｉ型半導体層は、特に限定されないが、本発明においては、第１の半導体および第３の半導体が含有する金属から選ばれる１種または２種以上の金属を含有する酸化物半導体を主成分とするのが好ましく、第１の半導体の主成分または第３の半導体の主成分と同じであるのがより好ましい。本発明においては、前記ｉ型半導体層の主成分である半導体（以下、「第２の半導体」ともいう）が、結晶性酸化物半導体であるのが好ましく、コランダム構造、βガリア構造またはε型構造を有するのがより好ましく、コランダム構造を有するのが最も好ましい。また、本発明においては、第２の半導体が、アルミニウム、インジウムおよびガリウムから選ばれる１種または２種以上の金属を含むのが好ましく、第２の半導体が、α－Ｇａ２Ｏ３またはその混晶であるのが最も好ましい。第２の半導体をこのような好ましい材料とすることによって、第３の半導体として、第２の半導体よりもバンドギャップの小さい材料を用いた場合であっても、前記半導体装置の耐圧をより優れたものとすることができるので、好ましい。なお、「主成分」とは、例えば前記ｉ型半導体層がα－Ｇａ２Ｏ３である場合、層中の金属元素中のガリウムの原子比が０．５以上の割合でα－Ｇａ２Ｏ３が含まれていればそれでよい。本発明においては、前記層中の金属元素中のガリウムの原子比が０．７以上であることが好ましく、０．８以上であるのがより好ましい。また、前記ｉ型半導体層は、ドーパントを含まなくてもよいし、ドーパントを含んでいてもよい。前記ｉ型半導体層がドーパントを含む場合のドーパントとしては、上記したｎ型ドーパントまたはｐ型ドーパント等が挙げられるが、本発明においては、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパントであるのが好ましい。前記ドーパントの濃度は、通常、前記ｎ型半導体層および前記ｐ型半導体層における前記ｎ型ドーパントおよび前記ｐ型ドーパントの濃度よりも小さく、約１×１０１８／ｃｍ３以下であるのが好ましく、１×１０１７／ｃｍ３以下であるのがより好ましい。なお、本発明においては、前記ｉ型半導体層のドーパント濃度が比較的高い場合（例えば、１×１０１６／ｃｍ３等）であっても、第１の半導体としてα－Ｇａ２Ｏ３またはその混晶を用いることにより、十分な耐圧性を有する半導体装置を得ることができる。
前記ｎ型半導体層、前記ｉ型半導体層および前記ｐ型半導体層の厚さは、特に限定されず、１μｍ以下であってもよいし、１μｍ以上であってもよい。本発明においては、前記ｉ型半導体層の厚さが、５０μｍ以下であるのが好ましく、３０μｍ以下であるのがより好ましく、１０μｍ以下であるのが最も好ましい。本発明においては、このようにｉ型半導体層の厚さを薄くした場合であっても、十分な耐圧を有する半導体装置を得ることができる。なお、第１の半導体、第２の半導体および第３の半導体は、それぞれ単結晶であるのが好ましいが、多結晶であってもよい。
前記ｎ型半導体層、前記ｉ型半導体層および前記ｐ型半導体層（以下、まとめて「前記半導体層」ともいう）の好ましい製造方法としては、例えば図１１に示すミストＣＶＤ装置を用いて、原料溶液を霧化または液滴化し（霧化・液滴化工程）、得られたミストまたは液滴をキャリアガスでもって基体上まで搬送し（搬送工程）、ついで、成膜室内で前記ミストまたは液滴を熱反応させることによって、基体上に酸化物半導体を主成分として含む半導体層を積層する（成膜工程）こと等が挙げられる。
（基体）
前記基体は、前記半導体層を支持できるものであれば特に限定されない。前記基体の材料も、本発明の目的を阻害しない限り特に限定されず、公知の基体であってよく、有機化合物であってもよいし、無機化合物であってもよい。前記基体の形状としては、どのような形状のものであってもよく、あらゆる形状に対して有効であり、例えば、平板や円板等の板状、繊維状、棒状、円柱状、角柱状、筒状、螺旋状、球状、リング状などが挙げられるが、本発明においては、基板が好ましい。基板の厚さは、本発明においては特に限定されない。
前記基板は、板状であって、前記半導体層の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、金属基板や導電性基板であってもよいが、前記基板が、絶縁体基板であるのが好ましく、また、表面に金属膜を有する基板であるのも好ましい。なお、前記金属膜は多層膜が好ましい。前記基板としては、例えば、コランダム構造を有する基板材料を主成分として含む下地基板、またはβ－ガリア構造を有する基板材料を主成分として含む下地基板、六方晶構造を有する基板材料を主成分として含む下地基板などが挙げられる。ここで、「主成分」とは、前記特定の結晶構造を有する基板材料が、原子比で、基板材料の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよい。
基板材料は、本発明の目的を阻害しない限り、特に限定されず、公知のものであってよい。前記のコランダム構造を有する基板材料としては、例えば、α－Ａｌ２Ｏ３（サファイア基板）またはα－Ｇａ２Ｏ３が好適に挙げられ、ａ面サファイア基板、ｍ面サファイア基板、ｒ面サファイア基板、ｃ面サファイア基板や、α型酸化ガリウム基板（ａ面、ｍ面またはｒ面）などがより好適な例として挙げられる。β－ガリア構造を有する基板材料を主成分とする下地基板としては、例えばβ－Ｇａ２Ｏ３基板、又はＧａ２Ｏ３とＡｌ２Ｏ３とを含みＡｌ２Ｏ３が０ｗｔ％より多くかつ６０ｗｔ％以下である混晶体基板などが挙げられる。また、六方晶構造を有する基板材料を主成分とする下地基板としては、例えば、ＳｉＣ基板、ＺｎＯ基板、ＧａＮ基板などが挙げられる。
本発明においては、前記基体が、表面の一部または全部に、金属またはコランダム構造を有するのが好ましい。また、基体がコランダム構造を有する場合には、コランダム構造を有する基板材料を主成分とする下地基板であるのがより好ましく、サファイア基板またはα型酸化ガリウム基板であるのが最も好ましい。また、前記基体は、アルミニウムを含んでいてもよく、この場合、コランダム構造を有するアルミニウム含有基板材料を主成分とする下地基板であるのが好ましく、サファイア基板（好ましくはｃ面サファイア基板、ａ面サファイア基板、ｍ面サファイア基板、ｒ面サファイア基板）であるのがより好ましい。また、前記基体は、酸化物を含むのも好ましく、前記酸化物としては、例えば、ＹＳＺ基板、ＭｇＡｌ２Ｏ４基板、ＺｎＯ基板、ＭｇＯ基板、ＳｒＴｉＯ３基板、Ａｌ２Ｏ３基板、石英基板、ガラス基板、β型酸化ガリウム基板、チタン酸バリウム基板、チタン酸ストロンチウム基板、酸化コバルト基板、酸化銅基板、酸化クロム基板、酸化鉄基板、Ｇｄ３Ｇａ５Ｏ１２基板、タンタル酸カリウム基板、アルミン酸ランタン基板、ランタンストロンチウムアルミネート基板、ランタンストロンチウムガレート基板、ニオブ酸リチウム基板、タンタル酸リチウム基板、アルミニウムタンタル酸ランタンストロンチウム、酸化マンガン基板、ネオジウムガレード基板、酸化ニッケル基板、スカンジウムマグネシウムアルミネート基板、酸化ストロンチウム、チタン酸ストロンチウム基板、酸化スズ基板、酸化テルル基板、酸化チタン基板、ＹＡＧ基板、イットリウム・アルミネート基板、リチウム・アルミネート基板、リチウム・ガレート基板、ＬＡＳＴ基板、ネオジムガレート基板、イットリウム・オルトバナデイト基板などが挙げられる。
（霧化・液滴化工程）
霧化・液滴化工程は、前記原料溶液を霧化または液滴化する。前記原料溶液の霧化手段または液滴化手段は、前記原料溶液を霧化または液滴化できさえすれば特に限定されず、公知の手段であってよいが、本発明においては、超音波を用いる霧化手段または液滴化手段が好ましい。超音波を用いて得られたミストまたは液滴は、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷がないため、非常に好適である。液滴サイズは、特に限定されず、数ｍｍ程度の液滴であってもよいが、好ましくは５０μｍ以下であり、より好ましくは１００ｎｍ～１０μｍである。
（原料溶液）
前記原料溶液は、霧化または液滴化が可能な材料を含んでいれば特に限定されず、無機材料であっても、有機材料であってもよいが、本発明においては、金属または金属化合物であるのが好ましく、上記した第１の半導体、第２の半導体または第３の半導体が含有する金属を含むのがより好ましい。
本発明においては、前記原料溶液として、前記金属を錯体または塩の形態で有機溶媒または水に溶解または分散させたものを好適に用いることができる。錯体の形態としては、例えば、アセチルアセトナート錯体、カルボニル錯体、アンミン錯体、ヒドリド錯体などが挙げられる。塩の形態としては、例えば、有機金属塩（例えば金属酢酸塩、金属シュウ酸塩、金属クエン酸塩等）、硫化金属塩、硝化金属塩、リン酸化金属塩、ハロゲン化金属塩（例えば塩化金属塩、臭化金属塩、ヨウ化金属塩等）などが挙げられる。
また、前記原料溶液には、ハロゲン化水素酸や酸化剤等の添加剤を混合するのが好ましい。前記ハロゲン化水素酸としては、例えば、臭化水素酸、塩酸、ヨウ化水素酸などが挙げられるが、中でも、より良質な膜が得られるとの理由から、臭化水素酸またはヨウ化水素酸が好ましい。前記酸化剤としては、例えば、過酸化水素（Ｈ２Ｏ２）、過酸化ナトリウム（Ｎａ２Ｏ２）、過酸化バリウム（ＢａＯ２）、過酸化ベンゾイル（Ｃ６Ｈ５ＣＯ）２Ｏ２等の過酸化物、次亜塩素酸（ＨＣｌＯ）、過塩素酸、硝酸、オゾン水、過酢酸やニトロベンゼン等の有機過酸化物などが挙げられる。
前記原料溶液には、ドーパントが含まれていてもよい。原料溶液にドーパントを含ませることで、ドーピングを良好に行うことができる。前記ドーパントは、本発明の目的を阻害しない限り、特に限定されない。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパント、またはＭｇ、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｌ、Ｐｂ、Ｎ、Ｐ等のｐ型ドーパントなどが挙げられる。ドーパントの濃度は、通常、約１×１０１６／ｃｍ３～１×１０２２／ｃｍ３であってもよいし、また、ドーパントの濃度を例えば約１×１０１７／ｃｍ３以下の低濃度にしてもよい。また、さらに、本発明によれば、ドーパントを約１×１０２０／ｃｍ３以上の高濃度で含有させてもよい。
原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明においては、前記溶媒が水を含むのが好ましく、水または水とアルコールとの混合溶媒であるのがより好ましい。
（搬送工程）
搬送工程では、キャリアガスでもって前記ミストまたは前記液滴を成膜室内に搬送する。前記キャリアガスとしては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが好適な例として挙げられる。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、流量を下げた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、０．０１～２０Ｌ／分であるのが好ましく、１～１０Ｌ／分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、０．００１～２Ｌ／分であるのが好ましく、０．１～１Ｌ／分であるのがより好ましい。
（成膜工程）
成膜工程では、成膜室内で前記ミストまたは液滴を熱反応させることによって、基体上に、前記半導体層を成膜する。熱反応は、熱でもって前記ミストまたは液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度（例えば１０００℃）以下が好ましく、６５０℃以下がより好ましく、３００℃～６５０℃が最も好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよいが、非酸素雰囲気下または酸素雰囲気下で行われるのが好ましい。また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、大気圧下で行われるのが好ましい。なお、膜厚は、成膜時間を調整することにより、設定することができる。
本発明においては、前記成膜工程の後、アニール処理を行ってもよい。アニールの処理温度は、本発明の目的を阻害しない限り特に限定されず、通常、３００℃～６５０℃であり、好ましくは３５０℃～５５０℃である。また、アニールの処理時間は、通常、１分間～４８時間であり、好ましくは１０分間～２４時間であり、より好ましくは３０分間～１２時間である。なお、アニール処理は、本発明の目的を阻害しない限り、どのような雰囲気下で行われてもよいが、好ましくは非酸素雰囲気下であり、より好ましくは窒素雰囲気下である。
また、本発明においては、前記基体上に、直接、前記半導体層を設けてもよいし、バッファ層（緩衝層）や応力緩和層等の他の層を介して結晶性酸化物半導体膜を設けてもよい。各層の形成手段は、特に限定されず、公知の手段であってよいが、本発明においては、ミストＣＶＤ法が好ましい。
本発明においては、前記半導体層を、前記基体等から剥離する等の公知の手段を用いた後に、半導体装置に用いてもよいし、そのまま半導体装置に用いてもよい。
前記半導体装置は、前記ｎ型半導体層と、前記ｉ型半導体層と前記ｐ型半導体層とを少なくとも含んでいれば特に限定されない。本発明においては、前記ｎ型半導体層、前記ｉ型半導体層、前記ｐ型半導体層が、この順に積層されており、ＰｉＮ構造を形成しているのが、より良好な半導体特性を実現することができるため、好ましい。また、本発明においては、前記ｎ型半導体層と、前記ｉ型半導体層と、前記ｐ型半導体層の主成分が同じであるのが、ホモ接合によって各層どうしがそれぞれより良好な接合を形成することができるので、好ましく、前記ｎ型半導体層と、前記ｉ型半導体層と、前記ｐ型半導体層の主成分がいずれもα－Ｇａ２Ｏ３またはその混晶であるのがより好ましい。なお、本発明において好ましく用いられるα－Ｇａ２Ｏ３またはその混晶を主成分とするｐ型半導体層は、例えば、金属を含む原料溶液にｐ型ドーパントと臭化水素酸とを加え、ミストＣＶＤ法により得ることができる。ここで、添加剤として臭化水素酸を前記原料溶液に加えることが肝要である。なお、前記ミストＣＶＤ法の各工程ならびに各手段ならびに各条件については、上記した霧化・液滴化工程、搬送工程および成膜工程ならびに各手段および各条件等と同様であってよい。このようにして得られたｐ型半導体層は、前記ｉ型半導体層または前記ｎ型半導体層との接合も良好であり、上記したホモ接合のＰｉＮ構造に好適に用いることができ、耐圧等の半導体特性に優れた半導体装置を得ることができる。また、本発明の好ましい態様によれば、前記ｉ型半導体層の厚さが１０μｍ以下であっても、前記半導体装置の耐圧６００Ｖ以上を実現することができ、より好ましくは、前記ｉ型半導体層の厚さが１μｍ以下であっても、前記半導体装置の耐圧４００Ｖ以上を実現することができる。また、本発明の好ましい態様によれば、前記ｉ型半導体層のキャリア濃度が１×１０１６／ｃｍ３以上であっても、前記半導体装置の耐圧４００Ｖ以上を実現することができる。
また、前記半導体装置は、前記半導体層上に、ショットキー電極を備えるのが好ましい。前記ショットキー電極の電極材料は、ショットキー電極として用いることができるものであれば特に限定されず、導電性無機材料であってもよいし、導電性有機材料であってもよい。本発明においては、前記電極材料が金属であるのが好ましい。前記金属としては、特に限定されないが、好適には例えば、周期律表第４族～第１１族から選ばれる少なくとも１種の金属などが挙げられる。周期律表第４族の金属としては、例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）などが挙げられるが、中でもＴｉが好ましい。周期律表第５族の金属としては、例えば、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）などが挙げられる。周期律表第６族の金属としては、例えば、クロム（Ｃｒ）、モリブデン（Ｍｏ）およびタングステン（Ｗ）等から選ばれる１種または２種以上の金属などが挙げられるが、本発明においては、よりスイッチング特性等の半導体特性がより良好なものとなるのでＣｒが好ましい。周期律表第７族の金属としては、例えば、マンガン（Ｍｎ）、テクネチウム（Ｔｃ）、レニウム（Ｒｅ）などが挙げられる。周期律表第８族の金属としては、例えば、鉄（Ｆｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）などが挙げられる。周期律表第９族の金属としては、例えば、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）などが挙げられる。周期律表第１０族の金属としては、例えば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）などが挙げられるが、中でもＰｔが好ましい。周期律表第１１族の金属としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）などが挙げられる。前記ショットキー電極の形成手段としては、例えば公知の手段などが挙げられ、より具体的には例えば、ドライ法やウェット法などが挙げられる。ドライ法としては、例えば、スパッタ、真空蒸着、ＣＶＤ等の公知の手段が挙げられる。ウェット法としては、例えば、スクリーン印刷やダイコート等が挙げられる。
また、本発明の半導体装置は、通常、オーミック電極を備える。オーミック電極は、周期律表第４族または第１１族の金属を含むのが好ましい。オーミック電極に用いられる好適な周期律表第４族または第１１族の金属は、前記ショットキー電極に含まれる金属と同様であってよい。また、オーミック電極は単層の金属層であってもよいし、２以上の金属層を含んでいてもよい。金属層の積層手段としては、特に限定されず、例えば、真空蒸着法、スパッタリング法などの公知の手段などが挙げられる。また、オーミック電極を構成する金属は、合金であってもよい。本発明においては、オーミック電極が、Ｔｉまたは／およびＡｕを含むのが好ましく、ＴｉおよびＡｕを含むのがより好ましい。
前記半導体装置は、とりわけ、パワーデバイスに有用である。前記半導体装置としては、例えば、ダイオードまたはトランジスタ（例えば、ＭＥＳＦＥＴ等）などが挙げられるが、中でもダイオードが好ましく、ジャンクションバリアショットキーダイオード（ＪＢＳ）がより好ましい。
以下、図面を用いて本発明の好適な実施の態様をより詳細に説明するが、本発明はこれら実施の態様に限定されるものではない。
図１は、本発明の好適な実施態様の一つであるジャンクションバリアショットキーダイオード（ＪＢＳ）を示す。図１の半導体装置は、ｎ型半導体層４と、前記ｎ型半導体層上積層されたｉ型半導体層３と、前記ｉ型半導体層上に設けられておりかつ前記ｉ型半導体層上との間にショットキーバリアを形成可能なショットキー電極２と、ショットキー電極２とｉ型半導体層３との間に設けられているｐ型半導体層１とを含んでいる。なお、ｐ型半導体層１はｉ型半導体層３に埋め込まれている。本発明においては、前記ｐ型半導体層が一定間隔ごとに設けられているのが好ましく、前記ショットキー電極の両端と前記ｉ型半導体層との間に、前記ｐ型半導体層がそれぞれ設けられているのがより好ましい。このような好ましい態様により、熱安定性および密着性により優れ、リーク電流がより軽減され、さらに、より耐圧等の半導体特性に優れるようにＪＢＳが構成されている。なお、図１の半導体装置は、ｎ型半導体層４上にオーミック電極５を備えている。
図１の半導体装置の各層の形成手段は、本発明の目的を阻害しない限り特に限定されず、公知の手段であってよい。例えば、真空蒸着法やＣＶＤ法、スパッタ法、各種コーティング技術等により成膜した後、フォトリソグラフィー法によりパターニングする手段、または印刷技術などを用いて直接パターニングを行う手段などが挙げられる。
以下、図２を用いて、図１の半導体装置の好ましい製造工程等を説明する。図２（ａ）は、ｎ型半導体層４およびｉ型半導体層３からなる積層体としての半導体基板上にオーミック電極５が積層されており、その反対側表面に複数のトレンチが形成されている積層体を示している。そして、図２（ａ）の積層体に対して、フォトリソグラフィー法を用いて、図２（ｂ）のとおり、ｉ型半導体層３のトレンチ内に、ｐ型半導体層１を形成する。図２（ｂ）の積層体を得た後、ｐ型半導体層１およびｉ型半体層３上に、ショットキー電極２を前記ドライ法（好ましくは真空蒸着法またはスパッタ）または前記ウェット法等により形成し、図２（ｃ）の積層体を得る。図２（ｃ）の積層体は、ｎ型半導体層４、ｉ型半導体層３およびｐ型半導体層１が積層されたＰｉＮ構造を有しているので、とりわけ耐圧に優れている。
図３は、本発明の好適な実施態様の一つであるジャンクションバリアショットキーダイオード（ＪＢＳ）を示す。図３の半導体装置は、図１の半導体装置とは、ガードリング６がさらに設けられている点において異なる。このように構成することによって、より耐圧等の半導体特性に優れた半導体装置を得ることができる。本発明においては、ｉ型半導体層が、ガリウムを含む酸化物半導体を主成分として含む場合には、半導体装置の耐圧をさらにより優れたものにすることができる。なお、本発明においては、ガードリング６の一部をｉ型半導体層３表面にそれぞれ埋め込むことにより、耐圧をより効果的により良好なものとすることができる。またさらに、ガードリングにバリアハイトの高い金属を用いることにより、ショットキー電極の形成とあわせてガードリングを工業的有利に設けることができ、半導体領域にあまり影響を与えることなく、オン抵抗も悪化させずに形成することができる。
前記ガードリングには、通常、バリアハイトの高い材料が用いられる。前記ガードリングに用いられる材料としては、例えば、バリアハイトが１ｅＶ以上の導電性材料などが挙げられ、前記電極材料と同じものであってもよい。また、ガードリングの形状としては、特に限定されず、例えば、コ字形状、Ｌ字形状または帯状などが挙げられる。ガードリングの本数も特に限定されないが、好ましくは３本以上、より好ましくは６本以上である。
以下、図４および図５を用いて、図３の半導体装置の好ましい製造工程等を説明する。図４（ａ）は、ｎ型半導体層４およびｉ型半導体層３からなる積層体としての半導体基板上にオーミック電極５が積層されており、その反対側表面に複数のトレンチが形成されている積層体を示している。そして、図４（ａ）の積層体に対して、フォトリソグラフィー法により、図４（ｂ）のとおり、ｐ型半導体層１をｉ型半導体層３上に形成した後、図４（ｃ）のとおり、ｉ型半導体層３表面を露出させる。図４（ｂ）および（ｃ）の積層体は、ｐ型半導体層１と、ｉ型半導体層３と、ｎ型半導体層４と、オーミック電極５とが積層されている。図４（ｃ）の積層体を得た後、ｐ型半導体層１およびｉ型半導体層３上に、ショットキー電極２を前記ドライ法（好ましくは真空蒸着法またはスパッタ）または前記ウェット法等により形成し、図４（ｄ）の積層体を得る。
そして、図４（ｄ）の積層体に対して、フォトリソグラフィー法を用いたエッチングを行い、図５（ｅ）のとおり、ショットキー電極２の一部およびｉ型半導体層３の一部を除去する。図５（ｅ）の積層体を得た後、表面に露出しているｉ型半導体層３上に、ガードリング６を前記ドライ法（好ましくは真空蒸着法またはスパッタ）または前記ウェット法等により形成し、図５（ｆ）の積層体を得る。図５（ｆ）の積層体は、ガードリング６、ショットキー電極２、ｐ型半導体層１、ｉ型半導体層３およびオーミック電極５がそれぞれ積層されている。図５（ｆ）の積層体を得た後、フォトリソグラフィー法を用いたエッチングを行い、不要な部分を取り除き、図５（ｇ）の積層体を得る。図５（ｇ）の積層体は、ｐ型半導体層１が、ｉ型半導体層３に埋め込められており、さらにショットキー電極２の周辺部に埋め込み構造のガードリング６を備えているので、耐圧等においてより優れている。
図６は、本発明の好適な実施態様の一つであるジャンクションバリアショットキーダイオード（ＪＢＳ）を示す。図６の半導体装置は、図１の半導体装置とは、リサーフ領域７がさらに設けられている点において異なる。このように構成することによって、より耐圧等の半導体特性に優れた半導体装置を得ることができる。
前記リサーフ領域は、通常、前記ｉ型半導体層よりも低いドーパント濃度を有する。前記リサーフ領域に用いられる材料は、例えば、前記ｎ型半導体、前記ｉ型半導体、または前記ｐ型半導体の材料と同じものであってもよい。また、前記リサーフ領域の形状としては、特に限定されず、例えば、コ字形状、Ｌ字形状または帯状などが挙げられる。前記リサーフ領域の数も特に限定されないが、好ましくは３つ以上、より好ましくは６つ以上である。
図６の半導体装置の各層の形成手段は、本発明の目的を阻害しない限り特に限定されず、公知の手段であってよい。例えば、真空蒸着法やＣＶＤ法、スパッタ法、各種コーティング技術等により成膜した後、フォトリソグラフィー法によりパターニングする手段、または印刷技術などを用いて直接パターニングを行う手段などが挙げられる。
以下、図７を用いて、図６の半導体装置の好ましい製造工程等を説明する。図７（ａ）は、ｎ型半導体層４およびｉ型半導体層３からなる積層体としての半導体基板上にオーミック電極５が積層されており、その反対側表面に複数のトレンチが形成されている積層体を示している。そして、図７（ａ）の積層体に対して、フォトリソグラフィー法を用いて、図７（ｂ）のとおり、ｉ型半導体層３のトレンチ内に、ｐ型半導体層１およびリサーフ領域７を形成する。図７（ｂ）の積層体を得た後、ｐ型半導体層１およびｉ型半導体層３上に、ショットキー電極２を前記ドライ法（好ましくは真空蒸着法またはスパッタ）または前記ウェット法等により形成し、図７（ｃ）の積層体を得る。図７（ｃ）の積層体は、ｐ型半導体層１が、ｉ型半導体層３に埋め込められており、さらにショットキー電極２の周辺部にリサーフ領域７を備えているので、耐圧等においてより優れている。
本発明の半導体装置は、上記した事項に加え、さらに公知の手段を用いて、パワーモジュール、インバータまたはコンバータとして好適に用いられ、さらには、例えば電源装置を用いた半導体システム等に好適に用いられる。前記電源装置は、公知の手段を用いて、配線パターン等に接続するなどすることにより、前記半導体装置からまたは前記半導体装置として作製することができる。図８に電源システムの例を示す。図８は、複数の前記電源装置と制御回路を用いて電源システムを構成している。前記電源システムは、図９に示すように、電子回路と組み合わせてシステム装置に用いることができる。なお、電源装置の電源回路図の一例を図１０に示す。図１０は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ（ＭＯＳＦＥＴＡ～Ｄで構成）によりＤＣ電圧を高周波でスイッチングしＡＣへ変換後、トランスで絶縁及び変圧を実施し、整流ＭＯＳＦＥＴ（Ａ～Ｂ’）で整流後、ＤＣＬ（平滑用コイルＬ１，Ｌ２）とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器で出力電圧を基準電圧と比較し、所望の出力電圧となるようＰＷＭ制御回路でインバータ及び整流ＭＯＳＦＥＴを制御する。
以下、本発明の実施例を説明するが、本発明はこれらに限定されるものではない。
（実施例１）ｎ型半導体層、ｉ型半導体層およびｐ型半導体層を含む半導体装置の作製
１－１．ｎ型半導体層の形成
１－１－１．成膜装置
図１１を用いて、実施例で用いたミストＣＶＤ装置１９を説明する。ミストＣＶＤ装置１９は、基板２０を載置するサセプタ２１と、キャリアガスを供給するキャリアガス供給手段２２ａと、キャリアガス供給手段２２ａから送り出されるキャリアガスの流量を調節するための流量調節弁２３ａと、キャリアガス（希釈）を供給するキャリアガス（希釈）供給手段２２ｂと、キャリアガス（希釈）供給手段２２ｂから送り出されるキャリアガスの流量を調節するための流量調節弁２３ｂと、原料溶液２４ａが収容されるミスト発生源２４と、水２５ａが入れられる容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、内径４０ｍｍの石英管からなる供給管２７と、供給管２７の周辺部に設置されたヒーター２８とを備えている。サセプタ２１は、石英からなり、基板２０を載置する面が水平面から傾斜している。成膜室となる供給管２７とサセプタ２１をどちらも石英で作製することにより、基板２０上に形成される膜内に装置由来の不純物が混入することを抑制している。
１－１－２．原料溶液の作製
ガリウムアセチルアセトナートと臭化スズとを超純水に混合し、ガリウムに対するスズの原子比が１：０．０２およびガリウムアセチルアセトナート０．０５モル／Ｌとなるように水溶液を調整し、この際、臭化水素酸を体積比で３％含有させ、これを原料溶液とした。
１－１－３．成膜準備
上記１－１－２．で得られた原料溶液２４ａをミスト発生源２４内に収容した。次に、基板２０として、サファイア基板をサセプタ２１上に設置し、ヒーター２８を作動させて成膜室２７内の温度を６３０℃にまで昇温させた。次に、流量調節弁２３ａ、２３ｂを開いて、キャリアガス源であるキャリアガス供給手段２２ａ、２２ｂからキャリアガスを成膜室２７内に供給し、成膜室２７の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を１Ｌ／分に、キャリアガス（希釈）の流量を１Ｌ／分にそれぞれ調節した。なお、キャリアガスとして窒素を用いた。
１－１－４．半導体膜形成
次に、超音波振動子２６を２．４ＭＨｚで振動させ、その振動を、水２５ａを通じて原料溶液２４ａに伝播させることによって、原料溶液２４ａを霧化させてミストを生成した。このミストが、キャリアガスによって成膜室２７内に導入され、大気圧下、６３０℃にて、成膜室２７内でミストが反応して、基板２０上に半導体膜が形成された。なお、成膜時間は１２０分間であった。
１－１－５．評価
ＸＲＤ回折装置を用いて、上記１－１－４．にて得られた膜の相の同定を行ったところ、得られた膜はα－Ｇａ２０３であった。
２．ｉ型半導体層の形成
原料溶液として、臭化ガリウムと臭化マグネシウムとを超純水に混合し、ガリウムに対するマグネシウムの原子比が１：０．０１および臭化ガリウム０．１モル／Ｌとなるように水溶液を調整し、この際、臭化水素酸を体積比で２０％含有させたものを用いたこと、成膜温度を５２０℃としたこと、および成膜時間を６０分としたこと以外は、上記ｎ型半導体層の形成と同様にして、上記１－１－４．で得られたｎ型半導体層上にｉ型半導体層を形成した。なお、ｉ型半導体層の形成は、マスクを用いて、前記ｎ型半導体層表面の一部にコンタクト電極形成用の領域が露出するようにして行った。得られた膜につき、ＸＲＤ回折装置を用いて、膜の相の同定を行ったところ、得られた膜はα－Ｇａ２０３であった。
３．ｐ型半導体層の形成
原料溶液として、臭化ガリウムと臭化マグネシウムとを超純水に混合し、ガリウムに対するマグネシウムの原子比が１：０．０１および臭化ガリウム０．１モル／Ｌとなるように水溶液を調整し、この際、臭化水素酸を体積比で１％含有させたものを用いたこと、成膜温度を５８０℃としたこと、および成膜時間を６０分としたこと以外は、上記ｉ型半導体層の形成と同様にして、上記２．で得られたｉ型半導体層上にｐ型半導体層を形成した。得られた膜につき、ＸＲＤ回折装置を用いて、膜の相の同定を行ったところ、得られた膜はα－Ｇａ２０３であった。
４．電極の形成
フォトリソグラフィー、エッチング処理、および電子ビーム蒸着等に付し、コンタクト電極として、前記ｎ型半導体層上にＴｉを、前記ｐ型半導体層上にＰｔを形成し、半導体装置を作製した。
５．評価
上記で得られた半導体装置につき、ＩＶ測定を実施した。ＩＶ測定の結果を図１２に示す。図１２から明らかなように、優れた整流性を示し、ｎ型半導体層、ｉ型半導体層、およびｐ型半導体層が良好な接合を形成することがわかった。また、マグネシウムがｐ型ドーパントとして正常に機能していることから、ｐ型半導体層の材料として、ｎ型半導体層およびｉ型半導体層と同じ材料（α－Ｇａ２Ｏ３）を用いて、これまで作製が困難であった、ホモ接合による良好なＰｉＮ構造を実現できることがわかった。
（耐圧の計算）
ＩＶ測定の結果および表１に示す値等から電界強度と電圧との関係を求めた。結果を図１３に示す。また、比較のために、ｎ型半導体層、ｉ型半導体層およびｐ型半導体層として（１）ＳｉＣ（２）Ｓｉを用いた場合についても同様の条件でそれぞれ計算を行った。これら結果を図１４および図１５に示す。
Figure 0007248962000001
図１３に示すグラフから求めた耐圧は、約４００Ｖであり、これは、（２）Ｓｉを用いた場合の耐圧の３０倍以上、（１）ＳｉＣを用いた場合の３倍以上の値であり、α―Ｇａ２Ｏ３を用いたホモ接合のＰｉＮ構造が、従来のＳｉやＳｉＣを用いたＰｉＮ構造に比べて、耐圧性が格段に優れており、優れた半導体特性を有することがわかった。
また、図１３から明らかなように、本発明のＰｉＮ構造によれば、ｉ型半導体層の膜厚が小さい場合であっても高い、十分な耐圧性を有する半導体装置を得ることができる。また、前記ｎ型半導体層としてα－Ｇａ２Ｏ３を用いた場合には、ｎ型半導体層またはｉ型半導体層のキャリア濃度が比較的高い場合（例えば、１×１０１６／ｃｍ３以上）であっても、高い耐圧が得られ、半導体特性に優れていることがわかる。
以上のとおり、本発明の半導体装置は、ｐ型半導体層、ｎ型半導体層およびｉ型半導体層間の良好な接合を有しており、半導体特性に優れている。
本発明の半導体装置は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、とりわけ、パワーデバイスに有用である。
１ ｐ型半導体層
２ ショットキー電極
３ ｉ型半導体層
４ ｎ型半導体層
５ オーミック電極
６ ガードリング
７ リサーフ領域
１９ ミストＣＶＤ装置
２０ 基板
２１ サセプタ
２２ａ キャリアガス供給手段
２２ｂ キャリアガス（希釈）供給手段
２３ａ 流量調節弁
２３ｂ 流量調節弁
２４ ミスト発生源
２４ａ 原料溶液
２５ 容器
２５ａ 水
２６ 超音波振動子
２７ 供給管
２８ ヒーター
２９ 排気口

Claims (14)

  1. ｎ型半導体層と、ｉ型半導体層と、ｐ型半導体層とを少なくとも含む半導体装置であって、前記ｎ型半導体層が、アルミニウム、インジウムおよびガリウムから選ばれる１種または２種以上の金属を含有する酸化物半導体を主成分とし、前記ｉ型半導体層は、キャリア濃度またはドーパント濃度が前記ｎ型半導体層および前記ｐ型半導体層より小さく、半導体装置の耐圧が４００V以上であることを特徴とする半導体装置。
  2. 前記ｎ型半導体層、前記ｉ型半導体層および前記ｐ型半導体層がこの順に積層されており、ＰｉＮ構造を形成している請求項１記載の半導体装置。
  3. 前記ｎ型半導体層の主成分が、ガリウムを含む請求項１または２に記載の半導体装置。
  4. 前記ｎ型半導体層の主成分が、コランダム構造、βガリア構造またはε型構造を有する請求項１～３のいずれかに記載の半導体装置。
  5. 前記ｐ型半導体層が、周期律表のｄブロック金属を含む酸化物半導体を主成分とする請求項１～４のいずれかに記載の半導体装置。
  6. 前記ｐ型半導体層の主成分が、周期律表第９族の金属を含む請求項１～５のいずれかに記載の半導体装置。
  7. 前記ｐ型半導体層の主成分が、コランダム構造、βガリア構造またはε型構造を有する請求項１～６のいずれかに記載の半導体装置。
  8. 前記ｉ型半導体層が、コランダム構造、βガリア構造またはε型構造を有する酸化物半導体を主成分とする請求項１～７のいずれかに記載の半導体装置。
  9. さらに、リサーフ領域を備える請求項１～８のいずれかに記載の半導体装置。
  10. さらに、ガードリングを備える請求項１～９のいずれかに記載の半導体装置。
  11. ダイオードである請求項１～１０のいずれかに記載の半導体装置。
  12. ジャンクションバリアショットキーダイオードである請求項１～１１のいずれかに記載の半導体装置。
  13. パワーデバイスである請求項１～１２のいずれかに記載の半導体装置。
  14. 半導体装置を備える半導体システムであって、前記半導体装置が、請求項１～１３のいずれかに記載の半導体装置である半導体システム。
JP2018156411A 2017-08-24 2018-08-23 半導体装置 Active JP7248962B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017161677 2017-08-24
JP2017161677 2017-08-24

Publications (2)

Publication Number Publication Date
JP2019041107A JP2019041107A (ja) 2019-03-14
JP7248962B2 true JP7248962B2 (ja) 2023-03-30

Family

ID=65437345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018156411A Active JP7248962B2 (ja) 2017-08-24 2018-08-23 半導体装置

Country Status (3)

Country Link
US (1) US10943981B2 (ja)
JP (1) JP7248962B2 (ja)
CN (1) CN109427867B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111357116B (zh) * 2017-11-15 2023-12-01 株式会社Flosfia 半导体装置
WO2020013243A1 (ja) * 2018-07-12 2020-01-16 株式会社Flosfia 半導体装置
WO2020013244A1 (ja) * 2018-07-12 2020-01-16 株式会社Flosfia 半導体装置
US11088242B2 (en) * 2019-03-29 2021-08-10 Flosfia Inc. Crystal, crystalline oxide semiconductor, semiconductor film containing crystalline oxide semiconductor, semiconductor device including crystal and/or semiconductor film and system including semiconductor device
KR102676983B1 (ko) * 2019-08-27 2024-06-20 신에쓰 가가꾸 고교 가부시끼가이샤 적층구조체 및 적층구조체의 제조방법
JP7078581B2 (ja) * 2019-08-29 2022-05-31 信越化学工業株式会社 積層構造体及び半導体装置並びに積層構造体の製造方法
JP7078582B2 (ja) * 2019-08-29 2022-05-31 信越化学工業株式会社 積層構造体、半導体装置及び結晶性酸化膜の成膜方法
JP7078583B2 (ja) * 2019-08-30 2022-05-31 信越化学工業株式会社 半導体装置及び半導体装置の製造方法
CN114341409A (zh) * 2019-09-02 2022-04-12 株式会社电装 成膜方法及半导体装置的制造方法
TWI850473B (zh) * 2019-09-30 2024-08-01 日商Ｆｌｏｓｆｉａ股份有限公司 積層結構體及半導體裝置
JP7453618B2 (ja) 2020-03-19 2024-03-21 株式会社Flosfia 通電機構およびその通電方法
TW202147608A (zh) * 2020-02-07 2021-12-16 日商Ｆｌｏｓｆｉａ股份有限公司 半導體元件及半導體裝置
JP7390654B2 (ja) * 2020-02-12 2023-12-04 株式会社デンソー スイッチング素子の製造方法
US11804519B2 (en) * 2020-04-24 2023-10-31 Flosfia Inc. Crystalline multilayer structure, semiconductor device, and method of manufacturing crystalline structure
JPWO2022030647A1 (ja) * 2020-08-07 2022-02-10
JP7469201B2 (ja) 2020-09-18 2024-04-16 株式会社デンソー 半導体装置とその製造方法
US20230014283A1 (en) * 2021-07-09 2023-01-19 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method of manufacturing semiconductor device
CN113964183A (zh) * 2021-09-13 2022-01-21 西安电子科技大学 一种氟等离子体注入终端氧化镓功率二极管及其制备方法
CN113964206A (zh) * 2021-10-08 2022-01-21 浏阳泰科天润半导体技术有限公司 一种基于Ga2O3耐压耐电流SiC PIN二极管

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211397A (ja) 2012-03-30 2013-10-10 Semiconductor Energy Lab Co Ltd ｐ型半導体材料、および光電変換装置の作製方法
WO2015025500A1 (ja) 2013-08-19 2015-02-26 出光興産株式会社 酸化物半導体基板及びショットキーバリアダイオード
JP2015199648A (ja) 2014-03-31 2015-11-12 株式会社Flosfia 結晶性積層構造体、半導体装置
WO2016013554A1 (ja) 2014-07-22 2016-01-28 株式会社Flosfia 結晶性半導体膜および板状体ならびに半導体装置
JP2016181672A (ja) 2015-03-24 2016-10-13 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
WO2016198388A1 (en) 2015-06-09 2016-12-15 Abb Schweiz Ag Method for manufacturing an edge termination for a silicon carbide power semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102545A (ja) 1994-09-30 1996-04-16 Meidensha Corp 半導体素子のライフタイム制御方法
JP5523901B2 (ja) 2010-04-02 2014-06-18 株式会社豊田中央研究所 Ｐｉｎダイオード
WO2013035843A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
WO2015040712A1 (ja) 2013-09-19 2015-03-26 三菱電機株式会社 半導体装置
EP2942804B1 (en) * 2014-05-08 2017-07-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
JP6349592B2 (ja) 2014-07-22 2018-07-04 株式会社Flosfia 半導体装置
TWI667792B (zh) * 2015-12-18 2019-08-01 日商Ｆｌｏｓｆｉａ股份有限公司 Semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211397A (ja) 2012-03-30 2013-10-10 Semiconductor Energy Lab Co Ltd ｐ型半導体材料、および光電変換装置の作製方法
WO2015025500A1 (ja) 2013-08-19 2015-02-26 出光興産株式会社 酸化物半導体基板及びショットキーバリアダイオード
JP2015199648A (ja) 2014-03-31 2015-11-12 株式会社Flosfia 結晶性積層構造体、半導体装置
WO2016013554A1 (ja) 2014-07-22 2016-01-28 株式会社Flosfia 結晶性半導体膜および板状体ならびに半導体装置
JP2016181672A (ja) 2015-03-24 2016-10-13 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
WO2016198388A1 (en) 2015-06-09 2016-12-15 Abb Schweiz Ag Method for manufacturing an edge termination for a silicon carbide power semiconductor device

Also Published As

Publication number Publication date
US20190067426A1 (en) 2019-02-28
JP2019041107A (ja) 2019-03-14
US10943981B2 (en) 2021-03-09
CN109427867B (zh) 2023-10-20
CN109427867A (zh) 2019-03-05

Similar Documents

Publication Publication Date Title
JP7248962B2 (ja) 半導体装置
JP7248961B2 (ja) 半導体装置
TWI667792B (zh) Semiconductor device
JP7595966B2 (ja) 半導体装置
JP2022137303A (ja) 半導体装置
JP6906217B2 (ja) 半導体装置
TWI830750B (zh) 半導體裝置及半導體系統
JP2024079769A (ja) 半導体装置
JP6999106B2 (ja) 半導体装置
JP6932904B2 (ja) 半導体装置
JP2019016720A (ja) 半導体装置の製造方法
JP2024079770A (ja) 半導体装置
JP2019016718A (ja) 半導体装置
JP6999104B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230307

R150 Certificate of patent or registration of utility model

Ref document number: 7248962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150