[go: up one dir, main page]

JP7421357B2 - 部品内蔵基板及び部品内蔵基板の製造方法 - Google Patents

部品内蔵基板及び部品内蔵基板の製造方法 Download PDF

Info

Publication number
JP7421357B2
JP7421357B2 JP2020018317A JP2020018317A JP7421357B2 JP 7421357 B2 JP7421357 B2 JP 7421357B2 JP 2020018317 A JP2020018317 A JP 2020018317A JP 2020018317 A JP2020018317 A JP 2020018317A JP 7421357 B2 JP7421357 B2 JP 7421357B2
Authority
JP
Japan
Prior art keywords
wiring board
pad
substrate
component
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020018317A
Other languages
English (en)
Other versions
JP2021125570A (ja
Inventor
学雄 山西
武 目黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2020018317A priority Critical patent/JP7421357B2/ja
Priority to KR1020210013926A priority patent/KR20210100021A/ko
Priority to US17/165,040 priority patent/US11424192B2/en
Priority to TW110103911A priority patent/TWI877300B/zh
Priority to CN202110165962.2A priority patent/CN113224027A/zh
Publication of JP2021125570A publication Critical patent/JP2021125570A/ja
Application granted granted Critical
Publication of JP7421357B2 publication Critical patent/JP7421357B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、部品内蔵基板及び部品内蔵基板の製造方法に関する。
近年、高密度な部品実装を実現するために、例えばＩＣ（Integrated Circuit）チップなどの電子部品を基板の内部に内蔵する部品内蔵基板が注目されている。部品内蔵基板は、例えば２枚の配線基板を有し、一方の配線基板にＩＣチップなどの電子部品が実装され、これらの電子部品が他方の配線基板との間に挟まれて構成される。２枚の配線基板の間の空間には、例えば電子部品を被覆する封止樹脂が充填される。
このような部品内蔵基板では、２枚の配線基板の間に中間配線基板を介在させることがある。すなわち、一方の配線基板上の電子部品の周囲には中間配線基板が配置され、中間配線基板及び一方の配線基板は、例えばはんだボールなどの接続部材によって接続される。そして、一方の配線基板との間で電子部品を挟むように中間配線基板上に他方の配線基板が配置され、他方の配線基板及び中間配線基板は、例えばはんだボールなどの接続部材によって接続される。２枚の配線基板の間の空間に充填される封止樹脂は、中間配線基板と各配線基板との間の空間にも充填される。
このように、２枚の配線基板の間に中間配線基板を介在させることにより、内蔵される電子部品の高さに応じて２枚の配線基板の間隔を調整することができ、部品実装の自由度を向上することが可能となる。
特開２０１４－４５０５１号公報 米国特許第７６８７８９９号明細書
ところで、２枚の配線基板の間に中間配線基板を介在させる部品内蔵基板では、中間配線基板の電子部品とは反対側の側面が、部品内蔵基板の側面において封止樹脂から露出することが一般的である。中間配線基板の封止樹脂から露出する側面では、中間配線基板と封止樹脂との界面が部品内蔵基板の外部の環境と接触するため、中間配線基板と封止樹脂との界面から部品内蔵基板の内部へ水分が侵入し易くなる。部品内蔵基板の内部への水分の侵入は、水蒸気の膨張により封止樹脂にクラックが発生する現象（いわゆる、ポップコーン現象）や、電極や配線から金属イオンが溶出する現象（いわゆる、マイグレーション現象）を引き起こす要因となり、好ましくない。
開示の技術は、上記に鑑みてなされたものであって、部品内蔵基板の内部への水分の侵入を抑制することができる部品内蔵基板及び部品内蔵基板の製造方法を提供することを目的とする。
本願の開示する部品内蔵基板は、一つの態様において、第１配線基板と、前記第１配線基板上に設けられる電子部品と、前記第１配線基板上であって、前記電子部品の周囲に設けられ、第１接続部材を介して前記第１配線基板に接続する中間配線基板と、前記第１配線基板上、前記電子部品上及び前記中間配線基板上に設けられ、第２接続部材を介して前記中間配線基板に接続する第２配線基板と、前記第１配線基板と前記第２配線基板との間に充填され、前記電子部品及び前記中間配線基板を被覆する封止樹脂とを有し、前記中間配線基板は、前記電子部品の周囲に位置し、前記封止樹脂によって被覆される第１側面と、前記第１側面の反対側に位置し、前記封止樹脂によって被覆される第２側面とを有する。
本願の開示する部品内蔵基板の一つの態様によれば、部品内蔵基板の内部への水分の侵入を抑制することができる、という効果を奏する。
図１は、実施例に係る部品内蔵基板の構成を示す図である。 図２は、下側配線基板、上側配線基板及び中間配線基板の間の接続部分を拡大して示す断面図である。 図３は、下側配線基板の製造方法を示すフローチャートである。 図４は、下側配線基板の断面を示す模式図である。 図５は、上側配線基板の製造方法を示すフローチャートである。 図６は、上側配線基板の断面を示す模式図である。 図７は、接続部材搭載工程を説明する図である。 図８は、中間配線基板の製造方法を示すフローチャートである。 図９は、中間配線基板の断面を示す模式図である。 図１０は、接続部材搭載工程を説明する図である。 図１１は、切断工程を説明する図である。 図１２は、配線層形成工程の流れの一例を示すフローチャートである。 図１３は、金属層形成工程を説明する図である。 図１４は、貫通孔形成工程を説明する図である。 図１５は、めっき層形成工程を説明する図である。 図１６は、樹脂充填工程を説明する図である。 図１７は、めっき層形成工程を説明する図である。 図１８は、レジスト層形成工程を説明する図である。 図１９は、エッチング工程を説明する図である。 図２０は、レジスト層除去工程を説明する図である。 図２１は、部品内蔵基板の製造方法を示すフローチャートである。 図２２は、部品の実装を説明する図である。 図２３は、接合工程を説明する図である。 図２４は、下側配線基板を上方から見た平面図である。 図２５は、接合工程を説明する図である。 図２６は、モールド工程を説明する図である。 図２７は、端子形成工程を説明する図である。 図２８は、部品の実装を説明する図である。 図２９は、個片化工程を説明する図である。 図３０は、部品内蔵基板の変形例１を示す図である。 図３１は、部品内蔵基板の変形例２を示す図である。 図３２は、部品内蔵基板の変形例３を示す図である。 図３３は、部品内蔵基板の変形例４を示す図である。 図３４は、図３３に示す下側配線基板、上側配線基板及び中間配線基板の間の接続部分を拡大して示す断面図である。 図３５は、部品内蔵基板の変形例５を示す図である。 図３６は、ビア配線による接続を説明する図である。 図３７は、配線層形成工程の流れの他の一例を説明する図である。 図３８は、中間配線基板の配置の変形例１を示す図である。 図３９は、中間配線基板の配置の変形例２を示す図である。
以下に、本願の開示する部品内蔵基板及び部品内蔵基板の製造方法の実施例を図面に基づいて詳細に説明する。なお、この実施例により開示技術が限定されるものではない。
［実施例］
［部品内蔵基板の構成］
図１は、実施例に係る部品内蔵基板１００の構成を示す図である。図１においては、部品内蔵基板１００の断面を模式的に示している。なお、以下の説明においては、部品内蔵基板１００を外部の部品や機器などに接続する際に外部の部品や機器側に位置する面を「下面」と呼び、外部の部品や機器とは反対側に位置する面を「上面」と呼ぶとともに、これに準じて上下方向を規定する。ただし、部品内蔵基板１００は、例えば上下反転して製造及び使用されてもよく、任意の姿勢で製造及び使用されてよい。
図１に示す部品内蔵基板１００は、下側配線基板１１０及び上側配線基板１２０を有し、下側配線基板１１０と上側配線基板１２０に挟まれて配置される電子部品を被覆する封止樹脂１０１を有する。具体的には、下側配線基板１１０の上面には、ＩＣチップ１０２及び電子部品１０３が実装され、ＩＣチップ１０２及び電子部品１０３は、下側配線基板１１０と上側配線基板１２０によって挟まれるとともに、封止樹脂１０１によって被覆されている。封止樹脂１０１は、例えばアルミナ、シリカ、窒化アルミニウム又は炭化ケイ素などの無機フィラーを含有する熱硬化性のエポキシ系樹脂等の絶縁性樹脂である。封止樹脂１０１の側面、下側配線基板１１０の側面及び上側配線基板１２０の側面が、同一面に形成されて、部品内蔵基板１００の側面となる。そして、上側配線基板１２０の上面には、ＩＣチップ１０４及び電子部品１０５が実装される。また、下側配線基板１１０の下面は、外部の部品や機器などに接続される面であり、この下面においては、例えばはんだボール１０６などの外部接続端子が形成される。ここでは、ＩＣチップ１０２、１０４と電子部品１０３、１０５とを区別しているが、ＩＣチップ１０２、１０４も電子部品の一種である。
部品内蔵基板１００は、下側配線基板１１０と上側配線基板１２０の間に、下側配線基板１１０と上側配線基板１２０を電気的に接続する中間配線基板１３０を介在させて構成される。すなわち、下側配線基板１１０上のＩＣチップ１０２及び電子部品１０３の周囲には、中間配線基板１３０が配置され、中間配線基板１３０及び下側配線基板１１０は、接続部材１４０によって接続される。そして、下側配線基板１１０との間でＩＣチップ１０２及び電子部品１０３を挟むように中間配線基板１３０上に上側配線基板１２０が配置され、上側配線基板１２０及び中間配線基板１３０は、接続部材１５０によって接続される。
中間配線基板１３０は、下側配線基板１１０上のＩＣチップ１０２及び電子部品１０３とともに封止樹脂１０１によって全体的に被覆される。このため、部品内蔵基板１００の側面において、中間配線基板１３０と封止樹脂１０１との界面が封止樹脂１０１によって部品内蔵基板１００の外部の環境から隔離され、当該界面から部品内蔵基板１００の内部への水分の侵入が抑制される。
下側配線基板１１０は、平面視で矩形状であり、基板１１１、ソルダーレジスト層１１２、上面パッド１１３、ソルダーレジスト層１１４及び下面パッド１１５を有する。上面パッド１１３及び下面パッド１１５は、必要に応じてビア配線によって接続される。
基板１１１は、絶縁性の板状部材であり、下側配線基板１１０の基材である。基板１１１の材料としては、例えば、補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させて硬化させたガラスエポキシ樹脂などを用いることができる。補強材としては、ガラスクロスに限らず、例えば、ガラス不織布、アラミド織布、アラミド不織布、液晶ポリマ（ＬＣＰ：Liquid Crystal Polymer）織布及びＬＣＰ不織布などを用いることができる。また、熱硬化性の絶縁性樹脂としては、エポキシ樹脂の他にも、例えば、ポリイミド樹脂及びシアネート樹脂などを用いることができる。基板１１１の両面には、上面パッド１１３や下面パッド１１５を含む配線層が形成される。配線層の材料としては、例えば銅（Ｃｕ）又は銅合金を用いることができる。
ソルダーレジスト層１１２は、基板１１１の上面及び基板１１１の上面の配線層を被覆する絶縁層である。ソルダーレジスト層１１２の一部には開口部が設けられ、開口部から上面パッド１１３が露出する。ソルダーレジスト層１１２の材料としては、例えばエポキシ系樹脂やアクリル系樹脂などの絶縁性樹脂を用いることができる。
上面パッド１１３は、基板１１１の上面の配線層に形成され、接続部材１４０との接続及びＩＣチップ１０２及び電子部品１０３の実装のために、ソルダーレジスト層１１２の開口部から露出する。すなわち、一部の上面パッド１１３には、接続部材１４０が接合される。また、一部の上面パッド１１３には、ＩＣチップ１０２が接続される。具体的には、例えばはんだボール１０２ａによってＩＣチップ１０２の端子が上面パッド１１３にフリップチップ接続される。下側配線基板１１０とＩＣチップ１０２の間には、必要に応じてアンダーフィル材が充填されてもよい。さらに、一部の上面パッド１１３には、電子部品１０３の端子１０３ａがはんだ１０３ｂによって接続される。上面パッド１１３の材料としては、配線層と同様に、例えば銅又は銅合金を用いることができる。
ソルダーレジスト層１１４は、基板１１１の下面及び基板１１１の下面の配線層を被覆する絶縁層である。ソルダーレジスト層１１４の一部には開口部が設けられ、開口部から下面パッド１１５が露出する。ソルダーレジスト層１１４の材料としては、例えばエポキシ系樹脂やアクリル系樹脂などの絶縁性樹脂を用いることができる。
下面パッド１１５は、基板１１１の下面の配線層に形成され、外部接続端子の形成のために、ソルダーレジスト層１１４の開口部から露出する。すなわち、下面パッド１１５には、例えばはんだボール１０６などの外部接続端子が形成される。下面パッド１１５の材料としては、配線層と同様に、例えば銅又は銅合金を用いることができる。
上側配線基板１２０は、平面視で矩形状であり、基板１２１、ソルダーレジスト層１２２、上面パッド１２３、ソルダーレジスト層１２４及び下面パッド１２５を有する。上面パッド１２３及び下面パッド１２５は、必要に応じてビア配線によって接続される。
基板１２１は、絶縁性の板状部材であり、上側配線基板１２０の基材である。基板１２１の材料としては、例えば、補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させて硬化させたガラスエポキシ樹脂などを用いることができる。補強材としては、ガラスクロスに限らず、例えば、ガラス不織布、アラミド織布、アラミド不織布、ＬＣＰ織布及びＬＣＰ不織布などを用いることができる。また、熱硬化性の絶縁性樹脂としては、エポキシ樹脂の他にも、例えば、ポリイミド樹脂及びシアネート樹脂などを用いることができる。基板１２１の両面には、上面パッド１２３や下面パッド１２５を含む配線層が形成される。配線層の材料としては、例えば銅又は銅合金を用いることができる。
ソルダーレジスト層１２２は、基板１２１の上面及び基板１２１の上面の配線層を被覆する絶縁層である。ソルダーレジスト層１２２の一部には開口部が設けられ、開口部から上面パッド１２３が露出する。ソルダーレジスト層１２２の材料としては、例えばエポキシ系樹脂やアクリル系樹脂などの絶縁性樹脂を用いることができる。
上面パッド１２３は、基板１２１の上面の配線層に形成され、ＩＣチップ１０４及び電子部品１０５の実装のために、ソルダーレジスト層１２２の開口部から露出する。すなわち、一部の上面パッド１２３には、ＩＣチップ１０４が接続される。具体的には、例えばはんだボール１０４ａによってＩＣチップ１０４の端子が上面パッド１２３にフリップチップ接続される。上側配線基板１２０とＩＣチップ１０４の間には、必要に応じてアンダーフィル材が充填されてもよい。また、一部の上面パッド１２３には、電子部品１０５の端子１０５ａがはんだ１０５ｂによって接続される。上面パッド１２３の材料としては、配線層と同様に、例えば銅又は銅合金を用いることができる。
ソルダーレジスト層１２４は、基板１２１の下面及び基板１２１の下面の配線層を被覆する絶縁層である。ソルダーレジスト層１２４の一部には開口部が設けられ、開口部から下面パッド１２５が露出する。ソルダーレジスト層１２４の材料としては、例えばエポキシ系樹脂やアクリル系樹脂などの絶縁性樹脂を用いることができる。
下面パッド１２５は、基板１２１の下面の配線層に形成され、接続部材１５０との接続のために、ソルダーレジスト層１２４の開口部から露出する。すなわち、下面パッド１２５には、接続部材１５０が接合される。下面パッド１２５の材料としては、配線層と同様に、例えば銅又は銅合金を用いることができる。
中間配線基板１３０は、平面視で矩形状（一例として、長方形状）であり、基板１３１、ソルダーレジスト層１３２、上面パッド１３３、ソルダーレジスト層１３４及び下面パッド１３５を有する。上面パッド１３３及び下面パッド１３５は、必要に応じてスルーホール配線などの貫通配線によって接続される。
基板１３１は、絶縁性の板状部材であり、中間配線基板１３０の基材である。基板１３１の材料としては、例えば、補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させて硬化させたガラスエポキシ樹脂などを用いることができる。補強材としては、ガラスクロスに限らず、例えば、ガラス不織布、アラミド織布、アラミド不織布、ＬＣＰ織布及びＬＣＰ不織布などを用いることができる。また、熱硬化性の絶縁性樹脂としては、エポキシ樹脂の他にも、例えば、ポリイミド樹脂及びシアネート樹脂などを用いることができる。基板１３１の両面には、上面パッド１３３や下面パッド１３５を含む配線層が形成される。配線層の材料としては、例えば銅又は銅合金を用いることができる。
ソルダーレジスト層１３２は、基板１３１の上面及び基板１３１の上面の配線層を被覆する絶縁層である。ソルダーレジスト層１３２の一部には開口部が設けられ、開口部から上面パッド１３３が露出する。ソルダーレジスト層１３２の材料としては、例えばエポキシ系樹脂やアクリル系樹脂などの絶縁性樹脂を用いることができる。
上面パッド１３３は、基板１３１の上面の配線層に形成され、接続部材１５０との接続のために、ソルダーレジスト層１３２の開口部から露出する。すなわち、上面パッド１３３には、接続部材１５０が接合される。上面パッド１３３の材料としては、配線層と同様に、例えば銅又は銅合金を用いることができる。
ソルダーレジスト層１３４は、基板１３１の下面及び基板１３１の下面の配線層を被覆する絶縁層である。ソルダーレジスト層１３４の一部には開口部が設けられ、開口部から下面パッド１３５が露出する。ソルダーレジスト層１３４の材料としては、例えばエポキシ系樹脂やアクリル系樹脂などの絶縁性樹脂を用いることができる。
下面パッド１３５は、基板１３１の下面の配線層に形成され、接続部材１４０との接続のために、ソルダーレジスト層１３４の開口部から露出する。すなわち、下面パッド１３５には、接続部材１４０が接合される。下面パッド１３５の材料としては、配線層と同様に、例えば銅又は銅合金を用いることができる。
基板１３１、ソルダーレジスト層１３２及びソルダーレジスト層１３４の側面は、封止樹脂１０１によって全体的に被覆されている。すなわち、基板１３１、ソルダーレジスト層１３２及びソルダーレジスト層１３４の側面は、全体的に封止樹脂１０１に接触している。これにより、中間配線基板１３０のＩＣチップ１０２及び電子部品１０３の周囲に位置する側面１３０ａだけでなく、ＩＣチップ１０２及び電子部品１０３とは反対側の側面１３０ｂが封止樹脂１０１によって被覆される。また、側面１３０ａと側面１３０ｂの間の側面が封止樹脂１０１によって被覆される。中間配線基板１３０の側面１３０ｂが封止樹脂１０１によって被覆されているため、部品内蔵基板１００の側面において、中間配線基板１３０と封止樹脂１０１との界面が外部の環境に曝されず、部品内蔵基板１００の内部への水分の侵入を抑制することができる。
中間配線基板１３０の側面１３０ｂは、下側配線基板１１０と上側配線基板１２０の外周縁側に向いている。また、側面１３０ａと側面１３０ｂの間の側面は、下側配線基板１１０と上側配線基板１２０の外周縁側に向いている。また、側面１３０ｂと、下側配線基板１１０と上側配線基板１２０の外周縁との間には、所定の間隔が設けられる。また、側面１３０ａと側面１３０ｂの間の側面と、下側配線基板１１０と上側配線基板１２０の外周縁との間には、所定の間隔が設けられる。
中間配線基板１３０は、平面視で以下のように配置される。すなわち、矩形状の中間配線基板１３０の一辺（側面１３０ｂ側の辺）が矩形状の下側配線基板１１０の一辺及び矩形状の上側配線基板１２０の一辺と所定の間隔を空けるよう、下側配線基板１１０と上側配線基板１２０の間に中間配線基板１３０が配置される。また、矩形状の中間配線基板１３０の一辺（側面１３０ｂ側の辺）が矩形状の下側配線基板１１０の一辺及び矩形状の上側配線基板１２０の一辺と平行となるよう、下側配線基板１１０と上側配線基板１２０の間に中間配線基板１３０が配置される。
さらに、下側配線基板１１０及び上側配線基板１２０が平面視で矩形状であり、且つ中間配線基板１３０が平面視で長方形状である場合、中間配線基板１３０は、平面視で以下のように配置される。すなわち、長方形状の中間配線基板１３０の長辺（側面１３０ｂ側の長辺）が下側配線基板１１０及び上側配線基板１２０の対向する二辺に沿うよう、下側配線基板１１０と上側配線基板１２０の間に２つの中間配線基板１３０が配置される。
接続部材１４０は、例えば銅コアを有するはんだボールなどから形成され、下側配線基板１１０と中間配線基板１３０とを接続する。具体的には、接続部材１４０は、略球状のコア１４１と、コア１４１の外周面を被覆するはんだ１４２とを有する。コア１４１としては、例えば銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）等の金属からなる金属コアや、樹脂からなる樹脂コア等を用いることができる。はんだ１４２としては、例えば鉛（Ｐｂ）を含む合金、錫（Ｓｎ）と銅（Ｃｕ）の合金、錫（Ｓｎ）とアンチモン（Ｓｂ）の合金、錫（Ｓｎ）と銀（Ａｇ）の合金、錫（Ｓｎ）と銀（Ａｇ）と銅（Ｃｕ）の合金等を用いることができる。
接続部材１５０は、例えば銅コアを有するはんだボールなどから形成され、中間配線基板１３０と上側配線基板１２０とを接続する。具体的には、接続部材１５０は、略球状のコア１５１と、コア１５１の外周面を被覆するはんだ１５２とを有する。コア１５１としては、例えば銅、金、ニッケル等の金属からなる金属コアや、樹脂からなる樹脂コア等を用いることができる。はんだ１５２としては、例えば鉛を含む合金、錫と銅の合金、錫とアンチモンの合金、錫と銀の合金、錫と銀と銅の合金等を用いることができる。接続部材１５０の直径は、中間配線基板１３０の厚さと、接続部材１４０の直径と、ＩＣチップ１０２及び電子部品１０３の下側配線基板１１０の上面からの高さとを考慮して決定することができる。例えば、接続部材１５０の直径は、中間配線基板１３０の厚さ、接続部材１４０の直径及び接続部材１５０の直径の総和がＩＣチップ１０２及び電子部品１０３の下側配線基板１１０の上面からの高さよりも大きくなるように決定することができる。また、接続部材１５０の直径は、接続部材１４０の直径と同一であっても異なってもよい。
ここで、下側配線基板１１０、上側配線基板１２０及び中間配線基板１３０の間の接続部分について、図２を参照してさらに説明する。図２は、下側配線基板１１０、上側配線基板１２０及び中間配線基板１３０の間の接続部分を拡大して示す断面図である。図２に示すように、下側配線基板１１０において、基板１１１の上面の配線層には、接続部材１４０を接続するための上面パッド１１３が形成されている。基板１１１の上面は、上面パッド１１３の位置に開口部１１２ａが形成されたソルダーレジスト層１１２によって被覆されている。ソルダーレジスト層１１２の開口部１１２ａからは、上面パッド１１３が露出している。
また、中間配線基板１３０において、基板１３１の上面の配線層には、接続部材１５０を接続するための上面パッド１３３が形成され、基板１３１の下面の配線層には、接続部材１４０を接続するための下面パッド１３５が形成されている。基板１３１の上面は、上面パッド１３３の位置に開口部１３２ａが形成されたソルダーレジスト層１３２によって被覆され、基板１３１の下面は、下面パッド１３５の位置に開口部１３４ａが形成されたソルダーレジスト層１３４によって被覆されている。ソルダーレジスト層１３２の開口部１３２ａからは、上面パッド１３３が露出し、ソルダーレジスト層１３４の開口部１３４ａからは、下面パッド１３５が露出している。そして、ソルダーレジスト層１３４の開口部１３４ａの径は、ソルダーレジスト層１１２の開口部１１２ａの径よりも小さい。開口部１３４ａの径が開口部１１２ａの径よりも小さいため、開口部１３４ａから露出する下面パッド１３５に接続部材１４０が接合される際に下面パッド１３５に対する接続部材１４０の移動が開口部１１２ａの周縁によって制限される。このため、下面パッド１３５に対する接続部材１４０の位置ずれを抑制することができ、接続部材１４０によって接続される下側配線基板１１０及び中間配線基板１３０の間の接続不良を防止することができる。
また、上側配線基板１２０において、基板１２１の下面の配線層には、接続部材１５０を接続するための下面パッド１２５が形成されている。基板１２１の下面は、下面パッド１２５の位置に開口部１２４ａが形成されたソルダーレジスト層１２４によって被覆されている。ソルダーレジスト層１２４の開口部１２４ａからは、下面パッド１２５が露出している。そして、ソルダーレジスト層１２４の開口部１２４ａの径は、ソルダーレジスト層１３２の開口部１３２ａの径よりも小さい。開口部１２４ａの径が開口部１３２ａの径よりも小さいため、開口部１２４ａから露出する下面パッド１２５に接続部材１５０が接合される際に下面パッド１２５に対する接続部材１５０の移動が開口部１２４ａの周縁によって制限される。このため、下面パッド１２５に対する接続部材１５０の位置ずれを抑制することができ、接続部材１５０によって接続される中間配線基板１３０及び上側配線基板１２０の間の接続不良を防止することができる。
中間配線基板１３０の基板１３１には、基板１３１を貫通するスルーホール配線１３６が設けられ、上面パッド１３３及び下面パッド１３５は、スルーホール配線１３６によって接続されている。スルーホール配線１３６は、基板１３１の両面に形成された金属層１３６ａ、１３６ｂと、金属層１３６ａ、１３６ｂの表面及び基板１３１を貫通する貫通孔の内壁面を被覆するめっき層１３６ｃと、基板１３１の貫通孔内に充填される充填樹脂１３６ｄとを有する。金属層１３６ａ、１３６ｂは、例えば銅などの金属層である。めっき層１３６ｃは、例えば無電解銅めっき及び電解銅めっきによって形成される。充填樹脂１３６ｄの材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。そして、上面パッド１３３及び下面パッド１３５のスルーホール配線１３６に対応する位置には、それぞれ凹部が形成されている。すなわち、接続部材１５０が接合される上面パッド１３３と接続部材１４０が接合される下面パッド１３５とには、それぞれ凹部が形成される。上面パッド１３３及び下面パッド１３５それぞれの凹部は、基板１３１の厚さの中央方向へ曲面状に凹んでいる。上面パッド１３３の凹部に接続部材１５０が収容されるため、中間配線基板１３０に対する接続部材１５０の位置合わせを正確に行うことができる。また、下面パッド１３５の凹部に接続部材１４０が収容されるため、中間配線基板１３０に対する接続部材１４０の位置合わせを正確に行うことができる。
接続部材１５０が接合される上面パッド１３３及び接続部材１４０が接合される下面パッド１３５は、中間配線基板１３０を厚さ方向（つまり、上下方向）から見た場合に、互いに重なる位置に配置されている。このため、接続部材１４０及び接続部材１５０は、中間配線基板１３０を厚さ方向（つまり、上下方向）から見た場合に、互いに重なる位置に配置される。これにより、中間配線基板１３０を介して接続される下側配線基板１１０及び上側配線基板１２０の間の電気的距離が最小化され、下側配線基板１１０及び上側配線基板１２０の間のインピーダンスを低減することができる。
なお、下側配線基板１１０の上面パッド１１３の径と中間配線基板１３０の下面パッド１３５の径との大小関係を、対応するソルダーレジスト層１１２の開口部１１２ａの径とソルダーレジスト層１３４の開口部１３４ａの径との大小関係に合わせてもよい。すなわち、下面パッド１３５の径を上面パッド１１３の径よりも小さくしてもよい。
また、中間配線基板１３０の上面パッド１３３の径と上側配線基板１２０の下面パッド１２５の径との大小関係を、対応するソルダーレジスト層１３２の開口部１３２ａの径とソルダーレジスト層１２４の開口部１２４ａの径との大小関係に合わせてもよい。すなわち、下面パッド１２５の径を上面パッド１３３よりも小さくしてもよい。
また、接続部材１４０の直径と接続部材１５０の直径が同じ場合、中間配線基板１３０のソルダーレジスト層１３４の開口部１３４ａの径は、ソルダーレジスト層１３２の開口部１３２ａの径よりも小さくなる。この場合、中間配線基板１３０の下面パッド１３５の径を、上面パッド１３３の径よりも小さくしてもよい。
［部品内蔵基板の製造方法］
次に、上記のように構成される部品内蔵基板１００の製造方法について説明する。以下では、下側配線基板１１０の製造方法、上側配線基板１２０の製造方法及び中間配線基板１３０の製造方法について説明した後に、下側配線基板１１０、上側配線基板１２０及び中間配線基板１３０を有する部品内蔵基板１００の製造方法について説明する。
図３は、下側配線基板１１０の製造方法を示すフローチャートである。
まず、基板１１１の上面及び下面に配線層が形成される（ステップＳ１０１）。具体的には、例えばセミアディティブ法により、基板１１１の上面及び下面の配線層が順次形成される。基板１１１の上面の配線層には上面パッド１１３が含まれ、基板１１１の下面の配線層には下面パッド１１５が含まれる。そして、基板１１１の上面には、上面パッド１１３の位置に開口部を有するソルダーレジスト層１１２が形成され、基板１１１の下面には、下面パッド１１５の位置に開口部を有するソルダーレジスト層１１４が形成される（ステップＳ１０２）。ソルダーレジスト層１１２、１１４は、例えば基板１１１の上面及び下面に感光性の樹脂フィルムをラミネートするか、又は液状やペースト状の樹脂を塗布し、ラミネート又は塗布された樹脂をフォトリソグラフィ法により露光・現像して所望の形状にパターニングすることにより得られる。
ここまでの工程により、例えば図４に示すように、基板１１１の下面では、ソルダーレジスト層１１４の開口部１１４ａから下面パッド１１５が露出し、基板１１１の上面では、ソルダーレジスト層１１２の開口部１１２ａから上面パッド１１３ａ、１１３ｂ、１１３ｃが露出する。これにより、部品内蔵基板１００の下層を形成する下側配線基板１１０が得られる。図４は、下側配線基板１１０の断面を示す模式図である。上面パッド１１３ａは、ＩＣチップ１０２をフリップチップ接続するパッドであり、上面パッド１１３ｂは、電子部品１０３の端子を接続するパッドであり、上面パッド１１３ｃは、接続部材１４０に接続するパッドである。
なお、下側配線基板１１０は、単体で製造されるのではなく、複数の下側配線基板１１０が配列された集合体として製造されるのが好ましい。集合体においては、例えば格子状に分割された個々の区画で下側配線基板１１０が製造される。
図５は、上側配線基板１２０の製造方法を示すフローチャートである。
まず、基板１２１の上面及び下面に配線層が形成される（ステップＳ２０１）。具体的には、例えばセミアディティブ法により、基板１２１の上面及び下面の配線層が順次形成される。基板１２１の上面の配線層には上面パッド１２３が含まれ、基板１２１の下面の配線層には下面パッド１２５が含まれる。下面パッド１２５は、上側配線基板１２０が中間配線基板１３０と接合される際に上面パッド１３３に対向する位置に設けられる。つまり、上側配線基板１２０が中間配線基板１３０と接合される際には、互いに対向する下面パッド１２５と上面パッド１３３とが接続部材１５０によって接続される。そして、基板１２１の上面には、上面パッド１２３の位置に開口部を有するソルダーレジスト層１２２が形成され、基板１２１の下面には、下面パッド１２５の位置に開口部を有するソルダーレジスト層１２４が形成される（ステップＳ２０２）。ソルダーレジスト層１２２、１２４は、例えば基板１２１の上面及び下面に感光性の樹脂フィルムをラミネートするか、又は液状やペースト状の樹脂を塗布し、ラミネート又は塗布された樹脂をフォトリソグラフィ法により露光・現像して所望の形状にパターニングすることにより得られる。
ここまでの工程により、例えば図６に示すように、基板１２１の下面では、ソルダーレジスト層１２４の開口部１２４ａから下面パッド１２５が露出し、基板１２１の上面では、ソルダーレジスト層１２２の開口部１２２ａから上面パッド１２３ａ、１２３ｂが露出する上側配線基板１２０が形成される。図６は、上側配線基板１２０の断面を示す模式図である。上面パッド１２３ａは、ＩＣチップ１０４をフリップチップ接続するパッドであり、上面パッド１２３ｂは、電子部品１０５の端子を接続するパッドである。下面パッド１２５を露出させる開口部１２４ａの径は、上側配線基板１２０が接合される中間配線基板１３０側の開口部１３２ａの径よりも小さい。
そして、下面パッド１２５の位置に接続部材１５０が搭載され（ステップＳ２０３）、リフロー処理を経て、コア１５１の周囲のはんだ１５２によって、接続部材１５０が下面パッド１２５に接合される。このとき、下面パッド１２５を露出させる開口部１２４ａの径が中間配線基板１３０側の開口部１３２ａの径よりも小さいため、接続部材１５０の移動が開口部１２４ａの周縁によって制限され、接続部材１５０の位置ずれを抑制することができる。
ここまでの工程により、例えば図７に示すように、下面パッド１２５に接続部材１５０が接合された上側配線基板１２０が形成される。これにより、部品内蔵基板１００の上層を形成する上側配線基板１２０が得られる。図７は、接続部材搭載工程を説明する図である。
なお、上側配線基板１２０は、単体で製造されるのではなく、複数の上側配線基板１２０が配列された集合体として製造されるのが好ましい。集合体においては、例えば格子状に分割された個々の区画で上側配線基板１２０が製造される。
図８は、中間配線基板１３０の製造方法を示すフローチャートである。
まず、基板１３１の上面及び下面に配線層が形成される（ステップＳ３０１）。すなわち、基板１３１に、基板１３１を貫通するスルーホール配線１３６が形成されるとともに、基板１３１の上面及び下面の配線層が例えば銅箔及び銅めっきにより形成される。基板１３１の上面の配線層には上面パッド１３３が含まれ、基板１３１の下面の配線層には下面パッド１３５が含まれる。そして、上面パッド１３３及び下面パッド１３５は、スルーホール配線１３６によって接続される。下面パッド１３５は、中間配線基板１３０が下側配線基板１１０と接合される際に上面パッド１１３に対向する位置に設けられる。つまり、中間配線基板１３０が下側配線基板１１０と接合される際には、互いに対向する下面パッド１３５と上面パッド１１３とが接続部材１４０によって接続される。なお、基板１３１の上面及び下面の配線層となる上面パッド１３３及び下面パッド１３５の形成工程に関しては、後に詳述する。
そして、基板１３１の上面には、上面パッド１３３の位置に開口部を有するソルダーレジスト層１３２が形成され、基板１３１の下面には、下面パッド１３５の位置に開口部を有するソルダーレジスト層１３４が形成される（ステップＳ３０２）。ソルダーレジスト層１３２、１３４は、例えば基板１３１の上面及び下面に感光性の樹脂フィルムをラミネートするか、又は液状やペースト状の樹脂を塗布し、ラミネート又は塗布された樹脂をフォトリソグラフィ法により露光・現像して所望の形状にパターニングすることにより得られる。
ここまでの工程により、例えば図９に示すように、基板１３１の下面では、ソルダーレジスト層１３４の開口部１３４ａから下面パッド１３５が露出し、基板１３１の上面では、ソルダーレジスト層１３２の開口部１３２ａから上面パッド１３３が露出する中間配線基板１３０が形成される。図９は、中間配線基板１３０の断面を示す模式図である。下面パッド１３５を露出させる開口部１３４ａの径は、中間配線基板１３０が接合される下側配線基板１１０側の開口部１１２ａの径よりも小さい。また、上面パッド１３３及び下面パッド１３５は、基板１３１を貫通するスルーホール配線１３６によって接続され、スルーホール配線１３６に対応する位置に凹部を有する。
そして、下面パッド１３５の位置に接続部材１４０が搭載され（ステップＳ３０３）、リフロー処理を経て、コア１４１の周囲のはんだ１４２によって、接続部材１４０が下面パッド１３５に接合される。このとき、下面パッド１３５を露出させる開口部１３４ａの径が下側配線基板１１０側の開口部１１２ａの径よりも小さいため、接続部材１４０の移動が開口部１３４ａの周縁によって制限され、接続部材１４０の位置ずれを抑制することができる。また、下面パッド１３５のスルーホール配線１３６に対応する位置に凹部が形成されているため、下面パッド１３５の凹部に接続部材１４０が収容され、中間配線基板１３０に対する接続部材１４０の位置合わせを正確に行うことができる。
ここまでの工程により、例えば図１０に示すように、下面パッド１３５に接続部材１４０が接合された中間配線基板１３０が得られる。図１０は、接続部材搭載工程を説明する図である。
下面パッド１３５に接続部材１４０が接合された中間配線基板１３０は、例えばダイサー又はスライサーによって切断され（ステップＳ３０４）、適切なサイズの中間配線基板１３０が得られる。すなわち、例えば図１１に示す中間配線基板１３０が、幅方向に配列される２つの接続部材１４０を区画する切断線Ａにおいて切断されることにより、部品内蔵基板１００の中間層を形成する中間配線基板１３０が得られる。図１１は、切断工程を説明する図である。
次に、基板１３１の上面及び下面の配線層となる上面パッド１３３及び下面パッド１３５の形成工程について、より具体的に図１２を参照しながら説明する。図１２は、配線層形成工程の流れの一例を示すフローチャートである。
まず、絶縁性の板状部材である基板１３１の両面に金属層１３６ａ、１３６ｂが形成される（ステップＳ４０１）。具体的には、例えば図１３に示すように、例えば基板１３１の両面に例えば銅などの金属の金属層１３６ａ、１３６ｂが例えば銅箔を積層して形成される。図１３は、金属層形成工程を説明する図である。
基板１３１の両面に金属層１３６ａ、１３６ｂが形成されると、金属層１３６ａ、１３６ｂ及び基板１３１を貫通する貫通孔が形成される（ステップＳ４０２）。具体的には、例えば図１４に示すように、金属層１３６ａ、１３６ｂ及び基板１３１を貫通する貫通孔１３１ａが形成される。図１４は、貫通孔形成工程を説明する図である。貫通孔１３１ａは、例えばレーザ加工又はドリル加工によって形成することが可能である。
貫通孔１３１ａが形成されると、金属層１３６ａ、１３６ｂの表面及び基板１３１を貫通する貫通孔１３１ａの内壁面を被覆するめっき層が形成される（ステップＳ４０３）。すなわち、金属層１３６ａ、１３６ｂの表面及び基板１３１の貫通孔１３１ａの内壁面に無電解銅めっきが施され、無電解銅めっきを給電層として電解銅めっきが施される。これにより、例えば図１５に示すように、金属層１３６ａ、１３６ｂの表面及び基板１３１の貫通孔１３１ａの内壁面が無電解銅めっき及び電解銅めっきにより被覆されてめっき層１３６ｃが形成される。図１５は、めっき層形成工程を説明する図である。
めっき層１３６ｃが形成されると、基板１３１の貫通孔１３１ａ内に充填樹脂１３６ｄが充填され（ステップＳ４０４）、熱硬化される。基板１３１の貫通孔１３１ａ内に充填樹脂１３６ｄが充填され熱硬化される段階では、例えば図１６に示すように、熱収縮によって充填樹脂１３６ｄの上下端面にそれぞれ凹部１３６ｅ、１３６ｆが形成される。図１６は、樹脂充填工程を説明する図である。
そして、金属層１３６ａ、１３６ｂの表面を被覆するめっき層１３６ｃ及び充填樹脂１３６ｄの上下端面を被覆するめっき層が形成される（ステップＳ４０５）。すなわち、金属層１３６ａ、１３６ｂの表面を被覆するめっき層１３６ｃ及び充填樹脂１３６ｄの上下端面に無電解銅めっきが施され、無電解銅めっきを給電層として電解銅めっきが施される。これにより、例えば図１７に示すように、金属層１３６ａの表面を被覆するめっき層１３６ｃ及び充填樹脂１３６ｄの上端面が無電解銅めっき及び電解銅めっきにより被覆されてめっき層１３６ｇが形成される。また、金属層１３６ｂの表面を被覆するめっき層１３６ｃ及び充填樹脂１３６ｄの下端面が無電解銅めっき及び電解銅めっきにより被覆されてめっき層１３６ｈが形成される。図１７は、めっき層形成工程を説明する図である。めっき層１３６ｇ、１３６ｈは、それぞれ充填樹脂１３６ｄの上下端面の凹部１３６ｅ、１３６ｆに沿って形成される。このため、めっき層１３６ｇ、１３６ｈは、充填樹脂１３６ｄの上下端面の凹部１３６ｅ、１３６ｆの位置にそれぞれ凹部を有する。
めっき層１３６ｇ、１３６ｈが形成されると、めっき層１３６ｇ、１３６ｈの表面にエッチング用のレジスト層がそれぞれ形成される（ステップＳ４０６）。すなわち、例えば図１８に示すように、めっき層１３６ｇ、１３６ｈの表面に、基板１３１の上面及び下面の配線層に対応する形状のパターンを有するレジスト層１３７ａ、１３７ｂが形成される。図１８は、レジスト層形成工程を説明する図である。レジスト層１３７ａ、１３７ｂは、例えば感光性のドライフィルムがめっき層１３６ｇ、１３６ｈの表面にラミネートされ、フォトリソグラフィ法によりドライフィルムがパターニングされることによって、形成される。
レジスト層１３７ａ、１３７ｂが形成されると、レジスト層１３７ａ、１３７ｂをマスクとして、めっき層１３６ｇ、１３６ｈ、めっき層１３６ｃ及び金属層１３６ａ、１３６ｂのエッチングが行われる（ステップＳ４０７）。すなわち、レジスト層１３７ａ、１３７ｂ以外の部分のめっき層１３６ｇ、１３６ｈ、めっき層１３６ｃ及び金属層１３６ａ、１３６ｂがエッチングにより除去され、例えば図１９に示すように、基板１３１の上面及び下面の配線層が形成される。基板１３１の上面の配線層には上面パッド１３３が含まれ、基板１３１の下面の配線層には下面パッド１３５が含まれる。さらに、このエッチングにより、例えば図１９に示すように、基板１３１に、基板１３１を貫通するスルーホール配線１３６が形成される。上面パッド１３３及び下面パッド１３５は、スルーホール配線１３６によって接続されている。図１９は、エッチング工程を説明する図である。ここで、上述したように、めっき層１３６ｇ、１３６ｈは、スルーホール配線１３６の充填樹脂１３６ｄの上下端面の凹部１３６ｅ、１３６ｆの位置にそれぞれ凹部を有する。このため、上面パッド１３３及び下面パッド１３５のスルーホール配線１３６に対応する位置には、それぞれ凹部１３３ａ、１３５ｄが形成される。すなわち、後の工程で接続部材１５０が接合される上面パッド１３３と、後の工程で接続部材１４０が接合される下面パッド１３５とには、それぞれ凹部１３３ａ、１３５ｄが形成される。
その後、レジスト層１３７ａ、１３７ｂが除去される（ステップＳ４０８）。すなわち、例えばアルカリ性の剥離液によりレジスト層１３７ａ、１３７ｂが除去され、例えば図２０に示すように、基板１３１の上面及び下面において上面パッド１３３及び下面パッド１３５が露出する。図２０は、レジスト層除去工程を説明する図である。ここまでの工程により、基板１３１の上面及び下面の配線層となる上面パッド１３３及び下面パッド１３５が得られる。
次に、図２１は、部品内蔵基板１００の製造方法を示すフローチャートである。部品内蔵基板１００は、上述した下側配線基板１１０、上側配線基板１２０及び中間配線基板１３０を用いて製造される。
まず、下側配線基板１１０の上面にＩＣチップ１０２及び電子部品１０３が搭載され（ステップＳ５０１）、リフロー処理を経て、下側配線基板１１０にＩＣチップ１０２及び電子部品１０３が実装される。すなわち、例えば図２２に示すように、ＩＣチップ１０２の端子がはんだボール１０２ａによって上面パッド１１３ａにフリップチップ接続され、下側配線基板１１０の上面にＩＣチップ１０２が実装される。また、電子部品１０３の端子１０３ａがはんだ１０３ｂによって上面パッド１１３ｂに接続され、下側配線基板１１０の上面に電子部品１０３が実装される。図２２は、部品の実装を説明する図である。電子部品１０３としては、例えばキャパシタ、インダクタ及び抵抗素子などの受動部品を用いることができる。また、電子部品１０３は、例えばＩＣチップなどの能動部品であってもよい。
そして、下側配線基板１１０上のＩＣチップ１０２及び電子部品１０３の周囲に中間配線基板１３０が配置され、下側配線基板１１０及び中間配線基板１３０が接合される（ステップＳ５０２）。具体的には、中間配線基板１３０の下面パッド１３５に接合された接続部材１４０が、例えばリフロー処理によって、下側配線基板１１０の上面パッド１１３ｃに接合される。これにより、例えば図２３に示すように、下側配線基板１１０及び中間配線基板１３０が接続部材１４０によって接合される。図２３は、接合工程を説明する図である。
ここで、中間配線基板１３０が配置される位置について、図２４を参照して説明する。図２４は、下側配線基板１１０を上方から見た平面図である。図２４に示すように、下側配線基板１１０の上面には、ＩＣチップ１０２及び電子部品１０３が搭載される部品搭載領域１６５が設定されている。例えば、下側配線基板１１０の上面の中央に部品搭載領域１６５が設けられる。なお、図２４では、部品搭載領域１６５に搭載されたＩＣチップ１０２及び電子部品１０３の図示が省略されている。中間配線基板１３０は、例えば、矩形状の部品搭載領域１６５を挟む位置に配置される。すなわち、中間配線基板１３０は、部品搭載領域１６５の対向する２辺に沿って配置される。言い換えると、下側配線基板１１０の上面の外周縁と部品搭載領域１６５との間の領域に、中間配線基板１３０が配置される。
上記の部品搭載工程（ステップＳ５０１）と接合工程（ステップＳ５０２）の順序は入れ替え可能である。すなわち、下側配線基板１１０及び中間配線基板１３０が接合された後に、中間配線基板１３０によって挟まれる位置にＩＣチップ１０２及び電子部品１０３が実装されてもよい。また、部品搭載工程と接合工程とが同時に行われてもよい。
下側配線基板１１０及び中間配線基板１３０が接合されると、中間配線基板１３０上に上側配線基板１２０が配置され、中間配線基板１３０及び上側配線基板１２０が、例えばＴＣＢ（Thermal Compression Bonding）法により接合される（ステップＳ５０３）。具体的には、上側配線基板１２０の下面パッド１２５に接合された接続部材１５０が、熱と圧力によって中間配線基板１３０の上面パッド１３３に接合される。これにより、例えば図２５に示すように、下側配線基板１１０、上側配線基板１２０及び中間配線基板１３０が一体化される。図２５は、接合工程を説明する図である。下側配線基板１１０及び上側配線基板１２０によってＩＣチップ１０２及び電子部品１０３が挟まれ、下側配線基板１１０及び上側配線基板１２０の間には、中間配線基板１３０が介在する。下側配線基板１１０及び上側配線基板１２０の間の間隔は、中間配線基板１３０の厚さ、接続部材１４０、１５０の直径に応じて適宜調整することが可能である。なお、上記の図２４では、中間配線基板１３０の上下面における接続部材１４０、１５０の配列が破線によって示されている。中間配線基板１３０の上下面には、複数の接続部材１４０、１５０が複数列設けられたり、格子状に設けられてもよい。
そして、例えばトランスファーモールドが行われることにより（ステップＳ５０４）、下側配線基板１１０と上側配線基板１２０の間の空間に封止樹脂１０１が充填される。トランスファーモールドでは、接合された下側配線基板１１０、上側配線基板１２０及び中間配線基板１３０が金型に収容され、流動化した封止樹脂１０１が金型内に注入される。そして、封止樹脂１０１が所定の温度に加熱され硬化する。これにより、例えば図２６に示すように、下側配線基板１１０と上側配線基板１２０の間の空間に封止樹脂１０１が充填され、中間配線基板１３０がＩＣチップ１０２及び電子部品１０３とともに封止樹脂１０１によって全体的に封止される。このため、中間配線基板１３０のＩＣチップ１０２及び電子部品１０３とは反対側に位置する側面１３０ｂが封止樹脂１０１によって被覆され、中間配線基板１３０と封止樹脂１０１との界面が外部の環境から隔離される。結果として、中間配線基板１３０と封止樹脂１０１との界面から部品内蔵基板１００の内部への水分の侵入を抑制することができる。図２６は、モールド工程を説明する図である。
なお、トランスファーモールドが行われる際に、下側配線基板１１０と電子部品（ＩＣチップ１０２や電子部品１０３）との間の空間に封止樹脂１０１が充填される。また、下側配線基板１１０の上面と中間配線基板１３０の下面との間の空間に封止樹脂１０１が充填される。また、上側配線基板１２０の下面と中間配線基板１３０の上面との間の空間に封止樹脂１０１が充填される。
中間配線基板１３０、ＩＣチップ１０２及び電子部品１０３が封止されると、下側配線基板１１０の下面に外部接続端子が形成される（ステップＳ５０５）。具体的には、例えば図２７に示すように、下側配線基板１１０の下面パッド１１５に、例えばはんだボール１０６などの外部接続端子が形成される。図２７は、端子形成工程を説明する図である。
外部接続端子が形成されると、上側配線基板１２０の上面にＩＣチップ１０４及び電子部品１０５が搭載され（ステップＳ５０６）、リフロー処理を経て、上側配線基板１２０にＩＣチップ１０４及び電子部品１０５が実装される。すなわち、例えば図２８に示すように、ＩＣチップ１０４の端子がはんだボール１０４ａによって上面パッド１２３ａにフリップチップ接続され、上側配線基板１２０の上面にＩＣチップ１０４が実装される。また、電子部品１０５の端子１０５ａがはんだ１０５ｂによって上面パッド１２３ｂに接続され、上側配線基板１２０の上面に電子部品１０５が実装される。図２８は、部品の実装を説明する図である。電子部品１０５としては、例えばキャパシタ、インダクタ及び抵抗素子などの受動部品を用いることができる。また、電子部品１０５は、例えばＩＣチップなどの能動部品であってもよい。
ここまでの工程により、部品内蔵基板１００と同等の構造を有する中間構造体が得られる。この中間構造体は、複数の下側配線基板１１０を含む集合体と、複数の上側配線基板１２０を含む集合体とから構成されているため、個々の下側配線基板１１０及び上側配線基板１２０を切り出す個片化が行われる（ステップＳ５０７）。具体的には、図２９に示す中間構造体が、中間配線基板１３０の側面１３０ｂよりもＩＣチップ１０２及び電子部品１０３から遠い切断線Ｂにおいて、例えばダイサー又はスライサーによって切断されることにより、部品内蔵基板１００が得られる。切断線Ｂが中間配線基板１３０の側面１３０ｂよりもＩＣチップ１０２及び電子部品１０３から遠いため、部品内蔵基板１００の側面において、中間配線基板の側面１３０ｂが封止樹脂１０１から露出しない。図２９は、個片化工程を説明する図である。
以上のように、実施例に係る部品内蔵基板は、第１配線基板（例えば、下側配線基板１１０）と、電子部品（例えば、ＩＣチップ１０２及び電子部品１０３）と、中間配線基板と、第２配線基板（例えば、上側配線基板１２０）と、封止樹脂とを有する。電子部品は、第１配線基板上に設けられる。中間配線基板は、第１配線基板上であって、電子部品の周囲に設けられ、第１接続部材（例えば、接続部材１４０）を介して第１配線基板に接続する。第２配線基板は、第１配線基板上、電子部品上及び中間配線基板上に設けられ、第２接続部材（例えば、接続部材１５０）を介して中間配線基板に接続する。封止樹脂は、第１配線基板と第２配線基板との間に充填され、電子部品及び中間配線基板を被覆する。そして、中間配線基板は、第１側面（例えば、側面１３０ａ）と、第２側面（例えば、側面１３０ｂ）とを有する。第１側面は、電子部品の周囲に位置し、前記封止樹脂によって被覆される。第２側面は、第１側面の反対側に位置し、封止樹脂によって被覆される。これにより、部品内蔵基板の側面において、中間配線基板と封止樹脂との界面が外部の環境に曝されない。結果として、部品内蔵基板の内部への水分の侵入を抑制することができる。さらに、部品内蔵基板の内部への水分の侵入を抑制することにより、部品内蔵基板におけるポップコーン現象の発生やマイグレーション現象の発生を防止することができる。これにより、部品内蔵基板の信頼性を向上することができる。
また、実施例に係る部品内蔵基板において、第１配線基板は、第１基板（例えば、基板１１１）と、第１パッド（例えば、上面パッド１１３）と、第１絶縁層（例えば、ソルダーレジスト層１１２）とを有する。第１パッドは、第１基板の上面の配線層に形成され、第１接続部材を接続する。第１絶縁層は、第１基板の上面を被覆し、一部に第１パッドを露出させる開口部を有する。中間配線基板は、第２基板（例えば、基板１３１）と、第２パッド（例えば、下面パッド１３５）と、第２絶縁層（例えば、ソルダーレジスト層１３４）とを有する。第２パッドは、第２基板の下面の配線層に形成され、第１接続部材を接続する。第２絶縁層は、基板の下面を被覆し、一部に第２パッドを露出させる開口部を有する。そして、第２絶縁層の開口部の径は、第１絶縁層の開口部の径よりも小さい。これにより、第２パッドに対する第１接続部材の位置ずれを抑制することができ、第１接続部材によって接続される第１配線基板及び中間配線基板の間の接続不良を防止することができる。
また、実施例に係る部品内蔵基板において、中間配線基板は、第３パッド（例えば、上面パッド１３３）と、第３絶縁層（例えば、ソルダーレジスト層１３２）とを有する。第３パッドは、第２基板の上面の配線層に形成され、第２接続部材を接続する。第３絶縁層は、第２基板の上面を被覆し、一部に第３パッドを露出させる開口部を有する。第２配線基板は、第３基板（例えば、基板１２１）と、第４パッド（例えば、下面パッド１２５）と、第４絶縁層（例えば、ソルダーレジスト層１２４）とを有する。第４パッドは、第３基板の下面の配線層に形成され、第２接続部材を接続する。第４絶縁層は、第３基板の下面を被覆し、一部に第４パッドを露出させる開口部を有する。そして、第４絶縁層の開口部の径は、第３絶縁層の開口部の径よりも小さい。これにより、第４パッドに対する第２接続部材の位置ずれを抑制することができ、第２接続部材によって接続される中間配線基板及び第２配線基板の間の接続不良を防止することができる。
また、実施例に係る部品内蔵基板において、第２パッド及び第３パッドは、第２基板を貫通する貫通配線（例えば、スルーホール配線１３６）によって接続され、貫通配線に対応する位置に凹部を有する。これにより、第２パッドの凹部に第２接続部材が収容されるため、中間配線基板に対する第２接続部材の位置合わせを正確に行うことができる。また、第３パッドの凹部に第１接続部材が収容されるため、中間配線基板に対する第１接続部材の位置合わせを正確に行うことができる。
また、実施例に係る部品内蔵基板において、第１接続部材及び第２接続部材は、中間配線基板を厚さ方向から見た場合に、互いに重なる位置に配置される。これにより、中間配線基板を介して接続される第１配線基板及び第２配線基板の間の電気的距離が最小化され、第１配線基板及び第２配線基板の間のインピーダンスを低減することができる。
なお、上記実施例においては、上側配線基板１２０の上面に実装されたＩＣチップ１０４及び電子部品１０５が露出するものとしたが、ＩＣチップ１０４及び電子部品１０５が封止樹脂によって封止されてもよい。すなわち、例えば図３０に示すように、部品内蔵基板１００は、上側配線基板１０の上面に実装されたＩＣチップ１０４及び電子部品１０５を被覆する封止樹脂１７１を有してもよい。図３０は、部品内蔵基板１００の変形例１を示す図である。
また、上記実施例においては、上側配線基板１２０の上面にＩＣチップ１０４及び電子部品１０５を実装するものとしたが、上側配線基板１２０の上面へのＩＣチップ１０４及び電子部品１０５の実装は省略されてもよい。すなわち、例えば図３１に示すように、部品内蔵基板１００は、上側配線基板１２０の上面には電子部品を有さず、下側配線基板１１０と上側配線基板１２０の間に、封止樹脂１０１によって封止されたＩＣチップ１０２及び電子部品１０３を有するのみであってもよい。図３１は、部品内蔵基板１００の変形例２を示す図である。また、上側配線基板１２０の上面へのＩＣチップ１０４及び電子部品１０５の実装と、下側配線基板１１０の下面への外部接続端子の形成とが省略されてもよい。すなわち、例えば図３２に示すように、部品内蔵基板１００は、上側配線基板１２０の上面に電子部品を有さず、且つ、下側配線基板１１０の下面に外部接続端子を有さなくてもよい。この場合、下側配線基板１１０の下面パッド１１５自体が外部接続端子としての機能を有する。図３２は、部品内蔵基板１００の変形例３を示す図である。また、上側配線基板１２０の上面へのＩＣチップ１０４及び電子部品１０５の実装が省略される場合には、上側配線基板１２０の上面に他の電子部品、他の配線基板及び接続部材を含む配線構造体を実装してもよい。この場合には、部品内蔵基板１００は、例えば、上側配線基板１２０の上面に他の上側配線基板１２０、中間配線基板１３０及び接続部材１４０、１５０を有し、２つの上側配線基板１２０の間に、封止樹脂によって封止された電子部品を有することになる。また、下側配線基板１１０の下面パッド１１５に電子部品を搭載し、上側配線基板１２０の上面パッド１２３に外部接続端子を形成して、部品内蔵基板１００を実現してもよい。
また、上記実施例においては、接続部材１４０、１５０が例えば銅コアを有するはんだボールであり、コア１４１、１５１が略球状であるものとしたが、接続部材１４０、１５０の形状は任意のものでよい。具体的には、例えば図３３に示すように、円柱状又は角柱状の接続部材１４５が、はんだ１４６によって下側配線基板１１０の上面パッド１１３及び中間配線基板１３０の下面パッド１３５に接合されてもよい。また、円柱状又は角柱状の接続部材１５５が、はんだ１５６によって中間配線基板１３０の上面パッド１３３及び上側配線基板１２０の下面パッド１２５に接合されてもよい。接続部材１４５を円柱状又は角柱状にすることにより、接続部材１４５の上下それぞれの端面が上面パッド１１３及び下面パッド１３５に接合され、接合面積を大きくして信頼性を向上するとともに基板間の間隔を容易に確保することができる。接続部材１５５を円柱状又は角柱状にすることにより、接続部材１５５の上下それぞれの端面が上面パッド１３３及び下面パッド１２５に接合され、接合面積を大きくして信頼性を向上するとともに基板間の間隔を容易に確保することができる。図３３は、部品内蔵基板１００の変形例４を示す図である。
ここで、図３３に示す下側配線基板１１０、上側配線基板１２０及び中間配線基板１３０の間の接続部分について、図３４を参照してさらに説明する。図３４は、図３３に示す下側配線基板１１０、上側配線基板１２０及び中間配線基板１３０の間の接続部分を拡大して示す断面図である。中間配線基板１３０の基板１３１には、基板１３１を貫通するスルーホール配線１３６が設けられ、上面パッド１３３及び下面パッド１３５は、スルーホール配線１３６によって接続されている。そして、上面パッド１３３及び下面パッド１３５のスルーホール配線１３６に対応する位置には、それぞれ凹部が形成されている。すなわち、接続部材１５５が接合される上面パッド１３３と接続部材１４５が接合される下面パッド１３５とには、それぞれ凹部が形成される。上面パッド１３３の凹部に接続部材１５５の接合に用いられるはんだ１５６の一部が収容されるため、中間配線基板１３０に対する接続部材１５５の位置合わせを正確に行うことができる。また、下面パッド１３５の凹部に接続部材１４５の接合に用いられるはんだ１４６の一部が収容されるため、中間配線基板１３０に対する接続部材１４５の位置合わせを正確に行うことができる。さらに、接続部材１４５及び接続部材１５５は、中間配線基板１３０を厚さ方向（つまり、上下方向）から見た場合に、互いに重なる位置に配置される。これにより、中間配線基板１３０を介して接続される下側配線基板１１０及び上側配線基板１２０の間の電気的距離が最小化され、下側配線基板１１０及び上側配線基板１２０の間のインピーダンスを低減することができる。
また、上記実施例においては、中間配線基板１３０の基板１３１が単層の絶縁性部材であるものとしたが、絶縁層及び配線層を積層した多層構造の積層基板である基板１３１が用いられてもよい。さらに、上側配線基板１２０の上面だけでなく、上側配線基板１２０の下面にも電子部品が実装されてもよい。すなわち、例えば図３５に示すように、中間配線基板１３０の基板１３１は、絶縁性の絶縁層１３１ｂと導電性の配線層１３１ｃとが積層されたものであってもよい。これにより、中間配線基板１３０の厚さが増加するため、下側配線基板１１０と上側配線基板１２０との間の間隔が拡大され、上側配線基板１２０の下面にもＩＣチップ１０４及び電子部品１０５を実装することが可能となる。この場合、下面パッド１２５は、ＩＣチップ１０４及び電子部品１０５の実装のために、ソルダーレジスト層１２４の開口部から露出する。すなわち、一部の下面パッド１２５には、ＩＣチップ１０４の端子が例えばはんだボール１０４ａによってフリップチップ接続される。また、一部の下面パッド１２５には、電子部品１０５の端子１０５ａがはんだ１０５ｂによって接続される。図３５は、部品内蔵基板１００の変形例５を示す図である。
また、上記実施例においては、中間配線基板１３０の上面パッド１３３及び下面パッド１３５が基板１３１を貫通するスルーホール配線１３６によって接続されるものとしたが、他の貫通配線によって接続されてもよい。具体的には、例えば図３６に示すように、中間配線基板１３０の基板１３１には、基板１３１を貫通するビア配線１３８が設けられ、上面パッド１３３及び下面パッド１３５が、ビア配線１３８によって接続されてもよい。ビア配線１３８は、基板１３１の両面に形成された金属層１３８ａ、１３８ｂと、金属層１３８ａ、１３８ｂの表面及び基板１３１を貫通する貫通孔の内壁面を被覆するめっき層１３８ｃと、基板１３１の貫通孔内に形成された充填めっき層１３８ｄとを有する。金属層１３８ａ、１３８ｂは、例えば銅などの金属層である。めっき層１３８ｃは、例えば無電解銅めっき及び電解銅めっきによって形成される。充填めっき層１３８ｄは、基板１３１の貫通孔内に電解銅めっきが充填されて形成される。この構成においては、上面パッド１３３及び下面パッド１３５のビア配線１３８に対応する位置に、それぞれ凹部が形成される。すなわち、接続部材１５０が接合される上面パッド１３３と、接続部材１４０が接合される下面パッド１３５とに、それぞれ凹部が形成される。図３６は、ビア配線１３８による接続を説明する図である。
ビア配線１３８は、基板１３１の上面及び下面の配線層となる上面パッド１３３及び下面パッド１３５が形成される際に、上面パッド１３３及び下面パッド１３５と一体的に形成される。以下では、ビア配線１３８と一体的に形成される上面パッド１３３及び下面パッド１３５の形成工程について、図３７を参照しながら説明する。図３７は、配線層形成工程の流れの他の一例を説明する図である。
まず、図３７（ａ）に示すように、絶縁性の板状部材である基板１３１の両面に金属層１３８ａ、１３８ｂが形成される。金属層１３８ａ、１３８ｂは、例えば銅箔を積層して形成される。
図３７（ｂ）に示すように、例えばレーザ加工により、金属層１３８ａ、１３８ｂ及び基板１３１を貫通する貫通孔１３１ｄが形成される。すなわち、基板１３１の上面及び下面にレーザ光が順次照射されることによって、基板１３１の厚さ方向の中央部分において径が最小となる貫通孔１３１ｄが形成される。
図３７（ｃ）に示すように、金属層１３８ａ、１３８ｂの表面及び基板１３１を貫通する貫通孔１３１ｄの内壁面を被覆するめっき層１３８ｃが形成される。すなわち、金属層１３８ａ、１３８ｂの表面及び基板１３１の貫通孔１３１ｄの内壁面に無電解銅めっきが施され、無電解銅めっきを給電層として電解銅めっきが施される。これにより、金属層１３８ａ、１３８ｂの表面及び基板１３１の貫通孔１３１ｄの内壁面が無電解銅めっき及び電解銅めっきにより被覆されるとともに、貫通孔１３１ｄの最小径部分が電解銅めっきにより閉塞されてめっき層１３８ｃが形成される。
図３７（ｄ）に示すように、基板１３１の貫通孔１３１ｄ内に電解銅めっきが充填され、充填めっき層１３８ｄが形成される。このとき、充填めっき層１３８ｄは、めっき層１３８ｃの全表面を被覆する。基板１３１の貫通孔１３１ｄ内に電解銅めっきが充填されて充填めっき層１３８ｄが形成される段階では、充填めっき層１３８ｄの上下端面にそれぞれ凹部１３８ｅ、１３８ｆが形成される。
図３７（ｅ）に示すように、充填めっき層１３８ｄの上下端面にエッチング用のレジスト層１３９ａ、１３９ｂがそれぞれ形成される。すなわち、充填めっき層１３８ｄの上下端面に、基板１３１の上面及び下面の配線層に対応する形状のパターンを有するレジスト層１３９ａ、１３９ｂが形成される。レジスト層１３９ａ、１３９ｂは、例えば感光性のドライフィルムが充填めっき層１３８ｄの表面にラミネートされ、フォトリソグラフィ法によりドライフィルムがパターニングされることによって、形成される。
そして、図３７（ｆ）に示すように、レジスト層１３９ａ、１３９ｂをマスクとして、充填めっき層１３８ｄ及びめっき層１３８ｃのエッチングが行われる。すなわち、レジスト層１３９ａ、１３９ｂ以外の部分の充填めっき層１３８ｄ、めっき層１３８ｃ及び金属層１３８ａ、１３８ｂがエッチングにより除去され、基板１３１の上面及び下面の配線層及びビア配線１３８が形成される。基板１３１の上面の配線層には上面パッド１３３が含まれ、基板１３１の下面の配線層には下面パッド１３５が含まれる。上面パッド１３３及び下面パッド１３５は、ビア配線１３８によって接続される。ここで、上面パッド１３３及び下面パッド１３５には、充填めっき層１３８ｄの上下端面の凹部１３８ｅ、１３８ｆに対応する凹部がそれぞれ残存する。すなわち、後の工程で接続部材１５０が接合される上面パッド１３３と、後の工程で接続部材１４０が接合される下面パッド１３５とには、それぞれ凹部１３３ｂ、１３５ｂが形成される。その後、レジスト層１３９ａ、１３９ｂが除去される。
このように、上面パッド１３３及び下面パッド１３５が基板１３１を貫通するビア配線１３８によって接続される場合でも、上面パッド１３３及び下面パッド１３５に凹部を形成することができる。
また、上記実施例においては、下側配線基板１１０と上側配線基板１２０の間に２つの中間配線基板１３０が配置されるものとしたが、中間配線基板１３０の個数や配置は、これに限定されない。すなわち、例えば図３８に示すように、平面視で下側配線基板１１０及び上側配線基板１２０の四辺の各辺に沿って、中間配線基板１３０が配置されてもよい。また、例えば図３９に示すように、平面視で下側配線基板１１０及び上側配線基板１２０の一辺に対して、複数の中間配線基板１３０が配置されてもよい。そして、これらの場合でも、中間配線基板１３０は、矩形状の部品搭載領域１６５を挟む位置に配置される。図３８は、中間配線基板１３０の配置の変形例１を示す図である。図３９は、中間配線基板１３０の配置の変形例２を示す図である。
１００ 部品内蔵基板
１０１ 封止樹脂
１０２、１０４ ＩＣチップ
１０３、１０５ 電子部品
１０６ はんだボール
１１０ 下側配線基板
１１１、１２１、１３１ 基板
１１２、１１４、１２２、１２４、１３２、１３４ ソルダーレジスト層
１１２ａ、１１４ａ、１２２ａ、１２４ａ、１３２ａ、１３４ａ 開口部
１１３、１２３、１３３ 上面パッド
１１５、１２５、１３５ 下面パッド
１２０ 上側配線基板
１３０ 中間配線基板
１３６ スルーホール配線
１３６ａ、１３６ｂ 金属層
１３６ｃ めっき層
１３６ｄ 充填樹脂
１４０、１５０ 接続部材
１４１、１５１ コア
１４２、１５２ はんだ

Claims (13)

  1. 第１配線基板と、
    前記第１配線基板上に設けられる電子部品と、
    前記第１配線基板上であって、前記電子部品の周囲に設けられ、第１接続部材を介して前記第１配線基板に接続する中間配線基板と、
    前記第１配線基板上、前記電子部品上及び前記中間配線基板上に設けられ、第２接続部材を介して前記中間配線基板に接続する第２配線基板と、
    前記第１配線基板と前記第２配線基板との間に充填され、前記電子部品及び前記中間配線基板を被覆する封止樹脂と
    を有し、
    前記中間配線基板は、
    前記電子部品の周囲に位置し、前記封止樹脂によって被覆される第１側面と、
    前記第１側面の反対側に位置し、前記封止樹脂によって被覆される第２側面と
    を有し、
    前記中間配線基板は、
    前記第１配線基板及び前記第２配線基板の各々と間隔を空けて位置し、
    前記封止樹脂の一部は、
    前記第１配線基板の上面と前記中間配線基板の下面との間に充填され、前記第１配線基板の上面及び前記中間配線基板の下面を被覆し、
    前記封止樹脂の他の一部は、
    前記中間配線基板の上面と前記第２配線基板の下面との間に充填され、前記中間配線基板の上面及び前記第２配線基板の下面を被覆することを特徴とする部品内蔵基板。
  2. 前記第１配線基板は、
    第１基板と、
    前記第１基板の上面の配線層に形成され、前記第１接続部材を接続する第１パッドと、
    前記第１基板の上面を被覆し、前記第１パッドを露出させる開口部を有する第１絶縁層と
    を有し、
    前記中間配線基板は、
    第２基板と、
    前記第２基板の下面の配線層に形成され、前記第１接続部材を接続する第２パッドと、
    前記第２基板の下面を被覆し、前記第２パッドを露出させる開口部を有する第２絶縁層と
    を有し、
    前記第２絶縁層の開口部の径は、前記第１絶縁層の開口部の径よりも小さい
    ことを特徴とする請求項１に記載の部品内蔵基板。
  3. 前記中間配線基板は、
    第２基板と、
    前記第２基板の上面の配線層に形成され、前記第２接続部材を接続する第３パッドと、
    前記第２基板の上面を被覆し、前記第３パッドを露出させる開口部を有する第３絶縁層と
    を有し、
    前記第２配線基板は、
    第３基板と、
    前記第３基板の下面の配線層に形成され、前記第２接続部材を接続する第４パッドと、
    前記第３基板の下面を被覆し、前記第４パッドを露出させる開口部を有する第４絶縁層と
    を有し、
    前記第４絶縁層の開口部の径は、前記第３絶縁層の開口部の径よりも小さい
    ことを特徴とする請求項１に記載の部品内蔵基板。
  4. 前記中間配線基板は、
    第２基板と、
    前記第２基板の下面の配線層に形成され、前記第１接続部材を接続する第２パッドと、
    前記第２基板の上面の配線層に形成され、前記第２接続部材を接続する第３パッドと、
    を有し、
    前記第２パッド及び前記第３パッドは、
    前記第２基板を貫通する貫通配線によって接続され、前記貫通配線に対応する位置に凹部を有する
    ことを特徴とする請求項１に記載の部品内蔵基板。
  5. 前記第１接続部材及び前記第２接続部材は、
    前記中間配線基板を厚さ方向から見た場合に、互いに重なる位置に配置される
    ことを特徴とする請求項１に記載の部品内蔵基板。
  6. 前記中間配線基板は、
    前記電子部品と、前記第１配線基板及び前記第２配線基板の外周縁との間に配置される
    ことを特徴とする請求項１に記載の部品内蔵基板。
  7. 前記第１接続部材及び前記第２接続部材の各々は、
    略球状のコアと、
    前記コアを被覆するはんだと
    を有することを特徴とする請求項１に記載の部品内蔵基板。
  8. 前記第１接続部材及び前記第２接続部材の各々は、
    柱状であり、上端面及び下端面にはんだを有する
    ことを特徴とする請求項１に記載の部品内蔵基板。
  9. 前記中間配線基板の前記第１側面及び前記第２側面を含む全ての側面が、
    前記封止樹脂によって被覆されている
    ことを特徴とする請求項１に記載の部品内蔵基板。
  10. 第１配線基板上に電子部品を搭載する工程と、
    前記第１配線基板上であって、前記電子部品の周囲に中間配線基板を配置し、前記第１配線基板及び前記中間配線基板を第１接続部材によって接合する工程と、
    前記電子部品上及び前記中間配線基板上に第２配線基板を配置し、前記中間配線基板及び前記第２配線基板を第２接続部材によって接合する工程と、
    前記第１配線基板と前記第２配線基板との間に封止樹脂を充填して、前記電子部品及び前記中間配線基板を被覆する工程と
    を有し、
    前記被覆する工程は、
    前記中間配線基板の前記電子部品の周囲に位置する第１側面を前記封止樹脂によって被覆し、
    前記中間配線基板の前記第１側面の反対側に位置する第２側面を前記封止樹脂によって被覆し、
    前記中間配線基板は、
    前記第１配線基板及び前記第２配線基板の各々と間隔を空けて位置し、
    前記封止樹脂の一部は、
    前記第１配線基板の上面と前記中間配線基板の下面との間に充填され、前記第１配線基板の上面及び前記中間配線基板の下面を被覆し、
    前記封止樹脂の他の一部は、
    前記中間配線基板の上面と前記第２配線基板の下面との間に充填され、前記中間配線基板の上面及び前記第２配線基板の下面を被覆する
    ことを特徴とする部品内蔵基板の製造方法。
  11. 前記第１接続部材及び前記第２接続部材の各々は、
    略球状のコアと、
    前記コアを被覆するはんだと
    を有することを特徴とする請求項１０に記載の部品内蔵基板の製造方法。
  12. 前記第１接続部材及び前記第２接続部材の各々は、
    柱状であり、上端面及び下端面にはんだを有する
    ことを特徴とする請求項１０に記載の部品内蔵基板の製造方法。
  13. 前記中間配線基板の前記第１側面及び前記第２側面を含む全ての側面が、
    前記封止樹脂によって被覆されている
    ことを特徴とする請求項１０に記載の部品内蔵基板の製造方法。
JP2020018317A 2020-02-05 2020-02-05 部品内蔵基板及び部品内蔵基板の製造方法 Active JP7421357B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020018317A JP7421357B2 (ja) 2020-02-05 2020-02-05 部品内蔵基板及び部品内蔵基板の製造方法
KR1020210013926A KR20210100021A (ko) 2020-02-05 2021-02-01 부품 내장 기판 및 부품 내장 기판의 제조 방법
US17/165,040 US11424192B2 (en) 2020-02-05 2021-02-02 Component-embedded substrate
TW110103911A TWI877300B (zh) 2020-02-05 2021-02-03 組件嵌入式基板及組件嵌入式基板之製造方法
CN202110165962.2A CN113224027A (zh) 2020-02-05 2021-02-05 元件埋入式基板及元件埋入式基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020018317A JP7421357B2 (ja) 2020-02-05 2020-02-05 部品内蔵基板及び部品内蔵基板の製造方法

Publications (2)

Publication Number Publication Date
JP2021125570A JP2021125570A (ja) 2021-08-30
JP7421357B2 true JP7421357B2 (ja) 2024-01-24

Family

ID=77062730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020018317A Active JP7421357B2 (ja) 2020-02-05 2020-02-05 部品内蔵基板及び部品内蔵基板の製造方法

Country Status (4)

Country Link
US (1) US11424192B2 (ja)
JP (1) JP7421357B2 (ja)
KR (1) KR20210100021A (ja)
CN (1) CN113224027A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022107830A1 (ja) 2020-11-19 2022-05-27
KR20220150491A (ko) * 2021-05-03 2022-11-11 삼성전자주식회사 반도체 패키지 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138890A (ja) 2009-12-28 2011-07-14 Panasonic Corp 部品内蔵基板とその製造方法
JP2014045051A (ja) 2012-08-27 2014-03-13 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法
JP2014049477A5 (ja) 2012-08-29 2015-09-24
JP2019176063A (ja) 2018-03-29 2019-10-10 長瀬産業株式会社 半導体装置及び配線構造体の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US9064936B2 (en) * 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
JP5951414B2 (ja) 2012-08-29 2016-07-13 新光電気工業株式会社 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP6764666B2 (ja) * 2016-03-18 2020-10-07 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
KR102028713B1 (ko) * 2018-01-19 2019-10-07 삼성전자주식회사 반도체 패키지
KR102003840B1 (ko) * 2018-03-12 2019-07-25 삼성전자주식회사 안테나 모듈
US10903169B2 (en) * 2019-04-30 2021-01-26 Advanced Semiconductor Engineering, Inc. Conductive structure and wiring structure including the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138890A (ja) 2009-12-28 2011-07-14 Panasonic Corp 部品内蔵基板とその製造方法
JP2014045051A (ja) 2012-08-27 2014-03-13 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法
JP2014049477A5 (ja) 2012-08-29 2015-09-24
JP2019176063A (ja) 2018-03-29 2019-10-10 長瀬産業株式会社 半導体装置及び配線構造体の製造方法

Also Published As

Publication number Publication date
US20210242134A1 (en) 2021-08-05
TW202135606A (zh) 2021-09-16
CN113224027A (zh) 2021-08-06
JP2021125570A (ja) 2021-08-30
KR20210100021A (ko) 2021-08-13
US11424192B2 (en) 2022-08-23

Similar Documents

Publication Publication Date Title
US8941230B2 (en) Semiconductor package and manufacturing method
US8609998B2 (en) Wiring board and method of manufacturing the same
US8823187B2 (en) Semiconductor package, semiconductor package manufacturing method and semiconductor device
TWI479971B (zh) 佈線板，其製造方法及具有佈線板之半導體裝置
JP6352644B2 (ja) 配線基板及び半導体パッケージの製造方法
JP2003101243A (ja) 多層配線基板および半導体装置
JP6124513B2 (ja) 半導体装置及びその製造方法
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9935053B2 (en) Electronic component integrated substrate
JP6678090B2 (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
JP2016004888A (ja) プリント配線板及びプリント配線板の製造方法
JP7421357B2 (ja) 部品内蔵基板及び部品内蔵基板の製造方法
US6946738B2 (en) Semiconductor packaging substrate and method of producing the same
US11289412B2 (en) Package substrate with partially recessed capacitor
TW202337286A (zh) 配線基板
JP3926736B2 (ja) 配線基板及びその製造方法並びに半導体装置
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
US12200871B2 (en) Component-containing substrate
TWI830474B (zh) 配線基板
US20230109322A1 (en) Wiring board
US20230411264A1 (en) Laminated wiring board
US20230413452A1 (en) Laminated wiring board
JP7535463B2 (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP2025041434A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2022173930A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240112

R150 Certificate of patent or registration of utility model

Ref document number: 7421357

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150