[go: up one dir, main page]

JP6352644B2 - 配線基板及び半導体パッケージの製造方法 - Google Patents

配線基板及び半導体パッケージの製造方法 Download PDF

Info

Publication number
JP6352644B2
JP6352644B2 JP2014024374A JP2014024374A JP6352644B2 JP 6352644 B2 JP6352644 B2 JP 6352644B2 JP 2014024374 A JP2014024374 A JP 2014024374A JP 2014024374 A JP2014024374 A JP 2014024374A JP 6352644 B2 JP6352644 B2 JP 6352644B2
Authority
JP
Japan
Prior art keywords
substrate
pad
axis
block
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014024374A
Other languages
English (en)
Other versions
JP2015153816A5 (ja
JP2015153816A (ja
Inventor
聡史 白木
聡史 白木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014024374A priority Critical patent/JP6352644B2/ja
Priority to US14/592,105 priority patent/US9524931B2/en
Publication of JP2015153816A publication Critical patent/JP2015153816A/ja
Publication of JP2015153816A5 publication Critical patent/JP2015153816A5/ja
Application granted granted Critical
Publication of JP6352644B2 publication Critical patent/JP6352644B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0939—Curved pads, e.g. semi-circular or elliptical pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Manufacturing & Machinery (AREA)

Description

本発明は、配線基板及び半導体パッケージの製造方法に関するものである。
上基板と下基板との間に電子部品を配置し、その電子部品の周囲に封止樹脂を充填して形成した半導体パッケージが提案されている（例えば、特許文献１参照）。このような半導体パッケージの製造方法としては、以下のような方法が知られている。
例えば、図１７に示すように、まず、複数（図１７では、７×４個）の下基板７０が形成されたブロック７１を有する大判の基板７２を準備し、各下基板７０に半導体チップや受動部品等の電子部品を実装する。続いて、複数（図１７では、７×４個）の上基板８０を有する大判の基板８１を準備し、各上基板８０の接続用パッドにはんだボールを接合する。次いで、各下基板７０の接続用パッドに上記はんだボールを接合して、そのはんだボールを介して各上基板８０が対応する下基板７０の上に搭載されるように、大判の基板８１を大判の基板７２に搭載する。そして、基板７２と基板８１との間に封止樹脂を充填し、それら基板７２、基板８１及び封止樹脂をダイシングにより切断して個片化することによって、半導体パッケージを製造する。
国際公開第２００７／０６９６０６号公報
ところが、大判の基板７２と大判の基板８１とを重ね合わせると、基板７２，８１の周縁部での位置ずれ量が大きくなる。特に、製造誤差等に起因して、基板７２のブロック７１の対角寸法と基板８１の対角寸法との差が大きくなると、ブロック７１の角部に位置する下基板７０と対応する上基板８０との間の位置ずれ量が大きくなる。すると、下基板７０の接続用パッドを露出するソルダレジスト層の開口の縁部にはんだボールが乗り上げ、はんだ濡れ不足が発生してしまう。そして、はんだ濡れ不足に起因して、下基板７０と上基板８０との接続信頼性が低下するという問題が発生する。
本発明の一観点によれば、基板がＮ×Ｍ個（Ｎは３以上の整数、Ｍは１以上の整数）連設されたブロックを有する配線基板であって、前記各基板は、基板本体と、前記基板本体の上面に形成されたパッドと、前記パッドを露出させる開口部を有するソルダレジスト層とを有し、前記パッドのうち、少なくとも前記ブロックの角部に位置する前記基板に設けられた第１パッドの平面形状は、当該第１パッドから前記ブロックの平面中心に向かう方向に第１軸を有し、前記第１軸に沿う長さが前記第１軸と直交する第２軸に沿う長さよりも長く形成されており、前記第１パッドは、当該第１パッドを有する前記基板が前記ブロックの平面中心から離れるほど、前記第１軸が長く、且つ前記第２軸が短くなるように形成されている。
本発明の一観点によれば、接続信頼性の低下を抑制することができるという効果を奏する。
（ａ）は、一実施形態の配線基板を示す概略平面図、（ｂ）は、（ａ）に示した配線基板の一部を拡大した拡大平面図。 接続用パッドの平面形状を模式的に示す概略平面図。 一実施形態の配線基板の一部を示す概略断面図（図１（ｂ）における３−３断面図）。 一実施形態の半導体パッケージを示す概略断面図。 一実施形態の半導体パッケージを示す概略平面図。 （ａ）は、一実施形態の配線基板の製造方法を示す概略平面図、（ｂ），（ｃ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ）は、一実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、一実施形態の半導体パッケージの製造方法を示す概略断面図。 一実施形態の半導体パッケージの製造方法を示す概略平面図。 （ａ），（ｂ）は、一実施形態の半導体パッケージの製造方法を示す概略断面図。 一実施形態の半導体パッケージの製造方法を示す説明図。 一実施形態の半導体パッケージの製造方法を示す概略断面図。 一実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）〜（ｄ）は、一実施形態の半導体パッケージの製造方法を示す説明図。 一実施形態の半導体パッケージの製造方法を示す概略断面図。 変形例の配線基板を示す概略平面図。 変形例の接続用パッドを示す概略平面図。 従来の半導体パッケージの製造方法を示す説明図。
以下、一実施形態を添付図面を参照して説明する。
なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
まず、図１〜図３に従って、配線基板１０の構造について説明する。
図１（ａ）に示すように、配線基板１０は、例えば平面視略矩形状に形成されている。配線基板１０には、複数（ここでは、３つ）のブロック１１が分離して画定されている。各ブロック１１には、基板１２がマトリクス状（ここでは、３×３）に複数個連設して設けられている。この基板１２は、半導体チップ等の電子部品が実装され、スペーサ部材の接合された他の基板が搭載され、さらに当該基板１２と他の基板との間に封止樹脂が充填されて最終的に個々の半導体パッケージとして切り出されるものである。また、封止樹脂を充填する際には、例えば、ブロック１１毎に一括モールディング方式により樹脂封止が行われる。なお、以下の説明では、便宜上、各ブロック１１に設けられた９個の基板１２を、図１（ａ）に示した基板Ａ１〜Ａ９と称する場合もある。すなわち、以下の説明では、各ブロック１１の中央部に位置する基板１２を基板Ａ１と称し、各ブロック１１の周縁部に位置する基板１２を基板Ａ２〜Ａ９と称する場合もある。
図３に示すように、各基板１２は、基板本体２０と、最上層の配線パターン３０と、金属層３１と、ソルダレジスト層３２と、最下層の配線パターン３３と、金属層３４と、ソルダレジスト層３５とを有している。
基板本体２０は、コア基板２１と、コア基板２１の貫通孔２１Ｘに形成された貫通電極２２と、コア基板２１に積層された複数の絶縁層２３，２４と、それら複数の絶縁層２３，２４に形成された配線２５，２６及びビア２７，２８とを有している。基板本体２０に設けられた貫通電極２２、配線２５，２６及びビア２７，２８は、配線パターン３０及び配線パターン３３を電気的に接続している。なお、コア基板２１の材料としては、例えば、補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ樹脂を用いることができる。絶縁層２３，２４の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂を用いることができる。また、貫通電極２２、配線２５，２６及びビア２７，２８の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。
配線パターン３０は、絶縁層２３の上面に設けられている。すなわち、配線パターン３０は、半導体チップ４１（図４参照）が実装される実装面側の基板本体２０の面（ここでは、上面）に設けられている。配線パターン３０の材料としては、例えば、銅や銅合金を用いることができる。この配線パターン３０は、半導体チップ４１と電気的に接続されるチップ用パッドＰ１、又は当該基板１２とその基板１２の上に搭載される他の基板４３（図４参照）との間を電気的に接続するための接続用パッドＰ２とを有している。チップ用パッドＰ１は、平面視は図示を省略するが、半導体チップ４１に設けられたバンプ４１ａ（図４参照）の配設形態に応じて、半導体チップ４１が実装される実装領域Ｒ１（図１（ｂ）参照）に配設されている。例えば、チップ用パッドＰ１は、実装領域Ｒ１に平面視でマトリクス状に配列されている。各チップ用パッドＰ１は、例えば、平面視略円形状に形成されている。
ソルダレジスト層３２は、配線パターン３０の一部を覆うように絶縁層２３の上面に設けられている。ソルダレジスト層３２の材料としては、例えば、エポキシ系樹脂やアクリル系樹脂などの絶縁性樹脂を用いることができる。ソルダレジスト層３２には、配線パターン３０の一部をチップ用パッドＰ１として露出させるための複数の開口部３２Ｘと、配線パターン３０の一部を接続用パッドＰ２として露出させるための複数の開口部３２Ｙとが形成されている。これら開口部３２Ｘ，３２Ｙから露出する配線パターン３０上、つまりチップ用パッドＰ１上及び接続用パッドＰ２上には、金属層３１が形成されている。この金属層３１の例としては、配線パターン３０の上面から、ニッケル（Ｎｉ）層／金（Ａｕ）層を順に積層した金属層を挙げることができる。また、金属層３１の他の例としては、配線パターン３０の上面から、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／銀（Ａｇ）層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層／Ａｕ層を順に積層した金属層を挙げることができる。これらＮｉ層、Ａｕ層、Ｐｄ層、Ａｇ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。ここで、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層、Ａｇ層はＡｇ又はＡｇ合金からなる金属層である。例えば、金属層３１がＮｉ層／Ａｕ層である場合には、Ｎｉ層の厚さを０．０５〜５μｍ程度とすることができ、Ａｕ層の厚さを０．０１〜１μｍ程度とすることができる。なお、金属層３１によってチップ用パッドＰ１が被覆される場合には、その金属層３１がチップ用パッドＰ１として機能する。また、金属層３１によって接続用パッドＰ２が被覆される場合には、その金属層３１が接続用パッドＰ２として機能する。
図１（ｂ）は、基板１２（例えば、基板Ａ２）における接続用パッドＰ２及び開口部３２Ｙの平面配置を模式的に示した平面図である。図１（ｂ）に示すように、接続用パッドＰ２及び開口部３２Ｙは、実装領域Ｒ１の外周縁を囲む配置で複数列（ここでは、二列）に設けられている。
図２は、各ブロック１１に設けられた基板Ａ１〜Ａ９における接続用パッドＰ２及び開口部３２Ｙの平面形状を模式的に示した平面図である。なお、図２では、各基板Ａ１〜Ａ９における接続用パッドＰ２及び開口部３２Ｙの数を減らして簡易的にその平面形状を示している。以下では、接続用パッドＰ２と開口部３２Ｙとの平面形状は同一であるため、接続用パッドＰ２の平面形状のみについて説明する。
図２に示すように、基板Ａ１〜Ａ９に設けられた接続用パッドＰ２は、ブロック１１内の位置に応じて異なる平面形状に形成されている。本例の基板Ａ１に設けられた接続用パッドＰ２の平面形状は、略真円形状に形成されている。一方、本例の基板Ａ２〜Ａ９に設けられた接続用パッドＰ２の平面形状は、略楕円形状に形成されている。すなわち、ブロック１１の周縁部に位置する基板Ａ２〜Ａ９に設けられた接続用パッドＰ２は平面視略楕円形状に形成され、ブロック１１の中心部に位置する基板Ａ１に設けられた接続用パッドＰ２は平面視略真円形状に形成されている。以下に、基板Ａ２〜Ａ９に設けられた接続用パッドＰ２の平面形状について詳述する。
基板Ａ２〜Ａ９に設けられた各接続用パッドＰ２（第１パッド）の平面形状は、当該接続用パッドＰ２からブロック１１の平面中心Ｂ１に向かう方向（基板Ａ２，Ａ３における破線矢印参照）に長軸ＡＸ１を有する楕円形状に形成されている。また、基板Ａ２〜Ａ９に設けられた各接続用パッドＰ２の平面形状は、当該接続用パッドＰ２を有する基板１２のブロック１１内での位置が平面中心Ｂ１から離れるほど、長軸ＡＸ１が長くなるように形成されている。例えば、平面視楕円形状の各接続用パッドＰ２は、当該接続用パッドＰ２を有する基板１２の平面中心からブロック１１の平面中心Ｂ１までの距離が長いほど長軸ＡＸ１が長くなるように形成されている。さらに、基板Ａ２〜Ａ９に設けられた各接続用パッドＰ２の平面形状は、当該接続用パッドＰ２を有する基板１２のブロック１１内での位置が平面中心Ｂ１から離れるほど、楕円の短軸ＡＸ２が短くなるように形成されている。すなわち、基板Ａ２〜Ａ９に設けられた各接続用パッドＰ２の平面形状は、当該接続用パッドＰ２を有する基板１２のブロック１１内での位置が平面中心Ｂ１から離れるほど、長軸ＡＸ１の長さ（長径）と短軸ＡＸ２の長さ（短径）の比である楕円率が小さくなるように形成されている。
このため、本例では、基板Ａ２に設けられた接続用パッドＰ２の楕円率は、その基板Ａ２よりもブロック１１の平面中心Ｂ１に近い基板Ａ３に設けられた接続用パッドＰ２の楕円率よりも小さくなる。また、本例では、基板Ａ２の平面中心Ｂ２からブロック１１の平面中心Ｂ１までの距離、基板Ａ４の平面中心Ｂ４から平面中心Ｂ１までの距離、基板Ａ７の平面中心Ｂ７から平面中心Ｂ１までの距離、基板Ａ９の平面中心Ｂ９から平面中心Ｂ１までの距離は、全て同じ距離になる。このため、基板Ａ２，Ａ４，Ａ７，Ａ９に設けられた接続用パッドＰ２の楕円率は全て同一の値に設定されている。また、本例では、基板Ａ３の平面中心Ｂ３から平面中心Ｂ１までの距離、基板Ａ５の平面中心Ｂ５から平面中心Ｂ１までの距離、基板Ａ６の平面中心Ｂ６から平面中心Ｂ１までの距離、基板Ａ８の平面中心Ｂ８から平面中心Ｂ１までの距離は、全て同じ距離になる。このため、基板Ａ３，Ａ５，Ａ６，Ａ８に設けられた接続用パッドＰ２の楕円率は全て同一の値に設定されている。
なお、本例では、同一の基板１２内に設けられた接続用パッドＰ２の楕円率は全て同一の値に設定されている。すなわち、同一の基板１２内に設けられた接続用パッドＰ２の大きさ、つまり楕円の長径と短径は全て同じ長さに設定されている。このため、１つの基板内では、同じ大きさの複数の接続用パッドＰ２が、ブロック１１の平面中心Ｂ１との位置関係に応じて、異なる角度で設けられている。
さらに、ブロック１１内の全ての基板Ａ１〜Ａ９に設けられた全ての接続用パッドＰ２の上面の面積が同一の値に設定されている。すなわち、基板Ａ１に設けられた平面視真円形状の接続用パッドＰ２の面積と、基板Ａ２，Ａ４，Ａ７，Ａ９に設けられた平面視楕円形状の接続用パッドＰ２の面積と、基板Ａ３，Ａ５，Ａ６，Ａ８に設けられた平面視楕円形状の接続用パッドＰ２の面積とが同一の値に設定されている。
なお、本例では、１つの基板１２（例えば、基板Ａ２）に設けられた複数の接続用パッドＰ２の各々が、その接続用パッドＰ２の平面中心からブロック１１の平面中心Ｂ１に向かう方向（破線矢印参照）が長軸ＡＸ１となるように形成されている。すなわち、１つの基板１２内において、複数の接続用パッドＰ２を、ブロック１１の平面中心Ｂ１との位置関係に応じて、異なる角度で設けるようにした。これに限らず、例えば、１つの基板１２（例えば、基板Ａ２）に設けられた接続用パッドＰ２の全てを、１つの方向（例えば、当該基板１２の平面中心（例えば、基板Ａ２の平面中心Ｂ２）からブロック１１の平面中心Ｂ１に向かう方向）に沿って長軸ＡＸ１が延びるように形成するようにしてもよい。すなわち、１つの基板１２内において、複数の接続用パッドＰ２を、同一の角度で設けるようにしてもよい。
また、本例では、同一の基板１２内に設けられた接続用パッドＰ２の長径及び短径を全て同一の長さとなるように設定した。これに限らず、例えば、同一の基板１２内においても、複数の接続用パッドＰ２の長径及び短径を、ブロック１１の平面中心Ｂ１との位置関係に応じて、異なる長さに設定するようにしてもよい。すなわち、基板Ａ２〜Ａ９毎ではなく、基板Ａ２〜Ａ９内の接続用パッドＰ２毎に長径及び短径を設定するようにしてもよい。
図３に示すように、配線パターン３３は、絶縁層２４の下面に設けられている。すなわち、配線パターン３３は、実装面とは反対側の基板本体２０の面（ここでは、下面）に設けられている。この配線パターン３３は、当該基板１２をマザーボード等の実装用基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子を配設するための外部接続用パッドＰ３を有している。この外部接続用パッドＰ３は、図示を省略するが、例えば平面視でマトリクス状に配置されている。また、各外部接続用パッドＰ３の平面形状は、例えば円形状に形成されている。
ソルダレジスト層３５は、配線パターン３３の一部を覆うように絶縁層２４の下面に設けられている。ソルダレジスト層３５の材料としては、例えば、エポキシ系樹脂やアクリル系樹脂などの絶縁性樹脂を用いることができる。このソルダレジスト層３５には、配線パターン３３の一部を外部接続用パッドＰ３として露出させるための複数の開口部３５Ｘが形成されている。これら開口部３５Ｘから露出する配線パターン３３上、つまり外部接続用パッドＰ３上には金属層３４が形成されている。この金属層３４の例としては、配線パターン３３の下面から、Ｎｉ層／Ａｕ層を順に積層した金属層を挙げることができる。また、金属層３４の他の例としては、配線パターン３３の下面から、Ｎｉ層／Ｐｄ層／Ａｕ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層／Ａｕ層を順に積層した金属層を挙げることができる。例えば、金属層３４がＮｉ層／Ａｕ層である場合には、Ｎｉ層の厚さを０．０５〜５μｍ程度とすることができ、Ａｕ層の厚さを０．０１〜１μｍ程度とすることができる。ここで、金属層３４によって外部接続用パッドＰ３が被覆される場合には、その金属層３４が外部接続用パッドとして機能する。
なお、開口部３５Ｘから露出する配線パターン３３上にＯＳＰ（Organic Solderability Preservative）処理を施して金属層３４の代わりにＯＳＰ膜を形成し、そのＯＳＰ膜に外部接続端子を接続するようにしてもよい。また、開口部３５Ｘから露出する配線パターン３３（あるいは、配線パターン３３上に金属層３４やＯＳＰ膜が形成されている場合には、それら金属層３４又はＯＳＰ膜）自体を、外部接続端子としてもよい。
次に、図４及び図５に従って、半導体パッケージ（電子部品内蔵基板）４０の構造について説明する。ここでは、基板１２として図１（ａ）に示した基板Ａ２を有する半導体パッケージ４０の構造について説明する。
図４に示すように、半導体パッケージ４０は、基板１２（基板Ａ２）と、半導体チップ４１と、アンダーフィル樹脂４２と、基板４３と、はんだボール４４と、封止樹脂４５とを有している。
半導体チップ４１は、基板１２にフリップチップ実装されている。すなわち、半導体チップ４１の回路形成面（ここでは、下面）に配設されたバンプ４１ａをチップ用パッドＰ１上に形成された金属層３１に接合することにより、半導体チップ４１は基板１２にフェイスダウンで接合される。この半導体チップ４１は、バンプ４１ａ及び金属層３１を介して、チップ用パッドＰ１と電気的に接続されている。
半導体チップ４１としては、例えばＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ４１としては、例えばＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることもできる。この半導体チップ４１の大きさは、例えば平面視で３ｍｍ×３ｍｍ〜１２ｍｍ×１２ｍｍ程度とすることができる。また、半導体チップ４１の厚さは、例えば５０〜１００μｍ程度とすることができる。
バンプ４１ａとしては、例えば、金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば、鉛（Ｐｂ）を含む合金、錫（Ｓｎ）とＡｕの合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。このバンプ４１ａの高さは、例えば２０〜７０μｍ程度とすることができる。
なお、基板１２に半導体チップ４１を実装するようにしたが、これに限らず、他の電子部品（例えば、キャパシタ、インダクタ等）を基板１２に実装するようにしてもよい。
アンダーフィル樹脂４２は、基板１２の上面と半導体チップ４１の下面との隙間を充填するように設けられている。アンダーフィル樹脂４２の材料としては、例えば、エポキシ系樹脂などの絶縁性樹脂を用いることができる。
次に、基板４３の構造について説明する。
基板４３は、コア基板５１と、コア基板５１の貫通孔５１Ｘに形成された貫通電極５２と、最上層の配線パターン５３と、金属層５４と、ソルダレジスト層５５と、最下層の配線パターン５６と、金属層５７と、ソルダレジスト層５８とを有している。配線パターン５３と配線パターン５６とは貫通電極５２を介して電気的に接続されている。なお、コア基板５１の材料としては、例えば、ガラスエポキシ樹脂などの絶縁性樹脂を用いることができる。
配線パターン５３は、コア基板５１の上面に設けられている。配線パターン５３の材料としては、例えば、銅や銅合金を用いることができる。この配線パターン５３は、半導体チップ４１とは別の電子部品（例えば、半導体チップや受動素子）や半導体パッケージと電気的に接続される部品接続パッドＰ４を有している。各部品接続パッドＰ４の平面形状は、例えば円形状に形成されている。
ソルダレジスト層５５は、配線パターン５３の一部を覆うようにコア基板５１の上面に積層されている。ソルダレジスト層５５の材料としては、例えば、エポキシ系樹脂やアクリル系樹脂などの絶縁性樹脂を用いることができる。このソルダレジスト層５５には、配線パターン５３の一部を部品接続パッドＰ４として露出させるための複数の開口部５５Ｘが形成されている。この開口部５５Ｘから露出する配線パターン５３上、つまり、部品接続パッドＰ４上には金属層５４が形成されている。この金属層５４の例としては、配線パターン５３の上面から、Ｎｉ層／Ａｕ層を順に積層した金属層を挙げることができる。また、金属層５４の他の例としては、配線パターン５３の上面から、Ｎｉ層／Ｐｄ層／Ａｕ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層／Ａｕ層を順に積層した金属層を挙げることができる。例えば、金属層５４がＮｉ層／Ａｕ層である場合には、Ｎｉ層の厚さを０．０５〜５μｍ程度とすることができ、Ａｕ層の厚さを０．０１〜１μｍ程度とすることができる。なお、金属層５４によって部品接続パッドＰ４が被覆される場合には、その金属層５４が部品接続パッドとして機能する。
一方、配線パターン５６は、コア基板５１の下面に設けられている。この配線パターン５６は、基板１２と基板４３との間を電気的に接続するための接続用パッドＰ５を有している。
ソルダレジスト層５８は、配線パターン５６の一部を覆うようにコア基板５１の下面に積層されている。ソルダレジスト層５８の材料としては、例えば、エポキシ系樹脂やアクリル系樹脂などの絶縁性樹脂を用いることができる。このソルダレジスト層５８には、配線パターン５６の一部を接続用パッドＰ５として露出させるための複数の開口部５８Ｘが形成されている。これら開口部５８Ｘから露出する配線パターン５６上、つまり接続用パッドＰ５上には金属層５７が形成されている。この金属層５７の例としては、配線パターン５６の下面から、Ｎｉ層／Ａｕ層を順に積層した金属層を挙げることができる。また、金属層５７の他の例としては、配線パターン５６の下面から、Ｎｉ層／Ｐｄ層／Ａｕ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層／Ａｕ層を順に積層した金属層を挙げることができる。例えば、金属層５７がＮｉ層／Ａｕ層である場合には、Ｎｉ層の厚さを０．０５〜５μｍ程度とすることができ、Ａｕ層の厚さを０．０１〜１μｍ程度とすることができる。なお、金属層５７によって接続用パッドＰ５が被覆される場合には、その金属層５７が接続用パッドとして機能する。
ここで、図５は、接続用パッドＰ２（開口部３２Ｙ）と接続用パッドＰ５（開口部５８Ｘ）との位置関係を模式的に示した平面図である。
図５に示すように、接続用パッドＰ５は、基板１２に形成された平面視略楕円形状の接続用パッドＰ２の各々に対向するように設けられている。すなわち、本例の接続用パッドＰ５は、平面視で半導体チップ４１の外周縁を囲む配置で複数列（ここでは、二列）に設けられている。各接続用パッドＰ５の平面形状は、例えば円形状に形成されている。ここで、各接続用パッドＰ２の平面形状は、その接続用パッドＰ２から任意の点Ｂ１０に向かう方向に長軸ＡＸ１を有する楕円形状に形成されている。この任意の点Ｂ１０は、例えば、図２に示したブロック１１の平面中心Ｂ１に対応する位置の点であり、接続用パッドＰ２と同一平面上に位置し、且つ、当該半導体パッケージ４０の外側に位置する点である。そして、各接続用パッドＰ５は、その下面全面が、対向する接続用パッドＰ２の上面の一部と平面視で重なるように設けられている。
例えば、本例では、基板１２（基板Ａ２）の平面中心Ｂ２と基板４３の平面中心Ｃ１とが図中の矢印方向に位置ずれしている。すなわち、基板４３は、その平面中心Ｃ１が基板Ａ２の平面中心Ｂ２から任意の点Ｂ１０に向かう方向に位置ずれして基板Ａ２上に搭載されている。このため、基板４３に設けられた接続用パッドＰ５も、対向する接続用パッドＰ２の平面中心から任意の点Ｂ１０に向かう方向に位置ずれしている。このとき、接続用パッドＰ２は、対向する接続用パッドＰ５との位置ずれの方向に長軸を有するように形成されている。これにより、基板Ａ２の平面中心Ｂ２と基板４３の平面中心Ｃ１との間に位置ずれが発生した場合であっても、各接続用パッドＰ５の下面全面を、対応する接続用パッドＰ２の上面に対向させることができる。
図４に示すように、各接続用パッドＰ５（金属層５７）には、はんだボール４４が接合されている。各はんだボール４４は、基板１２の接続用パッドＰ２（金属層３１）にも接合されている。すなわち、はんだボール４４は、基板１２と基板４３との間に介在して設けられ、その一端が金属層５７に接合され、他端が金属層３１に接合されている。はんだボール４４は、接続用パッドＰ２と接続用パッドＰ５とを電気的に接続する接続端子として機能するとともに、基板１２と基板４３との間の距離（離間距離）を規定値に保持するスペーサとして機能する。
本例のはんだボール４４は、球形状の銅コアボール４４Ａの周囲をはんだ４４Ｂで覆った構造を有する。このはんだボール４４では、はんだ４４Ｂが接合材として機能する。このため、はんだボール４４は、はんだ４４Ｂによって接続用パッドＰ２と接合されるとともに、はんだ４４Ｂによって接続用パッドＰ５と接合されている。また、はんだボール４４では、銅コアボール４４Ａがスペーサとして機能する。このため、銅コアボール４４Ａの高さ（直径）により、基板１２と基板４３との間の空間の高さが設定され、はんだボール４４のピッチが設定される。このような銅コアボール４４Ａの高さは、例えば、半導体チップ４１の厚さよりも高く設定されている。具体的には、銅コアボール４４Ａの高さは、半導体チップ４１の厚さとバンプ４１ａの厚さとを合計した厚さよりも高く設定されている。例えば、銅コアボール４４Ａの高さは、１００〜２００μｍ程度とすることができる。なお、はんだボール４４のピッチは、例えば２００〜４００μｍ程度とすることができる。
基板１２と基板４３との間の空間には、封止樹脂４５が充填されている。この封止樹脂４５によって、基板４３が基板１２に対して固定されるとともに、基板１２に実装された半導体チップ４１が封止される。すなわち、封止樹脂４５は、基板１２と基板４３とを接着する接着剤として機能するとともに、半導体チップ４１を保護する保護層として機能する。さらに、封止樹脂４５を設けたことにより、半導体パッケージ４０全体の機械的強度を高めることができる。
封止樹脂４５の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂を用いることができる。また、封止樹脂４５の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂にシリカ（ＳｉＯ２）等のフィラーを混入した樹脂材を用いることができる。フィラーとしては、シリカ以外に、例えば、酸化チタン、酸化アルミニウム、窒化アルミニウム、炭化珪素、チタン酸カルシウム、ゼオライト等の無機化合物、又は、有機化合物等を用いることができる。また、封止樹脂４５としては、例えば、トランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などにより形成されたモールド樹脂を用いることができる。
次に、配線基板１０の製造方法について説明する。
まず、配線基板１０を製造するためには、図６（ａ）及び図６（ｂ）に示すように、コア基板２１を用意する。コア基板２１は、例えば平面視矩形状の平板である。このコア基板２１としては、基板１２が多数個取れる大判の基板が使用される。詳述すると、コア基板２１は、図６（ａ）に模式的に示すように、複数（ここでは、３つ）のブロック１１が互いに分離して画定されている。各ブロック１１には、基板１２に対応する構造体が形成される領域である基板形成領域Ｅ１がマトリクス状（ここでは、３×３）に形成されている。なお、大判のコア基板２１は、半導体パッケージ４０を製造する際の後工程において、切断線Ｆ１に沿ってダイシングブレード等によって切断される。以下に示す図６（ｃ）〜図７（ｂ）においては、説明の便宜上、一つの基板形成領域Ｅ１の構造を示している。
続いて、図６（ｃ）に示す工程では、コア基板２１の所要箇所に貫通孔２１Ｘを形成し、その貫通孔２１Ｘの内側面にめっきを施して貫通電極２２を形成することで両面を導通させた後、例えばサブトラクティブ法により配線２５，２６を形成する。次いで、コア基板２１の上面及び下面にそれぞれ絶縁層２３，２４を樹脂フィルムの真空ラミネートにより形成し、加熱して硬化させる。なお、ペースト状又は液状の樹脂の塗布と加熱により絶縁層２３，２４を形成するようにしてもよい。次に、絶縁層２３，２４にそれぞれ開口部を形成し、必要であればデスミア処理した後、例えば、セミアディティブ法によりビア２７，２８及び配線パターン３０，３３を形成する。
続いて、図７（ａ）に示す工程では、配線パターン３０の一部をチップ用パッドＰ１として露出させるための開口部３２Ｘと、配線パターン３０の一部を接続用パッドＰ２として露出させるための開口部３２Ｙとを有するソルダレジスト層３２を形成する。また、配線パターン３３の一部を外部接続用パッドＰ３として露出させるための開口部３５Ｘを有するソルダレジスト層３５を形成する。本工程において、開口部３２Ｙ及び接続用パッドＰ２は、図１（ｂ）に示した平面配置及び平面形状で形成される。これにより、ブロック１１の周縁部に位置する基板形成領域Ｅ１では、平面視略楕円形状の接続用パッドＰ２が形成される。
次いで、例えば、無電解めっき法により、チップ用パッドＰ１上及び接続用パッドＰ２上に金属層３１を形成し、外部接続用パッドＰ３上に金属層３４を形成する。以上の製造工程により、各基板形成領域Ｅ１に基板１２に対応する構造体を製造することができ、基板１２を多数個有する配線基板１０を製造することができる。
次に、半導体パッケージ４０の製造方法について説明する。
まず、図７（ｂ）に示す工程では、半導体チップ４１のバンプ４１ａをチップ用パッドＰ１上に形成された金属層３１にフリップチップ接合する。すなわち、半導体チップ４１を配線基板１０の各基板形成領域Ｅ１にフリップチップ実装する。その後、半導体チップ４１とソルダレジスト層３２との間にアンダーフィル樹脂４２を充填し、硬化する。
次に、図８及び図９（ａ）に示すように、基板４３を形成するための基板材６０を準備する。基板材６０は、複数枚の基板４３を形成するための一枚の基板材であり、基板４３が形成される領域である基板形成領域Ｅ２を複数有している。本例の基板材６０には、基板形成領域Ｅ２がマトリクス状（ここでは、３×３）、具体的には配線基板１０の基板形成領域Ｅ１（基板１２）と同一の平面配置で形成されている。ここで、図８は、各基板形成領域Ｅ２に基板４３に対応する構造体が形成された状態、つまり各基板形成領域Ｅ２の下面側に多数の接続用パッドＰ５及び金属層５７が形成された状態を示している。この基板材６０は、後工程において基板４３毎にダイシングブレード等によって切断される。これにより、基板４３に対応する構造体が個片化される。この基板４３に対応する構造体は、公知の製造方法により製造することが可能であるが、その概略について、図８及び図９（ａ）を参照しながら簡単に説明する。なお、以下に示す図９、図１１及び図１３においては、説明の便宜上、一つの基板形成領域Ｅ２の基板材６０の断面構造を示している。
まず、図９（ａ）に示すように、コア基板５１の所要箇所に貫通孔５１Ｘを形成し、その貫通孔５１Ｘの内側面にめっきを施して貫通電極５２を形成することで両面を導通させた後、例えば、サブトラクティブ法により配線パターン５３，５６を形成する。次に、配線パターン５３の一部を部品接続パッドＰ４として露出させるための開口部５５Ｘを有するソルダレジスト層５５を形成するとともに、配線パターン５６の一部を接続用パッドＰ５として露出させるための開口部５８Ｘを有するソルダレジスト層５８を形成する。このとき、図８に示すように、開口部５８Ｘ及び接続用パッドＰ５は、開口部３２Ｙ及び接続用パッドＰ２と同様に、各基板形成領域Ｅ２の外周縁に沿ってペリフェラル状に形成される。また、各開口部５８Ｘ及び各接続用パッドＰ５は、平面視略円形状に形成される。これら各接続用パッドＰ５の直径は、例えば基板Ａ１に設けられた平面視略真円形状の接続用パッドＰ２の直径よりも小径に設定されている。なお、図８では、各基板形成領域Ｅ２における接続用パッドＰ５の数を減らして簡易的にその接続用パッドＰ５の平面配置及び平面形状を示している。
続いて、図９（ａ）に示すように、例えば無電解めっき法により、部品接続パッドＰ４上に金属層５４を形成するとともに、接続用パッドＰ５上に金属層５７を形成する。以上の製造工程により、基板材６０の各基板形成領域Ｅ２に基板４３に対応する構造体を製造することができる。
次に、図９（ｂ）に示す工程では、金属層５７上に、はんだボール４４を搭載（接合）する。例えば、金属層５７上に、適宜フラックスを塗布した後、はんだボール４４を搭載し、２３０〜２６０℃程度の温度でリフローして金属層５７上にはんだボール４４を固定する。その後、表面を洗浄してフラックスを除去する。
図１０に示すように、以上説明した製造工程により、はんだボール４４の接合された基板４３が複数形成された基板材６０を３個（つまり、配線基板１０が有するブロック１１の数と同じ個数）製造する。
続いて、図１０に示す工程では、３個の基板材６０を、配線基板１０が有する３個のブロック１１上にそれぞれ積層する。すなわち、各基板材６０に設けられた３×３個の基板４３を、各ブロック１１に設けられた３×３個の基板１２上に積層する。
具体的には、まず、各ブロック１１内の３×３個の基板１２と、各基板材６０内の３×３個の基板４３とがそれぞれ上下に整列するように、基板材６０をブロック１１上に配置する。より具体的には、図１１に示すように、各基板１２のソルダレジスト層３２の上面と各基板４３のソルダレジスト層５８の下面とを対向させて、金属層３１（接続用パッドＰ２）とはんだボール４４（接続用パッドＰ５）とが対向するように位置決めされる。
続いて、パッドとなる金属層３１の上面に、はんだボール４４を接合する。例えば、金属層３１の上面に、適宜フラックスを塗布した後に、図１２に示すように、基板材６０を、はんだボール４４を間に挟んだ状態で、配線基板１０のブロック１１（基板１２）上に配置する。すると、各基板１２のソルダレジスト層３２と各基板４３のソルダレジスト層５８との間には、はんだボール４４により間隙（空間）が形成される。そして、上述のように重ね合わされた配線基板１０及び基板材６０をリフロー炉で２３０〜２６０℃程度の温度で加熱する。これにより、はんだボール４４のはんだ４４Ｂが溶融し、はんだボール４４が金属層３１に接合される。このようにして、はんだボール４４を介して基板材６０が配線基板１０に固定されるとともに、はんだボール４４を介して接続用パッドＰ２と接続用パッドＰ５とが電気的に接続される。なお、本工程では、基板材６０を配線基板１０に対して押圧しながらリフローが行われるが、はんだボール４４の銅コアボール４４Ａがスペーサとして機能するため、基板材６０と配線基板１０との間の間隔が所定の距離に維持される。
ここで、図１３に従って、図１０〜図１２に示した工程において、ブロック１１の平面形状の対角寸法と、基板材６０の平面形状の対角寸法との差が大きい場合の接続用パッドＰ２，Ｐ５の位置関係について説明する。
まず、先の図１０に示した工程では、例えば、基板材６０の平面中心Ｃ２がブロック１１の平面中心Ｂ１に一致するように、基板材６０がブロック１１上に積層される。ここで、図１３（ａ）に示すように、基板材６０の平面形状の対角寸法がブロック１１の平面形状の対角寸法よりも小さい場合には、ブロック１１の角部からブロック１１の平面中心Ｂ１に向かう方向に位置ずれが発生する。このため、基板材６０に設けられた接続用パッドＰ５は、対応する接続用パッドＰ２の平面中心からブロック１１の平面中心Ｂ１に向かう方向に位置ずれした状態で接続用パッドＰ２上に配置される。このとき、位置ずれ量が大きくなるブロック１１の周縁部に位置する基板Ａ２〜Ａ９に設けられた接続用パッドＰ２の平面形状は、当該接続用パッドＰ２の平面中心からブロック１１の平面中心Ｂ１に向かう方向に長軸ＡＸ１を有する楕円形状に形成されている。このため、図１３（ｂ）に示すように、位置ずれ量が最も大きくなるブロック１１の角部に位置する基板Ａ２においても、接続用パッドＰ５の下面全面を、対応する接続用パッドＰ２の上面の一部に対向させることができる。
一方、図１３（ｃ）に示すように、基板材６０の平面形状の対角寸法がブロック１１の平面形状の対角寸法よりも大きい場合には、ブロック１１の平面中心Ｂ１からブロック１１の角部（基板材６０の角部）に向かう方向に位置ずれが発生する。このため、接続用パッドＰ５は、対応する接続用パッドＰ２の平面中心からブロック１１の平面中心Ｂ１に向かう方向とは反対方向に位置ずれした状態で接続用パッドＰ２上に配置される。このとき、基板Ａ２〜Ａ９に設けられた接続用パッドＰ２の平面形状は、当該接続用パッドＰ２の平面中心からブロック１１の平面中心Ｂ１に向かう方向に長軸ＡＸ１を有する楕円形状に形成されている。このため、図１３（ｄ）に示すように、位置ずれ量が最も大きくなるブロック１１の角部に位置する基板Ａ２であっても、接続用パッドＰ５の下面全面を、対応する接続用パッドＰ２の上面の一部に対向させることができる。
以上のことから、先の図１２に示した工程では、接続用パッドＰ２，Ｐ５が上下に対向するように位置合わせされているため、接続用パッドＰ５に接合されたはんだボール４４を、対向する接続用パッドＰ２上に好適に搭載することができる。すなわち、図１３に示したような位置ずれが発生した場合であっても、はんだボール４４が基板１２のソルダレジスト層３２の開口部３２Ｙの縁部に乗り上げるといった問題の発生を抑制することができる。
次に、図１４に示す工程では、配線基板１０と基板材６０との間の空間、つまりソルダレジスト層３２とソルダレジスト層５８との間の空間を充填するように封止樹脂４５を形成する。例えば、一括モールディング方式により、ブロック１１（図１０参照）毎に、配線基板１０（基板１２）と基板材６０（基板４３）との間の空間に封止樹脂４５を形成する。この封止樹脂４５によって、配線基板１０と基板材６０とが強固に固定されるとともに、半導体チップ４１が封止される。この封止工程は、特に図示はしないが、例えば、モールディング金型（１組の上型及び下型）の下型上に図１２に示した構造体を載せ、上方から上型で挟み込むようにして、モールドゲート部（図示略）から対応するブロック１１に絶縁性樹脂を注入しながら加熱及び加圧することにより行われる。このとき、封止樹脂４５の材料として熱硬化性を有したモールド樹脂を用いる場合には、モールディング金型内に圧力（例えば、５〜１０ＭＰａ程度）を印加し、流動化したモールド樹脂を導入する。その後、モールド樹脂を加熱（加熱温度は、例えば１８０℃）して硬化させることで、封止樹脂４５を形成する。なお、モールド樹脂を充填する方法としては、例えば、トランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などの方法を用いることができる。
以上の製造工程により、配線基板１０の各基板形成領域Ｅ１及び基板材６０の各基板形成領域Ｅ２に半導体パッケージ４０に対応する構造体が製造される。
そして、図１４に示した構造体を、ブロック１１の切断線Ｆ１に沿ってダイシングブレード等により切断することで、多数の半導体パッケージ４０を個片化する。以上の製造工程を経て、多数の半導体パッケージ４０を一括して製造することができる。なお、一括して製造する半導体パッケージ４０の数は特に限定されず、基板１２と基板４３とが準備できる範囲内で、任意の数の半導体パッケージ４０を一括して製造することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）接続用パッドＰ２の平面形状（ソルダレジスト層３２の開口部３２Ｙの平面形状）を、当該接続用パッドＰ２からブロック１１の平面中心Ｂ１に向かう方向に長軸ＡＸ１を有する楕円形状とした。これにより、ブロック１１の対角寸法と基板材６０の対角寸法との差に起因して接続用パッドＰ２，Ｐ５間で位置ずれが発生した場合であっても、接続用パッドＰ２と接続用パッドＰ５とを上下に対向させることができる。したがって、接続用パッドＰ２，Ｐ５間で位置ずれが発生した場合であっても、はんだボール４４を接続用パッドＰ２上に好適に搭載することができ、ソルダレジスト層３２の開口部３２Ｙの縁部にはんだボール４４が乗り上げるといった問題の発生を抑制することができる。このため、ソルダレジスト層３２上へのはんだボール４４の乗り上げによって発生され得る、はんだ濡れ不足という問題の発生を抑制することができる。さらに、そのはんだ濡れ不足に起因して接続信頼性が低下するといった問題の発生も抑制することができる。
（２）ブロック１１の対角寸法と基板材６０の対角寸法との差に起因して接続用パッドＰ２，Ｐ５間で位置ずれが発生した場合であっても、はんだボール４４を接続用パッドＰ２上に好適に搭載することができるため、接続用パッドＰ２，Ｐ５の狭ピッチ化に容易に対応することができる。すなわち、接続用パッドＰ２，Ｐ５の狭ピッチ化に伴ってはんだボール４４の径が小さくなった場合であっても、ブロック１１及び基板材６０の寸法誤差による影響を緩和しつつ、はんだボール４４を接続用パッドＰ２上に好適に搭載することができる。
（３）基板Ａ２〜Ａ９に設けられた各接続用パッドＰ２の平面形状を、当該接続用パッドＰ２を有する基板１２のブロック１１内での位置が平面中心Ｂ１から離れるほど、楕円の長軸ＡＸ１が長くなるように形成した。これにより、例えば、ブロック１１の角部に位置する基板Ａ２，Ａ４，Ａ７，Ａ９において、接続用パッドＰ２，Ｐ５間の位置ずれ量が大きくなった場合であっても、その位置ずれ方向に沿って接続用パッドＰ２の長軸ＡＸ１が長く形成されているため、はんだボール４４を接続用パッドＰ２上に好適に搭載することができる。
（４）基板Ａ２〜Ａ９に設けられた各接続用パッドＰ２の平面形状を、当該接続用パッドＰ２を有する基板１２のブロック１１内での位置が平面中心Ｂ１から離れるほど、楕円の短軸ＡＸ２が短くなるように形成した。これにより、平面中心Ｂ１から離れるほど長軸ＡＸ１を長くする場合であっても、平面中心Ｂ１から離れた基板１２（例えば、基板Ａ２，Ａ４，Ａ７，Ａ９）における接続用パッドＰ２の上面の面積が増大することを好適に抑制することができる。したがって、はんだボール４４におけるはんだ量が増大することを抑制することができる。
（５）ブロック１１内に設けられた全ての接続用パッドＰ２の上面の面積を同一の値に設定するようにした。これにより、ブロック１１上に設けられる全てのはんだボール４４のはんだ量を同一の量に設定することができる。
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、ブロック１１の周縁部に位置する基板Ａ２〜Ａ９に設けられた接続用パッドＰ２を平面視略楕円形状に形成するようにした。これに限らず、例えば、ブロック１１内に設けられた全ての接続用パッドＰ２のうち、ブロック１１の角部に位置する基板Ａ２，Ａ４，Ａ７，Ａ９に設けられた接続用パッドＰ２のみを平面視略楕円形状に形成するようにしてもよい。この場合には、残りの基板Ａ１，Ａ３，Ａ５，Ａ６，Ａ８に設けられた接続用パッドＰ２は平面視略真円形状に形成される。また、例えば、ブロック１１内に設けられた全ての接続用パッドＰ２を平面視略楕円状に形成するようにしてもよい。
・上記実施形態では、基板１２がマトリクス状に複数個連設されたブロック１１を有する配線基板１０に具体化したが、例えば、基板１２が帯状に複数個連設されたブロック１１を有する配線基板１０に具体化してもよい。すなわち、基板１２がＮ×Ｍ個（Ｎは２以上の整数、Ｍは１以上の整数）連設されたブロック１１を有する配線基板であれば、その基板１２の配列は特に限定されない。
例えば、上記実施形態では、ブロック１１の平面中心Ｂ１とそのブロック１１の中央部に配置された基板Ａ１の平面中心とが一致していたが、これに限定されない。また、上記実施形態では、ブロック１１の周縁部以外に位置する基板１２の数を１つとしたが、これに限定されない。
例えば、図１５に示すように、基板１２が７×４個連設されたブロック１１を有する配線基板に具体化してもよい。このとき、ブロック１１内に設けられた全ての接続用パッドＰ２のうち、ブロック１１の角部に位置する基板１２（図中のＤ１〜Ｄ４参照）に設けられた接続用パッドＰ２のみを平面視略楕円形状に形成するようにしてもよい。この場合には、残りの基板１２（図中のＤ５〜Ｄ２８参照）に設けられた接続用パッドＰ２は平面視略真円形状に形成される。また、ブロック１１内に設けられた全ての接続用パッドＰ２のうち、ブロック１１の周縁部に位置する基板１２（図中の太線で囲まれたＤ１〜Ｄ１８参照）に設けられた接続用パッドＰ２のみを平面視略楕円形状に形成するようにしてもよい。この場合には、残りの基板１２（図中のＤ１９〜Ｄ２８参照）に設けられた接続用パッドＰ２は平面視略真円形状に形成される。あるいは、ブロック１１内に設けられた全ての接続用パッドＰ２を平面視略楕円形状に形成するようにしてもよい。
なお、いずれの場合であっても、平面視略楕円形状の接続用パッドＰ２は、当該接続用パッドＰ２からブロック１１の平面中心Ｂ１に向かう方向（又は、当該接続用パッドＰ２を有する基板１２から平面中心Ｂ１に向かう方向）に長軸ＡＸ１を有するように形成される。
・上記実施形態では、接続用パッドＰ２，Ｐ５のうちの接続用パッドＰ２を平面視略楕円状に形成するようにした。これに限らず、例えば、接続用パッドＰ２，Ｐ５のうちの接続用パッドＰ５を平面視略楕円状に形成するようにしてもよい。この場合には、例えば、接続用パッドＰ２にはんだボール４４を接合した後に、そのはんだボール４４を平面視略楕円状の接続用パッドＰ５に接合する。
・上記実施形態では、少なくとも一部の接続用パッドＰ２を平面視略楕円形状に形成するようにした。これに限らず、接続用パッドＰ２の平面形状を、略楕円形状に代えて、例えば、略長方形状や略長円形状に変更してもよい。
例えば、図１６に示すように、接続用パッドＰ２の平面形状を略長方形状にした場合には、当該接続用パッドＰ２からブロック１１の平面中心Ｂ１に向かう方向（破線矢印参照）に第１軸ＡＸ３を有し、その第１軸ＡＸ３に沿う長さ（長辺）が第１軸ＡＸ３と直交する第２軸ＡＸ４に沿う長さ（短辺）よりも長く形成される。
このように、接続用パッドＰ２からブロック１１の平面中心Ｂ１に向かう方向に第１軸ＡＸ３を有し、その第１軸ＡＸ３に沿う長さが第１軸ＡＸ３と直交する第２軸ＡＸ４に沿う長さよりも長く形成された平面形状であれば、接続用パッドＰ２の平面形状を適宜変更してもよい。なお、接続用パッドＰ２の平面形状は、当該接続用パッドＰ２を有する基板１２から平面中心Ｂ１に向かう方向に第１軸ＡＸ３を有し、その第１軸ＡＸ３に沿う長さが第２軸ＡＸ４に沿う長さよりも長く形成された形状であってもよい。
・上記実施形態では、ブロック１１内に設けられた全ての接続用パッドＰ２の上面の面積を同一の値に設定するようにしたが、ブロック１１内において接続用パッドＰ２の上面の面積を異なる値に設定するようにしてもよい。
・上記実施形態では、接続用パッドＰ２の長軸ＡＸ１（第１軸ＡＸ３）の長さと短軸ＡＸ２（第２軸ＡＸ４）の長さとの双方を、ブロック１１の平面中心Ｂ１との位置関係に応じて変更するようにした。これに限らず、例えば、ブロック１１の平面中心Ｂ１との位置関係に応じて、接続用パッドＰ２の長軸ＡＸ１（第１軸ＡＸ３）の長さのみを変更するようにしてもよい。この場合には、例えば、接続用パッドＰ２の長軸ＡＸ１（第１軸ＡＸ３）の長さを、当該接続用パッドＰ２を有する基板１２が平面中心Ｂ１から離れるほど長くする一方で、接続用パッドＰ２の短軸ＡＸ２（第２軸ＡＸ４）の長さを一定とする。
・上記実施形態の基板１２において、最外層の配線パターン３０，３３よりも内層の構造については特に限定されない。すなわち、基板１２は、少なくとも、最外層の配線パターン３０，３３が基板内部を通じて相互に電気的に接続された構造を有していれば十分であるため、最外層の配線パターン３０，３３よりも内層の構造については特に限定されない。例えば、コア基板２１の構造及び材質は特に限定されない。また、コア基板２１上に形成される下層配線（例えば、配線２５，２６）とその下層配線を覆う絶縁層（例えば、絶縁層２３，２４）の層数についても特に限定されない。あるいは、基板本体２０を、コア基板２１を有するコア付きビルドアップ基板に代えて、コア基板２１を含まないコアレス基板としてもよい。
・上記実施形態の基板４３において、最外層の配線パターン５３，５６よりも内層の構造については特に限定されない。すなわち、基板４３は、少なくとも、最外層の配線パターン５３，５６が基板内部を通じて相互に電気的に接続された構造を有していれば十分であるため、最外層の配線パターン５３，５６よりも内層の構造については特に限定されない。例えば、コア基板５１の構造及び材質は特に限定されない。また、コア基板５１上に下層配線とその下層配線を覆う絶縁層とを所要の層数形成するようにしてもよい。あるいは、基板４３を、コア基板５１を含まないコアレス基板としてもよい。
・上記実施形態では、はんだボール４４の導電性コアボールとして銅コアボール４４Ａを用いるようにした。これに限らず、銅コアボール４４Ａの代わりに、例えば、金やニッケル等の銅以外の金属により形成された導電性コアボールを用いるようにしてもよいし、樹脂により形成された樹脂コアボールを用いるようにしてもよい。あるいは、はんだボール４４の代わりに、導電性コアボールや樹脂コアボールを省略した、はんだボールを用いるようにしてもよい。
・上記実施形態の半導体パッケージ４０において、基板１２上に複数の電子部品を搭載するようにしてもよい。
・上記実施形態における封止樹脂４５を省略してもよい。
・上記実施形態では、２つの基板１２，４３がはんだボール４４を介して互いに積層された構造を有する半導体パッケージ４０に具体化した。これに限らず、例えば、３つ以上の基板がはんだボール４４を介して互いに積層された構造を有する半導体パッケージに具体化してもよい。
１０ 配線基板
１１ ブロック
１２ 基板（第１基板）
Ａ１〜Ａ９，Ｄ１〜Ｄ２８ 基板（第１基板）
２０ 基板本体
３０ 配線パターン
３２ ソルダレジスト層
３２Ｙ 開口部
４０ 半導体パッケージ
４１ 半導体チップ（電子部品）
４３ 基板（第２基板）
４４ はんだボール
６０ 基板材
ＡＸ１ 長軸
ＡＸ２ 短軸
ＡＸ３ 第１軸
ＡＸ４ 第２軸
Ｂ１ 平面中心
Ｂ１０ 任意の点
Ｐ２ 接続用パッド（パッド、第１接続用パッド）
Ｐ５ 接続用パッド（第２接続用パッド）

Claims (9)

  1. 基板がＮ×Ｍ個（Ｎは３以上の整数、Ｍは１以上の整数）連設されたブロックを有する配線基板であって、
    前記各基板は、基板本体と、前記基板本体の上面に形成されたパッドと、前記パッドを露出させる開口部を有するソルダレジスト層とを有し、
    前記パッドのうち、少なくとも前記ブロックの角部に位置する前記基板に設けられた第１パッドの平面形状は、当該第１パッドから前記ブロックの平面中心に向かう方向に第１軸を有し、前記第１軸に沿う長さが前記第１軸と直交する第２軸に沿う長さよりも長く形成されており、
    前記第１パッドは、当該第１パッドを有する前記基板が前記ブロックの平面中心から離れるほど、前記第１軸が長く、且つ前記第２軸が短くなるように形成されていることを特徴とする配線基板。
  2. 基板がＮ×Ｍ個（Ｎは２以上の整数、Ｍは１以上の整数）連設されたブロックを有する配線基板であって、
    前記各基板は、基板本体と、前記基板本体の上面に形成されたパッドと、前記パッドを露出させる開口部を有するソルダレジスト層とを有し、
    前記パッドのうち、少なくとも前記ブロックの角部に位置する前記基板に設けられた第１パッドの平面形状は、当該第１パッドを有する前記基板の平面中心から前記ブロックの平面中心に向かう方向に第１軸を有し、前記第１軸に沿う長さが前記第１軸と直交する第２軸に沿う長さよりも長く形成されていることを特徴とする配線基板。
  3. 前記第１パッドは、前記複数の基板のうち、少なくとも前記ブロックの周縁部に位置する基板に設けられたパッドであることを特徴とする請求項１又は２に記載の配線基板。
  4. 前記Ｎが３以上の整数であり、
    前記第１パッドは、当該第１パッドを有する前記基板が前記ブロックの平面中心から離れるほど、前記第１軸が長く、且つ前記第２軸が短くなるように形成されていることを特徴とする請求項２又は３に記載の配線基板。
  5. 前記第１パッドは、当該第１パッドが前記ブロックの平面中心から離れるほど、前記第１軸が長く、且つ前記第２軸が短くなるように形成されていることを特徴とする請求項２又は３に記載の配線基板。
  6. 前記ブロック内に設けられた全ての前記パッドの面積が同一であることを特徴とする請求項１〜５のいずれか一項に記載の配線基板。
  7. 前記第１パッドの平面形状は、前記第１軸が長軸となり、前記第２軸が短軸となる楕円形状であることを特徴とする請求項１〜６のいずれか一項に記載の配線基板。
  8. 第１接続用パッドを有する第１基板がＮ×Ｍ個（Ｎは３以上の整数、Ｍは１以上の整数）連設されたブロックを有する配線基板を形成する工程と、
    前記各第１基板の前記第１接続用パッドが設けられた側の面に電子部品を実装する工程と、
    第２接続用パッドを有する第２基板がＮ×Ｍ個連設された基板材を形成する工程と、
    前記第２接続用パッド上にはんだボールを接合する工程と、
    前記はんだボールを前記第１接続用パッドに接合し、前記はんだボールを介して前記基板材を前記配線基板に固定する工程と、
    前記第１基板及び前記第２基板を所定箇所で切断して個片化する工程と、を有し、
    前記配線基板を形成する工程では、前記第１接続用パッドのうち、少なくとも前記ブロックの角部に位置する前記第１基板に設けられた第１パッドの平面形状が、当該第１パッドから前記ブロックの平面中心に向かう方向に第１軸を有し、前記第１軸に沿う長さが前記第１軸と直交する第２軸に沿う長さよりも長い形状になるように形成され、
    前記第１パッドは、当該第１パッドを有する前記第１基板が前記ブロックの平面中心から離れるほど、前記第１軸が長く、且つ前記第２軸が短くなるように形成されることを特徴とする半導体パッケージの製造方法。
  9. 第１接続用パッドを有する第１基板がＮ×Ｍ個（Ｎは２以上の整数、Ｍは１以上の整数）連設されたブロックを有する配線基板を形成する工程と、
    前記各第１基板の前記第１接続用パッドが設けられた側の面に電子部品を実装する工程と、
    第２接続用パッドを有する第２基板がＮ×Ｍ個連設された基板材を形成する工程と、
    前記第２接続用パッド上にはんだボールを接合する工程と、
    前記はんだボールを前記第１接続用パッドに接合し、前記はんだボールを介して前記基板材を前記配線基板に固定する工程と、
    前記第１基板及び前記第２基板を所定箇所で切断して個片化する工程と、を有し、
    前記配線基板を形成する工程では、少なくとも前記ブロックの角部に位置する前記第１基板に設けられた前記第１接続用パッドの平面形状が、当該第１接続用パッドを有する前記第１基板の平面中心から前記ブロックの平面中心に向かう方向に第１軸を有し、前記第１軸に沿う長さが前記第１軸と直交する第２軸に沿う長さよりも長い形状になるように形成されることを特徴とする半導体パッケージの製造方法。
JP2014024374A 2014-02-12 2014-02-12 配線基板及び半導体パッケージの製造方法 Active JP6352644B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014024374A JP6352644B2 (ja) 2014-02-12 2014-02-12 配線基板及び半導体パッケージの製造方法
US14/592,105 US9524931B2 (en) 2014-02-12 2015-01-08 Wiring substrate, semiconductor package, and method for manufacturing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014024374A JP6352644B2 (ja) 2014-02-12 2014-02-12 配線基板及び半導体パッケージの製造方法

Publications (3)

Publication Number Publication Date
JP2015153816A JP2015153816A (ja) 2015-08-24
JP2015153816A5 JP2015153816A5 (ja) 2016-12-01
JP6352644B2 true JP6352644B2 (ja) 2018-07-04

Family

ID=53775579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014024374A Active JP6352644B2 (ja) 2014-02-12 2014-02-12 配線基板及び半導体パッケージの製造方法

Country Status (2)

Country Link
US (1) US9524931B2 (ja)
JP (1) JP6352644B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10714428B2 (en) * 2015-05-08 2020-07-14 Agile Power Switch 3D—Integration Apsi3D Semiconductor power device and a method of assembling a semiconductor power device
KR20170034597A (ko) * 2015-09-21 2017-03-29 에스케이하이닉스 주식회사 복수의 칩들이 내장된 반도체 패키지
DE102016107792B4 (de) * 2016-04-27 2022-01-27 Infineon Technologies Ag Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
US10573573B2 (en) * 2018-03-20 2020-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package and package-on-package structure having elliptical conductive columns
KR102063470B1 (ko) * 2018-05-03 2020-01-09 삼성전자주식회사 반도체 패키지
WO2020049989A1 (ja) * 2018-09-07 2020-03-12 株式会社村田製作所 モジュールおよびモジュールの製造方法
CN111029296B (zh) * 2019-11-22 2022-11-22 中国电子科技集团公司第十三研究所 堆叠间距可控的多层基板堆叠结构的制备方法
US12211775B2 (en) * 2020-12-18 2025-01-28 Semiconductor Components Industries, Llc Multiple substrate package systems and related methods
US20220399293A1 (en) * 2021-06-10 2022-12-15 Shinko Electric Industries Co., Ltd. Semiconductor apparatus and method of making semiconductor apparatus
KR20230006334A (ko) 2021-07-02 2023-01-10 삼성전자주식회사 패키지 기판 및 이를 포함하는 패키지
CN118693025A (zh) * 2023-03-22 2024-09-24 北京有竹居网络技术有限公司 芯片及其形成方法以及封装结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2867313B2 (ja) * 1993-12-10 1999-03-08 日本特殊陶業株式会社 セラミック基板
JP3208470B2 (ja) * 1994-05-26 2001-09-10 株式会社日立製作所 Ｂｇａ型半導体装置とそれを実装する基板
JP2000244106A (ja) * 1998-12-25 2000-09-08 Ibiden Co Ltd 電子部品搭載用基板
JP3613167B2 (ja) * 2000-10-12 2005-01-26 株式会社村田製作所 パッド電極の接続状態の検査方法
JP2002350466A (ja) * 2001-05-29 2002-12-04 Kyocera Corp プローブカード
JP2002373924A (ja) * 2001-06-15 2002-12-26 Kyocera Corp プローブカード
JP2005251857A (ja) * 2004-03-02 2005-09-15 Casio Comput Co Ltd プリント基板及びプリント基板の製造方法
EP1729552A3 (en) * 2005-06-03 2009-01-07 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
JPWO2007069606A1 (ja) * 2005-12-14 2009-05-21 新光電気工業株式会社 チップ内蔵基板の製造方法
JP4182140B2 (ja) * 2005-12-14 2008-11-19 新光電気工業株式会社 チップ内蔵基板
JP4870584B2 (ja) * 2007-01-19 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
US7841508B2 (en) * 2007-03-05 2010-11-30 International Business Machines Corporation Elliptic C4 with optimal orientation for enhanced reliability in electronic packages
US7928585B2 (en) * 2007-10-09 2011-04-19 International Business Machines Corporation Sprocket opening alignment process and apparatus for multilayer solder decal
JP5185885B2 (ja) * 2009-05-21 2013-04-17 新光電気工業株式会社 配線基板および半導体装置
JP5514560B2 (ja) * 2010-01-14 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置
JP2012009586A (ja) * 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法
JP2012169457A (ja) * 2011-02-14 2012-09-06 Ngk Spark Plug Co Ltd 配線基板の製造方法
US9478472B2 (en) * 2014-05-19 2016-10-25 Dyi-chung Hu Substrate components for packaging IC chips and electronic device packages of the same

Also Published As

Publication number Publication date
US9524931B2 (en) 2016-12-20
JP2015153816A (ja) 2015-08-24
US20150228571A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
JP6352644B2 (ja) 配線基板及び半導体パッケージの製造方法
JP5851211B2 (ja) 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
US11437326B2 (en) Semiconductor package
JP6342794B2 (ja) 配線基板及び配線基板の製造方法
JP5598787B2 (ja) 積層型半導体装置の製造方法
JP6076653B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP5795196B2 (ja) 半導体パッケージ
JP6173781B2 (ja) 配線基板及び配線基板の製造方法
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
JP5977051B2 (ja) 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP5352146B2 (ja) 半導体装置
JP2013162128A (ja) パッケージ−オン−パッケージタイプの半導体パッケージ及びその製造方法
JP2015195263A (ja) 半導体装置及びその製造方法
JP6764666B2 (ja) 半導体装置及び半導体装置の製造方法
JP2012204631A (ja) 半導体装置、半導体装置の製造方法及び電子装置
US9773763B2 (en) Semiconductor device
CN113224027A (zh) 元件埋入式基板及元件埋入式基板的制造方法
CN111446216B (zh) 电子封装件及其制法与封装用基板
JP2014192171A (ja) 半導体装置及びその製造方法
JP6486855B2 (ja) 半導体装置および半導体装置の製造方法
JP2014103244A (ja) 半導体装置および半導体チップ
TWI503941B (zh) 晶片封裝基板及其製作方法
TWI461126B (zh) 晶片封裝基板和結構及其製作方法
JP2011233672A (ja) 半導体装置および半導体装置の製造方法
CN118315367A (zh) 堆叠封装结构及其制备方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161017

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180413

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180607

R150 Certificate of patent or registration of utility model

Ref document number: 6352644

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150