[go: up one dir, main page]

CN113224027A - 元件埋入式基板及元件埋入式基板的制造方法 - Google Patents

元件埋入式基板及元件埋入式基板的制造方法 Download PDF

Info

Publication number
CN113224027A
CN113224027A CN202110165962.2A CN202110165962A CN113224027A CN 113224027 A CN113224027 A CN 113224027A CN 202110165962 A CN202110165962 A CN 202110165962A CN 113224027 A CN113224027 A CN 113224027A
Authority
CN
China
Prior art keywords
substrate
wiring substrate
wiring
pad
intermediate wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110165962.2A
Other languages
English (en)
Inventor
山西学雄
目黑武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Publication of CN113224027A publication Critical patent/CN113224027A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本公开提供一种元件埋入式基板及元件埋入式基板的制造方法，该元件埋入式基板包括：第一布线基板；电子元件，其设置在第一布线基板上；中间布线基板，其设置在第一布线基板上的电子元件的周围，并且经由第一连接构件与第一布线基板相连接；第二布线基板，其设置在第一布线基板、电子元件和中间布线基板的上方，并且经由第二连接构件与中间布线基板相连接；以及封装树脂部，其填充在第一布线基板和第二布线基板之间，并且覆盖电子元件和中间布线基板。中间布线基板的侧表面被封装树脂部完全覆盖。

Description

元件埋入式基板及元件埋入式基板的制造方法
技术领域
本发明涉及一种元件埋入式基板及元件埋入式基板的制造方法。
背景技术
近来，为了实现高密度元件安装，例如，将诸如IC(集成电路)芯片等电子元件埋入基板中的元件埋入式基板受到关注。例如，元件埋入式基板具有两个布线基板，诸如IC芯片等电子元件安装在一个布线基板上，并且电子元件夹在一个布线基板与另一个布线基板之间。例如，两个布线基板之间的空间填充有用于覆盖电子元件的封装树脂部。
在元件埋入式基板中，在两个布线基板之间可以插入中间布线基板。即，中间布线基板布置在一个布线基板上的电子元件周围，并且例如，中间布线基板和一个布线基板通过连接构件(诸如焊球)彼此连接。另一个布线基板布置在中间布线基板上方，以便将电子元件夹在另一个布线基板和一个布线基板之间，并且例如，另一个布线基板和中间布线基板通过连接构件(诸如焊球)彼此连接。填充在两个布线基板之间的空间中的封装树脂部也填充在中间布线基板和每个布线基板之间的空间中。
以这种方式，中间布线基板插入在两个布线基板之间，使得能够根据埋入的电子元件的高度来调节两个布线基板之间的间距，从而提高元件安装的自由度。
引文列表
专利文献
[专利文献1]JP-A-2014-45051
[专利文献2]美国专利No.7,687,899
在中间布线基板插入在两个布线基板之间的元件埋入式基板中，中间布线基板的与电子元件相反侧的侧表面通常从元件埋入式基板的侧表面上的封装树脂部露出。在中间布线基板的从封装树脂部露出的侧表面上，中间布线基板和封装树脂部之间的界面与元件埋入式基板的外部环境相接触。因此，水分可能从中间布线基板与封装树脂部之间的界面引入至元件埋入式基板中。水分引入元件埋入式基板不是优选的，因为水蒸气的膨胀导致封装树脂部中产生裂缝(所谓的爆米花现象)并且金属离子从电极和布线中洗脱(所谓的迁移现象)。
发明内容
本公开的非限制性实施例的方面在于提供一种能够抑制水分引入至元件埋入式基板中的元件埋入式基板及元件埋入式基板的制造方法。
根据本公开的非限制性实施例的元件埋入式基板包括：
第一布线基板；
电子元件，其设置在第一布线基板上；
中间布线基板，其设置在第一布线基板上的电子元件的周围，并且经由第一连接构件与第一布线基板相连接；
第二布线基板，其设置在第一布线基板、电子元件和中间布线基板的上方，并且经由第二连接构件与中间布线基板相连接；以及封装树脂部，其填充在第一布线基板与第二布线基板之间，并且覆盖电子元件和中间布线基板，
其中，中间布线基板的侧表面被封装树脂部完全覆盖。
根据本公开的元件埋入式基板的一个方面，能够抑制水分引入至元件埋入式基板中。
附图说明
图1描绘了根据实施例的元件埋入式基板的构造。
图2是下布线基板、上布线基板和中间布线基板的连接部分的放大截面图。
图3是描绘了下布线基板的制造方法的流程图。
图4是描绘了下布线基板的截面的示图。
图5是描绘了上布线基板的制造方法的流程图。
图6是描绘了上布线基板的截面的示图。
图7示出了连接构件安装过程。
图8是描绘了中间布线基板的制造方法的流程图。
图9是描绘了中间布线基板的截面的示图。
图10示出了连接构件安装过程。
图11示出了切割过程。
图12是描绘了布线层形成过程的示例的流程图。
图13示出了金属层形成过程。
图14示出了通孔形成过程。
图15示出了镀层形成过程。
图16示出了树脂填充过程。
图17示出了镀层形成过程。
图18示出了抗蚀层形成过程。
图19示出了蚀刻过程。
图20示出了抗蚀层移除过程。
图21是描绘了元件埋入式基板的制造方法的流程图。
图22示出了元件安装。
图23示出了结合过程。
图24是当从上方观察时的下布线基板的平面图。
图25示出了结合过程。
图26示出了成型过程。
图27示出了端子形成过程。
图28示出了元件安装。
图29示出了个体化过程。
图30描绘了元件埋入式基板的变型例1。
图31描绘了元件埋入式基板的变型例2。
图32描绘了元件埋入式基板的变型例3。
图33描绘了元件埋入式基板的变型例4。
图34是图33所示的下布线基板、上布线基板和中间布线基板的连接部分的放大截面图。
图35描绘了元件埋入式基板的变型例5。
图36示出了通过通路布线的连接。
图37A至图37F示出了布线层形成过程的另一示例。
图38描绘了中间布线基板的布置的变型例1。
图39描绘了中间布线基板的布置的变型例2。
具体实施方式
在下文中，将参照附图详细描述本公开的元件埋入式基板和元件埋入式基板的制造方法的实施例。应注意的是，所公开的技术不受实施例限制。
[实施例]
[元件埋入式基板的构造]
图1描绘了根据实施例的元件埋入式基板100的构造。图1以图解方式描绘了元件埋入式基板100的截面。在以下描述中，当将元件埋入式基板100与外部元件或装置连接时，将元件埋入式基板100的位于外部元件或装置侧的表面称作“下表面”，将位于外部元件或装置的相反侧的表面称作“上表面”，并且基于下表面和上表面来限定竖直方向。然而，例如，元件埋入式基板100也可以以上下颠倒的方式制造和使用，并且还可以以任何姿势制造和使用。
图1所示的元件埋入式基板100包括下布线基板110、上布线基板120、以及封装树脂部(封装树脂)101，该封装树脂部101用于覆盖夹在并且布置在下布线基板110与上布线基板120之间的电子元件。具体地说，IC芯片102和电子元件103安装在下布线基板110的上表面上、被下布线基板110和上布线基板120夹置、并且被封装树脂部101覆盖。例如，封装树脂部101是绝缘树脂，诸如包含无机填料(诸如氧化铝、二氧化硅、氮化铝、碳化硅等)的热固性环氧基树脂。封装树脂部101的侧表面、下布线基板110的侧表面和上布线基板120的侧表面形成在同一平面上，从而形成元件埋入式基板100的侧表面。IC芯片104和电子元件105安装在上布线基板120的上表面上。另外，例如，下布线基板110的下表面是与外部元件、装置等相连接的表面，并且下表面形成有外部连接端子(诸如焊球106)。这里，将IC芯片102和104以及电子元件103和105彼此区分，但是IC芯片102和104也是一种电子元件。
元件埋入式基板100具有这样的构造：在下布线基板110与上布线基板120之间插有用于将下布线基板110与上布线基板120电连接的中间布线基板130。即，中间布线基板130布置在下布线基板110上的IC芯片102和电子元件103的周围，并且中间布线基板130和下布线基板110通过连接构件140彼此连接。另外，上布线基板120布置在中间布线基板130的上方，以便将IC芯片102和电子元件103夹在上布线基板120和下布线基板110之间，并且上布线基板120和中间布线基板130通过连接构件150彼此连接。
中间布线基板130与下布线基板110上的IC芯片102和电子元件103一起被封装树脂部101完全覆盖。由于这个原因，在元件埋入式基板100的侧表面上，中间布线基板130与封装树脂部101之间的界面通过封装树脂部101而与元件埋入式基板100的外部环境隔离，从而抑制了水分从界面引入至元件埋入式基板100中。
当从上方观察时，下布线基板110为四边形，并且包括基板111、阻焊层112、上表面焊盘113、阻焊层114以及下表面焊盘115。根据需要，通过通路布线连接上表面焊盘113和下表面焊盘115。在本说明书中，属于“四边形”是指全部四个角分别为90度的四边形，诸如正方形和矩形等。
基板111是绝缘板状构件，并且是下布线基板110的基材。例如可以使用玻璃环氧树脂作为基板111的材料，在该玻璃环氧树脂中，将以环氧树脂作为主要成分的热固性绝缘树脂浸渍并且固化在作为增强材料的玻璃布(玻璃织物)中。增强材料不局限于玻璃布，并且例如可以使用玻璃非织物、芳族聚酰胺织物、芳族聚酰胺非织物、液晶聚合物(LCP)织物、LCP非织物等。另外，作为热固性绝缘树脂，除了环氧树脂以外，还可以使用聚酰亚胺树脂、氰酸酯树脂等。在基板111的两个表面上形成有包括上表面焊盘113和下表面焊盘115的布线层。可以使用例如铜(Cu)或铜合金作为布线层的材料。
阻焊层112是用于覆盖基板111的上表面和基板111的上表面的布线层的绝缘层。阻焊层112部分地形成有开口部，并且上表面焊盘113从这些开口部露出。可以使用例如绝缘树脂(诸如环氧基树脂、丙烯基树脂等)作为阻焊层112的材料。
上表面焊盘113形成在基板111的上表面的布线层上，并且从阻焊层112的开口部露出以用于与连接构件140的连接以及IC芯片102和电子元件103的安装。即，一些上表面焊盘113结合至连接构件140。另外，一些上表面焊盘113与IC芯片102相连接。具体地说，例如，IC芯片102的端子通过焊球102a以倒装芯片的方式连接至上表面焊盘113。根据需要，还可以在下布线基板110和IC芯片102之间填充底部填充材料。另外，一些上表面焊盘113通过焊料103b与电子元件103的端子103a相连接。与布线层类似，可以使用例如铜或铜合金作为上表面焊盘113的材料。
阻焊层114是用于覆盖基板111的下表面和基板111的下表面的布线层的绝缘层。阻焊层114部分地形成有开口部，并且下表面焊盘115从这些开口部露出。可以使用例如绝缘树脂(诸如环氧基树脂、丙烯基树脂等)作为阻焊层114的材料。
下表面焊盘115形成在基板111的下表面的布线层上，并且从阻焊层114的开口部露出以用于形成外部连接端子。即，例如，下表面焊盘115形成有外部连接端子(诸如焊球106)。与布线层类似，可以使用例如铜或铜合金作为下表面焊盘115的材料。
当从上方观察时，上布线基板120为四边形，并且包括基板121、阻焊层122、上表面焊盘123、阻焊层124以及下表面焊盘125。根据需要，上表面焊盘123和下表面焊盘125通过通路布线彼此连接。
基板121是绝缘板状构件，并且是上布线基板120的基材。例如，可以使用玻璃环氧树脂作为基板121的材料，在该玻璃环氧树脂中，将以环氧树脂作为主要成分的热固性绝缘树脂浸渍并且固化在作为增强材料的玻璃布(玻璃织物)中。增强材料不局限于玻璃布，并且例如可以使用玻璃非织物、芳族聚酰胺织物、芳族聚酰胺非织物、液晶聚合物(LCP)织物、LCP非织物等。另外，作为热固性绝缘树脂，除了环氧树脂以外，还可以使用聚酰亚胺树脂、氰酸酯树脂等。在基板121的两个表面上形成有包括上表面焊盘123和下表面焊盘125的布线层。可以使用例如铜或铜合金作为布线层的材料。
阻焊层122是用于覆盖基板121的上表面和基板121的上表面的布线层的绝缘层。阻焊层122部分地形成有开口部，并且上表面焊盘123从这些开口部露出。可以使用例如绝缘树脂(诸如环氧基树脂、丙烯基树脂等)作为阻焊层122的材料。
上表面焊盘123形成在基板121的上表面的布线层上，并且从阻焊层122的开口部露出以用于IC芯片104以及电子元件105的安装。即，一些上表面焊盘123与IC芯片104相连接。具体地说，例如，IC芯片104的端子通过焊球104a以倒装芯片的方式连接至上表面焊盘123。根据需要，还可以在上布线基板120和IC芯片104之间填充底部填充材料。另外，一些上表面焊盘123通过焊料105b与电子元件105的端子105a相连接。与布线层类似，可以使用例如铜或铜合金作为上表面焊盘123的材料。
阻焊层124是用于覆盖基板121的下表面和基板121的下表面的布线层的绝缘层。阻焊层124部分地形成有开口部，并且下表面焊盘125从这些开口部露出。可以使用例如绝缘树脂(诸如环氧基树脂、丙烯基树脂等)作为阻焊层124的材料。
下表面焊盘125形成在基板121的下表面的布线层上，并且从阻焊层124的开口部露出以用于与连接构件150的连接。即，下表面焊盘125结合至连接构件150。与布线层类似，可以使用例如铜或铜合金作为下表面焊盘125的材料。
当从上方观察时，中间布线基板130是四边形(例如，矩形)，并且包括基板131、阻焊层132、上表面焊盘133、阻焊层134以及下表面焊盘135。根据需要，上表面焊盘133和下表面焊盘135通过贯通布线(诸如通孔布线)彼此连接。
基板131是绝缘板状构件，并且是中间布线基板130的基材。例如可以使用玻璃环氧树脂作为基板131的材料，在该玻璃环氧树脂中，将以环氧树脂作为主要成分的热固性绝缘树脂浸渍并且固化在作为增强材料的玻璃布(玻璃织物)中。增强材料不局限于玻璃布，并且例如可以使用玻璃非织物、芳族聚酰胺织物、芳族聚酰胺非织物、LCP织物、LCP非织物等。另外，作为热固性绝缘树脂，除了环氧树脂以外，还可以使用聚酰亚胺树脂、氰酸酯树脂等。在基板131的两个表面上形成有包括上表面焊盘133和下表面焊盘135的布线层。可以使用例如铜或铜合金作为布线层的材料。
阻焊层132是用于覆盖基板131的上表面和基板131的上表面的布线层的绝缘层。阻焊层132部分地形成有开口部，并且上表面焊盘133从这些开口部露出。可以使用例如绝缘树脂(诸如环氧基树脂、丙烯基树脂等)作为阻焊层132的材料。
上表面焊盘133形成在基板131的上表面的布线层上，并且从阻焊层132的开口部露出以用于与连接构件150的连接。即，上表面焊盘133结合至连接构件150。与布线层类似，可以例如使用铜或铜合金作为上表面焊盘133的材料。
阻焊层134是用于覆盖基板131的下表面和基板131的下表面的布线层的绝缘层。阻焊层134部分地形成有开口部，并且下表面焊盘135从这些开口部露出。可以使用例如绝缘树脂(诸如环氧基树脂、丙烯基树脂等)作为阻焊层134的材料。
下表面焊盘135形成在基板131的下表面的布线层上，并且从阻焊层134的开口部露出以用于与连接构件140的连接。即，下表面焊盘135结合至连接构件140。与布线层类似，可以使用例如铜或铜合金作为下表面焊盘135的材料。
基板131的侧表面、阻焊层132的侧表面和阻焊层134的侧表面被封装树脂部101完全覆盖。即，基板131的侧表面、阻焊层132的侧表面和阻焊层134的侧表面作为整体与封装树脂部101接触。因此，中间布线基板130的位于IC芯片102和电子元件103周围的侧表面130a，以及中间布线基板130的在与IC芯片102和电子元件103相反侧的侧表面130b均被封装树脂部101覆盖。另外，侧表面130a与侧表面130b之间的侧表面被封装树脂部101覆盖。换言之，连接中间布线基板130的上表面和下表面的外周表面被封装树脂部101完全覆盖。由于中间布线基板130的侧表面130b被封装树脂部101覆盖，所以中间布线基板130与元件埋入式基板100的侧表面上的封装树脂部101之间的界面不露出到外部环境，从而能够抑制水分引入至元件埋入式基板100中。
中间布线基板130的侧表面130b面向下布线基板110的外周边缘侧和上布线基板120的外周边缘侧。侧表面130a和侧表面130b之间的侧表面也面向下布线基板110和上布线基板120的外周边缘侧。另外，在侧表面130b与下布线基板110和上布线基板120的外周边缘之间设置预定间隔。另外，在侧表面130a和侧表面130b之间的侧表面与下布线基板110和上布线基板120的外周边缘之间设置预定间隔。
当从上方观察时，中间布线基板130布置如下。即，中间布线基板130布置在下布线基板110与上布线基板120之间，使得四边形的中间布线基板130的一边(侧表面130b侧的一边)与四边形的下布线基板110的一边和四边形的上布线基板120的一边间隔开预定间隔。另外，中间布线基板130布置在下布线基板110与上布线基板120之间，使得四边形的中间布线基板130的一边(侧表面130b侧的一边)平行于四边形的下布线基板110的一边和四边形的上布线基板120的一边。
当从上方观察时下布线基板110和上布线基板120是四边形，并且当从上方观察时中间布线基板130是矩形的情况下，当从上方观察时中间布线基板130还如下布置。即，将两个中间布线基板130布置在下布线基板110与上布线基板120之间，使得矩形的中间布线基板130的长边(侧表面130b侧的长边)沿着下布线基板110和上布线基板120的两个相对的边。
连接构件140由例如具有铜芯的焊球形成，并且将下布线基板110和中间布线基板130彼此连接。具体地说，连接构件140具有基本上球形的芯部141和覆盖芯部141的外周表面的焊料142。对于芯部141，可以使用例如由金属(诸如铜、金(Au)、镍(Ni)等)构成的金属芯、由树脂构成的树脂芯等。例如，对于焊料142，可以使用含铅(Pb)的合金，锡(Sn)和铜的合金，锡(Sn)和锑(Sb)的合金，锡(Sn)和银(Ag)的合金，锡(Sn)、银(Ag)和铜的合金等。
连接构件150由例如具有铜芯的焊球形成，并且将中间布线基板130和上布线基板120彼此连接。具体地说，连接构件150具有基本上球形的芯部151和用于覆盖芯部151的外周表面的焊料152。对于芯部151，可以使用例如由金属(诸如铜、金、镍等)构成的金属芯、由树脂构成的树脂芯等。例如，对于焊料152，可以使用含铅的合金，锡和铜的合金，锡和锑的合金，锡和银的合金，锡、银和铜的合金等。通过考虑中间布线基板130的厚度、连接构件140的直径以及IC芯片102和电子元件103距下布线基板110的上表面的高度，可以确定连接构件150的直径。例如，可以确定连接构件150的直径，使得中间布线基板130的厚度、连接构件140的直径和连接构件150的直径的总和大于IC芯片102和电子元件103距下布线基板110的上表面的高度。另外，连接构件150的直径可以与连接构件140的直径相同或不同。
此处，参照图2对下布线基板110、上布线基板120和中间布线基板130的连接部分进行更详细描述。图2是下布线基板110、上布线基板120和中间布线基板130的连接部分的放大截面图。如图2所示，下部布线基板110的基板111的上表面的布线层形成有用于连接连接构件140的上表面焊盘113。基板111的上表面被具有形成在上表面焊盘113的位置中的开口部112a的阻焊层112覆盖。上表面焊盘113从阻焊层112的开口部112a露出。
在中间布线基板130中，基板131的上表面的布线层形成有用于连接连接构件150的上表面焊盘133，并且基板131的下表面的布线层形成有用于连接连接构件140的下表面焊盘135。基板131的上表面被具有形成在上表面焊盘133的位置中的开口部132a的阻焊层132覆盖，并且基板131的下表面被具有形成在下表面焊盘135的位置中的开口部134a的阻焊层134覆盖。上表面焊盘133从阻焊层132的开口部132a露出，并且下表面焊盘135从阻焊层134的开口部134a露出。阻焊层134的开口部134a的直径小于阻焊层112的开口部112a的直径。由于开口部134a的直径小于开口部112a的直径，所以当连接构件140结合至从开口部134a露出的下表面焊盘135时，连接构件140相对于下表面焊盘135的移动被开口部112a的周缘限制。由于这个原因，能够抑制连接构件140相对于下表面焊盘135的位置偏差，并且能够防止由连接构件140连接的下布线基板110和中间布线基板130之间的连接不良。
在上布线基板120中，基板121的下表面的布线层形成有用于连接连接构件150的下表面焊盘125。基板121的下表面被具有形成在下表面焊盘125的位置中的开口部124a的阻焊层124覆盖。下表面焊盘125从阻焊层124的开口部124a露出。阻焊层124的开口部124a的直径小于阻焊层132的开口部132a的直径。由于开口部124a的直径小于开口部132a的直径，所以当连接构件150结合至从开口部124a露出的下表面焊盘125时，连接构件150相对于下表面焊盘125的移动被开口部124a的周缘限制。由于这个原因，能够抑制连接构件150相对于下表面焊盘125的位置偏差，并且能够防止由连接构件150连接的中间布线基板130和上布线基板120之间的连接不良。
中间布线基板130的基板131设置有穿透基板131的通孔布线136，并且上表面焊盘133和下表面焊盘135通过通孔布线136彼此连接。通孔布线136具有：金属层136a和136b，该金属层136a和136b形成在基板131的两个表面上；镀层136c，其覆盖金属层136a和136b的表面以及穿透基板131的通孔的内壁表面；以及填充树脂部136d，其填充在基板131的通孔中。例如，金属层136a和136b是铜金属层。例如，镀层136c通过化学镀铜和电解镀铜形成。可以使用例如绝缘树脂(诸如环氧基树脂)作为填充树脂部136d的材料。上表面焊盘133和下表面焊盘135分别在与通孔布线136相对应的位置中形成有凹部。即，与连接构件150结合的上表面焊盘133以及与连接构件140结合的下表面焊盘135均形成有凹部。上表面焊盘133和下表面焊盘135中的每一个凹部是朝向基板131的厚度方向的中央呈弯曲形状的凹陷部。由于连接构件150容纳在上表面焊盘133的凹部中，所以能够精确地执行连接构件150相对于中间布线基板130的位置对准。另外，由于连接构件140容纳在下表面焊盘135的凹部中，所以能够精确地执行连接构件140相对于中间布线基板130的位置对准。
当沿厚度方向(即，竖直方向)观察中间布线基板130时，与连接构件150结合的上表面焊盘133以及与连接构件140结合的下表面焊盘135布置在彼此重叠的位置。由于这个原因，当沿厚度方向(即，竖直方向)观察中间布线基板130时，连接构件140和连接构件150布置在彼此重叠的位置。因此，经由中间布线基板130连接的下布线基板110和上布线基板120之间的电气距离最小化，从而可以降低下布线基板110和上布线基板120之间的阻抗。
应注意的是，下布线基板110的上表面焊盘113的直径与中间布线基板130的下表面焊盘135的直径之间的大小关系可以与阻焊层112的开口部112a的直径与阻焊层134的开口部134a的直径之间的对应大小关系匹配。即，可以使下表面焊盘135的直径小于上表面焊盘113的直径。
另外，中间布线基板130的上表面焊盘133的直径与上布线基板120的下表面焊盘125的直径之间的大小关系可以与阻焊层132的开口部132a的直径与阻焊层124的开口部124a的直径之间的对应大小关系匹配。即，可以使下表面焊盘125的直径小于上表面焊盘133的直径。
另外，在连接构件140的直径和连接构件150的直径相同的情况下，中间布线基板130的阻焊层134的开口部134a的直径小于中间布线基板130的阻焊层132的开口部132a的直径。在这种情况下，可以使中间布线基板130的下表面焊盘135的直径小于上表面焊盘133的直径。
[元件埋入式基板的制造方法]
随后，描述如上所述构造的元件埋入式基板100的制造方法。在下文中，在描述了下布线基板110的制造方法、上布线基板120的制造方法以及中间布线基板130的制造方法之后，描述包括下布线基板110、上布线基板120和中间布线基板130的元件埋入式基板100的制造方法。
图3是描绘了下布线基板110的制造方法的流程图。
首先，在基板111的上表面和下表面形成布线层(步骤S101)。具体地说，例如，通过半加成法顺序地形成基板111的上表面和下表面的布线层。基板111的上表面的布线层包括上表面焊盘113，并且基板111的下表面的布线层包括下表面焊盘115。在基板111的上表面形成阻焊层112，该阻焊层112在上表面焊盘113的位置具有开口部，并且在基板111的下表面形成阻焊层114，该阻焊层114在下表面焊盘115的位置具有开口部(步骤S102)。例如，通过如下步骤获得阻焊层112和114：在基板111的上表面和下表面上层压感光树脂膜或施加液体或膏状树脂，并且通过光刻法对层压或施加的树脂进行曝光/显影，并且将树脂图案化为期望的形状。
通过上述过程，例如，如图4所示，在基板111的下表面中，下表面焊盘115从阻焊层114的开口部114a露出，并且在基板111的上表面中，上表面焊盘113a、113b和113c从阻焊层112的开口部112a露出。因此，获得形成元件埋入式基板100的下层的下布线基板110。图4是描绘了下布线基板110的截面的示图。上表面焊盘113a是用于以倒装芯片的方式连接IC芯片102的焊盘，上表面焊盘113b是用于连接电子元件103的端子的焊盘，并且上表面焊盘113c是与连接构件140相连接的焊盘。
应注意的是，除了制造为单个主体之外，下布线基板110优选地制造为多个下布线基板110对准的组件。例如，在该组件中，下布线基板110在被划分为网格形状的每个隔间中制造。
图5是描绘了上布线基板120的制造方法的流程图。
首先，在基板121的上表面和下表面形成布线层(步骤S201)。具体地说，例如，通过半加成法顺序地形成基板121的上表面和下表面的布线层。基板121的上表面的布线层包括上表面焊盘123，并且基板121的下表面的布线层包括下表面焊盘125。当上布线基板120结合至中间布线基板130时，下表面焊盘125设置在面对上表面焊盘133的位置。即，当上布线基板120结合至中间布线基板130时，彼此面对的下表面焊盘125和上表面焊盘133通过连接构件150彼此连接。在基板121的上表面形成有阻焊层122，该阻焊层122在上表面焊盘123的位置具有开口部，并且在基板121的下表面形成有阻焊层124，该阻焊层124在下表面焊盘125的位置具有开口部(步骤S202)。例如，通过如下步骤获得阻焊层122和124：在基板121的上表面和下表面上层压感光树脂膜或施加液体或膏状树脂，并且通过光刻法对层压或施加的树脂进行曝光/显影，并且将树脂图案化为期望的形状。
通过上述过程，例如，如图6所示，形成上布线基板120，在上布线基板120中的基板121的下表面中，下表面焊盘125从阻焊层124的开口部124a露出，并且在基板121的上表面中，上表面焊盘123a和123b从阻焊层122的开口部122a露出。图6是描绘了上布线基板120的截面的示图。上表面焊盘123a是用于以倒装芯片的方式连接IC芯片104的焊盘，并且上表面焊盘123b是用于连接电子元件105的端子的焊盘。使下表面焊盘125露出的开口部124a的直径小于结合有上布线基板120的中间布线基板130侧的开口部132a的直径。
然后，将连接构件150安装在下表面焊盘125的位置(步骤S203)，并进行回流焊处理。因此，连接构件150通过围绕芯部151的焊料152结合至下表面焊盘125。此时，由于使下表面焊盘125露出的开口部124a的直径小于中间布线基板130侧的开口部132a的直径，所以连接构件150的移动被开口部124a的周缘限制，从而能够抑制连接构件150的位置偏差。
通过上述过程，例如，如图7所示，形成了连接构件150结合至下表面焊盘125的上布线基板120。因此，获得了形成元件埋入式基板100的上层的上布线基板120。图7示出了连接构件安装过程。
应注意的是，除了制造为单个主体之外，下布线基板120优选地制造为多个下布线基板120对准的组件。例如，在该组件中，下布线基板120在被划分为网格形状的每个隔间中制造。
图8是描绘了中间布线基板130的制造方法的流程图。
首先，在基板131的上表面和下表面形成布线层(步骤S301)。即，基板131形成有穿透基板131的通孔布线136，并且通过铜箔和镀铜形成基板131的上表面和下表面的布线层。基板131的上表面的布线层包括上表面焊盘133，并且基板131的下表面的布线层包括下表面焊盘135。上表面焊盘133和下表面焊盘135通过通孔布线136彼此连接。当中间布线基板130结合至下布线基板110时，下表面焊盘135设置在面对上表面焊盘113的位置。即，当中间布线基板130结合至下布线基板110时，彼此面对的下表面焊盘135和上表面焊盘113通过连接构件140彼此连接。应注意的是，稍后将详细描述上表面焊盘133和下表面焊盘135成为基板131的上表面和下表面的布线层的形成过程。
然后，在基板131的上表面形成阻焊层132，该阻焊层132在上表面焊盘133的位置中具有开口部，并且在基板131的下表面形成阻焊层134，该阻焊层134在下表面焊盘135的位置中具有开口部(步骤S302)。例如，通过如下步骤获得阻焊层132和134：在基板131的上表面和下表面上层压感光树脂膜或施加液体或膏状树脂，并且通过光刻法对层压或施加的树脂进行曝光/显影，并且将树脂图案化为期望的形状。
通过上述过程，例如，如图9所示，形成中间布线基板130，在中间布线基板130中的基板131的下表面中，下表面焊盘135从阻焊层134的开口部134a露出，并且在基板131的上表面中，上表面焊盘133从阻焊层122的开口部132a露出。图9是描绘了中间布线基板130的截面的示图。使下表面焊盘135露出的开口部134a的直径小于结合有中间布线基板130的下布线基板110侧的开口部112a的直径。另外，上表面焊盘133和下表面焊盘135通过穿透基板131的通孔布线136彼此连接，并且在与通孔布线136相对应的位置具有凹部。
然后，将连接构件140安装在下表面焊盘125的位置(步骤S303)，并进行回流焊处理。因此，连接构件140通过围绕芯部141的焊料142结合至下表面焊盘135。此时，由于使下表面焊盘135露出的开口部134a的直径小于中间布线基板110侧的开口部112a的直径，所以连接构件140的移动被开口部134a的周缘限制，从而能够抑制连接构件140的位置偏差。另外，由于凹部形成在下表面焊盘135的与通孔布线136相对应的位置中，所以连接构件140容纳在下表面焊盘135的凹部中，使得能够精确地执行连接构件140相对于中间布线基板130的位置对准。
通过上述过程，例如，如图10所示，形成了连接构件140结合至下表面焊盘135的中间布线基板130。图10示出了连接构件安装过程。
例如，通过切割机(dicer)或切片机切割其中连接构件140结合至下表面焊盘135的中间布线基板130(步骤S304)，从而获得各自具有适当尺寸的中间布线基板130。即，例如，沿用于划分沿宽度方向对准的两个连接构件140的切割线A来切割图11中所示的中间布线基板130，从而获得形成元件埋入式基板100的中间层的中间布线基板130。图11示出了切割过程。
随后，将参照图12更详细地描述上表面焊盘133和下表面焊盘135成为基板131的上表面和下表面的布线层的形成过程。图12是描绘了布线层形成过程的示例的流程图。
首先，在作为绝缘板状构件的基板131的两个表面上形成金属层136a和136b(步骤S401)。具体地说，例如，如图13所示，通过沉积铜箔在基板131的两个表面上形成铜等的金属层136a和136b。图13示出了金属层形成过程。
当在基板131的两个表面上形成金属层136a和136b时，形成穿透金属层136a和136b以及基板131的通孔(步骤S402)。具体地说，例如，如图14所示，形成穿透金属层136a、136b和基板131的通孔131a。图14示出通孔形成过程。例如，通孔131a可以通过激光加工或钻孔加工形成。
当形成通孔131a时，形成覆盖金属层136a和136b的表面以及穿透基板131的通孔131a的内壁表面的镀层(步骤S403)。即，在金属层136a和136b的表面以及在基板131的通孔131a的内壁表面上执行化学镀铜，并且使用化学镀铜作为供电层来执行电解镀铜。因此，例如，如图15所示，金属层136a和136b的表面以及基板131的通孔131a的内壁表面被化学镀铜和电解镀铜所覆盖，从而形成镀层136c。图15示出了镀层形成过程。
当形成镀层136c时，将填充树脂部136d填充并热固化在基板131的通孔131a中(步骤S404)。例如，如图16所示，在填充树脂部136d填充并且热固化在基板131的通孔131a中的步骤中，由于热收缩，在填充树脂部136d的上端面和下端面上分别形成凹部136e和136f。图16示出了树脂填充过程。
然后，形成这样的镀层：该镀层覆盖了覆盖金属层136a的表面和136b的表面的镀层136c以及填充树脂部136d的上端面和下端面(步骤S405)。即，在覆盖金属层136a的表面和136b的表面的镀层136c以及填充树脂部136d的上端面和下端面上执行化学镀铜，并且使用化学镀铜作为供电层来执行电解镀铜。因此，例如，如图17所示，覆盖金属层136a的表面的镀层136c和填充树脂部136d的上端面被化学镀铜和电解镀铜所覆盖，从而形成镀层136g。另外，覆盖金属层136b的表面的镀层136c和填充树脂部136d的下端面被化学镀铜和电解镀铜所覆盖，从而形成镀层136h。图17示出镀层形成过程。镀层136g和136h分别沿填充树脂部136d的上端面上的凹部136e和下端面上的凹部136f形成。由于这个原因，镀层136g和136h在填充树脂部136d的上端面的凹部136e和下端面的凹部136f的位置分别具有凹部。
当形成镀层136g和136h时，在镀层136g和136h的表面上分别形成用于蚀刻的抗蚀层(步骤S406)。即，例如，如图18所示，在镀层136g和136h的表面上形成分别具有与基板131的上表面和下表面的布线层相对应的形状的图案的抗蚀层137a和137b。图18示出了抗蚀层形成过程。例如，抗蚀层137a和137b是通过在镀层136g和136h的表面层压感光性干膜并且通过光刻法将干膜图案化而形成的。
当形成抗蚀层137a和137b时，使用抗蚀层137a和137b作为掩模来蚀刻镀层136g和136h、镀层136c以及金属层136a和136b(步骤S407)。即，例如，如图19所示，通过蚀刻而移除除了抗蚀层137a和137b之外的部分的镀层136g和136h、镀层136c以及金属层136a和136b，从而形成基板131的上表面和下表面的布线层。基板131的上表面的布线层包括上表面焊盘133，并且基板131的下表面的布线层包括下表面焊盘135。例如，如图19所示，通过蚀刻，在基板131中还形成穿透基板131的通孔布线136。上表面焊盘133和下表面焊盘135通过通孔布线136彼此连接。图19示出了蚀刻过程。此处，如上所述，镀层136g和136h在通孔布线136的填充树脂部136d的上端面上的凹部136e和下端面上的凹部136f的位置中分别具有凹部。由于这个原因，在与通孔布线136相对应的上表面焊盘133和下表面焊盘135的位置分别形成有凹部133a和135a。即，在后面过程中将与连接构件150结合的上表面焊盘133以及在后面过程中将与连接构件140结合的下表面焊盘135分别形成有凹部133a和135a。
然后，移除抗蚀层137a和137b(步骤S408)。即，例如，如图20所示，通过碱性剥离溶液移除抗蚀层137a和137b，使得上表面焊盘133和下表面焊盘135在基板131的上表面和下表面上露出。图20示出了抗蚀层移除过程。通过上述过程，获得了成为基板131的上表面和下表面的布线层的上表面焊盘133和下表面焊盘135。
图21是描绘了元件埋入式基板100的制造方法的流程图。使用下布线基板110、上布线基板120和中间布线基板130制造元件埋入式基板100。
首先，将IC芯片102和电子元件103安装在下布线基板110的上表面上(步骤S501)，然后进行回流焊处理，并将IC芯片102和电子元件103安装在下布线基板110上。即，例如，如图22所示，IC芯片102的端子通过焊球102a以倒装芯片的方式连接至上表面焊盘113a，使得IC芯片102安装在下布线基板110的上表面上。电子元件103的端子103a也通过焊料103b与上表面焊盘113b相连接，使得电子元件103安装在下布线基板110的上表面上。图22示出了元件安装。作为电子元件103，例如可以使用无源元件(诸如电容器、电感器、电阻器元件等)。例如，电子元件103还可以包括有源元件(诸如IC芯片)。
然后，将中间布线基板130布置在下布线基板110上的IC芯片102和电子元件103的周围，并且下布线基板110和中间布线基板130彼此结合(步骤S502)。具体地说，例如，通过回流焊处理将结合至中间布线基板130的下表面焊盘135的连接构件140结合至下布线基板110的上表面焊盘113c。因此，例如，如图23所示，下布线基板110和中间布线基板130通过连接构件140彼此结合。图23示出了结合过程。
此处，参照图24描述中间布线基板130的布置位置。图24是当从上方观察时下布线基板110的平面图。如图24所示，在下布线基板110的上表面设定有安装有IC芯片102和电子元件103的元件安装区域165。例如，元件安装区域165设置在下布线基板110的上表面的中央处。应注意的是，在图24中，未示出安装在元件安装区域165中的IC芯片102和电子元件103。例如，中间布线基板130布置在将四边形元件安装区域165夹在中间布线基板130之间的位置中。即，中间布线基板130沿元件安装区域165的两个相对的边布置。换言之，中间布线基板130布置在下布线基板110的上表面的外周边缘和元件安装区域165之间的区域中。
元件安装过程(步骤S501)和结合过程(步骤S502)的顺序可以颠倒。即，在结合下布线基板110和中间布线基板130之后，可以将IC芯片102和电子元件103安装在它们被中间布线基板130夹置的位置。元件安装过程和结合过程也可以同时执行。
例如，当下布线基板110和中间布线基板130彼此结合时，将上布线基板120布置在中间布线基板130上方，并且中间布线基板130和上布线基板120通过TCB(热压结合)法彼此结合(步骤S503)。具体地说，通过加热和加压将结合至上布线基板120的下表面焊盘125的连接构件150结合至中间布线基板130的上表面焊盘133。因此，例如，如图25所示，下布线基板110、上布线基板120和中间布线基板130成为一体。图25示出了结合过程。IC芯片102和电子元件103被下布线基板110和上布线基板120夹置，并且中间布线基板130插入在下布线基板110和上布线基板120之间。根据中间布线基板130的厚度以及连接构件140和150的直径可以适当地调节下布线基板110与上布线基板120之间的间隔。应注意的是，图24通过虚线描绘了中间布线基板130的上表面和下表面上的连接构件140和150的布置。多个连接构件140和150可以以多行或以网格形状设置在中间布线基板130的上表面和下表面上。
然后，例如，执行传递成型(transfer molding)(步骤S504)，使得封装树脂部101填充在下布线基板110和上布线基板120之间的空间中。在传递成型期间，将结合的下布线基板110、上布线基板120和中间布线基板130容纳在模具中，并且将流化的封装树脂部101注入至模具中。然后，将封装树脂部101加热并且固化至预定温度。因此，例如，如图26所示，封装树脂部101填充在下布线基板110和上布线基板120之间的空间中，并且中间布线基板130与IC芯片102和电子元件103一起被封装树脂部101完全封装。由于这个原因，中间布线基板130的位于IC芯片102和电子元件103的相反侧的侧表面130b被封装树脂部101覆盖，使得中间布线基板130和封装树脂部101之间的界面与外部环境隔离。结果，能够抑制水分从中间布线基板130与封装树脂部101之间的界面引入至元件埋入式基板100中。图26示出了成型过程。
应注意的是，在执行传递成型时，封装树脂部101填充在下布线基板110和电子元件(IC芯片102和电子元件103)之间的空间中。封装树脂部101还填充在下布线基板110的上表面与中间布线基板130的下表面之间的空间中。封装树脂部101还填充在上布线基板120的下表面与中间布线基板130的上表面之间的空间中。
当中间布线基板130、IC芯片102和电子元件103被封装时，在下布线基板110的下表面上形成外部连接端子(步骤S505)。具体地说，例如，如图27所示，在下布线基板110的下表面焊盘115上形成外部连接端子(诸如焊球106)。图27示出了端子形成过程。
当形成外部连接端子时，将IC芯片104和电子元件105安装在上布线基板120的上表面上(步骤S506)，然后进行回流焊处理，并且将IC芯片104和电子元件105安装在上布线基板120上。即，例如，如图28所示，IC芯片104的端子通过焊球104a以倒装芯片的方式连接至上表面焊盘123a，使得IC芯片104安装在上布线基板120的上表面上。电子元件105的端子105a还通过焊料105b与上表面焊盘123b相连接，使得电子元件105安装在上布线基板120的上表面上。图28示出了元件安装。例如，作为电子元件105，可以使用无源元件(诸如电容器、电感器、电阻器元件等)。例如，电子元件105还可以包括有源元件(诸如IC芯片)。
通过上述过程，获得具有与元件埋入式基板100等同的结构的中间结构。由于中间结构由包括多个下布线基板110的组件和包括多个上布线基板120的组件所构造，所以执行从中间结构切割下布线基板110和上布线基板120中的每一个的个体化过程(步骤S507)。具体地说，例如，通过切割机或切片机在切割线B(切割线B距IC芯片102和电子元件103比中间布线基板130的侧表面130b距IC芯片102和电子元件103更远)处切割图29所示的中间结构，从而获得元件埋入式基板100。由于切割线B距IC芯片102和电子元件103比中间布线基板130的侧表面130b距IC芯片102和电子元件103更远，所以中间布线基板的侧表面130b不从元件埋入式基板100的侧表面上的封装树脂部101露出。图29示出了个体化过程。
如上所述，本实施例的元件埋入式基板包括第一布线基板(例如，下布线基板110)、电子元件(例如，IC芯片102和电子元件103)、中间布线基板、第二布线基板(例如，上布线基板120)和封装树脂部。电子元件设置在第一布线基板上。中间布线基板设置在第一布线基板上的电子元件的周围，并且经由第一连接构件(例如，连接构件140)与第一布线基板相连接。第二布线基板设置在第一布线基板、电子元件和中间布线基板的上方，并且经由第二连接构件(例如，连接构件150)与中间布线基板相连接。封装树脂部填充在第一布线基板和第二布线基板之间以覆盖电子元件和中间布线基板。中间布线基板具有第一侧表面(例如，侧表面130a)和第二侧表面(例如，侧表面130b)。第一侧表面位于电子元件的周围，并且被封装树脂部覆盖。第二侧表面位于第一侧表面的相反侧，并且被封装树脂部覆盖。因此，中间布线基板与封装树脂部之间的界面在元件埋入式基板的侧表面上不暴露于外部环境。结果，能够抑制水分引入至元件埋入式基板中。另外，抑制了水分引入至元件埋入式基板中，使得能够在元件埋入式基板中防止发生爆米花现象和迁移现象。因此，能够提高元件埋入式基板的可靠性。
另外，在本实施例的元件埋入式基板中，第一布线基板包括第一基板(例如，基板111)、第一焊盘(例如，上表面焊盘113)和第一绝缘层(例如，阻焊层112)。第一焊盘形成在第一基板的上表面的布线层上，并且与第一连接构件连接。第一绝缘层覆盖第一基板的上表面，并且在具有用于露出第一焊盘的开口部的部分处形成。中间布线基板包括第二基板(例如，基板131)、第二焊盘(例如，下表面焊盘135)和第二绝缘层(例如，阻焊层134)。第二焊盘形成在第二基板的下表面的布线层上，并且与第一连接构件连接。第二绝缘层覆盖基板的下表面，并且在具有用于露出第二焊盘的开口部的部分处形成。第二绝缘层的开口部的直径小于第一绝缘层的开口部的直径。因此，能够抑制第一连接构件相对于第二焊盘的位置偏差，并且防止通过第一连接构件连接的第一布线基板和中间布线基板之间的连接不良。
另外，在本实施例的元件埋入式基板中，中间布线基板包括第三焊盘(例如，上表面焊盘133)和第三绝缘层(例如，阻焊层132)。第三焊盘形成在第二基板的上表面的布线层上，并且与第二连接构件连接。第三绝缘层覆盖第二基板的上表面，并在具有用于露出第三焊盘的开口部的部分处形成。第二布线基板包括第三基板(例如，基板121)、第四焊盘(例如，下表面焊盘125)和第四绝缘层(例如，阻焊层124)。第四焊盘形成在第三基板的下表面的布线层上，并且与第二连接构件连接。第四绝缘层覆盖第三基板的下表面，并且在具有用于露出第四焊盘的开口部的部分处形成。第四绝缘层的开口部的直径小于第三绝缘层的开口部的直径。因此，能够抑制第二连接构件相对于第四焊盘的位置偏差，并且防止通过第二连接构件连接的中间布线基板和第二布线基板之间的连接不良。
另外，在本实施例的元件埋入式基板中，第二焊盘和第三焊盘通过穿透第二基板的贯通布线(例如，通孔布线136)彼此连接，并且在与贯通布线相对应的位置具有凹部。因此，由于第一连接构件容纳在第二焊盘的凹部中，所以能够精确地执行第一连接构件相对于中间布线基板的位置对准。另外，由于第二连接构件容纳在第三焊盘的凹部中，所以可以精确地执行第二连接构件相对于中间布线基板的位置对准。
另外，在本实施例的元件埋入式基板中，当沿厚度方向观察中间布线基板时，第一连接构件和第二连接构件布置在彼此重叠的位置。因此，经由中间布线基板连接的第一布线基板和第二布线基板之间的电气距离最小化，从而可以降低第一布线基板和第二布线基板之间的阻抗。
应注意的是，在本实施例中，安装在上布线基板120的上表面上的IC芯片104和电子元件105是露出的，但是IC芯片104和电子元件105也可以被封装树脂部封装。即，例如，如图30所示，元件埋入式基板100可以包括封装树脂部171，该封装树脂部171覆盖安装在上布线基板120的上表面上的IC芯片104和电子元件105。图30描绘了元件埋入式基板100的变型例1。
同样地，在本实施例中，IC芯片104和电子元件105安装在上布线基板120的上表面上，但是可以省略IC芯片104和电子元件105在上布线基板120的上表面上的安装。即，例如，如图31所示，元件埋入式基板100可以不具有在上布线基板120的上表面上的电子元件，并且可以具有仅在下布线基板110和上布线基板120之间被封装树脂部101封装的IC芯片102和电子元件103。图31描绘了元件埋入式基板100的变型例2。另外，可以省略IC芯片104和电子元件105在上布线基板120的上表面上的安装，并且省略在下布线基板110的下表面上形成外部连接端子。即，例如，如图32所示，元件埋入式基板100可以不具有在上布线基板120的上表面上的电子元件，并且还可以不具有在下布线基板110的下表面上的外部连接端子。在这种情况下，下布线基板110的下表面焊盘115具有作为外部连接端子的功能。图32描绘了元件埋入式基板100的变型例3。另外，在省略了将IC芯片104和电子元件105安装在上布线基板120的上表面上的情况下，可以将包括其它电子元件、其他布线基板和连接构件的布线结构安装在上布线基板120的上表面上。例如，在这种情况下，元件埋入式基板100包括其他上布线基板120、中间布线基板130以及上布线基板120的上表面上的连接构件140和150，并且具有电子元件，该电子元件被封装树脂部封装在两个上布线基板120之间。另外，元件埋入式基板100可以通过在下布线基板110的下表面焊盘115上安装电子元件，并且在上布线基板120的上表面焊盘123上形成外部连接端子来实现。
另外，在本实施例中，连接构件140和连接构件150中的每一个是具有铜芯的焊球，并且芯部141和151均为基本上球形的。然而，连接构件140和150可以具有任何形状。具体地说，例如，如图33所示，圆柱形或棱柱形连接构件145可以通过焊料146结合至下布线基板110的上表面焊盘113和中间布线基板130的下表面焊盘135。另外，圆柱形或棱柱形连接构件155可以通过焊料156结合至中间布线基板130的上表面焊盘133和上布线基板120的下表面焊盘125。将连接构件145制成具有圆柱形或棱柱形，使得连接构件145的上端面和下端面结合至上表面焊盘113和下表面焊盘135，增加结合面积以提高可靠性，并且能够易于确保基板之间的间隔。将连接构件155制成具有圆柱形或棱柱形，使得连接构件155的上端面和下端面结合至上表面焊盘133和下表面焊盘125，增加结合面积以提高可靠性，并且能够易于确保基板之间的间隔。图33描绘了元件埋入式基板100的变型例4。
此处，参照图34进一步描述图33所示的下布线基板110、上布线基板120和中间布线基板130的连接部分。图34是图33所示的下布线基板110、上布线基板120和中间布线基板130的连接部分的放大截面图。中间布线基板130的基板131形成有穿透基板131的通孔布线136，并且上表面焊盘133和下表面焊盘135通过通孔布线136彼此连接。在上表面焊盘133和下表面焊盘135的与通孔布线136相对应的位置形成凹部。即，与连接构件155结合的上表面焊盘133以及与连接构件145结合的下表面焊盘135分别形成有凹部。由于用于结合连接构件155的焊料156的部分容纳在上表面焊盘133的凹部中，所以能够精确地执行连接构件155相对于中间布线基板130的位置对准。另外，由于用于结合连接构件145的焊料146的部分容纳在下表面焊盘135的凹部中，所以能够精确地执行连接构件145相对于中间布线基板130的位置对准。另外，当沿厚度方向(即，竖直方向)观察中间布线基板130时，连接构件145和连接构件155布置在彼此重叠的位置。因此，经由中间布线基板130连接的下布线基板110和上布线基板120之间的电气距离最小化，从而可以降低下布线基板110和上布线基板120之间的阻抗。
另外，在本实施例中，中间布线基板130的基板131被描述为单层的绝缘构件。然而，也可以使用作为堆叠基板的基板131，该堆叠基板具有堆叠有绝缘层和布线层的多层结构。另外，电子元件不仅可以安装在上布线基板120的上表面上，而且可以安装在上布线基板120的下表面上。即，例如，如图35所示，中间布线基板130的基板131可以是堆叠有隔离绝缘层131b和导电布线层131c的基板。因此，由于中间布线基板130的厚度增加，所以下布线基板110和上布线基板120之间的间隔扩大，使得IC芯片104和电子元件105还能够安装在上布线基板120的下表面上。在这种情况下，下表面焊盘125从阻焊层124的开口部露出，用于安装IC芯片104和电子元件105。即，例如，一些下表面焊盘125通过焊球104a以倒装芯片的方式连接至IC芯片104的端子。另外，一些下表面焊盘125通过焊料105b与电子元件105的端子105a相连接。图35描绘了元件埋入式基板100的变型例5。
同样地，在本实施例中，中间布线基板130的上表面焊盘133和下表面焊盘135通过穿透基板131的通孔布线136彼此连接，但是也可以通过其他贯通布线彼此连接。具体地说，例如，如图36所示，中间布线基板130的基板131可以设置有穿透基板131的通路布线138，并且上表面焊盘133和下表面焊盘135可以通过通路布线138彼此连接。通路布线138具有：金属层138a和138b，其形成在基板131的两个表面上；镀层138c，其覆盖金属层138a和138b的表面以及穿透基板131的通孔的内壁表面；以及填充镀层138d，其形成在基板131的通孔中。例如，金属层138a和138b是铜金属层。例如，镀层138c通过化学镀铜和电解镀铜形成。填充镀层138d通过在基板131的通孔中填充电解镀铜而形成。在这种构造中，在上表面焊盘133和下表面焊盘135与通路布线138相对应的位置中分别形成凹部。即，凹部分别在与连接构件150结合的上表面焊盘133上以及与连接构件140结合的下表面焊盘135上形成。图36描绘了通过通路布线138的连接。
当形成成为基板131的上表面和下表面的布线层的上表面焊盘133和下表面焊盘135时，通路布线138与上表面焊盘133和下表面焊盘135一体形成。在下文中，参照图37A至图37F描述与通路布线138一体形成的上表面焊盘133和下表面焊盘135的形成过程。图37A至图37F示出了布线层形成过程的另一个示例。
首先，如图37A所示，在作为绝缘板状构件的基板131的两个表面上形成金属层138a和138b。例如，金属层138a和138b通过沉积铜箔形成。
例如，如图37B所示，通过激光加工形成穿透金属层138a和138b以及基板131的通孔131d。即，激光顺序地辐照至基板131的上表面和下表面，从而形成通孔131d，该通孔131d在基板131的沿厚度方向的中央部分处直径最小。
如图37C所示，形成镀层138c，该镀层138c覆盖金属层138a和138b的表面以及穿透基板131的通孔131d的内壁表面。即，在金属层138a和138b的表面上以及基板131的通孔131d的内壁表面上执行化学镀铜，并且使用化学镀铜作为供电层来执行电解镀铜。因此，金属层138a和138b的表面以及基板131的通孔131d的内壁表面被化学镀铜和电解镀铜覆盖，并且通孔131d的最小直径部分被电解镀铜阻塞，从而形成镀层138c。
如图37D所示，在基板131的通孔131d中填充电解镀铜，从而形成填充镀层138d。此时，填充镀层138d覆盖镀层138c的整个表面。在将电解镀铜填充至基板131的通孔131d中以形成填充镀层138d的步骤中，在填充镀层138d的上端面和下端面上分别形成凹部138e和138f。
如图37E所示，在填充镀层138d的上端面和下端面上分别形成用于蚀刻的抗蚀层139a及139b。即，在填充镀层138d的上端面和下端面上形成抗蚀层139a和139b，该抗蚀层139a和139b中的每个具有与基板131的上表面和下表面的布线层相对应的形状的图案。例如，抗蚀层139a和139b是通过在填充镀层138d的表面上层压感光性干膜并且通过光刻法将干膜图案化而形成的。
然后，如图37F所示，使用抗蚀层139a和139b作为掩模来蚀刻填充镀层138d、镀层138c以及金属层138a和138b。即，通过蚀刻而移除除了抗蚀层139a和139b之外的部分的填充镀层138d、镀层138c以及金属层138a和138b，从而形成基板131的上表面和下表面的布线层以及通路布线138。基板131的上表面的布线层包括上表面焊盘133，并且基板131的下表面的布线层包括下表面焊盘135。上表面焊盘133和下表面焊盘135通过通路布线138彼此连接。此处，与填充镀层138d的上端面上的凹部138e和下端面上的凹部138f相对应的凹部保留在上表面焊盘133和下表面焊盘135上。即，凹部133b和135b分别形成于在后面过程中将结合连接构件150的上表面焊盘133以及在后面过程中将结合连接构件140的下表面焊盘135上。然后，移除抗蚀层139a和139b。
通过这种方式，即使当通过穿透基板131的通路布线138将上表面焊盘133和下表面焊盘135彼此连接时，也能够在上表面焊盘133和下表面焊盘135上形成凹部。
另外，在本实施例中，两个中间布线基板130布置在下布线基板110与上布线基板120之间。然而，中间布线基板130的数量和布置不局限于此。即，例如，如图38所示，当从上方观察时，中间布线基板130也可以沿下布线基板110和上布线基板120的四边的每一边布置。另外，例如，如图39所示，当从上方观察时，多个中间布线基板130可以沿下布线基板110和上布线基板120的一边布置。另外，在这些情况下，中间布线基板130布置在四边形元件安装区域165被夹在中间布线基板130之间的位置。图38描绘了中间布线基板130的布置的变型例1。图39描绘了中间布线基板130的布置的变型例2。

Claims (9)

1.一种元件埋入式基板，包括：
第一布线基板；
电子元件，其设置在所述第一布线基板上；
中间布线基板，其设置在所述第一布线基板上的所述电子元件的周围，并且经由第一连接构件与所述第一布线基板相连接；
第二布线基板，其设置在所述第一布线基板、所述电子元件和所述中间布线基板的上方，并且经由第二连接构件与所述中间布线基板相连接；以及
封装树脂部，其填充在所述第一布线基板与所述第二布线基板之间，并且覆盖所述电子元件和所述中间布线基板，
其中，所述中间布线基板的侧表面被所述封装树脂部完全覆盖。
2.根据权利要求1所述的元件埋入式基板，其中，所述第一布线基板包括：
第一基板，
第一焊盘，其形成在所述第一基板的上表面上，并连接所述第一连接构件，以及
第一绝缘层，其覆盖所述第一基板的所述上表面，并且具有使所述第一焊盘露出的开口部，
其中，所述中间布线基板包括：
第二基板，
第二焊盘，其形成在所述第二基板的下表面上，并且连接所述第一连接构件，以及
第二绝缘层，其覆盖所述第二基板的所述下表面，并且具有使所述第二焊盘露出的开口部，并且
其中，所述第二绝缘层的所述开口部的直径小于所述第一绝缘层的所述开口部的直径。
3.根据权利要求1所述的元件埋入式基板，其中，所述中间布线基板包括：
第二基板，
第三焊盘，其形成在所述第二基板的上表面上，并且连接所述第二连接构件，以及
第三绝缘层，其覆盖所述第二基板的所述上表面，并且具有使所述第三焊盘露出的开口部，
其中，所述第二布线基板包括：
第三基板，
第四焊盘，其形成在所述第三基板的下表面上，并且连接所述第二连接构件，以及
第四绝缘层，其覆盖所述第三基板的所述下表面，并且具有使所述第四焊盘露出的开口部，并且
其中，所述第四绝缘层的所述开口部的直径小于所述第三绝缘层的所述开口部的直径。
4.根据权利要求1所述的元件埋入式基板，其中，所述中间布线基板包括：
第二基板，
第二焊盘，其形成在所述第二基板的下表面上，并且连接所述第一连接构件，以及
第三焊盘，其形成在所述第二基板的上表面上，并且连接所述第二连接构件。
5.根据权利要求4所述的元件埋入式基板，其中，所述第二焊盘和所述第三焊盘通过穿透所述第二基板的贯通布线彼此连接，并且各自具有形成在与所述贯通布线相对应的位置中的凹部。
6.根据权利要求4所述的元件埋入式基板，其中，所述中间布线基板包括：
第二绝缘层，其覆盖所述第二基板的所述下表面，并且具有使所述第二焊盘露出的开口部，以及
第三绝缘层，其覆盖所述第二基板的所述上表面，并且具有使所述第三焊盘露出的开口部，
其中，所述第二绝缘层的所述开口部的直径小于所述第三绝缘层的所述开口部的直径。
7.根据权利要求1所述的元件埋入式基板，其中，当沿厚度方向观察所述中间布线基板时，所述第一连接构件和所述第二连接构件布置在彼此重叠的位置。
8.根据权利要求1所述的元件埋入式基板，其中，所述中间布线基板布置在所述电子元件与所述第一布线基板的外周边缘和所述第二布线基板的外周边缘之间。
9.一种元件埋入式基板的制造方法，包括：
将电子元件安装在第一布线基板上；
将中间布线基板布置在所述第一布线基板上的所述电子元件的周围，并且通过第一连接构件结合所述第一布线基板和所述中间布线基板；
将第二布线基板布置在所述电子元件和所述中间布线基板的上方，并且通过第二连接构件结合所述中间布线基板和所述第二布线基板；以及
通过在所述第一布线基板和所述第二布线基板之间填充封装树脂部来覆盖所述电子元件和所述中间布线基板，
其中，所述覆盖过程包括通过所述封装树脂部完全覆盖所述中间布线基板的侧表面。
CN202110165962.2A 2020-02-05 2021-02-05 元件埋入式基板及元件埋入式基板的制造方法 Pending CN113224027A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020018317A JP7421357B2 (ja) 2020-02-05 2020-02-05 部品内蔵基板及び部品内蔵基板の製造方法
JP2020-018317 2020-02-05

Publications (1)

Publication Number Publication Date
CN113224027A true CN113224027A (zh) 2021-08-06

Family

ID=77062730

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110165962.2A Pending CN113224027A (zh) 2020-02-05 2021-02-05 元件埋入式基板及元件埋入式基板的制造方法

Country Status (5)

Country Link
US (1) US11424192B2 (zh)
JP (1) JP7421357B2 (zh)
KR (1) KR20210100021A (zh)
CN (1) CN113224027A (zh)
TW (1) TWI877300B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4194436A4 (en) 2020-11-19 2024-09-11 Mitsui Chemicals, Inc. METHOD FOR PRODUCING A THIOURETHANE RESIN STARTING MATERIAL AND APPLICATION THEREOF
KR20220150491A (ko) * 2021-05-03 2022-11-11 삼성전자주식회사 반도체 패키지 및 그 제조방법
TWI874954B (zh) * 2023-03-31 2025-03-01 前源科技股份有限公司 巨量轉移電子元件的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138890A (ja) * 2009-12-28 2011-07-14 Panasonic Corp 部品内蔵基板とその製造方法
US20140054773A1 (en) * 2012-08-27 2014-02-27 Shinko Electric Industries Co., Ltd. Electronic component built-in substrate and method of manufacturing the same
US20140063764A1 (en) * 2012-08-29 2014-03-06 Shinko Electric Industries Co., Ltd. Electronic component incorporated substrate
CN105489591A (zh) * 2014-10-01 2016-04-13 Nepes株式会社 半导体封装及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
TW200939451A (en) * 2008-03-06 2009-09-16 Advanced Semiconductor Eng Stacked semiconductor package
US9064936B2 (en) * 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
JP6764666B2 (ja) * 2016-03-18 2020-10-07 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
KR102028713B1 (ko) * 2018-01-19 2019-10-07 삼성전자주식회사 반도체 패키지
KR102003840B1 (ko) * 2018-03-12 2019-07-25 삼성전자주식회사 안테나 모듈
JP6678196B2 (ja) 2018-03-29 2020-04-08 長瀬産業株式会社 半導体装置及び配線構造体の製造方法
US10903169B2 (en) * 2019-04-30 2021-01-26 Advanced Semiconductor Engineering, Inc. Conductive structure and wiring structure including the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138890A (ja) * 2009-12-28 2011-07-14 Panasonic Corp 部品内蔵基板とその製造方法
US20140054773A1 (en) * 2012-08-27 2014-02-27 Shinko Electric Industries Co., Ltd. Electronic component built-in substrate and method of manufacturing the same
US20140063764A1 (en) * 2012-08-29 2014-03-06 Shinko Electric Industries Co., Ltd. Electronic component incorporated substrate
CN105489591A (zh) * 2014-10-01 2016-04-13 Nepes株式会社 半导体封装及其制造方法

Also Published As

Publication number Publication date
TWI877300B (zh) 2025-03-21
JP2021125570A (ja) 2021-08-30
US20210242134A1 (en) 2021-08-05
KR20210100021A (ko) 2021-08-13
JP7421357B2 (ja) 2024-01-24
US11424192B2 (en) 2022-08-23
TW202135606A (zh) 2021-09-16

Similar Documents

Publication Publication Date Title
US8941230B2 (en) Semiconductor package and manufacturing method
JP3813402B2 (ja) 半導体装置の製造方法
US8609998B2 (en) Wiring board and method of manufacturing the same
JP4251421B2 (ja) 半導体装置の製造方法
JP6752553B2 (ja) 配線基板
US8143531B2 (en) Electronic component mounting package
US8749073B2 (en) Wiring board, method of manufacturing the same, and semiconductor device
JP6173781B2 (ja) 配線基板及び配線基板の製造方法
US8823187B2 (en) Semiconductor package, semiconductor package manufacturing method and semiconductor device
US8618669B2 (en) Combination substrate
JP6352644B2 (ja) 配線基板及び半導体パッケージの製造方法
EP1447850A2 (en) Electronic parts packaging structure and method of manufacturing the same
JP6124513B2 (ja) 半導体装置及びその製造方法
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
CN113224027A (zh) 元件埋入式基板及元件埋入式基板的制造方法
CN115020243B (zh) 中介基板及其制法
US11705400B2 (en) Semiconductor package
JP6713289B2 (ja) 半導体装置及び半導体装置の製造方法
CN111696950A (zh) 具有部分凹进电容器的封装衬底
JP3926736B2 (ja) 配線基板及びその製造方法並びに半導体装置
JP2022173930A (ja) 配線基板及びその製造方法
US12317426B2 (en) Laminated wiring board
US12200871B2 (en) Component-containing substrate
US12245376B2 (en) Embedded printed circuit board

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination