[go: up one dir, main page]

TW202337286A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
TW202337286A
TW202337286A TW111141772A TW111141772A TW202337286A TW 202337286 A TW202337286 A TW 202337286A TW 111141772 A TW111141772 A TW 111141772A TW 111141772 A TW111141772 A TW 111141772A TW 202337286 A TW202337286 A TW 202337286A
Authority
TW
Taiwan
Prior art keywords
wiring
conductor
layer
insulating layer
side connection
Prior art date
Application number
TW111141772A
Other languages
English (en)
Other versions
TWI849562B (zh
Inventor
古谷俊樹
Original Assignee
日商揖斐電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商揖斐電股份有限公司 filed Critical 日商揖斐電股份有限公司
Publication of TW202337286A publication Critical patent/TW202337286A/zh
Application granted granted Critical
Publication of TWI849562B publication Critical patent/TWI849562B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本發明之課題在於提供一種配線設計之自由度高之配線基板。 實施形態之配線基板具有：第1絕緣層111；第1導體層112，其具有複數個第1導體墊P1及複數個第2導體墊P2；第2絕緣層110，其具有使複數個第2導體墊P2露出之開口110b；及配線構造體WS，其配置於開口110b內。配線構造體WS具有具備複數個第1面側連接墊OP之第1面、及與第1面為相反側之具備第2面側連接墊IP之第2面，複數個第1面側連接墊OP構成包含第1零件搭載區域與第2零件搭載區域之零件搭載面，第1及第2零件搭載區域之第1面側連接墊OP、IP之一部分相互連接，第2面側連接墊IP與第2導體墊P2電性連接，第2面側連接墊IP與第1面側連接墊OP電性連接。

Description

配線基板
本發明係關於一種配線基板。
在專利文獻1中，揭示一種在設置於阻銲層之開口內配置配線構造體之配線板。配線構造體僅在其一個面(上表面)具有導體墊。配線構造體將未形成有該導體墊之面(下表面)朝向露出於開口之底面之層間絕緣層而配置。在配線構造體上表面之導體墊，搭載有MPU、DRAM等半導體零件。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2014-82334號公報
[發明所欲解決之課題]
在專利文獻1揭示之配線板中，配線構造體之下表面不與配線板所含之導體層電性連接。亦即，不存在自配線構造體之下表面經由上表面電性連接於半導體零件之配線。認為配線板之配線電路之引繞之自由度低。 [解決課題之技術手段]
本發明之配線基板具有：第1絕緣層；第1導體層，其形成於前述第1絕緣層上，具有複數個第1導體墊及複數個第2導體墊；第2絕緣層，其形成於前述第1導體層上，具有使前述複數個第2導體墊露出之開口；及配線構造體，其包含樹脂絕緣層及配線層，配置於前述開口內。前述配線構造體具有具備複數個第1面側連接墊之第1面、及與前述第1面為相反側之具備第2面側連接墊之第2面，前述複數個第1面側連接墊構成具有包含相鄰之第1零件搭載區域與第2零件搭載區域之複數個零件搭載區域之零件搭載面，配置於前述第1零件搭載區域之前述複數個第1面側連接墊之一部分、與配置於前述第2零件搭載區域之前述複數個第1面側連接墊之一部分相互電性連接，前述第2面側連接墊與前述第2導體墊電性連接，前述第2面側連接墊與前述第1面側連接墊經由前述配線構造體所具有之導體電性連接。
根據本發明之實施形態，可提供一種與經由配線構造體而搭載之電子零件之間之配線之設計自由度高之配線基板。
一面參照圖式一面說明本發明之一實施形態之配線基板。再者，以下，在所參照之圖式中，不意圖顯示各構成構件之準確之比率，而以容易理解本發明之特徵之方式繪製。在圖1中，作為一實施形態之配線基板所具有之構造之一例而顯示配線基板1之剖視圖。
如圖1所示般，配線基板1具有芯基板100，該芯基板100包含絕緣層(芯絕緣層)101、及形成於芯絕緣層101之兩面之導體層(芯導體層)102。在芯基板100之兩面上分別交替地積層有絕緣層及導體層。在圖示之例中，在芯基板100之一個面F1上形成有積層絕緣層11、111及導體層12、112而成之第1疊積部10。又，在芯基板100之又一面F2上，形成有積層絕緣層21及導體層22而成之第2疊積部20。
再者，在本實施形態之配線基板之說明中，將遠離芯絕緣層101之側稱為「上」、「上側」、「外側」、或「外」，將靠近芯絕緣層101之側稱為「下」、「下側」、「內側」、或「內」。又，在各構成構件中，朝向與芯基板100為相反側之表面亦稱為「上表面」，朝向芯基板100側之表面亦稱為「下表面」。因此，在構成配線基板1之各構件之說明中，將遠離芯基板100之側亦稱為「上側」、「上方」、「上層側」、「外側」、或簡稱為「上」或「外」，將靠近芯基板100之側亦稱為「下側」、「下方」、「下層側」、「內側」、或簡稱為「下」或「內」。
構成第1疊積部10之絕緣層中之最外側之絕緣層111亦稱為第1絕緣層111。又，構成第1疊積部10之導體層中之最外側之導體層112亦稱為第1導體層112。在第1疊積部10上，形成有被覆第1導體層112及自第1導體層112之導體圖案露出之第1絕緣層111之第2絕緣層110。在第2疊積部20上，形成有第3絕緣層210。第2絕緣層110及第3絕緣層210例如可為構成配線基板1之最外之絕緣層之阻銲層。
在第2絕緣層110形成有開口110a、110b。開口110a、110b係沿厚度方向貫通第2絕緣層110之貫通孔，開口110a被導體填充，在開口110b內配置有配線構造體WS。填充開口110a之導體構成配線基板1之最外之表面，構成可使用於配線基板1與外部之電子零件之連接之金屬柱MP。配置於開口110b內之配線構造體WS之上表面與金屬柱MP同樣地，構成配線基板1之最外之表面，具有可使用於配線基板1與外部之電子零件之連接之連接用連接墊OP。在第3絕緣層210形成開口210a，自開口210a露出有第2疊積部20之最外側之導體層22所具有之導體墊22p。
構成配線基板1之絕緣層101、11、111、21分別可使用例如環氧樹脂、雙馬來醯亞胺三嗪樹脂(BT樹脂)或酚醛樹脂等絕緣性樹脂形成。各絕緣層101、11、111、21可包含玻璃纖維等補強材(芯材)及/或二氧化矽、氧化鋁等無機填料。可為阻銲層之第2絕緣層110及第3絕緣層210例如可使用感光性之環氧樹脂或聚醯亞胺樹脂等形成。
在芯基板100之絕緣層101中，形成通孔導體103，其連接構成芯基板100之一個面F1之導體層102與構成另一面F2之導體層102。在絕緣層11、111、21各者中，形成通路導體13、23，其連接夾著絕緣層11、111、21各者之導體層彼此。
導體層102、12、112、22、通路導體13、23、通孔導體103、金屬柱MP使用銅或鎳等任意金屬形成，例如可藉由銅箔等金屬箔、及/或利用鍍覆或濺鍍等形成之金屬膜構成。導體層102、12、112、22、通路導體13、23、通孔導體103、金屬柱MP在圖1中係以單層構造示出，但可具備具有2個以上之金屬層之多層構造。例如，形成於絕緣層101之表面上之導體層102可具有包含金屬箔(較佳為銅箔)、無電解鍍覆膜(較佳為無電解銅鍍覆膜)、及電解鍍覆膜(較佳為電解銅鍍覆膜)之3層構造。又，導體層12、112、22、通路導體13、23、通孔導體103、以及金屬柱MP，例如可具有包含無電解鍍覆膜及電解鍍覆膜之2層構造。
配線基板1所具有之各導體層102、12、112、22以具有特定之導體圖案之方式圖案化。特別是，第1導體層112形成於具有複數個第1導體墊P1及複數個第2導體墊P2之圖案。在第1導體層112所具有之第1導體墊P1連接有金屬柱MP。亦即，第1導體層112所具有之第1導體墊P1，可與可經由金屬柱MP搭載於配線基板1之外部之電子零件電性連接。又，第1導體層112所具有之複數個第2導體墊P2露出於開口110b內，連接於配置在開口110b內之配線構造體WS之連接墊IP。詳細而言，如將參照圖2A及圖2B而於後述般，連接墊IP與連接墊OP經由配線構造體WS內之配線電性連接，因此，第2導體墊P2可經由連接墊IP、OP與外部之電子零件電性連接。
配線基板1之第1導體層112包含：複數個第1導體墊P1，其等經由金屬柱MP連接於外部之電子零件；及複數個第2導體墊P2，其等經由配線構造體WS連接於外部之電子零件。配線構造體WS之連接墊OP之上表面、及金屬柱MP之上表面，構成可連接配線基板1之外部之電子零件之零件搭載面。換言之，配線構造體WS上表面(連接墊OP之上表面)之與第1絕緣層111上表面相隔之距離、和金屬柱MP上表面之與第1絕緣層111上表面相隔之距離大致相等。再者，零件搭載面在圖1中以虛線IS示出。
包含連接墊OP之上表面、及金屬柱MP之上表面之零件搭載面具有複數個零件搭載區域，在圖示之例中具有零件搭載區域EA1、EA2、EA3。零件搭載區域EA1、EA2、EA3分別對應於應搭載電子零件E1、E2、E3之區域。
在圖示之例中，形成於配線構造體WS之上表面之複數個連接墊OP分別位於相鄰之2個零件搭載區域。具體而言，圖示之2個配線構造體WS中之左側之(以1點鏈線包圍之區域II內之)配線構造體WS所具有之6個連接墊OP中之3個位於零件搭載區域EA1，其餘之3個位於零件搭載區域EA2。詳細而言，如將參照圖2A及圖2B而於後述般，位於不同之零件搭載區域之連接墊OP相互藉由配線構造體WS內之配線電性連接，而可將搭載於各個零件搭載區域之電子零件彼此電性連接。
再者，關於配線構造體WS及金屬柱MP之配置，配線構造體WS基於抑制因其熱膨脹對構成配線基板1之其他構成構件(特別是金屬柱MP及第1導體墊P1)之影響之觀點，以側面及上表面之整體露出之方式配置於開口內。又，第2絕緣層110在複數個零件搭載區域EA1、EA2、EA3內具有複數個(在圖示之例中為2個)開口110b，於其上連接有金屬柱MP之複數個第1導體墊P1之至少一部分，位於複數個開口110b之間之區域。
金屬柱MP、及連接墊OP，例如可將焊料等導電性之接合材(未圖示)經由與外部之電子零件之連接墊之間，與外部之電子零件電性及機械性連接。配線構造體WS藉由連接墊OP配置於不同之零件搭載區域，而發揮使外部之電子零件彼此(例如電子零件E1與E2)電性連接之功能，且可使第1導體層112(第2導體墊P2)與電子零件電性連接。認為配線構造體WS可使電子零件彼此、及配線基板1之較配線構造體WS靠內側之導體層與電子零件電性連接，藉此配線基板1之配線之引繞之自由度、亦即電路設計之自由度提高。
再者，配線基板1之相對於芯基板100與零件搭載面為相反側之藉由第3絕緣層210及自開口210a露出之導體墊22p構成之面，於配線基板1本身安裝於外部之配線基板(例如任意之電氣機器之母板)等外部構件之情形下，可為連接於外部構件之連接面。導體墊22p可與任意之基板、電氣零件、或機構零件等連接。
作為可搭載於配線基板1之電子零件E1、E2、E3，例如例示有如半導體積體電路裝置或電晶體等有源零件之電子零件。在圖示之例中，電子零件E1例如為組入有邏輯電路之邏輯晶片等積體電路、或MPU(Micro Processor Unit，微處理單元)等處理裝置，電子零件E2、E3例如可為HBM(High Bandwidth Memory，高頻寬記憶體)等記憶體元件等。亦即，配線基板1在其使用上可具有MCM(Multi Chip Module，多晶片模組)之形態。
接著，參照圖2A及圖2B對於配線構造體WS之構成進行詳述。圖2A係圖1中以1點鏈線包圍之區域II之放大圖。配置於第2絕緣層110之開口110b內之配線構造體WS具有交替地積層之樹脂絕緣層31及配線層32、320。隔著一層樹脂絕緣層31而對向之配線層32、320彼此藉由通路導體33連接。
配線構造體WS具有第1面A、及與第1面A為相反側之第2面B。在圖示之例中，第2面B藉由樹脂絕緣層31之表面(下表面)及配線層32之表面(下表面)構成。構成第2面B之配線層32包含連接墊IP，連接墊IP經由導電性之接合材(例如，焊料)即凸塊BP連接於第2導體墊P2。第2導體墊P2在其表面具有例如以Ni、Pd、Au之3層構成之保護膜，凸塊BP例如可與構成保護層之最表面之Au層接合。第1面A藉由配線層32之表面(上表面)及自配線層32之圖案露出之樹脂絕緣層31之表面(上表面)構成。構成第1面A之配線層32具有連接墊OP。在連接墊OP之表面如圖示般，例如可形成有包含鎳層N及錫層S之2層之鍍覆層P。再者，配線構造體WS之第1面A所具備之連接墊OP亦稱為第1面側連接墊OP，第2面B所具備之連接墊IP亦稱為第2面側連接墊IP。
樹脂絕緣層31例如可使用環氧樹脂、酚醛樹脂等絕緣性樹脂形成。樹脂絕緣層31可包含氟樹脂、液晶聚合物(LCP)、氟化乙烯樹脂(PTFE)、聚酯樹脂(PE)、改性聚醯亞胺樹脂(MPI)中之任一者。作為構成配線層32、320、及通路導體33之導體例示有銅或鎳等，較佳的是使用銅。在圖示之例中，配線層32、320、及通路導體33具有包含金屬膜層(較佳為無電解銅鍍覆膜層)np、及鍍覆膜層(較佳為電解銅鍍覆膜)ep之2層構造。
在實施形態之配線基板之配線構造體WS中，第2面側連接墊IP與第1面側連接墊OP經由配線構造體WS所具有之導體電性連接。具體而言，第2面側連接墊IP與第1面側連接墊OP經由構成配線構造體WS之配線層32、320及通路導體33電性連接。在圖示之例中，6個第1面側連接墊OP中之位於兩端之2個第1面側連接墊OP分別與第2面側連接墊IP電性連接。
如參照圖1而上述般，圖示之6個第1面側連接墊OP中之左側之3個第1面側連接墊OP配置於零件搭載區域EA2，右側之3個第1面側連接墊OP配置於零件搭載區域EA1。左側之3個第1面側連接墊OP在配線基板1之使用上可與外部之電子零件E2連接，右側之3個第1面側連接墊OP可與外部之電子零件E1連接。配置於零件搭載區域EA1之第1面側連接墊OP與配置於零件搭載區域EA2之第1面側連接墊OP經由配線BW電性連接。亦即，在實施形態之配線基板1中，第1面側連接墊OP之上表面構成相鄰之第1零件搭載區域與第2零件搭載區域，配置於第1零件搭載區域之第1面側連接墊OP之一部分與配置於第2零件搭載區域之第1面側連接墊OP之一部分相互電性連接。因此，配線基板1在其使用上，可經由配線構造體WS將複數個外部之電子零件彼此電性連接。
再者，配線構造體WS在向開口110b內之配置上，在第2面B與第1絕緣層111之上表面之間，可經由底部填充用絕緣膜UF而設置。底部填充用絕緣膜UF可為可包含環氧樹脂或聚醯亞胺樹脂之熱固性NCF(Non Conductive Film，非導電膜)。藉由底部填充用絕緣膜UF介置於配線構造體WS與第1絕緣層111之間，而可提高針對物理應力(熱應力或物理外力)之配線構造體WS向導體墊P2之連接可靠性。
在圖2A所示之例中，配線構造體WS可具有具備埋入配線之形態之配線層。具體而言，配線層320藉由填充形成於下側之樹脂絕緣層31內之槽之導體構成，具有埋於樹脂絕緣層之埋入配線之形態。具有埋入配線之形態之配線層320可具有圖案寬度及圖案間距離比較小之細微配線FW。細微配線FW在構成配線基板1之配線中可具有最小之圖案寬度及圖案間距離。
再者，在圖示之例中，配線構造體WS所具有之複數個(5層)配線層中之3層配線層320具有埋入配線之形態，且其中之1層具備細微配線FW，但可為複數個配線層320各者具備細微配線FW。具有配線構造體WS所具有之埋入配線之形態之配線層之數目並無限定。
配線構造體WS所具有之細微配線FW具有較如上述之配線基板1之導體層102、12、112、22所具有之配線之圖案寬度及圖案間距離為小之圖案寬度及圖案間距離。具體而言，例如，細微配線FW之線寬之最小值為3.0 μm以下，線間距離之最小值為3.0 μm以下。藉由配線構造體WS具有細微配線FW，而有提供對應於可藉由配線構造體WS內之配線輸送之電信號、具有更適切之特性阻抗之配線之情形。又，認為有配線構造體WS內之配線之密度提高、且配線設計之自由度進一步提高之情形。再者，基於同樣之觀點，具有細微配線FW之配線層320之縱橫比較佳為1.8以上、且6.0以下，進而，較佳的是配線構造體WS所具有之所有配線層32、320之縱橫比形成為1.8以上、且6.0以下。
配線構造體WS所具備之細微配線FW可為高頻信號傳送用之配線。因此，與細微配線FW相接之樹脂絕緣層31較佳的是在高頻特性上為優異。在與配線相接之絕緣層具有比較高之值之介電常數、介電損耗正切之情形下，由配線傳送之高頻信號之介電損失(傳送損失)比較大。因此，細微配線FW所接之樹脂絕緣層31較佳的是以介電常數及介電損耗正切為比較小之材料構成，較佳的是頻率1 GHz下之相對介電常數為3.3以下、且介電損耗正切為0.03以下。又，藉由構成配線構造體WS之所有樹脂絕緣層31在高頻特性上為優異者，而配線構造體WS可具有優異之信號傳送品質。因此，構成配線構造體WS之樹脂絕緣層31之相對介電常數較佳為3.3以下，介電損耗正切較佳為0.03以下。
實施形態之配線基板所含之配線構造體不限定於具備具有埋入配線之形態之配線層之態樣。圖2B顯示配線構造體不具有埋入配線之配線層之例。在圖2B所示之配線構造體WS1中，構成配線構造體WS1之配線層32中之下側4層之配線層32向正上方之樹脂絕緣層31內突出，最上側之配線層32向配線構造體WS1之外側突出。在圖示之例中，複數個配線層32中之一層配線層32具備細微配線FW1。細微配線FW1可具有與上述之細微配線FW相同之尺寸。在圖示之不具有埋入配線之配線構造體WS1中，亦不限定該複數個配線層32中之設置有細微配線FW1之配線層之數目。
繼而，參照圖3A～圖3F，以製造圖1所示之配線基板1之情形為例，說明配線基板之製造方法。首先，如圖3A所示般，準備芯基板100。在芯基板100之準備中，例如準備包含芯絕緣層101之兩面覆銅積層板。然後，藉由減成法等將包含特定之導體圖案之導體層102形成於絕緣層101之兩面，且藉由將通孔導體103形成於絕緣層101內而準備芯基板100。
接著，如圖3B所示般，在芯基板100之一個面F1上形成絕緣層11，在該絕緣層11上積層導體層12。在芯基板100之另一面F2上形成絕緣層21，在該絕緣層21上積層導體層22。例如各絕緣層11、21藉由將膜狀之絕緣性樹脂熱壓接於芯基板100上而形成。導體層12、22與填充例如可藉由雷射光形成於絕緣層11、21之開口13a、23a之通路導體13、23同時地，使用半加成法等任意之導體圖案之形成方法形成。
繼而，如圖3C所示般，在芯基板100之一個面F1側，重複絕緣層及導體層之積層，而形成第1疊積部10。在芯基板100之另一面F2側重複絕緣層及導體層之積層，而形成第2疊積部20。第1疊積部10之最外之導體層(第1導體層112)形成於包含複數個導體墊(第1導體墊P1、及第2導體墊P2)之圖案。第2疊積部20之最外之導體層22形成於包含導體墊22p之圖案。在第1導體墊P1、第2導體墊P2、導體墊22p之表面，例如藉由無電解鍍覆，可將包含鎳層、鈀層、及金層之3層之保護層藉由鍍覆法而形成。
接著，如圖3D所示般，在第1疊積部10上形成第2絕緣層110，在第2疊積部20上形成第3絕緣層210。在第2絕緣層110形成使第1導體墊P1露出之開口110a、及使第2導體墊P2露出之開口110b。在第3絕緣層210形成使導體墊22p露出之開口210a。例如，藉由利用噴塗、簾式塗佈、或膜貼附等，形成具有感光性之環氧樹脂膜而形成第2及第3絕緣層110、210，可藉由曝光及顯影而形成開口110a、110b、210a。
接著，如圖3E所示般，開口110a內被導體填充，而形成金屬柱MP。金屬柱MP與上述之通路導體13、23及導體層12、22之形成相同地，可藉由例如半加成法形成。再者，金屬柱MP之形成亦可藉由僅對於第1導體墊P1上之無電解鍍覆而進行。再者，在金屬柱MP形成之步驟中，由第3絕緣層210及導體墊22p之上表面構成之面可藉由設置PET等之保護板而適當保護。
接著，如圖3F所示般，在開口110b內設置配線構造體WS。配線構造體WS將其第2面B朝向第1疊積部10側、使底部填充用絕緣膜UF介置於第1絕緣層111與第2面B之間而設置。第2面B所含之第2面側連接墊IP經由例如焊料即導電性之連接構件(未圖示)，與構成開口110b之底部之第2導體墊P2電性及機械性連接。配線構造體WS以其第1面A所含之第1面側連接墊OP之上表面之與第1絕緣層111之上表面相隔之距離、和金屬柱MP之上表面之與第1絕緣層111之上表面相隔之距離大致相等之方式配置。
繼而，對於圖2A所示之配線構造體WS之製造及向開口110b內之配置，參照圖4A～圖4I進行說明。對於配線構造體WS之製造，首先，如圖4A所示般，準備例如玻璃基板、且為表面之平坦性良好之第1支持基板GS1。在第1支持基板GS1之一個表面，金屬膜層np隔著包含例如藉由光照射而可固定脫離之偶氮苯系高分子接著劑之接著層AL1而形成。金屬膜層np例如係藉由無電解鍍覆或濺鍍等形成之金屬膜(較佳為銅膜)。金屬膜層np亦可藉由比較薄之金屬箔構成。再者，在配線構造體之製造之說明中，靠近第1支持基板GS1稱為「下」或「下側」，遠離第1支持基板GS1之側稱為「上」或「上側」。因此，構成配線構造體之各構件之朝向第1支持基板GS1側之面亦稱為「下表面」，朝向與第1支持基板GS1為相反側之面亦稱為「上表面」。
接著，如圖4B所示般，在支持基板GS上隔著接著層AL1形成具有包含金屬膜層np與電解鍍覆膜層ep之4個連接墊IP之配線層32。在圖示之例中，配線層32在一個第1支持基板GS1上具有4個連接墊IP。亦即，在參照圖4A～圖4I而說明之配線構造體之製造方法中，說明在1個第1支持基板GS1上形成2個配線構造體WS之例。
在配線層32之形成上，例如鍍覆抗蝕劑形成於金屬膜層np上，在鍍覆抗蝕劑藉由例如光微影術形成與連接墊IP之圖案之形成區域相應之開口。接著，藉由以金屬膜層np為晶種層之電解鍍覆在開口內形成電解鍍覆膜層ep。在電解鍍覆膜層ep之形成後，去除鍍覆抗蝕劑，蝕刻藉由鍍覆抗蝕劑之去除而露出之金屬膜層np，而形成圖4B所示之狀態。
接著，如圖4C所示般，積層覆蓋具備第2面側連接墊IP之配線層32之樹脂絕緣層31。作為樹脂絕緣層31，例如可使用環氧樹脂、酚醛樹脂等絕緣性樹脂。亦可使用氟樹脂、液晶聚合物(LCP)、氟化乙烯樹脂(PTFE)、聚酯樹脂(PE)、改性聚醯亞胺樹脂(MPI)。使用於樹脂絕緣層31之絕緣性樹脂之相對介電常數及介電損耗正切較佳為比較小，可較佳地使用頻率1 GHz下之相對介電常數為3.3以下、且介電損耗正切為0.03以下之材料。
在積層之樹脂絕緣層31形成槽T1、T2。槽T1形成於應形成通路導體之位置，貫通樹脂絕緣層31而使樹脂絕緣層31正下方之配線層32露出。槽T2具有埋入配線之形態且形成於與配線層320(參照圖2A)之圖案對應之位置。在槽T1、T2之形成上，採用例如使用準分子雷射之雷射加工。接著，以被覆樹脂絕緣層31及自槽T1露出之配線層32之上表面整體之方式形成金屬膜層np，藉由以該金屬膜層np為晶種層實施電解鍍覆，而形成電解鍍覆膜層ep。形成圖4C所示之狀態。
接著，如圖4D所示般，藉由研磨而去除電解鍍覆膜層ep及金屬膜層np之一部分，在露出之樹脂絕緣層31及配線層320之上表面進一步積層樹脂絕緣層31，而重複配線層320之形成。電解鍍覆膜層ep及金屬膜層np之研磨例如可藉由化學機械研磨(CMP：Chemical Mechanical Polishing )而實施。
接著，如圖4E所示般，在導體層320之上側，形成配線構造體WS之最上側之樹脂絕緣層即樹脂絕緣層31、及最上側之配線層即配線層32。形成向樹脂絕緣層31之開口33a，藉由例如半加成法將配線層32與通路導體33一起形成。最上側之配線層32形成於包含複數個連接墊OP之圖案。在連接墊OP之上表面，例如可形成包含鎳層N及錫層S之鍍覆層P。結束配線構造體WS應具有之積層構造之形成。
接著，如圖4F所示般，在結束配線構造體WS應具有之積層構造之形成之後，在最上側之配線層32之鍍覆層P之上表面安裝第2支持基板GS2。第2支持基板GS2例如係由玻璃板構成，將其一個面朝向配線層32側，在與配線層32之上表面之間介置例如包含與接著層AL1相同之材料之接著層AL2而安裝。
接著，如圖4G所示般，卸除第1支持基板GS1。露出連接墊IP之下表面及樹脂絕緣層31之下表面。在第1支持基板GS1之卸除上，在接著層AL1例如照射有雷射光而軟化之後，將第1支持基板GS1自連接墊IP及樹脂絕緣層31剝離。再者，可能殘留於第2面側之接著層AL1可藉由洗淨而去除。
接著，如圖4H所示般，在露出之連接墊IP之表面(下表面)，形成有例如包含焊料之接合材即凸塊BP。凸塊BP例如可經由形成於連接墊IP之表面之防擴散金屬膜(未圖示)形成於連接墊IP上。在凸塊BP形成於連接墊IP上之後，底部填充用絕緣膜UF以覆蓋凸塊BP及樹脂絕緣層31之下表面之方式設置。底部填充用絕緣膜UF例如在真空下貼附於凸塊BP及樹脂絕緣層31之下表面。
接著，如圖4I所示般，配線構造體WS與第2支持基板GS2一起單片化。例如，藉由切割機沿著特定之切割線切割第2支持基板GS2、配線構造體WS、及底部填充用絕緣膜UF，而單片化。形成在第1面A配置有第2支持基板GS2、且由底部填充用絕緣膜UF被覆之狀態之配線構造體WS。
經單片化之配線構造體WS如圖3F所示般，設置於開口110b內。在配線構造體WS之向開口110b內之設置中，在設置有第2支持基板GS2之狀態下，以凸塊BP與第2導體墊P2之位置對應之方式進行定位。在加熱至底部填充用絕緣膜UF具有流動性但未開始明顯硬化之程度之溫度(例如60～150℃左右)之狀態下，向下方加壓直至凸塊BP與第2導體墊P2接觸為止。其後，加熱至凸塊BP之熔融溫度，結束凸塊BP與第2導體墊P2之接合。在接合結束後，第2支持基板GS2藉由與參照圖4G而說明之第1支持基板GS1之剝離相同之方法卸除。配線構造體WS之向開口110b內之配置結束。
再者，在形成圖2B所示之配線構造體WS1之情形下，藉由與上述之樹脂絕緣層31及導體層32之形成相同之方法，形成配線層32，而取代參照圖4C、4D說明之具有埋入配線之形態之配線層320。在配線層32向樹脂絕緣層31上之形成上，在向可配置於樹脂絕緣層31之上側之鍍覆抗蝕劑之與配線層32應具有之圖案相應之開口之形成上，可較佳地使用波長比較短、且在絕緣層之比較細微之加工上具有優異之直進性之準分子雷射。
實施形態之配線基板並不限定於具備各圖式中例示之構造、以及在本說明書中例示之構造、形狀、及材料者。例如，配線構造體可具有任意數目之樹脂絕緣層及配線層。第1疊積部及第2疊積部可具有任意層數之絕緣層及導體層。形成於芯基板之兩面之第1疊積部所具有之絕緣層及導體層之層數可與第2疊積部所具有之絕緣層及導體層之層數不同。又，配線基板並不限定於具有芯基板之態樣，實施形態之配線基板只要至少具有自第1絕緣層起往上側之構成即可。在實施形態之說明中，說明了1個配線構造體之連接墊遍及2個零件搭載區域而配置之例，但亦可實現如下之構成：1個配線構造體之連接墊遍及3個以上之零件搭載區域而配置，而可將可搭載於各個零件搭載區域之電子零件彼此電性連接。
1:配線基板 10:第1疊積部 11,21,101:絕緣層 12,22,102:導體層 13,23,33:通路導體 13a,23a,33a:開口 20:第2疊積部 22p:導體墊 31:樹脂絕緣層 32,320:配線層 100:芯基板 103:通孔導體 110:第2絕緣層 110a,110b,210a:開口 111:第1絕緣層 112:第1導體層 210:第3絕緣層 A:第1面 AL1,AL2:接著層 B:第2面 BP:凸塊 BW:配線 ep:鍍覆膜層 E1,E2,E3:電子零件 EA1,EA2,EA3:零件搭載區域 F1:面 F2:另一面 FW,FW1:細微配線 GS1:第1支持基板 GS2:第2支持基板 II:區域 IP:連接墊(第2面側連接墊) IS:零件搭載面 MP:金屬柱 np:金屬膜層 N:鎳層 OP:連接墊(第1面側連接墊) P:鍍覆層 P1:第1導體墊 P2:第2導體墊 S:錫層 T1,T2:槽 UF:底部填充用絕緣膜 WS,WS1:配線構造體
圖1顯示本發明之一實施形態之配線基板之一例之剖視圖。 圖2A顯示本發明之一實施形態之配線基板之一例之圖1之配線構造體之放大圖。 圖2B係本發明之一實施形態之配線基板之又一例之配線構造體之放大圖。 圖3A顯示一實施形態之配線基板之製造方法之剖視圖。 圖3B顯示一實施形態之配線基板之製造方法之剖視圖。 圖3C顯示一實施形態之配線基板之製造方法之剖視圖。 圖3D顯示一實施形態之配線基板之製造方法之剖視圖。 圖3E顯示一實施形態之配線基板之製造方法之剖視圖。 圖3F顯示一實施形態之配線基板之製造方法之剖視圖。 圖4A顯示一實施形態之配線基板之製造方法之剖視圖。 圖4B顯示一實施形態之配線基板之製造方法之剖視圖。 圖4C顯示一實施形態之配線基板之製造方法之剖視圖。 圖4D顯示一實施形態之配線基板之製造方法之剖視圖。 圖4E顯示一實施形態之配線基板之製造方法之剖視圖。 圖4F顯示一實施形態之配線基板之製造方法之剖視圖。 圖4G顯示一實施形態之配線基板之製造方法之剖視圖。 圖4H顯示一實施形態之配線基板之製造方法之剖視圖。 圖4I顯示一實施形態之配線基板之製造方法之剖視圖。
1:配線基板
10:第1疊積部
11,21,101:絕緣層
12,22,102:導體層
13,23:通路導體
20:第2疊積部
22p:導體墊
100:芯基板
103:通孔導體
110:第2絕緣層
110a,110b,210a:開口
111:第1絕緣層
112:第1導體層
210:第3絕緣層
E1,E2,E3:電子零件
EA1,EA2,EA3:零件搭載區域
F1:面
F2:另一面
II:區域
IP:連接墊(第2面側連接墊)
IS:零件搭載面
MP:金屬柱
OP:連接墊(第1面側連接墊)
P1:第1導體墊
P2:第2導體墊
WS:配線構造體

Claims (10)

  1. 一種配線基板，其具有：第1絕緣層； 第1導體層，其形成於前述第1絕緣層上，具有複數個第1導體墊及複數個第2導體墊； 第2絕緣層，其形成於前述第1導體層上，具有使前述複數個第2導體墊露出之開口；及 配線構造體，其包含樹脂絕緣層及配線層，配置於前述開口內；且 前述配線構造體具有具備複數個第1面側連接墊之第1面、及與前述第1面為相反側之具備第2面側連接墊之第2面； 前述複數個第1面側連接墊構成具有包含相鄰之第1零件搭載區域與第2零件搭載區域之複數個零件搭載區域之零件搭載面； 配置於前述第1零件搭載區域之前述複數個第1面側連接墊之一部分、與配置於前述第2零件搭載區域之前述複數個第1面側連接墊之一部分相互電性連接； 前述第2面側連接墊與前述第2導體墊電性連接； 前述第2面側連接墊與前述第1面側連接墊經由前述配線構造體所具有之導體電性連接。
  2. 如請求項1之配線基板，其中前述配線構造體所具有之前述配線層，包含前述配線基板中之線寬及線間距離最小之配線。
  3. 如請求項1之配線基板，其中前述第2絕緣層具有複數個前述開口，前述複數個第1導體墊之至少一部分位於前述複數個前述開口中之相鄰之2個之間之區域。
  4. 如請求項1之配線基板，其進一步具有金屬柱，其貫通前述第2絕緣層且連接於前述第1導體墊。
  5. 如請求項4之配線基板，其中前述金屬柱之上表面與前述第1面側連接墊之上表面一起構成前述零件搭載面。
  6. 如請求項5之配線基板，其中自前述第1絕緣層之上表面至前述金屬柱之上表面之距離、與自前述第1絕緣層之上表面至前述第1面側連接墊之上表面之距離大致相同。
  7. 如請求項1之配線基板，其中前述配線構造體所具有之前述配線層，藉由填充形成於前述樹脂絕緣層之槽之導體而構成。
  8. 如請求項1之配線基板，其中前述配線構造體以前述配線構造體之側面及上表面之全域露出之方式配置於前述開口內。
  9. 如請求項1之配線基板，其中前述配線構造體所含之配線所具有之線寬之最小值為3.0 μm以下、且線間距離之最小值為3.0 μm以下，並且前述配線構造體所含之配線之縱橫比為1.8以上、且6.0以下。
  10. 如請求項1之配線基板，其中前述配線構造體所含之前述樹脂絕緣層之頻率1 GHz下之介電損耗正切為0.03以下、且相對介電常數為3.3以下。
TW111141772A 2021-11-05 2022-11-02 配線基板 TWI849562B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021181194A JP2023069389A (ja) 2021-11-05 2021-11-05 配線基板
JP2021-181194 2021-11-05

Publications (2)

Publication Number Publication Date
TW202337286A true TW202337286A (zh) 2023-09-16
TWI849562B TWI849562B (zh) 2024-07-21

Family

ID=86198109

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111141772A TWI849562B (zh) 2021-11-05 2022-11-02 配線基板

Country Status (4)

Country Link
US (1) US12302493B2 (zh)
JP (1) JP2023069389A (zh)
CN (1) CN116095949A (zh)
TW (1) TWI849562B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023069390A (ja) * 2021-11-05 2023-05-18 イビデン株式会社 配線基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696442B2 (en) 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
JP5079475B2 (ja) * 2007-12-05 2012-11-21 新光電気工業株式会社 電子部品実装用パッケージ
CN102037797B (zh) * 2008-05-23 2013-11-06 揖斐电株式会社 印刷电路板及其制造方法
JP2014082334A (ja) 2012-10-16 2014-05-08 Ibiden Co Ltd 配線板及びその製造方法
JP2016066745A (ja) * 2014-09-25 2016-04-28 イビデン株式会社 プリント配線基板およびこれを備えた半導体装置
KR102163039B1 (ko) * 2015-04-07 2020-10-08 삼성전기주식회사 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
TWI669797B (zh) 2016-11-16 2019-08-21 矽品精密工業股份有限公司 電子裝置及其製法與基板結構
US12317612B2 (en) 2019-06-26 2025-05-27 Sony Semiconductor Solutions Corporation Semiconductor apparatus and method for manufacturing the same
US11302537B2 (en) 2020-04-01 2022-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with conductive adhesive layer and method for forming the same

Also Published As

Publication number Publication date
US12302493B2 (en) 2025-05-13
TWI849562B (zh) 2024-07-21
US20230144361A1 (en) 2023-05-11
CN116095949A (zh) 2023-05-09
JP2023069389A (ja) 2023-05-18

Similar Documents

Publication Publication Date Title
JP4251421B2 (ja) 半導体装置の製造方法
US6835597B2 (en) Semiconductor package
US7057290B2 (en) Electronic parts packaging structure and method of manufacturing the same
US6731004B2 (en) Electronic device and method of producing same
KR101143837B1 (ko) 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
US10098243B2 (en) Printed wiring board and semiconductor package
KR20090056824A (ko) 배선 기판 및 전자 부품 장치
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
US20250227857A1 (en) Manufacturing method of circuit carrier
KR101061801B1 (ko) 칩 내장형 다층 인쇄회로기판 및 그 제조방법
TWI849562B (zh) 配線基板
JP3856743B2 (ja) 多層配線基板
TWI758756B (zh) 封裝載板及其製作方法
US10897823B2 (en) Circuit board, package structure and method of manufacturing the same
CN110349934B (zh) 线路板、封装结构及其制造方法
TWI830474B (zh) 配線基板
JP2021145097A (ja) 配線基板
KR102421816B1 (ko) 캐비티 내에 실장된 칩을 구비하는 적층 패키지 및 이의 제조 방법
JP2023142048A (ja) 配線基板の製造方法
JP2023161923A (ja) 配線基板
TWI846342B (zh) 電子封裝件及其承載基板與製法
JP2023114212A (ja) 配線基板
JP2023114211A (ja) 配線基板
JP2023119420A (ja) 配線基板
JP2023131595A (ja) 配線基板