[go: up one dir, main page]

JP7382871B2 - 半導体パッケージ用ステム、半導体パッケージ - Google Patents

半導体パッケージ用ステム、半導体パッケージ Download PDF

Info

Publication number
JP7382871B2
JP7382871B2 JP2020052652A JP2020052652A JP7382871B2 JP 7382871 B2 JP7382871 B2 JP 7382871B2 JP 2020052652 A JP2020052652 A JP 2020052652A JP 2020052652 A JP2020052652 A JP 2020052652A JP 7382871 B2 JP7382871 B2 JP 7382871B2
Authority
JP
Japan
Prior art keywords
substrate
metal block
ground pattern
lead
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020052652A
Other languages
English (en)
Other versions
JP2021153100A (ja
Inventor
康之 木村
巧 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2020052652A priority Critical patent/JP7382871B2/ja
Priority to US17/197,434 priority patent/US11923652B2/en
Priority to CN202110262557.2A priority patent/CN113451879A/zh
Priority to TW110109096A priority patent/TWI875990B/zh
Priority to KR1020210034467A priority patent/KR20210119310A/ko
Publication of JP2021153100A publication Critical patent/JP2021153100A/ja
Application granted granted Critical
Publication of JP7382871B2 publication Critical patent/JP7382871B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02315—Support members, e.g. bases or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02407—Active cooling, e.g. the laser temperature is controlled by a thermo-electric cooler or water cooling
    • H01S5/02415—Active cooling, e.g. the laser temperature is controlled by a thermo-electric cooler or water cooling by using a thermo-electric cooler [TEC], e.g. Peltier element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/0231—Stems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06226—Modulation at ultra-high frequencies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/858—Means for heat extraction or cooling
    • H10H20/8584—Means for heat extraction or cooling electrically controlled, e.g. Peltier elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02212—Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06209—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes in single-section lasers
    • H01S5/06213—Amplitude modulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体パッケージ用ステム、及び半導体パッケージに関する。
発光素子には様々な種類が存在するが、例えば、電界吸収型変調器集積レーザ（EML：Electro-absorption Modulator integrated with DFB Laser）や直接変調レーザ（DML：Directly Modulated Laser）が知られている。これらの発光素子は、例えば、光通信に使用される。
これらの発光素子では、発振波長を安定化させるために、温調器であるペルチェ素子がパッケージ内に搭載される場合がある。この場合、ペルチェ素子を搭載したことでパッケージ内の伝送線路長が長くなるため、伝送損失を考慮した中継基板や、それを保持するための金属ブロックが必要となり、それらはアイレット上に配置される。
ところで、ペルチェ素子は半導体型の熱輸送装置であるため、上下方向での電気的導通が取られていない。そのため、例えば、ペルチェ素子上に発光素子を実装する素子搭載基板を配置する場合には、素子搭載基板がアイレットに対して電気的に浮遊された状態となり、高周波信号を取り扱う上で好ましくない。
そこで、例えば、中継基板の表面側のＧＮＤと素子搭載基板の表面側のＧＮＤとを金属線で接続することに加え、中継基板の裏面側を保持する金属ブロックと素子搭載基板の裏面側を保持する金属ブロックとを金属線で接続し、電気特性を改善することが検討されている。
特開２０１１－１０８９３９号公報
しかしながら、金属ブロック間に金属線を追加する場合には、ペルチェ素子によって移動された発光素子の熱が再び中継基板等を経由して発光素子へ帰還されないような考慮が必要である。すなわち、追加する金属線の本数を増やせば電気特性は改善されるが、金属線を介して熱が発光素子へ帰還しやすくなるため、むやみに金属線の本数を増やすことは好ましくない。そのため、少ない金属線を用いた電気特性の更なる改善が望まれている。
本発明は、上記の点に鑑みてなされたものであり、電気特性の更なる改善が可能な半導体パッケージ用ステムの提供を課題とする。
本半導体パッケージ用ステムは、アイレットと、前記アイレットの上面に突起する第１金属ブロックと、前記アイレットを上面側から下面側に貫通する第１貫通孔内に封着された第１リードと、前記第１リードと電気的に接続された第１信号パターンが形成された表面、及び前記表面の反対面となる裏面を備え、前記裏面の側が前記第１金属ブロックの第１側面に固定された第１基板と、前記アイレットの上面に突起し、前記第１側面と同一側を向く第２側面を備え、前記第１金属ブロックと離隔して配置された第２金属ブロックと、前記アイレットを上面側から下面側に貫通する第２貫通孔内に封着された第２リードと、前記第２リードと電気的に接続された第２信号パターンが形成された表面、及び前記表面の反対面となる裏面を備え、前記裏面の側が前記第２金属ブロックの前記第２側面に固定された第２基板と、を有し、前記第１基板の前記裏面の一部である第１部分が前記第１金属ブロックから露出し、前記第１基板の前記第１部分に接地パターンが形成され、前記第２基板の前記裏面の一部である第２部分が前記第２金属ブロックから露出し、前記第２基板の前記第２部分に接地パターンが形成されている。
開示の技術によれば、電気特性の更なる改善が可能な半導体パッケージ用ステムを提供できる。
第１実施形態に係る半導体パッケージ用ステムを例示する斜視図（その１）である。 第１実施形態に係る半導体パッケージ用ステムを例示する斜視図（その２）である。 第１実施形態に係る半導体パッケージ用ステムを例示する平面図である。 第１実施形態に係る半導体パッケージを例示する斜視図（その１）である。 第１実施形態に係る半導体パッケージを例示する斜視図（その２）である。 第１実施形態に係る半導体パッケージを例示する平面図である。 第１実施形態の変形例１に係る半導体パッケージ用ステムを例示する斜視図である。 シミュレーションについて説明する図（その１）である。 シミュレーションの結果について説明する図（その１）である。 シミュレーションについて説明する図（その２）である。 シミュレーションの結果について説明する図（その２）である。 シミュレーションの結果について説明する図（その３）である。 シミュレーションについて説明する図（その３）である。 シミュレーションの結果について説明する図（その４）である。 シミュレーションについて説明する図（その４）である。 シミュレーションの結果について説明する図（その５）である。 シミュレーションについて説明する図（その５）である。 シミュレーションの結果について説明する図（その６）である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１実施形態〉
図１は、第１実施形態に係る半導体パッケージ用ステムを例示する斜視図（その１）であり、半導体パッケージ用ステムを第１基板及び第２基板の表面側から視た図である。図２は、第１実施形態に係る半導体パッケージ用ステムを例示する斜視図（その２）であり、半導体パッケージ用ステムを第１基板及び第２基板の裏面側から視た図である。図３は、第１実施形態に係る半導体パッケージ用ステムを例示する平面図である。
図１～図３を参照すると、第１実施形態に係る半導体パッケージ用ステム１は、アイレット１０と、第１金属ブロック２１と、第２金属ブロック２２と、第１基板３１と、第２基板３２と、第１リード４１と、第２リード４２と、第３リード４３と、第４リード４４と、第５リード４５と、第６リード４６と、封止部５０とを有する。半導体パッケージ用ステム１は、例えば、直接変調レーザ（DML）用のステムとして用いることができる。
アイレット１０は、円板状の部材である。アイレット１０の直径は、特に制限がなく、目的に応じて適宜決定できるが、例えば、φ３．８ｍｍやφ５．６ｍｍ等である。アイレット１０の厚さは、特に制限がなく、目的に応じて適宜決定できるが、例えば、１．０～１．５ｍｍ程度である。アイレット１０は、例えば、鉄等の金属材料から形成できる。アイレット１０を、複数の金属層（銅層や鉄層等）が積層された金属材料（例えば、所謂クラッド材）から形成してもよい。アイレット１０の表面に金めっき等を施してもよい。
なお、本願において、円板状とは、平面形状が略円形で所定の厚さを有するものを指す。直径に対する厚さの大小は問わない。又、部分的に凹部や凸部、貫通孔等が形成されているものも含むものとする。又、本願において、平面視とは対象物をアイレット１０の上面１０ａの法線方向から視ることを指し、平面形状とは対象物をアイレット１０の上面１０ａの法線方向から視た形状を指すものとする。
アイレット１０の外縁部に、平面視において、外周側から中心側に窪んだ形状の１つ以上の切り欠き部が形成されてもよい。切り欠き部は、例えば、平面形状が略三角状や略四角状の窪みである。切り欠き部は、例えば、半導体パッケージ用ステム１に半導体素子を搭載する際の素子搭載面の位置出し等に用いることができる。又、切り欠き部は、例えば、半導体パッケージ用ステム１の回転方向の位置出し等に用いることができる。
第１金属ブロック２１及び第２金属ブロック２２は、アイレット１０の上面１０ａに突起する柱状の部材であり、アイレット１０の上面１０ａに互いに離間して配置されている。第１金属ブロック２１の第１リード４１側を向く側面は、第１基板３１を固定するための基板固定面２１ａである。
同様に、第２金属ブロック２２の第２リード４２側を向く側面は、第２基板３２を固定するための基板固定面２２ａである。基板固定面２１ａ及び２２ａは、例えば、アイレット１０の上面１０ａに対して略垂直になるように設けられている。基板固定面２１ａと基板固定面２２ａは同一側を向いており、例えば、同一平面上に位置している。
第１金属ブロック２１及び第２金属ブロック２２は、例えば、鉄等の金属材料から形成できる。第１金属ブロック２１及び第２金属ブロック２２は、例えば、ろう材等の導電材料によりアイレット１０に接合されている。第１金属ブロック２１及び第２金属ブロック２２は、例えば、冷間鍛造プレス等によりアイレット１０と一体に形成されてもよい。第１金属ブロック２１及び第２金属ブロック２２は、例えば、直方体状であるが、第１基板３１及び第２基板３２の各々の裏面の一部を露出可能な形状であれば、任意の形状としてよい。
第１基板３１は、基板固定面２１ａに固定されている。第１基板３１の表面（第１リード４１側を向く面）には、信号パターン３１Ｓ及び接地パターン３１Ｇが設けられている。第１基板３１の裏面（第１金属ブロック２１側を向く面）には、接地パターン３１Ｇがベタ状に設けられている。第１基板３１の表面の接地パターン３１Ｇと裏面の接地パターン３１Ｇは、第１基板３１を貫通するスルーホールを介して電気的に接続されている。
第１基板３１の裏面側は、ろう材（例えば、金錫合金）等の導電材料により、基板固定面２１ａに固定されている。これにより、第１基板３１の裏面の接地パターン３１Ｇは第１金属ブロック２１と導通し、第１金属ブロック２１はＧＮＤ電位（基準電位）となる。
アイレット１０の上面１０ａを基準として、第１金属ブロック２１の高さは第１基板３１の高さよりも低い。そのため、第１基板３１の裏面の接地パターン３１Ｇの少なくとも一部は、第１金属ブロック２１から露出しており、露出部分に裏面からワイヤボンディング等を行うことが可能となっている。
なお、アイレット１０の上面１０ａを基準とした第１金属ブロック２１の高さは、第１基板３１の取り付けの容易さを考えると、第１基板３１の高さの１／２以上であることが好ましい。例えば、アイレット１０の上面１０ａを基準とした第１基板３１の高さが２ｍｍである場合、第１金属ブロック２１の高さを１ｍｍ以上とすることが好ましい。
第２基板３２は、基板固定面２２ａに固定されている。第２基板３２の表面（第２リード４２側を向く面）には、信号パターン３２Ｓ及び接地パターン３２Ｇが設けられている。第２基板３２の裏面（第２金属ブロック２２側を向く面）には、接地パターン３２Ｇがベタ状に設けられている。第２基板３２の表面の接地パターン３２Ｇと裏面の接地パターン３２Ｇは、第２基板３２を貫通するスルーホールを介して電気的に接続されている。
第２基板３２の裏面側は、ろう材（例えば、金錫合金）等の導電材料により、基板固定面２２ａに固定されている。これにより、第２基板３２の裏面の接地パターン３２Ｇは第２金属ブロック２２と導通し、第２金属ブロック２２はＧＮＤ電位（基準電位）となる。
アイレット１０の上面１０ａを基準として、第２金属ブロック２２の高さは第２基板３２の高さよりも低い。そのため、第２基板３２の裏面の接地パターン３２Ｇの少なくとも一部は、第２金属ブロック２２から露出しており、露出部分に裏面からワイヤボンディング等を行うことが可能となっている。
なお、アイレット１０の上面１０ａを基準とした第２金属ブロック２２の高さは、第２基板３２の取り付けの容易さを考えると、第２基板３２の高さの１／２以上であることが好ましい。例えば、アイレット１０の上面１０ａを基準とした第２基板３２の高さが２ｍｍである場合、第２金属ブロック２２の高さを１ｍｍ以上とすることが好ましい。
第１基板３１及び第２基板３２は、例えば、アルミナ製や窒化アルミニウム製である。特に、熱伝導性が低いアルミナが好ましい。信号パターン３１Ｓ及び３２Ｓ並びに接地パターン３１Ｇ及び３２Ｇは、例えば、タングステンやチタン、金等から形成できる。信号パターン３１Ｓ及び３２Ｓ並びに接地パターン３１Ｇ及び３２Ｇの表面に、金めっき等が形成されてもよい。
第１リード４１、第２リード４２、第３リード４３、第４リード４４、第５リード４５、及び第６リード４６は、アイレット１０を上面１０ａ側から下面１０ｂ側に貫通する貫通孔内に、長手方向をアイレット１０の厚さ方向に向けて封着されている。すなわち、第１リード４１、第２リード４２、第３リード４３、第４リード４４、第５リード４５、及び第６リード４６は、各貫通孔内において周囲を封止部５０に封止されている。
第１リード４１、第２リード４２の一部は、アイレット１０の上面１０ａから上側に突出している。突出量は、例えば、０～０．３ｍｍ程度である。第３リード４３、第４リード４４、第５リード４５、及び第６リード４６の一部は、アイレット１０の上面１０ａから上側に突出している。第３リード４３、第４リード４４、第５リード４５、及び第６リード４６のアイレット１０の上面１０ａからの突出量は、例えば、０～２ｍｍ程度である。
又、第１リード４１、第２リード４２、第３リード４３、第４リード４４、第５リード４５、及び第６リード４６の一部は、アイレット１０の下面１０ｂから下側に突出している。第１リード４１、第２リード４２、第３リード４３、第４リード４４、第５リード４５、及び第６リード４６のアイレット１０の下面１０ｂからの突出量は、例えば、６～１０ｍｍ程度である。
第１リード４１、第２リード４２、第３リード４３、第４リード４４、第５リード４５、及び第６リード４６は、例えば、鉄ニッケル合金やコバール等の金属から構成されており、封止部５０は、例えば、ガラス材等の絶縁材料から構成されている。第１リード４１、第２リード４２、第３リード４３、第４リード４４、第５リード４５、及び第６リード４６の表面に、金めっき等が形成されてもよい。
第１リード４１のアイレット１０の上面１０ａから上側に突出している部分は、ろう材（例えば、金錫合金）等により、第１基板３１の信号パターン３１Ｓと電気的に接続されている。又、第２リード４２のアイレット１０の上面１０ａから上側に突出している部分は、ろう材（例えば、金錫合金）等により、第２基板３２の信号パターン３２Ｓと電気的に接続されている。
第１リード４１及び第２リード４２は、信号パターン３１Ｓ及び３２Ｓを介して半導体パッケージ用ステム１に搭載される発光素子と電気的に接続される差動信号が通る経路となる。第３リード４３、第４リード４４、第５リード４５、及び第６リード４６は、例えば、ＧＮＤや、半導体パッケージ用ステム１に搭載されるペルチェ素子と電気的に接続される信号や、半導体パッケージ用ステム１に搭載される温度センサと電気的に接続される信号が通る経路となる。なお、リードの本数は限定されず、必要に応じて増減してよい。
図４は、第１実施形態に係る半導体パッケージを例示する斜視図（その１）であり、半導体パッケージを第１基板及び第２基板の表面側から視た図である。図５は、第１実施形態に係る半導体パッケージを例示する斜視図（その２）であり、半導体パッケージを第１基板及び第２基板の裏面側から視た図である。図６は、第１実施形態に係る半導体パッケージを例示する平面図である。なお、図４では、便宜上、キャップ１００を透明に図示しており、図５及び図６ではキャップ１００及び透明部材１１０の図示を省略している。
図４～図６を参照すると、第１実施形態に係る半導体パッケージ２は、半導体パッケージ用ステム１（図１～図３参照）と、第３金属ブロック２３と、第３基板３３と、発光素子６０と、ペルチェ素子７０と、キャップ１００と、透明部材１１０とを有する。
図４に示すように、半導体パッケージ２において、半導体パッケージ用ステム１には、発光素子６０の出射光Ｌを取り出すためのレンズや窓等である透明部材１１０と一体になったキャップ１００が抵抗溶接等により固定されている。キャップ１００は、例えば、ステンレス鋼等の金属から形成され、内側に半導体パッケージ用ステム１の発光素子６０等の主要部品を気密封止している。
第３金属ブロック２３は、略Ｌ字状の部材であり、アイレット１０の上面１０ａに配置されたペルチェ素子７０上に固定されている。第３金属ブロック２３は、第１金属ブロック２１と第２金属ブロック２２の間に、両者と接しないように配置されている。つまり、第３金属ブロック２３は、第１金属ブロック２１及び第２金属ブロック２２と離間して配置されている。
第３金属ブロック２３の第４リード４４及び第５リード４５側を向く面は、第３基板３３を固定するための基板固定面２３ａである。基板固定面２３ａは、例えば、アイレット１０の上面１０ａに対して略垂直になるように設けられている。基板固定面２３ａは、基板固定面２１ａ及び２２ａと同一側を向いており、例えば、基板固定面２３ａと基板固定面２１ａ及び２２ａとは同一平面上に位置している。
第３金属ブロック２３は、例えば、放熱性と熱膨張率を考慮して銅タングステン等の金属材料から形成できる。第３金属ブロック２３は、例えば、熱伝導性の高い接着剤等により、ペルチェ素子７０上に固定されている。第３金属ブロック２３は、例えば、略Ｌ字状であるが、第３基板３３の裏面の一部を露出可能な形状であれば、任意の形状としてよい。
第３基板３３は、基板固定面２３ａに固定されている。第３基板３３の表面（第４リード４４及び第５リード４５側を向く面）には、信号パターン３３Ｓ１及び３３Ｓ２並びに接地パターン３３Ｇが設けられている。第３基板３３の裏面（第３金属ブロック２３側を向く面）には、接地パターン３３Ｇがベタ状に設けられている。第３基板３３の表面の接地パターン３３Ｇと裏面の接地パターン３３Ｇは、第３基板３３の側面を介して電気的に接続されている。
第３基板３３は、例えば、熱伝導性を考慮して窒化アルミニウム製である。信号パターン３３Ｓ１及び３３Ｓ２並びに接地パターン３３Ｇは、例えば、タングステンやチタン、金等から形成できる。信号パターン３３Ｓ１及び３３Ｓ２並びに接地パターン３３Ｇの表面に、金めっき等が形成されてもよい。
第３基板３３の表面側において、信号パターン３３Ｓ１は、線状部材８０を介して、信号パターン３１Ｓと電気的に接続されている。又、第３基板３３の表面側において、信号パターン３３Ｓ２は、線状部材８０を介して、信号パターン３２Ｓと電気的に接続されている。又、第３基板３３の表面側において、接地パターン３３Ｇは、線状部材８０を介して、接地パターン３１Ｇ及び３２Ｇと電気的に接続されている。各々を接続する線状部材８０の本数は、１本以上の任意の数とすることができる。線状部材８０としては、例えば、ボンディングワイヤが挙げられるが、線状の部材であれば特に限定されない。線状部材８０の他の例としては、リボンが挙げられる。又、金属線等をはんだを用いて接合してもよい。
信号パターン３３Ｓ１及び３３Ｓ２は、第３基板３３の表面に実装された発光素子６０の端子と電気的に接続されている。発光素子６０を駆動する差動方式の駆動回路に対応するため、駆動信号の入力ラインは信号パターン３３Ｓ１及び３３Ｓ２の２系統が必要となる。信号パターン３３Ｓ１及び３３Ｓ２の一方に正相信号が入力され、他方に正相信号を反転した逆相信号が入力される。なお、発光素子６０は、例えば、波長が１３１０ｎｍ等の半導体レーザチップである。
第３基板３３の裏面側は、ろう材（例えば、金錫合金）等の導電材料により、基板固定面２３ａに固定されている。これにより、第３基板３３の裏面の接地パターン３３Ｇは第３金属ブロック２３と導通し、第３金属ブロック２３はＧＮＤ電位（基準電位）となる。
なお、第３金属ブロック２３の基板固定面２３ａの幅は、第３基板３３の幅よりも狭く形成されており、第３基板３３は、裏面の両側（第１基板３１側及び第２基板３２側）が第３金属ブロック２３の両側にはみ出るように基板固定面２３ａに固定されている。そのため、第３基板３３の裏面の接地パターン３３Ｇの少なくとも一部は、第３金属ブロック２３の第１基板３１側及び第２基板３２側から露出している。
第３金属ブロック２３の第１基板３１側から露出する第３基板３３の裏面に形成された接地パターン３３Ｇと、第１金属ブロック２１から露出する第１基板３１の裏面に形成された接地パターン３１Ｇとは、線状部材８０を介して電気的に接続されている。第３基板３３及び第１基板３１の裏面側で接地パターン３３Ｇと接地パターン３１Ｇとを接続する線状部材８０の本数は、１本以上の任意の数とすることができるが、ＧＮＤ電位の安定性の観点から２本以上であることが好ましい。
但し、第３基板３３及び第１基板３１の裏面側で接地パターン３３Ｇと接地パターン３１Ｇとを接続する線状部材８０の本数は、１０本以下であることが好ましい。ペルチェ素子７０によって移動された発光素子６０の動作に起因する熱が、第１基板３１及び第３基板３３を経由して発光素子６０に帰還することを防止するためである。
第３金属ブロック２３の第２基板３２側から露出する第３基板３３の裏面に形成された接地パターン３３Ｇと、第２金属ブロック２２から露出する第２基板３２の裏面に形成された接地パターン３２Ｇとは、線状部材８０を介して電気的に接続されている。第３基板３３及び第２基板３２の裏面側で接地パターン３３Ｇと接地パターン３２Ｇとを接続する線状部材８０の本数は、１本以上の任意の数とすることができるが、ＧＮＤ電位の安定性の観点から２本以上であることが好ましい。
但し、第３基板３３及び第２基板３２の裏面側で接地パターン３３Ｇと接地パターン３２Ｇとを接続する線状部材８０の本数は、１０本以下であることが好ましい。ペルチェ素子７０によって移動された発光素子６０の動作に起因する熱が、第２基板３２及び第３基板３３を経由して発光素子６０に帰還することを防止するためである。
このように、半導体パッケージ２では、第１基板３１の裏面の接地パターン３１Ｇの少なくとも一部を第１金属ブロック２１から露出させ、第２基板３２の裏面の接地パターン３２Ｇの少なくとも一部を第２金属ブロック２２から露出させている。又、第３基板３３の裏面の接地パターン３３Ｇの少なくとも一部を第３金属ブロック２３の第１基板３１側及び第２基板３２側から露出させている。
そして、第１金属ブロック２１から露出する第１基板３１の裏面の接地パターン３１Ｇと、第３金属ブロック２３の第１基板３１側から露出する第３基板３３の裏面の接地パターン３３Ｇとを線状部材８０を介して電気的に接続している。又、第２金属ブロック２２から露出する第２基板３２の裏面の接地パターン３２Ｇと、第３金属ブロック２３の第２基板３２側から露出する第３基板３３の裏面の接地パターン３３Ｇとを線状部材８０を介して電気的に接続している。
つまり、従来のように金属ブロックの裏面側同士を線状部材で電気的に接続するのではなく、第１基板３１の裏面の接地パターン３１Ｇ及び第２基板３２の裏面の接地パターン３２Ｇと第３基板３３の裏面の接地パターン３３Ｇとを線状部材で電気的に接続している。これにより、異なる基板の接地パターン同士を金属ブロックを介在させることなく最短で接続できるため、電気特性の更なる改善が可能となる。
又、第１基板３１の裏面の接地パターン３１Ｇと第３基板３３の裏面の接地パターン３３Ｇとの接続は、例えば、直径２５μｍのボンディングワイヤ１本でも電気特性の改善効果が得られる。同様に、第２基板３２の裏面の接地パターン３２Ｇと第３基板３３の裏面の接地パターン３３Ｇとの接続は、例えば、直径２５μｍのボンディングワイヤ１本でも電気特性の改善効果が得られる（後述のシミュレーション結果参照）。
そのため、各基板の裏面側に追加する金属線の本数をむやみに増やす必要がなく、各基板の裏面側に追加する線状部材を介して熱が発光素子へ帰還することを抑制できる。但し、半導体パッケージとしての要求仕様を満足できれば、異なる基板の接地パターン同士を複数の線状部材を用いて接続してもよい。この場合には、電気特性の一層の改善が見込まれる。
又、第１基板３１及び第２基板３２は、第３基板３３よりも熱伝導性の低い材料で形成されていることが好ましい。これにより、ペルチェ素子７０によって移動された発光素子６０の動作に起因する熱が、第１基板３１及び第２基板３２を経由して発光素子６０に帰還することを一層防止できる。このような効果を得るためには、例えば、第１基板３１及び第２基板３２をアルミナ製とし、第３基板３３を窒化アルミニウム製とすればよい。
なお、線状部材８０としてボンディングワイヤを用いる場合、ボンディングワイヤを太くすれば電気特性は改善するが熱の帰還が生じやすくなる。電気特性の改善と熱の帰還を考慮すると、ボンディングワイヤの直径は２５μｍ程度とすることが好ましい。
〈第１実施形態の変形例１〉
第１実施形態の変形例１では、第１実施形態とは構造の異なる半導体パッケージ用ステムの例を示す。なお、第１実施形態の変形例１において、既に説明した実施形態と同一構成部についての説明は省略する場合がある。
図７は、第１実施形態の変形例１に係る半導体パッケージ用ステムを例示する斜視図であり、半導体パッケージ用ステムを第１基板の表面側から視た図である。図７を参照すると、第１実施形態の変形例１に係る半導体パッケージ用ステム１Ａは、第２金属ブロック２２、第２基板３２、及び第２リード４２が削除された点が、半導体パッケージ用ステム１（図１～図３等参照）と相違する。
第１実施形態に係る半導体パッケージ用ステム１は差動方式の駆動回路に対応していたが、半導体パッケージ用ステム１Ａは、シングルエンド方式の駆動回路に対応している。そのため、駆動信号の入力ラインは信号パターン３１Ｓの１系統のみでよいため、第２金属ブロック２２、第２基板３２、及び第２リード４２は不要となる。
半導体パッケージ用ステム１Ａに、半導体パッケージ用ステム１と同様に、第３金属ブロック２３、第３基板３３、発光素子６０、ペルチェ素子７０、キャップ１００、及び透明部材１１０を設けて半導体パッケージとすることができる。このとき、第３基板３３の信号パターンや接地パターンは、シングルエンド方式の駆動回路に対応して適宜設計することができる。
シングルエンド方式の駆動回路に対応した半導体パッケージ用ステム１Ａにおいても、半導体パッケージ用ステム１と同様に、第１基板３１の裏面の接地パターン３１Ｇの少なくとも一部を第１金属ブロック２１から露出させている。そのため、半導体パッケージ用ステム１Ａを用いて半導体パッケージを製造する際に、第１金属ブロック２１から露出する第１基板３１の裏面の接地パターン３１Ｇと、第３金属ブロック２３の第１基板３１側から露出する第３基板３３の裏面の接地パターン３３Ｇとを線状部材８０を介して電気的に接続可能である。その結果、第１実施形態と同様の効果を奏する。
〈シミュレーション〉
次に、第１基板３１、第２基板３２、及び第３基板３３の裏面側における接地パターン同士の接続のシミュレーションを行った結果について、詳しく説明する。シミュレーションには、解析ソフト：ANSYS Electromagnetics Suite 2019 R3を使用した。線状部材８０としては、直径２５μｍの金製のボンディングワイヤを想定した。なお、シミュレーション結果は第１基板３１側についてのみ示すが、左右対称である第２基板３２側も同様の結果である。
（シミュレーション１）
シミュレーション１では、第１基板３１及び第３基板３３の裏面側において接地パターン同士を接続する線状部材８０の本数を２本とし、線状部材８０を接続する高さ方向の位置による特性差についてシミュレーションを行った。又、比較例として、線状部材８０を接続しない場合についてもシミュレーションを行った。
具体的には、図８（ａ）に示すように線状部材８０を接続しない場合（比較例）、図８（ｂ）に示すように２本の線状部材８０を上側と下側に１本ずつ接続する場合、図８（ｃ）に示すように２本の線状部材８０を上側のみに接続する場合、図８（ｄ）に示すように２本の線状部材８０を下側のみに接続する場合について、反射損失（ｄＢ）と挿入損失（ｄＢ）を求めた。
シミュレーション結果を図９に示す。図９において、破線で示す特性がディファレンシャルモードの反射損失（ＳＤＤ１１）、実線で示す特性がディファレンシャルモードの挿入損失（ＳＤＤ２１）である。図９において、ａ１及びａ２は図８（ａ）の場合の特性、ｂ１及びｂ２は図８（ｂ）の場合の特性、ｃ１及びｃ２は図８（ｃ）の場合の特性、ｄ１及びｄ２は図８（ｄ）の場合の特性である。
図９のａ１、ｂ１、ｃ１、ｄ１より、図８（ｂ）～図８（ｄ）の線状部材８０を２本接続する場合は、図８（ａ）の線状部材８０を接続しない場合と比べて、周波数が高くなるにつれて反射損失（ＳＤＤ１１）が改善することが確認できる。又、図９のａ２、ｂ２、ｃ２、ｄ２より、図８（ｂ）～図８（ｄ）の線状部材８０を２本接続する場合は、図８（ａ）の線状部材８０を接続しない場合と比べて、周波数が高くなるにつれて挿入損失（ＳＤＤ２１）が改善することが確認できる。
但し、図９において、ｂ１～ｄ１及びｂ２～ｄ２の特性は互いに重なってほぼ１本に見え、有意差はないため、線状部材８０を接続することが重要であり、線状部材８０を接続する場所に関しては重要ではないといえる。
なお、発明者らの追加検討により、線状部材８０が１本の場合は、図９に示すａ１の特性とｂ１～ｄ１の特性及びａ２の特性とｂ２～ｄ２の特性の中間程度となり、線状部材８０を１本接続するだけでも一定の効果が得られることが確認されている。
（シミュレーション２）
シミュレーション２では、第１金属ブロック２１の高さを変更した場合の影響について、線状部材８０の本数を２本、８本としてシミュレーションを行った。
具体的には、図１０（ａ）に示すように第１金属ブロック２１の高さが低く２本の線状部材８０を上側のみ接続する場合、図１０（ｂ）に示すように第１金属ブロック２１の高さが高く２本の線状部材８０を上側のみに接続する場合、図１０（ｃ）に示すように第１金属ブロック２１の高さが低く８本の線状部材８０を高さ方向の略全体に接続する場合、図１０（ｄ）に示すように第１金属ブロック２１の高さが高く８本の線状部材８０を高さ方向の略全体に接続する場合について、反射損失（ｄＢ）と挿入損失（ｄＢ）を求めた。
図１０（ａ）及び図１０（ｂ）のシミュレーション結果を図１１に、図１０（ｃ）及び図１０（ｄ）のシミュレーション結果を図１２に示す。図１１及び図１２において、破線で示す特性がディファレンシャルモードの反射損失（ＳＤＤ１１）、実線で示す特性がディファレンシャルモードの挿入損失（ＳＤＤ２１）である。図１１において、ａ１及びａ２は図１０（ａ）の場合の特性、ｂ１及びｂ２は図１０（ｂ）の場合の特性である。又、図１２において、ｃ１及びｃ２は図１０（ｃ）の場合の特性、ｄ１及びｄ２は図１０（ｄ）の場合の特性である。
図１１及び図１２より、線状部材８０を２本接続する場合も８本接続する場合も、各特性が互いに重なっており、第１金属ブロック２１の高さの影響は確認できない。又、図１１と図１２とを比較すると、線状部材８０を２本接続する場合よりも８本接続する場合の方が、反射損失（ＳＤＤ１１）及び挿入損失（ＳＤＤ２１）が改善されている。
（シミュレーション３－１）
シミュレーション３－１では、第１金属ブロック２１の高さを一定とし、線状部材８０の本数を変更した場合のシミュレーションを行った。
具体的には、線状部材８０を１０本接続した場合を基準とし、図１３（ａ）に示すように中央側の２本を外して８本とした場合、図１３（ｂ）に示すように下側の２本を外して８本とした場合、図１３（ｃ）に示すように上側の２本を外して８本とした場合について、反射損失（ｄＢ）と挿入損失（ｄＢ）を求めた。
線状部材８０を１０本接続した場合を含めた図１３（ａ）～図１３（ｃ）のシミュレーション結果を図１４に示す。図１４において、破線で示す特性がディファレンシャルモードの反射損失（ＳＤＤ１１）、実線で示す特性がディファレンシャルモードの挿入損失（ＳＤＤ２１）である。図１４において、ａ１及びａ２は線状部材８０を１０本接続した場合の特性、ｂ１及びｂ２は図１３（ａ）の場合の特性、ｃ１及びｃ２は図１３（ｂ）の場合の特性、ｄ１及びｄ２は図１３（ｃ）の場合の特性である。
図１４より、線状部材８０を１０本接続する場合も８本接続する場合も、各特性が互いに重なっており、線状部材８０を１０本から８本へ２本減らした影響、及び減らす場所について有意差は確認できない。
（シミュレーション３－２）
シミュレーション３－２では、第１金属ブロック２１の高さを一定とし、線状部材８０の本数を変更した場合のシミュレーションを行った。
具体的には、線状部材８０を１０本接続した場合を基準とし、図１５（ａ）に示すように中央側の６本を外して４本とした場合、図１５（ｂ）に示すように下側の６本を外して４本とした場合、図１５（ｃ）に示すように上側の６本を外して４本とした場合について、反射損失（ｄＢ）と挿入損失（ｄＢ）を求めた。
線状部材８０を１０本接続した場合を含めた図１５（ａ）～図１５（ｃ）のシミュレーション結果を図１６に示す。図１６において、破線で示す特性がディファレンシャルモードの反射損失（ＳＤＤ１１）、実線で示す特性がディファレンシャルモードの挿入損失（ＳＤＤ２１）である。図１６において、ａ１及びａ２は線状部材８０を１０本接続した場合の特性、ｂ１及びｂ２は図１５（ａ）の場合の特性、ｃ１及びｃ２は図１５（ｂ）の場合の特性、ｄ１及びｄ２は図１５（ｃ）の場合の特性である。
図１６より、線状部材８０を１０本から４本へ減らすと周波数が高くなるにつれて特性が悪くなる傾向にある。但し、線状部材８０を減らす場所について有意差は確認できない。
（シミュレーション３－３）
シミュレーション３－３では、第１金属ブロック２１の高さを一定とし、線状部材８０の本数を変更した場合のシミュレーションを行った。
具体的には、線状部材８０を１０本接続した場合を基準とし、図１７（ａ）に示すように中央側の８本を外して２本とした場合、図１７（ｂ）に示すように下側の８本を外して２本とした場合、図１７（ｃ）に示すように上側の８本を外して２本とした場合について、反射損失（ｄＢ）と挿入損失（ｄＢ）を求めた。
線状部材８０を１０本接続した場合を含めた図１７（ａ）～図１７（ｃ）のシミュレーション結果を図１８に示す。図１８において、破線で示す特性がディファレンシャルモードの反射損失（ＳＤＤ１１）、実線で示す特性がディファレンシャルモードの挿入損失（ＳＤＤ２１）である。図１８において、ａ１及びａ２は線状部材８０を１０本接続した場合の特性、ｂ１及びｂ２は図１７（ａ）の場合の特性、ｃ１及びｃ２は図１７（ｂ）の場合の特性、ｄ１及びｄ２は図１７（ｃ）の場合の特性である。
図１８より、線状部材８０を１０本から２本へ減らした影響は、４本、８本へ減らした影響よりも大きい。但し、線状部材８０を減らす場所について有意差は確認できない。
以上、シミュレーション１～シミュレーション３－３の結果をまとめると、次のように言える。第１基板３１、第２基板３２、及び第３基板３３の裏面側において接地パターン同士を接続する場合、線状部材８０を１本接続するだけでも一定の効果が得られるが、反射損失及び挿入損失を考えると２本以上で接続することが好ましい。又、線状部材８０を３本以上接続すると反射損失及び挿入損失は更に改善されるが、８本より多くしても改善は見込めない。又、第１金属ブロック２１や第２金属ブロック２２の高さや、線状部材８０を接続する高さ方向の位置については有意差が認められない。
すなわち、電気特性の改善と熱の帰還を考慮すると、第１基板３１と第３基板３３及び第２基板３２と第３基板３３とを裏面側で接続する線状部材８０は、半導体パッケージとしての要求仕様を満足する範囲で、１本以上８本以下の範囲内で選択することが好ましい。
以上、好ましい実施形態について詳説したが、上述した実施形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施形態に種々の変形及び置換を加えることができる。
１、１Ａ 半導体パッケージ用ステム
２ 半導体パッケージ
１０ アイレット
１０ａ 上面
１０ｂ 下面
２１ 第１金属ブロック
２１ａ、２２ａ、２３ａ 基板固定面
２２ 第２金属ブロック
２３ 第３金属ブロック
３１ 第１基板
３１Ｇ、３２Ｇ、３３Ｇ 接地パターン
３１Ｓ、３２Ｓ、３３Ｓ１、３３Ｓ２ 信号パターン
３２ 第２基板
３３ 第３基板
４１ 第１リード
４２ 第２リード
４３ 第３リード
４４ 第４リード
４５ 第５リード
４６ 第６リード
５０ 封止部
６０ 発光素子
７０ ペルチェ素子
８０ 線状部材
１００ キャップ
１１０ 透明部材

Claims (8)

  1. アイレットと、
    前記アイレットの上面に突起する第１金属ブロックと、
    前記アイレットを上面側から下面側に貫通する第１貫通孔内に封着された第１リードと、
    前記第１リードと電気的に接続された第１信号パターンが形成された表面、及び前記表面の反対面となる裏面を備え、前記裏面の側が前記第１金属ブロックの第１側面に固定された第１基板と、
    前記アイレットの上面に突起し、前記第１側面と同一側を向く第２側面を備え、前記第１金属ブロックと離隔して配置された第２金属ブロックと、
    前記アイレットを上面側から下面側に貫通する第２貫通孔内に封着された第２リードと、
    前記第２リードと電気的に接続された第２信号パターンが形成された表面、及び前記表面の反対面となる裏面を備え、前記裏面の側が前記第２金属ブロックの前記第２側面に固定された第２基板と、を有し、
    前記第１基板の前記裏面の一部である第１部分が前記第１金属ブロックから露出し、
    前記第１基板の前記第１部分に接地パターンが形成され、
    前記第２基板の前記裏面の一部である第２部分が前記第２金属ブロックから露出し、
    前記第２基板の前記第２部分に接地パターンが形成されている半導体パッケージ用ステム。
  2. 前記アイレットの上面を基準として、前記第１金属ブロックの高さは前記第１基板の高さよりも低い請求項１に記載の半導体パッケージ用ステム。
  3. 前記アイレットの上面を基準として、前記第２金属ブロックの高さは前記第２基板の高さよりも低い請求項１又は２に記載の半導体パッケージ用ステム。
  4. 前記第１側面と前記第２側面は、同一平面上に位置している請求項１乃至３のいずれか一項に記載の半導体パッケージ用ステム。
  5. 請求項１乃至４の何れか一項に記載の半導体パッケージ用ステムと、
    前記アイレットの上面に配置されたペルチェ素子と、
    前記ペルチェ素子上に配置され、前記第１側面及び前記第２側面と同一側を向く第３側面を備えた第３金属ブロックと、
    発光素子が実装された表面、及び前記表面の反対面となる裏面を備え、前記裏面の側が前記第３金属ブロックの前記第３側面に固定された第３基板と、を有し、
    前記第３基板の前記裏面の一部である第３部分が前記第３金属ブロックの前記第１基板側から露出し、
    前記第３基板の前記裏面の一部である第４部分が前記第３金属ブロックの前記第２基板側から露出し、
    前記第３基板の前記第３部分及び前記第４部分に接地パターンが形成され、
    前記第１金属ブロックと前記第３金属ブロック、及び前記第２金属ブロックと前記第３金属ブロックは離間して配置され、
    前記第１基板の前記第１部分に形成された前記接地パターンと、前記第３基板の前記第３部分に形成された前記接地パターンとが線状部材を介して電気的に接続され、
    前記第２基板の前記第２部分に形成された前記接地パターンと、前記第３基板の前記第４部分に形成された前記接地パターンとが線状部材を介して電気的に接続されている半導体パッケージ。
  6. 前記第１基板の前記第１部分に形成された前記接地パターンと、前記第３基板の前記第３部分に形成された前記接地パターンとが複数の線状部材を介して電気的に接続され、
    前記第２基板の前記第２部分に形成された前記接地パターンと、前記第３基板の前記第４部分に形成された前記接地パターンとが複数の線状部材を介して電気的に接続されている請求項５に記載の半導体パッケージ。
  7. 前記第１基板及び前記第２基板は、前記第３基板よりも熱伝導性の低い材料で形成されている請求項５又は６に記載の半導体パッケージ。
  8. 前記第１基板及び前記第２基板はアルミナ製であり、前記第３基板は窒化アルミニウム製である請求項７に記載の半導体パッケージ。
JP2020052652A 2020-03-24 2020-03-24 半導体パッケージ用ステム、半導体パッケージ Active JP7382871B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020052652A JP7382871B2 (ja) 2020-03-24 2020-03-24 半導体パッケージ用ステム、半導体パッケージ
US17/197,434 US11923652B2 (en) 2020-03-24 2021-03-10 Header for semiconductor package, and semiconductor package
CN202110262557.2A CN113451879A (zh) 2020-03-24 2021-03-10 半导体封装用管座以及半导体封装
TW110109096A TWI875990B (zh) 2020-03-24 2021-03-15 半導體封裝用管座以及半導體封裝
KR1020210034467A KR20210119310A (ko) 2020-03-24 2021-03-17 반도체 패키지용 헤더, 및 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020052652A JP7382871B2 (ja) 2020-03-24 2020-03-24 半導体パッケージ用ステム、半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2021153100A JP2021153100A (ja) 2021-09-30
JP7382871B2 true JP7382871B2 (ja) 2023-11-17

Family

ID=77808961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020052652A Active JP7382871B2 (ja) 2020-03-24 2020-03-24 半導体パッケージ用ステム、半導体パッケージ

Country Status (4)

Country Link
US (1) US11923652B2 (ja)
JP (1) JP7382871B2 (ja)
KR (1) KR20210119310A (ja)
CN (1) CN113451879A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7382871B2 (ja) 2020-03-24 2023-11-17 新光電気工業株式会社 半導体パッケージ用ステム、半導体パッケージ
JP7382872B2 (ja) * 2020-03-24 2023-11-17 新光電気工業株式会社 半導体パッケージ用ステム、半導体パッケージ
EP3965147A1 (en) * 2020-09-03 2022-03-09 Schott Ag Header for an electronic or opto-electronic component and process for manufacturing of such
EP3965145A1 (en) * 2020-09-03 2022-03-09 Schott Ag Transistor outline header for high-speed optoelectronic package
EP3965146A1 (en) 2020-09-03 2022-03-09 Schott Ag Header for an electronic component

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041234A (ja) 2004-07-28 2006-02-09 Mitsubishi Electric Corp 光送信モジュールおよび光受信モジュール
JP2016189431A (ja) 2015-03-30 2016-11-04 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2021077858A (ja) 2019-11-01 2021-05-20 ＣＩＧ Ｐｈｏｔｏｎｉｃｓ Ｊａｐａｎ株式会社 光サブアッセンブリ
JP2022116383A (ja) 2019-06-28 2022-08-10 京セラ株式会社 電子素子搭載用パッケージ及び電子装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2828025B2 (ja) * 1996-03-29 1998-11-25 日本電気株式会社 半導体レーザモジュール
US6868104B2 (en) 2001-09-06 2005-03-15 Finisar Corporation Compact laser package with integrated temperature control
KR100965946B1 (ko) 2002-03-25 2010-06-24 산요덴키가부시키가이샤 반도체 레이저 장치
KR100480253B1 (ko) 2002-12-27 2005-04-07 삼성전자주식회사 광모듈
US7463659B2 (en) 2003-07-09 2008-12-09 Sumitomo Electric Industries, Ltd. Can-type optical transmitting module utilizing a laser diode with impedance matching resistors
JP2005167189A (ja) 2003-11-13 2005-06-23 Hitachi Cable Ltd 光−電気変換モジュール及びそれを用いた光トランシーバ
TWM253992U (en) 2003-11-14 2004-12-21 Arima Optoelectronics Corp Laser diode unit
JP4815814B2 (ja) 2005-02-04 2011-11-16 三菱電機株式会社 光モジュール
JP4970924B2 (ja) 2006-03-28 2012-07-11 三菱電機株式会社 光素子用パッケージとこれを用いた光半導体装置
CA2708392C (en) 2007-12-21 2014-03-18 Mitsubishi Electric Corporation Laser light source module
KR100994735B1 (ko) * 2008-07-02 2010-11-16 주식회사 코스텍시스 반도체 레이저 다이오드 패키지
JP5180176B2 (ja) 2009-11-19 2013-04-10 日本電信電話株式会社 Ｔｏ−ｃａｎ型ｔｏｓａモジュール
JP6033316B2 (ja) * 2012-09-12 2016-11-30 株式会社Kelk レーザダイオード用ペルチェモジュール
JP6614811B2 (ja) 2015-05-29 2019-12-04 新光電気工業株式会社 半導体装置用ステム及び半導体装置
JP6319257B2 (ja) 2015-09-30 2018-05-09 ウシオ電機株式会社 半導体レーザ装置
JP6678007B2 (ja) 2015-11-05 2020-04-08 新光電気工業株式会社 光素子用パッケージ及びその製造方法と光素子装置
JP6322731B1 (ja) * 2017-01-06 2018-05-09 株式会社東芝 インクジェット式記録ヘッド
CN108390255A (zh) 2018-02-22 2018-08-10 青岛海信宽带多媒体技术有限公司 光学次模块及光模块
DE102018120895A1 (de) 2018-08-27 2020-02-27 Schott Ag TO-Gehäuse mit einem Erdanschluss
DE102019127593B4 (de) 2019-10-14 2021-08-26 Schott Ag Sockel für ein Gehäuse mit einer elektronischen Komponente zur Hochfrequenz-Signalübertragung
US11340412B2 (en) 2020-02-28 2022-05-24 CIG Photonics Japan Limited Optical module
JP7382871B2 (ja) 2020-03-24 2023-11-17 新光電気工業株式会社 半導体パッケージ用ステム、半導体パッケージ
EP3965145A1 (en) 2020-09-03 2022-03-09 Schott Ag Transistor outline header for high-speed optoelectronic package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041234A (ja) 2004-07-28 2006-02-09 Mitsubishi Electric Corp 光送信モジュールおよび光受信モジュール
JP2016189431A (ja) 2015-03-30 2016-11-04 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2022116383A (ja) 2019-06-28 2022-08-10 京セラ株式会社 電子素子搭載用パッケージ及び電子装置
JP2021077858A (ja) 2019-11-01 2021-05-20 ＣＩＧ Ｐｈｏｔｏｎｉｃｓ Ｊａｐａｎ株式会社 光サブアッセンブリ

Also Published As

Publication number Publication date
KR20210119310A (ko) 2021-10-05
TW202205568A (zh) 2022-02-01
JP2021153100A (ja) 2021-09-30
CN113451879A (zh) 2021-09-28
US20210305472A1 (en) 2021-09-30
US11923652B2 (en) 2024-03-05

Similar Documents

Publication Publication Date Title
JP7382871B2 (ja) 半導体パッケージ用ステム、半導体パッケージ
CN109428259B (zh) 用于dfb激光器的to壳体
JP7258975B2 (ja) 光電子用途の高速データ伝送用のトランジスタアウトラインヘッダ
JP4923542B2 (ja) 光素子用ステムとこれを用いた光半導体装置
CN111834885B (zh) 半导体装置用管座和半导体装置
US12230937B2 (en) Header for an electric component
JP7382872B2 (ja) 半導体パッケージ用ステム、半導体パッケージ
WO2024018501A1 (ja) 半導体レーザ光源装置
TWI875990B (zh) 半導體封裝用管座以及半導體封裝
JP7036286B1 (ja) 光半導体装置
US7192201B2 (en) Optical transmitting module having a de-coupling inductor therein
JP4798863B2 (ja) 光電気配線基板
US20080067654A1 (en) Electronic component package and electronic component device
JP5385116B2 (ja) 光モジュール
JP7246590B1 (ja) 半導体レーザ光源装置
JP7571975B2 (ja) 半導体パッケージ用ステム、半導体パッケージ
JP3555304B2 (ja) 電子装置
KR20230150192A (ko) 반도체 패키지용 스템 및 반도체 패키지
JP2024025632A (ja) 電子パッケージ及び電子パッケージを製造する方法
JP2024146051A (ja) 光モジュールおよびフレキシブル基板
JP2022091315A (ja) 半導体パッケージ用ステム及びその製造方法、半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231107

R150 Certificate of patent or registration of utility model

Ref document number: 7382871

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150