[go: up one dir, main page]

JP6614811B2 - 半導体装置用ステム及び半導体装置 - Google Patents

半導体装置用ステム及び半導体装置 Download PDF

Info

Publication number
JP6614811B2
JP6614811B2 JP2015110330A JP2015110330A JP6614811B2 JP 6614811 B2 JP6614811 B2 JP 6614811B2 JP 2015110330 A JP2015110330 A JP 2015110330A JP 2015110330 A JP2015110330 A JP 2015110330A JP 6614811 B2 JP6614811 B2 JP 6614811B2
Authority
JP
Japan
Prior art keywords
opening
main body
semiconductor device
stem
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015110330A
Other languages
English (en)
Other versions
JP2016225457A5 (ja
JP2016225457A (ja
Inventor
康之 木村
巧 池田
正夫 海沼
和也 寺島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015110330A priority Critical patent/JP6614811B2/ja
Priority to CN201610357001.0A priority patent/CN106206465B/zh
Priority to US15/165,335 priority patent/US20160352069A1/en
Publication of JP2016225457A publication Critical patent/JP2016225457A/ja
Publication of JP2016225457A5 publication Critical patent/JP2016225457A5/ja
Application granted granted Critical
Publication of JP6614811B2 publication Critical patent/JP6614811B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/02208Mountings; Housings characterised by the shape of the housings
    • H01S5/02212Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0233Mounting configuration of laser chips
    • H01S5/02345Wire-bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0235Method for mounting laser chips
    • H01S5/02375Positioning of the laser chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/024Arrangements for thermal management
    • H01S5/02469Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)

Description

本発明は、主に光通信に用いられる半導体装置用ステム及び半導体装置に関するものである。
図8は、光素子等の半導体素子を搭載する半導体装置の従来の構成例を示している(例えば、特許文献1参照)。半導体装置100は、本体部121とその本体部121の上面に立設された放熱部122とを有するアイレット120と、本体部121に形成された貫通孔121Xに挿通された信号用リード130と、放熱部122の搭載面122Aに接合されたスペーサ150及び配線基板140とを有している。半導体装置100では、本体部121の上面121Aに対して略垂直に設けられた放熱部122の搭載面122Aにスペーサ150が接合され、そのスペーサ150の前面150Aに配線基板140が接合されている。そして、配線基板140の表面に半導体素子160が搭載されている。また、半導体装置100では、配線基板140の表面に形成された導体パターン142と信号用リード130とが電気的に接続されるとともに、導体パターン142と半導体素子160とが電気的に接続されている。このとき、配線基板140では、配線基板140の厚さ、導体パターン142の幅及び厚さ等を適宜調整することにより、導体パターン142の特性インピーダンスを所望の値に調整することができる。これにより、配線基板140を設けずに、貫通孔121Xから上方に突出する信号用リード130と放熱部122に直接搭載された半導体素子160とをボンディングワイヤで接続する場合に比べて、高周波信号の伝送特性を向上させることができる。
特開2004−134697号公報
ところが、半導体装置100では、放熱部122の搭載面122Aと信号用リード130との離間距離が長くなる。このため、半導体装置100では、配線基板140の導体パターン142と信号用リード130とを接続させるために、配線基板140と搭載面122Aとの間に、配線基板140及び放熱部122とは別体のスペーサ150が設けられている。しかし、スペーサ150を設けることにより、部品点数が増加し、半導体装置100の製造コストが増大するという問題が生じる。なお、貫通孔121Xに対して放熱部122をオーバーハングさせることにより、スペーサ150を省略する方法も考えられる。しかし、この場合には、プレス加工により、放熱部122及び貫通孔121Xを同時に形成することができなくなる。このため、プレス加工によりアイレット120を製造する場合に比べて、製造コストが増大するという問題がある。
本発明の一観点によれば、本体部と、前記本体部の上面に立設された放熱部とが一体に形成されてなる基体部と、第1開口部と、前記本体部の上面側に前記第1開口部と連通して形成され、前記第1開口部よりも平面形状が小さく形成された第2開口部とを有し、前記本体部を厚さ方向に貫通する貫通孔と、前記貫通孔に挿通され、前記第1開口部を充填する封止材により封着されたリードと、前記リードと電気的に接続される導体パターンと、半導体素子が搭載される搭載部とを有し、前記放熱部の搭載面に接合された配線基板と、を有し、前記放熱部は、前記第1開口部の一部と平面視で重なる位置であって、前記第2開口部と平面視で重ならない位置に設けられ、前記第2開口部には、前記封止材よりも比誘電率の小さい被覆材が充填されており、前記リードの上端面が前記導体パターンの下端面に接して前記リードと前記導体パターンとが電気的に接続されている。
本発明の一観点によれば、製造コストの低減を図ることができるという効果を奏する。
一実施形態の半導体装置用ステムを示す概略斜視図。 (a)は、一実施形態の半導体装置用ステムを示す概略断面図(図3における2−2断面図)、(b)は、(a)に示した半導体装置用ステムの一部を拡大した拡大断面図。 一実施形態の半導体装置用ステムを示す概略平面図。 一実施形態の半導体装置用ステムを示す概略断面図(図3における4−4断面図)。 一実施形態の半導体装置を示す概略断面図。 一実施形態の半導体装置用ステムの反射特性を示すグラフ。 変形例の半導体装置を示す概略斜視図。 従来の半導体装置を示す概略断面図。
以下、一実施形態を添付図面を参照して説明する。
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
図1に示すように、半導体装置用ステム(ステム)10は、アイレット(基体部)20と、信号用リード30と、モニタ用リード31と、アースリード32と、配線基板40とを有している。なお、信号用リード30、モニタ用リード31及びアースリード32の材料としては、例えば、コバールや52アロイ等の鉄合金を用いることができる。
アイレット20は、本体部21と、配線基板40が搭載される搭載面22Aを有する放熱部22とを有している。これら本体部21と放熱部22とは一体に形成されている。本体部21及び放熱部22は、ステム10に搭載された半導体素子が発生する熱を拡散する放熱板として機能する。このため、本体部21及び放熱部22の材料としては、熱伝導性の良い金属であることが好ましい。また、本体部21及び放熱部22の材料としては、搭載面22Aに搭載される配線基板40やその配線基板40に搭載される半導体素子と熱膨張係数が近い材料であることが好ましい。このような本体部21及び放熱部22の材料としては、例えば、鉄を用いることができる。なお、本体部21及び放熱部22の表面にめっきを施してもよい。
本体部21は、例えば、円板状に形成されている。本体部21の直径は、例えば、5.6〜9.0mm程度とすることができる。本体部21の厚さは、例えば、1.0〜2.0mm程度とすることができる。ここで、本明細書において、「円板状」とは、平面形状が略円形で所定の厚さを有するものを指す。なお、「円板状」においては、直径に対する厚さの大小は問わない。また、部分的に凹部や凸部が形成されているものも「円板状」に含まれるものとする。
本体部21の外縁部には、平面視において、外周側から中心側に窪んだ形状の2つの切り欠き部21Cが形成されている。切り欠き部21Cは、例えば、ステム10に半導体素子を搭載する際の半導体素子搭載面の位置出しに用いることができる。2つの切り欠き部21Cは、例えば、対向配置されている。各切り欠き部21Cの平面形状は、例えば、Vの字状に形成されている。
ここで、本明細書において、「平面視」とは、対象物を本体部21の上面21Aの法線方向から視ることを言い、「平面形状」とは、対象物を本体部21の上面21Aの法線方向から視た形状のことを言う。また、本体部21の上面21Aの法線方向をZ方向、搭載面22Aの法線方向をY方向、Z方向及びY方向の双方と直交する方向をX方向とする。また、説明の便宜上、Z方向において、アイレット20の放熱部22側を上側、その反対側を下側とする。但し、半導体装置用ステム10は天地逆の状態で用いることができ、又は任意の角度で配置することができる。
本体部21の外縁部には、平面視において、外周側から中心側に窪んだ形状の切り欠き部21Dが切り欠き部21Cとは別に形成されている。切り欠き部21Dは、例えば、ステム10の回転方向の位置出しに用いることができる。切り欠き部21Dの平面形状は、例えば、コの字状に形成されている。なお、切り欠き部21C,21Dは、必要に応じて設ければよく、その形成を省略することもできる。
本体部21には、所要の箇所(ここでは、2箇所)に、当該本体部21を厚さ方向(Z方向)に貫通する貫通孔21Xが形成されている。2つの貫通孔21Xは、所定間隔だけ離間してX方向に並んで設けられている。
図2(a)に示すように、各貫通孔21Xは、本体部21の上面21Aから下面まで貫通するように形成されている。各貫通孔21Xは、開口部A1と、本体部21の上面21A側に形成され、開口部A1よりも平面形状が小さく形成された開口部A2とを有している。本例の開口部A1は、例えば略円柱状に形成されている。本例の開口部A2は、例えば略円柱状に形成され、開口部A1よりも小径に形成されている。開口部A2は、開口部A1と平面視で重なる位置に形成され、開口部A1と連通するように形成されている。具体的には、開口部A1と開口部A2とは同心円状に形成されている。このため、図2(b)に示すように、開口部A2の内側面を構成する本体部21には、開口部A1の上部において、その開口部A1の内側にリング状に突出する突出部B1が形成されている。換言すると、開口部A2の内側面である突出部B1は、開口部A1の周縁部と平面視で重なる位置に形成されている。これにより、貫通孔21Xでは、開口部A2の内側面(突出部B1の側面)と突出部B1の下面と開口部A1の内側面とによって段差部が形成されている。
図2(a)に示すように、信号用リード30は、例えば、略円柱状に形成されている。信号用リード30の直径は、例えば、0.15〜0.6mm程度とすることができる。信号用リード30は、貫通孔21Xに、当該信号用リード30の軸方向を本体部21の厚さ方向(Z方向)に向けて挿通されている。信号用リード30の上端面は、例えば、本体部21の上面21Aと略同一平面上に形成されている。一方、信号用リード30の下部は、本体部21の下面から下方に突出するように形成されている。
信号用リード30は、開口部A1内において周囲を封止材35に封止されている。すなわち、貫通孔21Xには、信号用リード30が封止材35により気密に封着された状態で挿通され固定されている。具体的には、信号用リード30は、開口部A1に充填する封止材35により開口部A1に気密に封着されている。封止材35は、貫通孔21X内に配置される信号用リード30の外周面を封止するように形成され、その信号用リード30の外周面と貫通孔21Xの内壁面との間の空間を充填するように形成されている。また、封止材35は、突出部B1の下面に接して被覆するように形成されている。封止材35は、信号用リード30とアイレット20との絶縁距離を確保する機能と、信号用リード30を貫通孔21X内に固定する機能とを有する。なお、封止材35の材料としては、例えば、ガラスや絶縁性樹脂を用いることができる。ガラスとしては、例えば、比誘電率が6.7程度の軟質ガラスを用いることができる。
一方、開口部A2内には封止材35が形成されておらず、開口部A2内には空気層36が形成されている。すなわち、開口部A2に挿通する信号用リード30は、比誘電率が約1の空気中に晒される。換言すると、開口部A2には、封止材35よりも比誘電率の小さい空気層36(被覆材)が信号用リード30の外周面を被覆するように形成されている。
ここで、封止材35(軟質ガラス)の熱膨張係数よりもアイレット20(鉄)の熱膨張係数が大きくなる。このため、アイレット20側から封止材35が締め付けられる。これにより、封止材35により開口部A1が気密に封止されるとともに、封止材35によって信号用リード30がアイレット20と絶縁されて固定され、同軸線路が形成されている。すなわち、貫通孔21Xに信号用リード30を挿通して封止材35によって封着した部位は、信号用リード30を芯線とした同軸線路に形成されている。
このような同軸線路では、開口部A1,A2の開口径(内径)、信号用リード30の直径(外径)、封止材35の比誘電率及び空気層36の比誘電率を適宜調整することにより、信号用リード30の特性インピーダンスを所望の値に調整することができる。本例のステム10では、信号用リード30の特性インピーダンスが所望の値(例えば、25Ω)となるように、開口部A1,A2の開口径が適宜調整されている。
図1に示すように、放熱部22は、本体部21の上面21Aに立設されている。放熱部22は、例えば、ブロック状に形成されるとともに、平面視略半円状に形成されている。放熱部22の一側面が搭載面22Aになっている。搭載面22Aは、本体部21の上面21Aに対して略垂直に設けられた平坦面であって、且つXZ平面に平行に設けられた平坦面である。そして、搭載面22Aは、半導体素子が固定される配線基板40が搭載される面である。
図3に示すように、搭載面22Aは、X方向に所定間隔だけ離間して設けられた2つの貫通孔21Xを架け渡すように形成されている。放熱部22は、開口部A1の一部と平面視で重なる位置であって、開口部A2と平面視で重ならない位置に設けられている。具体的には、放熱部22の搭載面22Aは、平面視において、開口部A1,A2の中心から、開口部A1の開口径の半径よりも短い距離であって、開口部A2の開口径の半径以上の距離だけ離間した位置に設けられている。
図4に示すように、放熱部22の搭載面22Aに搭載される配線基板40は、基板41と、基板41の表面(前面)に形成された導体パターン42,43とを有している。基板41は、例えば、平板状に形成されている。基板41の材料としては、例えば、熱伝導率が高く電気絶縁性が高い材料であることが好ましい。このような基板41の材料としては、例えば、窒化アルミニウム(AlN)やアルミナ(Al)を用いることができる。基板41は、例えば、Y方向から視た平面形状が搭載面22Aよりも一回り小さく形成されている。すなわち、本例の基板41の幅(X方向の長さ)は、搭載面22Aの幅よりも短く設定されている。また、本例の基板41の高さ(Z方向の長さ)は、搭載面22Aの高さよりも低く設定されている。例えば、基板41の幅は2.4〜2.8mm程度とすることができ、基板41の高さは例えば1.2〜1.4mm程度とすることができる。また、基板41の厚さは、例えば0.2〜0.3mm程度とすることができる。
導体パターン42,43は、例えば、メタライズパターンである。導体パターン42,43は、互いに離間して形成されている。各導体パターン42は、各信号用リード30に対応して形成されている。具体的には、各導体パターン42は、配線基板40が放熱部22の搭載面22Aに接合されたときに、信号用リード30と接続される位置に形成されている。各導体パターン42は、例えば、Y方向から視た形状が略L字状に形成されている。詳述すると、各導体パターン42は、基板41の下端面から導体パターン43が形成された基板41の上部に向かって、信号用リード30の軸線方向(ここでは、Z方向)と平行に延出するように形成されている。そして、各導体パターン42の上端部には、導体パターン43に近づくように屈曲された屈曲部42Aが形成されている。一対の屈曲部42Aは、相対向して設けられ、互いに近づくように形成されている。また、各導体パターン42の下端部は、基板41の下端面から露出されている。例えば、図2(b)に示すように、各導体パターン42の下端面は、基板41の下端面と面一になるように形成されている。なお、導体パターン42の幅は例えば0.2〜0.3mm程度とすることができ、導体パターン42の厚さは例えば0.001〜0.003mm程度とすることができる。
図4に示すように、導体パターン43は、対向配置された一対の屈曲部42Aの間に設けられている。本例の導体パターン43は、例えば、Y方向から視た形状が略矩形状に形成されている。この導体パターン43は、半導体素子が搭載される搭載部となる。導体パターン43は、例えば、基板41を貫通して形成された導体等を介してアイレット20と電気的に接続されている。このため、アイレット20がアース電位になると、導体パターン43もアース電位になる。
配線基板40では、導体パターン42の特性インピーダンスを所望の値に容易に調整することができる。例えば、配線基板40では、基板41の比誘電率、基板41の厚さ、導体パターン42の幅及び厚さ等を適宜調整することにより、導体パターン42の特性インピーダンスを所望の値に調整することができる。また、配線基板40では、例えば、基板41の背面にアース電位となる導体層を設け、マイクロストリップライン構造を形成する方法により、導体パターン42の特性インピーダンスを所望の値に調整することができる。
以上説明した配線基板40は、基板41の背面が搭載面22Aに添うように接合されてアイレット20に取り付けられている。搭載面22Aに平板状の配線基板40を接合することにより、配線基板40の導体パターン43(半導体素子の搭載部)が形成された表面は、本体部21の上面21Aに対して略垂直となるように設けられている。本例の基板41の下端面は、本体部21の上面21Aに当接されている。具体的には、図3に示すように、基板41の下端面は、各開口部A2の周囲に位置にする本体部21の上面21Aと、2つの開口部A2の間に位置する本体部21の上面21Aとに当接されている。すなわち、配線基板40は、X方向に所定間隔だけ離間して設けられた2つの信号用リード30を架け渡すように配置されている。より具体的には、配線基板40は、導体パターン42が形成された面が信号用リード30の上端面と交差するように配置されている。このとき、図2(a)及び図2(b)に示すように、導体パターン42の下端面が基板41の下端面と略面一に形成されているため、本体部21の上面21Aと略同一平面上に形成された信号用リード30の上端面に導体パターン42の下端面が接する。これにより、導体パターン42と信号用リード30とが電気的に接続されている。
本例のステム10では、例えば、基板41の背面と搭載面22Aとがろう付け等によって接合されるとともに、基板41の下端面と本体部21の上面21Aとがろう付け等によって接合されている。さらに、本例のステム10では、各導体パターン42と各信号用リード30とをろう付け等によって接合することにより、各導体パターン42と各信号用リード30とを確実に電気的に接続している。これらにより、各導体パターン42と各信号用リード30とが電気的に接続された状態で、配線基板40がアイレット20に取り付けられている。
なお、導体パターン42と信号用リード30との電気的接続はろう付けに限らず、導電性接着剤を用いる方法を採用してもよい。また、導体パターン42と信号用リード30とをろう付け等によって接合する際には、導体パターン42及び信号用リード30がアイレット20と電気的に短絡しないようにすることが必要である。
図1に示すように、本体部21には、所要の箇所(ここでは、1箇所)に、当該本体部21を厚さ方向に貫通する貫通孔21Yが形成されている。本例の貫通孔21Yは、例えば、内側面に段差部を有さない形状に形成されている。なお、貫通孔21Yを、貫通孔21Xと同様に段差部を有する形状に形成してもよい。
モニタ用リード31は、貫通孔21Yに、当該モニタ用リード31の軸方向を本体部21の厚さ方向(Z方向)に向けて挿入され、封止材37によって気密に封着されている。すなわち、貫通孔21Yには、モニタ用リード31が封止材37によって封着された状態で挿通して固定されている。モニタ用リード31は、例えば、略円柱状に形成されている。例えば、モニタ用リード31の上部は、本体部21の上面21Aから上方に突出するように形成されている。また、モニタ用リード31の下部は、本体部21の下面から下方に突出するように形成されている。なお、封止材37の材料としては、封止材35(図2参照)と同様の材料を用いることができる。
図2(a)に示すように、アースリード32は、本体部21の下面に形成されている。アースリード32は、例えば、本体部21の下面に溶接等により接合されており、本体部21と電気的に接続されている。このため、アースリード32が接地されるとアイレット20(本体部21及び放熱部22)も接地される。この場合の放熱部22は、アース電位に設定された接地部としても機能する。アースリード32は、例えば、略円柱状に形成されている。このアースリード32は、軸方向をZ方向に向けて本体部21の下面から下方に突出するように形成されている。
以上説明したステム10は、例えば以下のような方法により製造することができる。アイレット20は、例えば、冷間鍛造プレス等のプレス加工により、本体部21及び放熱部22を一体に形成して製造することができる。このとき、放熱部22を開口部A2と平面視で重ならない位置に配置したため、貫通孔21X(開口部A1,A2)及び放熱部22の双方をプレス加工により形成することができる。
続いて、例えば封止材35がガラスからなる場合には、周知の粉末プレス法や押し出し成形法を用いてガラス粉末を成形して、内径を信号用リード30の外径に合わせ、外径を開口部A1の内径に合わせた筒状の成形体を作製する。次いで、筒状の成形体を開口部A1に挿入し、さらに信号用リード30を上記筒状の成形体の孔に挿通する。そして、所定の温度に加熱して封止材35(筒状の成形体)を溶融させた後、封止材35を冷却して固化させる。これにより、信号用リード30が開口部A1内で封止材35により封着され、封止材35によって信号用リード30がアイレット20と絶縁されて固定される。本工程では、ガラス(封止材35)が加熱により溶融し一定形状になじむ過程で必ず球体になる過程を踏み、水平面ではなく曲面となる自由表面が形成されるため、図2(b)に示すように、封止材35の端面(例えば、上端面)付近において開口部A1内に空隙S1が生じる。このとき、封止材35の上端面の一部が突出部B1(開口部A2の内側面を構成する本体部21)によって押えられるため、封止材35の上端面の一部のみが自由表面となる。このため、図8に示した半導体装置100のように、内側面に段差部が存在せず突出部B1の存在しない貫通孔121Xに封止材135を形成する場合に比べて、封止材35の自由表面を小さくでき、比誘電率が約1の空気が充填される空隙S1の体積を小さくできる。具体的には、貫通孔121Xの開口径と開口部A1の開口径とを同一径とした場合には、開口部A1に生じる空隙S1の体積を、図8に示した貫通孔121Xに生じる空隙S2の体積よりも小さくすることができる。これにより、空隙S1に起因する信号用リード30の特性インピーダンスのずれを小さく抑えることができ、信号用リード30と導体パターン42との接続部での特性インピーダンスの不整合を小さく抑えることができる。
次に、配線基板40の導体パターン42と信号用リード30とを位置合わせした上で、ろう付け等により、配線基板40を放熱部22の搭載面22A及び本体部21の上面21Aに接合する。また、配線基板40のアイレット20への接合と同時に、ろう付け等により、信号用リード30と導体パターン42との接続を行う。なお、配線基板40のアイレット20への接合を行った後に、信号用リード30と導体パターン42との接続を行ってもよい。
以上の製造方法により、図1に示した半導体装置用ステム10を製造することができる。
次に、図5に従って、ステム10に半導体素子50が実装された半導体装置11の構造について説明する。
半導体装置11は、ステム10と、半導体素子50と、接合部60と、キャップ70とを有している。半導体素子50としては、例えば、発光素子を用いることができる。発光素子としては、例えば、波長が1310nmの半導体レーザチップを用いることができる。
半導体素子50は、例えば、光出射面(ここでは、上端面)を上側に向けた状態で、配線基板40の導体パターン43の表面に搭載され固定されている。具体的には、半導体素子50の発光点位置が、平面視において、本体部21の上面21Aの中心と略一致するように、半導体素子50がステム10に搭載されている。半導体素子50の電極(図示略)は、例えば、ボンディングワイヤ51により導体パターン42と電気的に接続されている。これにより、信号用リード30は、導体パターン42を介して半導体素子50と電気的に接続される。また、例えば、半導体素子50の背面には接地電極(図示略)が形成されており、半導体素子50が導体パターン43に搭載されると、接地電極と導体パターン43とが電気的に接続される。
接合部60は、本体部21の上面21A上に、放熱部22、信号用リード30及びモニタ用リード31(図1参照)を取り囲むように形成されている。接合部60は、例えば、略円環状に形成されている。接合部60としては、例えば、耐食性に優れたニッケル(Ni)層と金(Au)層とが順次積層された金属層を用いることができる。Ni層及びAu層は、例えば、めっき法により形成することができる。
キャップ70は、中空ハット状に形成されている。キャップ70は、天板部の平面視略中央に開口部71X(窓)が設けられた円筒形に類似したキャップ本体部71と、開口部71Xの下側に接着剤73によって封着された透明部材74とを有している。キャップ本体部71は、その外周底部が外側に屈曲して突出した環状(ここでは、円環状)のフランジ72を有している。そして、キャップ70は、フランジ72の下面が接合部60上に接合されることにより、アイレット20と接合されている。これにより、配線基板40に固定された半導体素子50がキャップ70の内部に気密封止されている。接合部60に対するキャップ70の接合は、例えば、抵抗溶接により行うことができる。
キャップ本体部71の材料としては、例えば、鉄や銅等の金属又はそれらの金属を少なくとも一種以上含む合金を用いることができる。接着剤73の材料としては、例えば、低融点ガラスを用いることができる。透明部材74の材料としては、例えば、ガラスを用いることができる。なお、キャップ70における開口部71X、接着剤73や透明部材74を省略してもよい。また、接合部60を省略し、本体部21の上面21Aにキャップ70を溶接等により直接接合するようにしてもよい。
以上説明した半導体装置11では、半導体素子50の光出射面(ここでは、上端面)から出射された光が、透明部材74を透過して開口部71XからZ方向(ここでは、上方)に出射される。
次に、半導体装置11の作用について説明する。
半導体装置11では、貫通孔21Xに封止材35により封着された信号用リード30が配線基板40の導体パターン42と電気的に接続され、その導体パターン42がボンディングワイヤ51により半導体素子50と電気的に接続される。これにより、信号用リード30の上端部が導体パターン42を介して半導体素子50と電気的に接続されている。一方、信号用リード30の下端部は、例えば、外部電気回路(図示略)と電気的に接続される。これによって、信号用リード30は、半導体素子50と外部電気回路との間で高周波の入出力信号を伝送する機能を果たす。このとき、信号用リード30を貫通孔21Xに封止材35により封着した部位が同軸線路(同軸構造)に形成されている。このため、信号用リード30の直径、開口部A1,A2の開口径、封止材35の比誘電率及び空気層36の比誘電率を調整することにより、信号用リード30の特性インピーダンスを容易に調整することができる。例えば、開口部A1,A2の開口径を適宜調整することにより、信号用リード30の特性インピーダンスを25Ωといった所望の特性インピーダンス値(例えば、半導体素子50に形成された回路等の持つ特性インピーダンス)にマッチングさせることができる。さらに、信号用リード30と半導体素子50とを電気的に接続する導体パターン42についても、上述したように、所望の特性インピーダンス値に容易に調整することができる。これらにより、半導体装置11における伝送路の全体を、特性インピーダンス値をマッチングさせた伝送路とすることができる。この結果、高周波信号の反射損失を小さくすることができ、高周波信号の伝送特性を良好に保つことができる。
例えば、封止材35の比誘電率を6.7とし、信号用リード30の直径を0.32mmとした場合には、開口部A1の開口径を0.93mmとすることにより、開口部A1を挿通する信号用リード30を25Ωにインピーダンス整合させることができる。また、空気層36の比誘電率を1とし、信号用リード30の直径を0.32mmとした場合に、開口部A2の開口径を0.48mmとすることにより、開口部A2を挿通する信号用リード30を25Ωにインピーダンス整合させることができる。ここで、空気層36の比誘電率を封止材35の比誘電率よりも小さくしたため、開口部A2の開口径を開口部A1の開口径よりも小径に設定することができる。さらに、配線基板40では、比誘電率が8.7の窒化アルミニウムからなる基板41の厚さを0.3mmとし、導体パターン42の幅を0.3mmとし、導体パターン42の厚さを0.002mmとすることにより、導体パターン42を25Ωにインピーダンス整合させることができる。
このとき、半導体装置11では、開口部A1,A2の平面中心から搭載面22Aまでの離間距離が、開口部A1の開口径の半径(0.465mm)よりも短い距離であって、開口部A2の開口径の半径(0.24mm)以上の距離に設定される。例えば、開口部A1,A2の平面中心から搭載面22Aまでの離間距離が0.3mmに設定される。すると、開口径0.93mmの開口部A1に対して放熱部22が0.165mmだけオーバーハングするのに対し、開口径0.48mmの開口部A2の開口端から放熱部22を0.06mmだけ離間させることができる。すなわち、放熱部22が開口部A2に対してオーバーハングしない範囲で、搭載面22Aを開口部A1,A2の平面中心に近づけることができる。これにより、基板41の厚さの増大を抑制しつつ、基板41の表面に形成された導体パターン42の下端面を信号用リード30の上端面に好適に接続することができる。さらに、放熱部22が開口部A2に対してオーバーハングしていないため、プレス加工により、貫通孔21X,21Yと放熱部22とを一括して形成することができる。
図6は、半導体装置用ステム10の高周波信号の伝送特性を検証するために、ステム10の内外が25Ωのインピーダンスポートに接続されたときのインピーダンスのミスマッチによる特性変化を算出したシミュレーション結果を示すグラフである。具体的には、図6は、入力信号に対する反射信号の周波数特性を示す。
図6のシミュレーション結果から明らかなように、半導体装置用ステム10では、入力信号の反射損失を小さく抑えることができる。具体的には、入力信号の周波数が20GHz以上となった場合であっても、反射特性S11を−20dB以下という小さい値に抑えることができる。この結果から、半導体装置用ステム10では、高周波信号の伝送特性を良好に保つことができることが分かる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
(1)信号用リード30が挿通される貫通孔21Xを、開口部A1と、本体部21の上面21A側に形成され、開口部A1よりも平面形状が小さく形成された開口部A2とから構成した。また、搭載面22Aを有する放熱部22を、開口部A1の一部と平面視で重なる位置であって、開口部A2と平面視で重ならない位置に設けた。これにより、プレス加工により、放熱部22と貫通孔21Xとを一括して形成することができる。したがって、半導体装置用ステム10の製造コストを低減することができる。
(2)また、放熱部22が開口部A2に対してオーバーハングしない範囲で、搭載面22Aを開口部A1,A2の平面中心に近づけることができる。これにより、基板41の厚さの増大を抑制しつつも、導体パターン42の下端面を信号用リード30の上端面に好適に接続することができる。さらに、配線基板40と搭載面22Aとの間にスペーサ等の別部材を介在させる必要がなくなり、配線基板40を搭載面22Aに直接接合することができる。このため、従来の半導体装置100に比べて部品点数を減らすことができ、半導体装置用ステム10の製造コストを低減することができる。さらに、配線基板40を搭載面22Aに直接接合できるため、配線基板40の搭載精度を向上させることができる。
(3)封止材35の上端面の一部を突出部B1の下面に接するように形成した。これにより、開口部A1に生じる空隙S1の体積を小さくすることができる。このため、空隙S1に起因する信号用リード30の特性インピーダンスのずれを小さく抑えることができ、信号用リード30と導体パターン42との接続部での特性インピーダンスの不整合を小さく抑えることができる。
(4)半導体装置11における伝送路の全体を、特性インピーダンス値をマッチングさせた伝送路とすることができる。この結果、高周波信号の反射損失を小さくすることができ、高周波信号の伝送特性を良好に保つことができる。
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、2つの貫通孔21Xを有するステム10に1個の半導体素子50を搭載した。これに限らず、ステム10に複数の半導体素子を搭載してもよいし、搭載する半導体素子の数や半導体素子の端子の数に応じて、貫通孔21Xの数や信号用リード30の数を変更してもよい。
例えば図7に示すように、ステム10に2つの半導体素子50,55を搭載するようにしてもよい。例えば、半導体素子50として発光素子を用いることができ、半導体素子55として受光素子を用いることができる。受光素子としては、例えば、フォトダイオードを用いることができる。本例の本体部21の上面21Aには、半導体素子55が搭載される凹部21Zが形成されている。凹部21Zは、XY平面において、2つの貫通孔21Xの間であって、導体パターン43(半導体素子50の搭載部)付近に設けられている。凹部21Zの底面は、例えば、配線基板40の表面側から本体部21の外縁側に向かって下り傾斜する平面状の傾斜面に形成されている。そして、凹部21Zの傾斜面(底面)に、半導体素子55が搭載されている。この半導体素子55の電極(図示略)は、例えば、ボンディングワイヤや配線基板40に形成された導体パターン等により信号用リード30と電気的に接続されている。
図7に示した半導体装置11では、半導体素子50の上端面から出射された光がZ方向(ここでは、上方)に出射される。一方、半導体素子50の下端面から出射された光は、半導体素子55(受光素子)で受光される。例えば、半導体素子50の出射光量を半導体素子55でモニタし、半導体素子55での受光量が一定となるように、半導体装置11の外部に配置された回路で制御することにより、環境温度等によらず、半導体装置11の出射光量を一定にすることができる。
・上記実施形態では、開口部A2に空気層36を形成するようにした。これに限らず、封止材35よりも比誘電率の小さい材料(空気以外の材料)からなる被覆材を開口部A2に充填するようにしてもよい。
・上記実施形態における導体パターン42,43の形状は特に限定されない。
・上記実施形態における導体パターン43を省略してもよい。
・上記実施形態の基板41として、ガラスエポキシ基板等の樹脂基板を用いるようにしてもよい。
・上記実施形態では、信号用リード30の上端面を、本体部21の上面21Aと略同一平面上に形成するようにした。これに限らず、信号用リード30と導体パターン42とを電気的に接続することが可能な構造であれば、信号用リード30の上端面の形成位置は特に限定されない。例えば、信号用リード30の上端面を、本体部21の上面21Aよりも上方に突出させるようにしてもよい。
・上記実施形態では、信号用リード30を略円柱状に形成した。これに限らず、例えば、信号用リード30を、三角柱状、四角柱状等の多角柱状や楕円柱状に形成してもよい。
・上記実施形態では、開口部A1及び開口部A2を略円柱状に形成した。これに限らず、例えば、開口部A1,A2を、三角柱状、四角柱状等の多角柱状や楕円柱状に形成してもよい。但し、開口部A1,A2は、信号用リード30と同様の形状であることが好ましい。
・上記実施形態における貫通孔21Y、モニタ用リード31及び封止材37を省略してもよい。
10 半導体装置用ステム
11 半導体装置
20 アイレット(基体部)
21 本体部
21X 貫通孔
22 放熱部
22A 搭載面
30 信号用リード(リード)
35 封止材
36 空気層(被覆材)
40 配線基板
41 基板
42 導体パターン
43 導体パターン(搭載部)
50 半導体素子
60 接合部
70 キャップ
A1 開口部(第1開口部)
A2 開口部(第2開口部)
B1 突出部

Claims (7)

  1. 本体部と、前記本体部の上面に立設された放熱部とが一体に形成されてなる基体部と、
    第1開口部と、前記本体部の上面側に前記第1開口部と連通して形成され、前記第1開口部よりも平面形状が小さく形成された第2開口部とを有し、前記本体部を厚さ方向に貫通する貫通孔と、
    前記貫通孔に挿通され、前記第1開口部を充填する封止材により封着されたリードと、
    前記リードと電気的に接続される導体パターンと、半導体素子が搭載される搭載部とを有し、前記放熱部の搭載面に接合された配線基板と、を有し、
    前記放熱部は、前記第1開口部の一部と平面視で重なる位置であって、前記第2開口部と平面視で重ならない位置に設けられ、
    前記第2開口部には、前記封止材よりも比誘電率の小さい被覆材が充填されており、
    前記リードの上端面が前記導体パターンの下端面に接して前記リードと前記導体パターンとが電気的に接続されていることを特徴とする半導体装置用ステム。
  2. 前記リードの上端面は、前記本体部の上面と同一平面上に形成されていることを特徴とする請求項1に記載の半導体装置用ステム。
  3. 前記第2開口部の内側面には、前記第1開口部の上部において、前記第1開口部の内側に突出する突出部が形成され、
    前記封止材は、前記突出部の下面に接するように形成されていることを特徴とする請求項1又は2に記載の半導体装置用ステム。
  4. 前記被覆材は空気からなることを特徴とする請求項1〜3のいずれか一項に記載の半導体装置用ステム。
  5. 前記第1開口部の開口径及び前記第2開口部の開口径は、前記リードの特性インピーダンスが所望の値となるように設定されていることを特徴とする請求項1〜のいずれか一項に記載の半導体装置用ステム。
  6. 前記放熱部の前記搭載面は、前記第1開口部の一部と平面視で重なる位置であって前記第2開口部と平面視で重ならない位置において、前記本体部の上面に連続して形成されていることを特徴とする請求項1〜のいずれか一項に記載の半導体装置用ステム。
  7. 請求項1〜のいずれか一項に記載の半導体装置用ステムと、
    前記搭載部に搭載され、前記導体パターンと電気的に接続された半導体素子と、
    前記本体部に接合されたキャップと、
    を有することを特徴とする半導体装置。
JP2015110330A 2015-05-29 2015-05-29 半導体装置用ステム及び半導体装置 Active JP6614811B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015110330A JP6614811B2 (ja) 2015-05-29 2015-05-29 半導体装置用ステム及び半導体装置
CN201610357001.0A CN106206465B (zh) 2015-05-29 2016-05-26 半导体装置用管座和半导体装置
US15/165,335 US20160352069A1 (en) 2015-05-29 2016-05-26 Semiconductor device header and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015110330A JP6614811B2 (ja) 2015-05-29 2015-05-29 半導体装置用ステム及び半導体装置

Publications (3)

Publication Number Publication Date
JP2016225457A JP2016225457A (ja) 2016-12-28
JP2016225457A5 JP2016225457A5 (ja) 2018-05-31
JP6614811B2 true JP6614811B2 (ja) 2019-12-04

Family

ID=57397231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015110330A Active JP6614811B2 (ja) 2015-05-29 2015-05-29 半導体装置用ステム及び半導体装置

Country Status (3)

Country Link
US (1) US20160352069A1 (ja)
JP (1) JP6614811B2 (ja)
CN (1) CN106206465B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6678007B2 (ja) * 2015-11-05 2020-04-08 新光電気工業株式会社 光素子用パッケージ及びその製造方法と光素子装置
JP6715601B2 (ja) * 2016-01-08 2020-07-01 新光電気工業株式会社 光半導体素子用パッケージ
JP6929113B2 (ja) * 2017-04-24 2021-09-01 日本ルメンタム株式会社 光アセンブリ、光モジュール、及び光伝送装置
CN108390255A (zh) * 2018-02-22 2018-08-10 青岛海信宽带多媒体技术有限公司 光学次模块及光模块
JP7181699B2 (ja) * 2018-04-10 2022-12-01 ローム株式会社 半導体レーザ装置
JP7245620B2 (ja) * 2018-08-03 2023-03-24 日本ルメンタム株式会社 光サブアッセンブリ及び光モジュール
JP7249745B2 (ja) * 2018-08-03 2023-03-31 日本ルメンタム株式会社 光サブアッセンブリ及び光モジュール
WO2020105145A1 (ja) * 2018-11-21 2020-05-28 三菱電機株式会社 光モジュール
JP7240160B2 (ja) * 2018-12-11 2023-03-15 新光電気工業株式会社 ステム
JP2022046833A (ja) * 2019-01-31 2022-03-24 京セラ株式会社 電子部品搭載用パッケージ及び電子装置
KR102530857B1 (ko) * 2019-02-28 2023-05-10 교세라 가부시키가이샤 전자소자 탑재용 패키지 및 전자장치
JP7398877B2 (ja) * 2019-04-18 2023-12-15 新光電気工業株式会社 半導体装置用ステム及び半導体装置
JP2021027136A (ja) * 2019-08-02 2021-02-22 CIG Photonics Japan株式会社 光モジュール
JP2022185157A (ja) * 2019-10-25 2022-12-14 京セラ株式会社 電子部品搭載用パッケージ、電子装置及び電子モジュール
WO2021166073A1 (ja) * 2020-02-18 2021-08-26 三菱電機株式会社 To-can型光半導体モジュール
JP7382871B2 (ja) 2020-03-24 2023-11-17 新光電気工業株式会社 半導体パッケージ用ステム、半導体パッケージ
JP7382872B2 (ja) * 2020-03-24 2023-11-17 新光電気工業株式会社 半導体パッケージ用ステム、半導体パッケージ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3226183B2 (ja) * 1991-11-27 2001-11-05 新光電気工業株式会社 高周波素子用パッケージの同軸線路
JPH11186425A (ja) * 1997-12-24 1999-07-09 Sharp Corp 高周波モジュールデバイス
JP3848616B2 (ja) * 2002-10-15 2006-11-22 新光電気工業株式会社 ガラス端子
KR100480253B1 (ko) * 2002-12-27 2005-04-07 삼성전자주식회사 광모듈
US7196389B2 (en) * 2005-02-14 2007-03-27 Mitsubishi Denki Kabushiki Kaisha Optical semiconductor device package and optical semiconductor device
JP2007048937A (ja) * 2005-08-10 2007-02-22 Rohm Co Ltd 半導体レーザおよびその製法
JP4923542B2 (ja) * 2005-11-30 2012-04-25 三菱電機株式会社 光素子用ステムとこれを用いた光半導体装置
JP4856465B2 (ja) * 2006-04-19 2012-01-18 日本オプネクスト株式会社 光半導体素子搭載基板、および光送信モジュール
JP5004824B2 (ja) * 2007-08-29 2012-08-22 京セラ株式会社 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
JP5079474B2 (ja) * 2007-11-29 2012-11-21 シャープ株式会社 キャップ部材およびそれを用いた半導体装置
JP5312358B2 (ja) * 2009-04-24 2013-10-09 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2011061750A (ja) * 2009-09-15 2011-03-24 Nippon Telegr & Teleph Corp <Ntt> 高周波線路の接続方法、構造及び当該構造を有するパッケージ
JP5473583B2 (ja) * 2009-12-22 2014-04-16 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5338711B2 (ja) * 2010-02-23 2013-11-13 Tdk株式会社 磁気センサー、磁気検出装置、及び磁気ヘッド
US9273914B2 (en) * 2010-11-29 2016-03-01 Kyocera Corporation Electronic component mounting package and electronic apparatus using the same
WO2013080396A1 (ja) * 2011-11-30 2013-06-06 パナソニック株式会社 窒化物半導体発光装置

Also Published As

Publication number Publication date
US20160352069A1 (en) 2016-12-01
CN106206465B (zh) 2020-09-11
CN106206465A (zh) 2016-12-07
JP2016225457A (ja) 2016-12-28

Similar Documents

Publication Publication Date Title
JP6614811B2 (ja) 半導体装置用ステム及び半導体装置
US7622750B2 (en) Optical device package and optical semiconductor device using the same
CN106680959B (zh) 光学元件封装和光学元件设备
US7109523B2 (en) Package for optical semiconductor device
WO2021020480A1 (ja) 電子素子搭載用パッケージ及び電子装置
KR102777084B1 (ko) 반도체 장치용 헤더 및 반도체 장치
JP7170832B2 (ja) 電子素子搭載用パッケージ及び電子装置
JP7036286B1 (ja) 光半導体装置
JP6408661B2 (ja) To−can型パッケージ用ヘッダーおよび半導体装置
JP5121421B2 (ja) 光半導体素子用パッケージおよび光半導体装置
JP6671567B1 (ja) 光モジュール
JP2020188115A (ja) 電子部品搭載用パッケージ及び電子装置
JP6239970B2 (ja) To−can型パッケージ用ヘッダーおよび半導体装置
JP3848616B2 (ja) ガラス端子
US12256497B2 (en) Optical module
JP2004022956A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3686855B2 (ja) 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置
JP2023160007A (ja) 半導体パッケージ用ステム、半導体パッケージ
JP2022046833A (ja) 電子部品搭載用パッケージ及び電子装置
JP2022046829A (ja) 電子部品搭載用パッケージ及び電子装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180409

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191105

R150 Certificate of patent or registration of utility model

Ref document number: 6614811

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150