[go: up one dir, main page]

JP2022091315A - 半導体パッケージ用ステム及びその製造方法、半導体パッケージ - Google Patents

半導体パッケージ用ステム及びその製造方法、半導体パッケージ Download PDF

Info

Publication number
JP2022091315A
JP2022091315A JP2020204085A JP2020204085A JP2022091315A JP 2022091315 A JP2022091315 A JP 2022091315A JP 2020204085 A JP2020204085 A JP 2020204085A JP 2020204085 A JP2020204085 A JP 2020204085A JP 2022091315 A JP2022091315 A JP 2022091315A
Authority
JP
Japan
Prior art keywords
semiconductor package
stem
eyelet
mounting surface
element mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020204085A
Other languages
English (en)
Other versions
JP7481245B2 (ja
Inventor
渉 片山
Wataru Katayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2020204085A priority Critical patent/JP7481245B2/ja
Priority to US17/454,100 priority patent/US12087886B2/en
Priority to EP21210623.1A priority patent/EP4012754A1/en
Priority to CN202111451592.5A priority patent/CN114628988A/zh
Publication of JP2022091315A publication Critical patent/JP2022091315A/ja
Application granted granted Critical
Publication of JP7481245B2 publication Critical patent/JP7481245B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02315—Support members, e.g. bases or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02212—Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/0231—Stems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Figure 2022091315000001
【課題】素子搭載面の平坦な領域を十分に確保することが可能な半導体パッケージ用ステムを提供すること。
【解決手段】本半導体パッケージ用ステムは、第１面から第２面に貫通する貫通孔が形成されたアイレットと、台座部、及び前記台座部から突出する柱状部を備えた金属ブロックと、を有し、前記台座部は前記貫通孔に挿入され、前記柱状部は前記第１面から突出する部分を備え、前記柱状部は、半導体素子を搭載する素子搭載面を含み、平面視において、前記台座部の外周部が前記柱状部の周囲に露出している。
【選択図】図１

Description

本発明は、半導体パッケージ用ステム及びその製造方法、半導体パッケージに関する。
発光素子を搭載する半導体パッケージ用ステムにおいて、例えば、円板状のアイレットに、アイレットの上面から突出する金属ブロックを設け、金属ブロックの一面を、半導体素子を搭載する素子搭載面とする構造が知られている。アイレットにはリード端子を挿入する複数の貫通孔が設けられ、リード端子は貫通孔内にガラス等の封止部により封止される。
特開２００４－２３５２１２号公報
半導体素子を搭載する素子搭載面は平坦であることが必要である。そのため、従来の半導体パッケージ用ステムでは、例えば、アイレットに金属ブロックを設けた後に、素子搭載面とその反対面を金型で挟んで両側から押圧する平押しが行われており、平押しにより素子搭載面を平坦化していた。しかし、この方法では、素子搭載面のアイレットの上面に接続される部分は、ダレが発生してＲ状となりやすい。その結果、素子搭載面の平坦な領域を十分に確保することが困難であった。
本発明は、上記の点に鑑みてなされたものであり、素子搭載面の平坦な領域を十分に確保することが可能な半導体パッケージ用ステムを提供することを課題とする。
本半導体パッケージ用ステムは、第１面から第２面に貫通する貫通孔が形成されたアイレットと、台座部、及び前記台座部から突出する柱状部を備えた金属ブロックと、を有し、前記台座部は前記貫通孔に挿入され、前記柱状部は前記第１面から突出する部分を備え、前記柱状部は、半導体素子を搭載する素子搭載面を含み、平面視において、前記台座部の外周部が前記柱状部の周囲に露出している。
開示の技術によれば、素子搭載面の平坦な領域を十分に確保することが可能な半導体パッケージ用ステムを提供できる。
第１実施形態に係る半導体パッケージ用ステムを例示する図である。 図１（ｂ）のＢ部の部分拡大断面図である。 第１実施形態に係る半導体パッケージ用ステムの製造工程の主要部を例示する図（その１）である。 第１実施形態に係る半導体パッケージ用ステムの製造工程の主要部を例示する図（その２）である。 素子搭載面の平坦度を測定した例である。 第２実施形態に係る半導体パッケージを例示する図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１実施形態〉
図１は、第１実施形態に係る半導体パッケージ用ステムを例示する図であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ－Ａ線に沿う断面図である。
図１を参照すると、第１実施形態に係る半導体パッケージ用ステム１は、アイレット１０と、金属ベース２０と、金属ブロック３０と、第１リード４１と、第２リード４２と、封止部５０とを有する。
アイレット１０は、円板状の部材である。アイレット１０には、上面１０ａから下面１０ｂに貫通する貫通孔１０ｘが形成されている。
なお、本願において、円板状とは、平面形状が略円形で所定の厚さを有するものを指す。直径に対する厚さの大小は問わない。また、部分的に凹部や凸部、貫通孔等が形成されているものも含むものとする。また、本願において、平面視とは対象物をアイレット１０の上面１０ａの法線方向から視ることを指し、平面形状とは対象物をアイレット１０の上面１０ａの法線方向から視た形状を指すものとする。
アイレット１０の外縁部には、平面視において、外周側から中心側に窪んだ形状の切り欠き部１１、１２、及び１３が形成されている。切り欠き部１１、１２、及び１３は、例えば、平面形状が略三角状や略四角状の窪みである。切り欠き部１１と切り欠き部１２とは、例えば、対向して配置できる。
切り欠き部１１及び１２は、例えば、半導体パッケージ用ステム１が半導体素子を搭載する際の素子搭載面の位置出し等に用いることができる。切り欠き部１３は、例えば、半導体パッケージ用ステム１の回転方向の位置出し等に用いることができる。但し、切り欠き部１１、１２、及び１３は、必要に応じて設ければよい。
アイレット１０の直径は、特に制限がなく、目的に応じて適宜決定できるが、例えば、φ５．６ｍｍやφ９．０ｍｍ等である。アイレット１０の厚さは、特に制限がなく、目的に応じて適宜決定できるが、例えば、０．５～３ｍｍ程度である。
アイレット１０は、例えば、鉄やステンレス等の金属材料から形成できる。アイレット１０を、複数の金属層（銅層や鉄層等）が積層された金属材料（例えば、所謂クラッド材）から形成してもよい。アイレット１０の表面にめっきを施してもよい。
金属ベース２０は、平面形状がアイレット１０よりも若干小型に形成された、平面形状が略円形の部材である。つまり、平面視で、金属ベース２０の外形はアイレット１０の外形よりも小さく、金属ベース２０にはアイレット１０の外形よりもはみ出す部分がない。金属ベース２０には、第１リード４１及び第２リード４２が通る部分を除き、貫通孔は形成されていない。金属ベース２０は、アイレット１０の下面１０ｂに、貫通孔１０ｘの一端側を塞ぐように接合されている。
金属ベース２０の厚さは、アイレット１０の厚さよりも薄く、例えば、０．１～０．４ｍｍ程度である。金属ベース２０の熱伝導率は、アイレット１０の熱伝導率と同等以上である。例えば、アイレット１０の材料が鉄である場合、金属ベース２０の材料として、アイレット１０よりも熱伝導率の良い銅を用いることができる。この場合、半導体パッケージ用ステム１の放熱性能を向上できる。
アイレット１０の材料が鉄である場合、金属ベース２０の材料として、鉄を用いてもよい。このようにアイレット１０と金属ベース２０とが同一材料により形成されている場合、アイレット１０と金属ベース２０の熱膨張係数が同一となる。そのため、アイレット１０と金属ベース２０の熱による変形を抑制でき、半導体パッケージ用ステム１に半導体素子を搭載した半導体パッケージ（図６参照）を作製したときに、半導体パッケージの気密性を向上できる。
金属ブロック３０は、台座部３１と、台座部３１の上面３１ａから突出する柱状部３２とを備えている。台座部３１と柱状部３２は、一体に形成されている。柱状部３２は、半導体素子（例えば、レーザ等の発光素子）を搭載する素子搭載面３０ｒを含んでいる。素子搭載面３０ｒは、アイレット１０の上面１０ａに対して略垂直になるように設けられている。なお、台座部３１の上面３１ａは平坦面であるとは限らない。
台座部３１は、アイレット１０の貫通孔１０ｘに挿入されて貫通孔１０ｘ内で金属ベース２０と接合されている。柱状部３２は、アイレット１０の上面１０ａから突出する部分を備えている。柱状部３２は、大部分がアイレット１０の上面１０ａから突出している。柱状部３２は、全ての部分がアイレット１０の上面１０ａから突出してもよいが、柱状部３２の台座部３１側は、貫通孔１０ｘ内に位置することが好ましい。金属ブロック３０の下面３０ｂは、アイレット１０の下面１０ｂと略面一である。
平面視において、台座部３１の上面３１ａの外周部は、柱状部３２の周囲に露出している。柱状部３２の周囲に露出する台座部３１の上面３１ａの外周部において、素子搭載面３０ｒ側の幅は、柱状部３２の他の面側の幅よりも狭い。言い換えれば、平面視において、柱状部３２の中心は、台座部３１の中心に対してＡ－Ａ線方向に沿って第１リード４１及び第２リード４２側にオフセットしている。柱状部３２の周囲に露出する台座部３１の上面３１ａの外周部において、素子搭載面３０ｒ側の幅は例えば０．０５ｍｍ程度であり、柱状部３２の他の面側の幅は例えば０．５ｍｍ程度である。このような形状とすることで、アイレット１０に第１リード４１及び第２リード４２を配置する領域を十分に確保できる。
平面視において、台座部３１は略矩形であるが、台座部３１の素子搭載面３０ｒ側（第１リード４１及び第２リード４２側）の第１辺の両端の角部が丸みを帯びており、第１辺に対向する第２辺の両端の角部が第１辺の両端の角部よりも半径の大きな丸みを帯びている。台座部３１を上記のような形状とすることで、アイレット１０の形状に沿って台座部３１を配置することが容易となる。
平面視において、柱状部３２は略矩形であるが、柱状部３２の素子搭載面３０ｒ側の第１辺の両端の角部が丸みを帯びており、第１辺に対向する第２辺の両端の角部が第１辺の両端の角部と同程度の丸みを帯びている。柱状部３２は、半導体パッケージ用ステム１が半導体素子を搭載した半導体パッケージとして使用されるときに半導体素子を搭載し固定する部分であり、半導体素子から発する熱を放散する放熱板としての機能も有する。柱状部３２を上記のような形状とすることで、柱状部３２の体積を十分に確保でき、放熱性を向上できる。
金属ブロック３０の上面３０ａとアイレット１０の上面１０ａとの距離（柱状部３２のアイレット１０の上面１０ａからの突出量）は、例えば、２～３ｍｍ程度である。金属ブロック３０には、アイレット１０よりも熱伝導率の高い材料を用いることができる。アイレット１０の材料が鉄であれば、例えば、金属ブロック３０の材料は銅である。
図２は、図１（ｂ）のＢ部の部分拡大断面図である。図２に示すように、素子搭載面３０ｒの一部は、貫通孔１０ｘ内に位置していることが好ましい。金属ブロック３０は製造上の理由により、素子搭載面３０ｒの台座部３１側はダレ領域となる。ダレ領域は、Ｒ状となり平坦にはならない。素子搭載面３０ｒの一部が貫通孔１０ｘ内に位置していることで、素子搭載面３０ｒのダレ領域を貫通孔１０ｘ内に入り込ませることができる。素子搭載面３０ｒのダレ領域は、すべて貫通孔１０ｘ内に位置していることが好ましい。これにより、アイレット１０の上面１０ａから突出する部分の素子搭載面３０ｒの平坦な領域の面積を大きくできる。その結果、より大きな素子が搭載できる。
図１の説明に戻り、第１リード４１及び第２リード４２は、アイレット１０及び金属ベース２０を厚さ方向に貫通する貫通孔に、長手方向を厚さ方向に向けて挿入されている。アイレット１０の貫通孔内において、第１リード４１及び第２リード４２の周囲は封止部５０に封止されている。第１リード４１及び第２リード４２の一部は、アイレットの上面１０ａ及び金属ベース２０の下面２０ｂから突出している。第１リード４１及び第２リード４２において、金属ベース２０の下面２０ｂからの突出量は、例えば、６～７ｍｍ程度である。
第１リード４１及び第２リード４２は、例えば、５０％鉄－ニッケル合金やコバール等の金属から形成されており、封止部５０は、例えば、ガラス材等の絶縁材料から形成されている。第１リード４１及び第２リード４２は、例えば、半導体パッケージ用ステム１に搭載される半導体素子と電気的に接続される。なお、搭載する半導体素子の仕様に合わせて、リードの数を増やしてもよい。
図３及び図４は、第１実施形態に係る半導体パッケージ用ステムの製造工程の主要部を例示する図である。
まず、図３に示すように、台座部３１、及び台座部３１から突出する柱状部３２を備えた金属ブロック３０を作製する。金属ブロック３０を作製するには、例えば、棒状の材料に対して引き抜き加工を行って所定形状に成型し、切断して個片化する。個片化された各々の材料は、台座部３１及び柱状部３２となる部分である。その後、個片化された各々の材料に対して金型を用いてフォーミングを行う。具体的には、個片化された各々の材料に対して、柱状部３２となる部分を周囲から金型で押圧し、素子搭載面３０ｒとなる部分を平坦化する。これにより、押圧された部分は押圧されていない部分よりも小さくなる。つまり、押圧された部分は柱状部３２となり、押圧されていない部分が台座部３１となり、図３の形状ができ上る。平面視において、台座部３１の外周部は、柱状部３２の周囲に露出する。なお、ここでいう平坦とは、平面度が０．００５ｍｍＭＡＸ程度の面であることを示す。なお、図３では、素子搭載面３０ｒの平坦な部分を梨地模様で示している。
次に、図４（ａ）に示すように、プレス加工等により、上面１０ａから下面１０ｂに貫通する貫通孔１０ｘやリード挿入用の貫通孔が形成されたアイレット１０を作製する。そして、リード挿入用の貫通孔に第１リード４１及び第２リード４２を挿入し、貫通孔内において第１リード４１及び第２リード４２の周囲を封止部５０で封止する。
次に、図４（ｂ）に示すように、図示しない金属接合材を金属ベース２０の上面２０ａ上に配置し、さらに金属接合材の上に図４（ａ）に示す構造体を配置する。そして、金属ブロック３０の台座部３１をアイレット１０の貫通孔１０ｘに挿入し、柱状部３２の少なくとも一部がアイレット１０の上面１０ａから突出するように配置する。金属ブロック３０の下面３０ｂは、金属接合材と接する。
次に、図４（ｃ）に示すように、金属接合材を融点より高い温度まで加熱して溶融させ、その後凝固させる。この際、アイレット１０及び金属ブロック３０を金属ベース２０側に押圧してもよい。金属接合材は、溶融により略均一に薄くなるため、金属ブロック３０の下面３０ｂはアイレット１０の下面１０ｂと略面一となる。また、溶融した金属接合材の一部は、毛細管現象により隙間に入り込み、隙間を充填した状態で凝固する。これにより、アイレット１０と金属ベース２０と金属ブロック３０とが接合される。
このように、金属ブロック３０の下面３０ｂは、金属接合材により金属ベース２０の上面２０ａに接合され、金属ブロック３０の側面３０ｃは金属接合材によりアイレット１０の貫通孔１０ｘの内壁面１０ｃに接合される。また、アイレット１０の下面１０ｂは、金属接合材により金属ベース２０の上面２０ａに接合される。以上により、半導体パッケージ用ステム１が完成する。
なお、半導体パッケージ用ステム１に半導体素子を搭載した半導体パッケージの製造工程は、３００℃程度に加熱する工程を含む場合がある。そのため、アイレット１０と金属ベース２０と金属ブロック３０とを接合する金属接合材としては、融点が３５０℃以上の材料を選定することが好ましい。金属接合材としては、例えば、融点が８００℃程度である銀ろうを用いることができる。
ところで、従来の半導体パッケージ用ステムでは、図３に示す工程で説明したフォーミングは行われていなかった。その代わりに、図４（ｃ）の工程の後に、素子搭載面とその反対面を金型で挟んで両側から押圧する平押しが行われており、平押しにより素子搭載面を平坦化していた。しかし、この方法では、素子搭載面のアイレットの上面に接続される部分は、ダレが発生してＲ状となりやすく、素子搭載面の平坦な領域を十分に確保することが困難である。また、この方法では、平押し時の応力がリード端子を封止する封止部に伝達して封止部にクラックが発生するおそれがある。
これに対して、半導体パッケージ用ステム１では、金属ブロック単体の状態でフォーミングを行って素子搭載面を平坦化するため、平押し工程が不要となる。すなわち、台座部３１及び台座部３１から突出する柱状部３２を備えた金属ブロック３０を予め作製し、台座部３１がアイレット１０の貫通孔１０ｘに挿入されて柱状部３２がアイレット１０の上面１０ａから突出する部分を備えた構造とする。これにより、素子搭載面３０ｒの平坦な領域を十分に確保することが可能な半導体パッケージ用ステム１を実現できる。また、封止部５０にクラックが発生する問題を解消できる。また、図２に示したように、素子搭載面３０ｒをアイレット１０の上面１０ａよりも下方まで形成した場合には、素子搭載面３０ｒの平坦な領域を一層広く確保できる。
図５は、素子搭載面の平坦度を測定した例であり、図５（ａ）は比較例となる従来の半導体パッケージ用ステムの平押しが行われていない素子搭載面のデータである。また、図５（ｂ）は本実施形態に係る半導体パッケージ用ステム１の素子搭載面のデータである。図５（ａ）と図５（ｂ）とを比較するとわかるように、半導体パッケージ用ステム１では従来の半導体パッケージ用ステムと比較して素子搭載面のダレ領域を少なくできる。すなわち、半導体パッケージ用ステム１では、平押しを行わなくても素子搭載面３０ｒに平坦な領域を広く確保できる。また、半導体パッケージ用ステム１では、ダレ領域をアイレット１０の上面１０ａよりも下方に配置できるため、素子搭載面３０ｒに平坦な領域を一層広く確保できる。
また、半導体パッケージ用ステム１では、アイレット１０の下面１０ｂに貫通孔１０ｘの一端側を塞ぐように、アイレット１０の熱伝導率と同等以上の熱伝導率の金属ベース２０が接合されている。そして、金属ブロック３０の一端側（下面３０ｂ側）が貫通孔１０ｘに挿入されて貫通孔１０ｘ内で金属ベース２０と接合され、他端側（上面３０ａ側）がアイレット１０の上面１０ａから突出している。また、金属ブロック３０の下面３０ｂは、アイレット１０の下面１０ｂと略面一である。
このような構造により、金属ブロック３０の素子搭載面３０ｒに半導体素子を搭載した際に放熱部となる金属ベース２０に、金属ブロック３０の下面３０ｂを近づけることができる。また、金属ブロック３０を貫通孔１０ｘ内に挿入することにより、金属ブロック３０の体積を増やすことができる。その結果、半導体パッケージ用ステム１の放熱性能を向上できる。
〈第２実施形態〉
第２実施形態では、第１実施形態に係る半導体パッケージ用ステムに半導体素子の一例である発光素子を搭載した半導体パッケージの例を示す。なお、第２実施形態において、既に説明した実施形態と同一構成部についての説明は省略する場合がある。
図６は、第２実施形態に係る半導体パッケージを例示する図であり、図６（ａ）は平面図、図６（ｂ）は図６（ａ）のＢ－Ｂ線に沿う断面図である。
図６を参照すると、半導体パッケージ２は、半導体パッケージ用ステム１（図１等参照）と、発光素子１１０と、キャップ１２０と、接着剤１３０と、透明部材１４０とを有する。
発光素子１１０は、例えば、波長が４０５ｎｍ、６５０ｎｍ、又は７８０ｎｍの半導体レーザチップである。発光素子１１０は、一方の端面が上側（透明部材１４０側）を向き、他方の端面が下側（アイレット１０の上面１０ａ側）を向くように、金属ブロック３０の素子搭載面３０ｒに固着されている。半導体パッケージ２において、例えば、平面視において、発光素子１１０の発光点位置がアイレット１０の上面１０ａの中心と略一致するように、発光素子１１０が搭載される。発光素子１１０の電極（図示せず）は、例えば、ボンディングワイヤ等により第１リード４１及び第２リード４２と接続されている。
キャップ１２０は、例えば、鉄や銅等の金属から形成され、平面視において略中央部に開口部１２０ｘ（窓）が設けられている。透明部材１４０は、例えば、ガラス等から形成され、開口部１２０ｘを塞ぐように、低融点ガラス等からなる接着剤１３０によりキャップ１２０のアイレット１０側の面（内側の面）に接着されている。透明部材１４０が接着剤１３０により接着されたキャップ１２０は、例えば溶接等により、アイレット１０の上面１０ａの外縁部近傍に接合されており、発光素子１１０を気密封止している。
発光素子１１０の一方の端面側から出射された光（例えば、レーザ光）は、開口部１２０ｘ内の透明部材１４０を透過して半導体パッケージ２の外部に出射される。なお、発光素子１１０の他方の端面側から出射された光をフォトダイオード等により受光して、発光素子１１０の出射光量をモニタするようにしてもよい。フォトダイオードで受光する光量が一定になるように、半導体パッケージ２の外部に配置された回路で制御することにより、環境温度等によらず、半導体パッケージ２の出射光量を一定にできる。
このように、半導体パッケージ用ステム１の素子搭載面３０ｒに発光素子１１０を搭載して半導体パッケージ２を実現できる。半導体パッケージ用ステム１は、従来の半導体パッケージ用ステムと比べて素子搭載面の平坦な領域が広いため、半導体パッケージ２において、発光素子１１０の搭載が容易である。また、半導体パッケージ用ステム１は、従来の半導体パッケージ用ステムと比べて放熱性能に優れているため、半導体パッケージ２において、発光素子１１０の発した熱を効率よく外部に放出できる。
なお、第２実施形態では半導体パッケージ用ステム１に発光素子１１０を搭載する例を示したが、これには限定されず、半導体パッケージ用ステム１に発光素子以外の発熱性の半導体素子を搭載してもよい。また、半導体パッケージ用ステム１に半導体素子を搭載した半導体パッケージは、各種センサやインフレータ等に用いても構わない。
以上、好ましい実施形態について詳説したが、上述した実施形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施形態に種々の変形及び置換を加えることができる。
１ 半導体パッケージ用ステム
２ 半導体パッケージ
１０ アイレット
１０ａ、２０ａ、３０ａ 上面
１０ｂ、２０ｂ、３０ｂ 下面
１０ｃ 内壁面
１０ｘ 貫通孔
１１、１２、１３ 切り欠き部
２０ 金属ベース
３０ 金属ブロック
３０ｃ 側面
３０ｒ 素子搭載面
４１ 第１リード
４２ 第２リード
５０ 封止部
１１０ 発光素子
１２０ キャップ
１２０ｘ 開口部
１３０ 接着剤
１４０ 透明部材

Claims (9)

  1. 第１面から第２面に貫通する貫通孔が形成されたアイレットと、
    台座部、及び前記台座部から突出する柱状部を備えた金属ブロックと、を有し、
    前記台座部は前記貫通孔に挿入され、前記柱状部は前記第１面から突出する部分を備え、
    前記柱状部は、半導体素子を搭載する素子搭載面を含み、
    平面視において、前記台座部の外周部が前記柱状部の周囲に露出している、半導体パッケージ用ステム。
  2. 前記素子搭載面の一部は、前記貫通孔内に位置している、請求項１に記載の半導体パッケージ用ステム。
  3. 前記素子搭載面の前記台座部側はダレ領域であり、
    前記ダレ領域は、すべて前記貫通孔内に位置している、請求項２に記載の半導体パッケージ用ステム。
  4. 前記柱状部の周囲に露出する前記台座部の外周部において、前記素子搭載面側の幅は、前記柱状部の他の面側の幅よりも狭い、請求項１乃至３の何れか一項に記載の半導体パッケージ用ステム。
  5. 平面視において、前記台座部は略矩形であり、前記台座部の前記素子搭載面側の第１辺の両端の角部が丸みを帯びており、前記第１辺に対向する第２辺の両端の角部が前記第１辺の両端の角部よりも半径の大きな丸みを帯びている、請求項１乃至４の何れか一項に記載の半導体パッケージ用ステム。
  6. 前記第２面に、前記貫通孔の一端側を塞ぐように接合された金属ベースを有し、
    前記台座部は、前記貫通孔に挿入されて前記貫通孔内で前記金属ベースと接合されている、請求項１乃至５の何れか一項に記載の半導体パッケージ用ステム。
  7. 前記金属ベースの熱伝導率は、前記アイレットの熱伝導率と同等以上である、請求項６に記載の半導体パッケージ用ステム。
  8. 請求項１乃至７の何れか一項に記載の半導体パッケージ用ステムと、
    前記素子搭載面に搭載された半導体素子と、を有する半導体パッケージ。
  9. 第１面から第２面に貫通する貫通孔が形成されたアイレットを作製する工程と、
    台座部、及び前記台座部から突出する柱状部を備えた金属ブロックを作製する工程と、
    前記台座部を前記貫通孔に挿入し、前記柱状部の少なくとも一部が前記第１面から突出するように、前記金属ブロックを前記アイレットと接合する工程と、を有し、
    前記金属ブロックを作製する工程は、
    棒状の材料に対して引き抜き加工を行って所定形状に成型後、切断して個片化する工程と、
    個片化された各々の前記材料に対して、前記柱状部となる部分を周囲から金型で押圧し、半導体素子を搭載する素子搭載面となる部分を平坦化する工程と、を含み、
    前記平坦化する工程では、平面視において、前記台座部の外周部が前記柱状部の周囲に露出する、半導体パッケージ用ステムの製造方法。
JP2020204085A 2020-12-09 2020-12-09 半導体パッケージ用ステム及びその製造方法、半導体パッケージ Active JP7481245B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020204085A JP7481245B2 (ja) 2020-12-09 2020-12-09 半導体パッケージ用ステム及びその製造方法、半導体パッケージ
US17/454,100 US12087886B2 (en) 2020-12-09 2021-11-09 Header for semiconductor package, and semiconductor package
EP21210623.1A EP4012754A1 (en) 2020-12-09 2021-11-25 Header for semiconductor package, semiconductor package, and method for manufacturing header for semiconductor package
CN202111451592.5A CN114628988A (zh) 2020-12-09 2021-12-01 半导体封装用管座及其制造方法、以及半导体封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020204085A JP7481245B2 (ja) 2020-12-09 2020-12-09 半導体パッケージ用ステム及びその製造方法、半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2022091315A true JP2022091315A (ja) 2022-06-21
JP7481245B2 JP7481245B2 (ja) 2024-05-10

Family

ID=78806274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020204085A Active JP7481245B2 (ja) 2020-12-09 2020-12-09 半導体パッケージ用ステム及びその製造方法、半導体パッケージ

Country Status (4)

Country Link
US (1) US12087886B2 (ja)
EP (1) EP4012754A1 (ja)
JP (1) JP7481245B2 (ja)
CN (1) CN114628988A (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3798483B2 (ja) * 1996-10-22 2006-07-19 株式会社東芝 半導体レーザ装置
JP2004235212A (ja) * 2003-01-28 2004-08-19 Matsushita Electric Ind Co Ltd 気密端子とそれを用いた半導体装置
JP2006310548A (ja) 2005-04-28 2006-11-09 I-Pulse Co Ltd 電子部品吸着ノズル、部品移載装置、ｉｃハンドラーおよび表面実装機
JP5017066B2 (ja) 2007-11-26 2012-09-05 新光電気工業株式会社 光半導体素子用ステムの製造方法
KR101383882B1 (ko) 2008-10-23 2014-04-11 삼성테크윈 주식회사 헤드 어셈블리 및 이를 갖는 칩 마운터
US9992919B2 (en) 2013-03-26 2018-06-05 Fuji Machine Mfg. Co., Ltd. Electronic circuit component mounting system
JP6935251B2 (ja) 2017-07-10 2021-09-15 日本特殊陶業株式会社 発光素子搭載用パッケージ

Also Published As

Publication number Publication date
US20220181525A1 (en) 2022-06-09
CN114628988A (zh) 2022-06-14
EP4012754A1 (en) 2022-06-15
JP7481245B2 (ja) 2024-05-10
US12087886B2 (en) 2024-09-10

Similar Documents

Publication Publication Date Title
US10910326B2 (en) Semiconductor package
JP2012079827A (ja) 半導体発光装置及び光源装置
CN111834885B (zh) 半导体装置用管座和半导体装置
JP4262937B2 (ja) 半導体レーザ装置
JP7306831B2 (ja) 半導体パッケージ用ステム、半導体パッケージ
JP2002110833A (ja) 半導体装置およびその製造方法
JP7481245B2 (ja) 半導体パッケージ用ステム及びその製造方法、半導体パッケージ
JP4739975B2 (ja) 光半導体素子用パッケージ
JP4162363B2 (ja) 半導体装置
TWI878499B (zh) 半導體封裝用管座以及半導體封裝
JP3771931B1 (ja) 光半導体素子用パッケージおよび光半導体装置
JP6408661B2 (ja) Ｔｏ−ｃａｎ型パッケージ用ヘッダーおよび半導体装置
US20230154818A1 (en) Header for semiconductor package
JP2007053252A (ja) 光半導体素子用パッケージ及びその製造方法
JP3513295B2 (ja) 気密端子用ステム
JP4367009B2 (ja) ヒートシンク付き気密端子およびその製造方法
JP6239970B2 (ja) Ｔｏ−ｃａｎ型パッケージ用ヘッダーおよび半導体装置
JP2020068285A (ja) 半導体発光装置及び半導体発光装置の製造方法
JP2004031815A (ja) 蓋体およびこれを用いた光デバイス収納用パッケージ
JP5254374B2 (ja) 電子部品およびその製造方法
JP2005150538A (ja) 半導体装置用パッケージとその製造方法
JP2543661Y2 (ja) マイクロ波トランジスタ
JPH11186422A (ja) 金属キャップ及びその製造方法、並びにそれを用いた弾性表面波装置
JP2020088141A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004031653A (ja) パッケージおよび光半導体素子固定モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240425

R150 Certificate of patent or registration of utility model

Ref document number: 7481245

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150