[go: up one dir, main page]

JP7286450B2 - 電子装置及び電子装置の製造方法 - Google Patents

電子装置及び電子装置の製造方法 Download PDF

Info

Publication number
JP7286450B2
JP7286450B2 JP2019128795A JP2019128795A JP7286450B2 JP 7286450 B2 JP7286450 B2 JP 7286450B2 JP 2019128795 A JP2019128795 A JP 2019128795A JP 2019128795 A JP2019128795 A JP 2019128795A JP 7286450 B2 JP7286450 B2 JP 7286450B2
Authority
JP
Japan
Prior art keywords
metal layer
electrode pad
electronic device
pad portion
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019128795A
Other languages
English (en)
Other versions
JP2021015860A (ja
Inventor
隆幸 松本
元 中西
忠明 勝山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2019128795A priority Critical patent/JP7286450B2/ja
Priority to US16/922,614 priority patent/US11227813B2/en
Publication of JP2021015860A publication Critical patent/JP2021015860A/ja
Application granted granted Critical
Publication of JP7286450B2 publication Critical patent/JP7286450B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

本発明は、電子装置及び電子装置の製造方法に関する。
近年、基板に例えばＩＣ（Integrated Circuit）チップ及びインダクタなどの複数の電子部品を搭載する電子装置が知られている。このような電子装置としては、例えば金属製のリードフレームに、複数の電子部品を実装したものがある。
国際公開第２０１６／０７６１６２号 米国特許出願公開第２０１１／０２８５００９号明細書
しかしながら、複数の電子部品を備える電子装置は、小型化するのが困難であるという問題がある。具体的には、例えばリードフレームに複数の電子部品を並べて配置する場合、電子部品の数が増えるほどこれらの電子部品によって占有される面積が大きくなり、リードフレームの面積も大きくなる。結果として、複数の電子部品をリードフレームに実装した電子装置が大型化してしまう。
開示の技術は、かかる点に鑑みてなされたものであって、装置の小型化を図ることができる電子装置及び電子装置の製造方法を提供することを目的とする。
本願が開示する電子装置は、１つの態様において、第１金属層と、前記第１金属層上に設けられた電子部品と、前記第１金属層上及び前記電子部品上に設けられた第２金属層と、前記第１金属層と前記第２金属層との間を充填し、前記電子部品を被覆する絶縁樹脂とを有し、前記第２金属層は、面状の電極パッド部と、前記電極パッド部の周縁に沿って前記電極パッド部から前記第１金属層の方向へ突出し、前記第２金属層を前記第１金属層と電気的に接続する接続部とを有する。
本願が開示する電子装置及び電子装置の製造方法の１つの態様によれば、装置の小型化を図ることができるという効果を奏する。
図１は、一実施の形態に係る電子装置の構成を示す斜視図である。 図２は、一実施の形態に係る電子装置の構成を示す組立図である。 図３は、Ｉ－Ｉ線断面を示す模式図である。 図４は、第１金属層の構成を示す斜視図である。 図５は、第２金属層の構成を示す斜視図である。 図６は、一実施の形態に係る電子装置の製造方法を示すフロー図である。 図７は、第１金属層形成工程を説明する図である。 図８は、第２金属層形成工程を説明する図である。 図９は、電極形成工程を説明する図である。 図１０は、ＩＣチップ実装工程を説明する図である。 図１１は、はんだ塗布工程を説明する図である。 図１２は、金属層接合工程を説明する図である。 図１３は、中間構造体の構成を示す側面図である。 図１４は、樹脂封止工程を説明する図である。 図１５は、溝形成工程を説明する図である。 図１６は、ソルダーレジスト層形成工程を説明する図である。 図１７は、電解めっき工程を説明する図である。 図１８は、回路基板への実装例を示す図である。 図１９は、第２金属層の変形例を示す斜視図である。
以下、本願が開示する電子装置及び電子装置の製造方法の一実施の形態について、図面を参照して詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
図１は、一実施の形態に係る電子装置１００の構成を示す斜視図である。図１に示すように、電子装置１００は、略直方体形状を有し、内部に例えばＩＣチップなどの電子部品を内蔵している。すなわち、電子装置１００は、２層の金属層の間に電子部品を挟んで実装し、全体を樹脂封止することによって形成される。そして、電子装置１００は、上面に、例えばインダクタなどの受動部品を搭載するための電極パッド１０１を有する。この電極パッド１０１の周囲は、ソルダーレジスト層１０２によって被覆される。さらに、電子装置１００の側面には、内部のＩＣチップに接続する複数の外部端子１０３と、電極パッド１００を形成する金属層を製造時に枠と連結する連結部１０４の端面とが露出する。
なお、以下においては、電子装置１００の受動部品を搭載する面が上側の面（上面）であるものとして説明するが、電子装置１００は、例えば上下反転して製造及び使用されても良く、任意の姿勢で製造及び使用されて良い。
図２は、一実施の形態に係る電子装置１００の構成を示す組立図である。図２に示すように、電子装置１００は、第１金属層１１０と第２金属層１２０との間にＩＣチップ１３０を有し、第２金属層１２０の上面にソルダーレジスト層１０２を有する。
第１金属層１１０は、ＩＣチップ１３０がフリップチップ実装される層であり、ＩＣチップ１３０と電子装置１００の外部とを接続する外部端子１０３を形成する層である。第１金属層１１０の材料としては、例えば銅又は銅合金、並びに４２アロイ等の鉄－ニッケル合金などを用いることができる。また、第１金属層１１０の厚さは、例えば０．１～０．３ｍｍ程度とすることができる。第１金属層１１０は、リードフレームと呼ばれることがある。
第２金属層１２０は、第１金属層１１０との間でＩＣチップ１３０を挟持するとともに、電子装置１００の上面に搭載される受動部品と接続する電極パッド１０１を形成する層である。第２金属層１２０の製造時には、第２金属層１２０は、連結部１０４によって周囲の枠に連結されている。第２金属層１２０は、電極パッド１０１に搭載される受動部品から発生する熱を吸収し第１金属層１１０を介して放熱する。第２金属層１２０の材料としては、第１金属層１１０と同様に、例えば銅若しくは銅合金、又は４２アロイ等の鉄－ニッケル合金などを用いることができる。また、第２金属層１２０の厚さは、例えば０．１～０．８ｍｍ程度とすることができる。第２金属層１２０は、リードフレームと呼ばれることがある。
ＩＣチップ１３０は、種々の機能を有する電子回路を半導体上に集積した電子部品である。ＩＣチップ１３０の第１金属層１１０に対向する面には複数の端子が設けられており、これらの端子が第１金属層１１０に接続される。
これらの第１金属層１１０、第２金属層１２０及びＩＣチップ１３０は、絶縁性樹脂によって樹脂封止されている。そして、第２金属層１２０及び絶縁性樹脂によって形成される電子装置１００の上面は、ソルダーレジスト層１０２によって被覆される。ソルダーレジスト層１０２は、電極パッド１０１の位置に開口部１０２ａが形成された絶縁層である。すなわち、ソルダーレジスト層１０２は、電子装置１００の上面を被覆し、開口部１０２ａから電極パッド１０１を露出させる。
図３は、図１に示したＩ－Ｉ線断面を示す模式図である。図３に示すように、第１金属層１１０の上面には、ＩＣチップ１３０が実装され、ＩＣチップ１３０の複数の端子１３１が接続する。端子１３１は、例えばはんだバンプであっても良い。また、第１金属層１１０の上面には、第２金属層１２０の下面から突出する接続部１２２が接触し、第２金属層１２０を支持する。
これらの第１金属層１１０、第２金属層１２０及びＩＣチップ１３０は、絶縁性樹脂１５０によって樹脂封止される。すなわち、第１金属層１１０、第２金属層１２０及びＩＣチップ１３０の周囲の空間には、絶縁性樹脂１５０が充填されている。絶縁性樹脂１５０の材料としては、例えばポリイミド系樹脂やエポキシ系樹脂などの絶縁性樹脂、又はこれらの樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。
第１金属層１１０の絶縁性樹脂１５０に覆われず露出する面には、電解めっき層１１１が形成される。電解めっき層１１１のうち電子装置１００の側面及び下面に露出する面は、外部端子１０３を形成する。外部端子１０３の側面は、第２金属層１２０の周囲の絶縁性樹脂１５０よりも電子装置１００の内側方向に後退して位置する。すなわち、外部端子１０３の側面は、電子装置１００の外周から内側に後退した位置で露出する。そして、外部端子１０３の側面の位置に合わせて、第１金属層１１０の周囲の絶縁性樹脂１５０の側面も、電子装置１００の外周から内側に後退している。したがって、電子装置１００の側面においては、第２金属層１２０部分よりも、第１金属層１１０部分が内側に後退している。また、第２金属層１２０の絶縁性樹脂１５０及びソルダーレジスト層１０２に覆われず露出する面には、電解めっき層１２１が形成される。そして、第２金属層１２０及び電解めっき層１２１は、受動部品を搭載する電極パッド１０１を形成する。
このように、電子装置１００の内部にＩＣチップ１３０を実装し、電子装置１００の上面に受動部品を搭載する電極パッド１０１を形成することにより、ＩＣチップ１３０と受動部品を立体的に重ねて配置することが可能となる。したがって、ＩＣチップ１３０と受動部品を同一基板上に並べて平面的に配置する必要がなく、ＩＣチップ１３０及び受動部品が占有する面積を小さくして電子装置１００の小型化を図ることができる。また、接続部１２２が第１金属層１１０と第２金属層１２０とを接続しているため、２つの金属層を接続する複数の柱状の接続部が不要となり、互いに間隔を開けて配置される複数の接続部を設ける場合と比べて、電子装置１００を小型化することができる。
図４は、第１金属層１１０の構成を示す斜視図である。図４に示す第１金属層１１０は、部品載置部１１２、他層支持部１１３、１１４及び端子部１１５を有する。
部品載置部１１２は、第１金属層１１０の略中央に位置する面状の部分であり、上面にＩＣチップ１３０を載置する。
他層支持部１１３は、部品載置部１１２から連続し、第１金属層１１０の周縁に沿って設けられる面状の部分であり、第２金属層１２０の下面から突出する接続部１２２に接触して、第２金属層１２０を支持する。他層支持部１１３の外周の端面のうち第１金属層１１０の周縁に位置する端面と、他層支持部１１３の下面とは、電子装置１００の側面及び下面からそれぞれ露出し、外部端子１０３を形成する。
他層支持部１１４は、他層支持部１１３と対向する位置において、第１金属層１１０の周縁に沿って設けられる面状の部分であり、第２金属層１２０の下面から突出する接続部１２２に接触して、第２金属層１２０を支持する。他層支持部１１４の外周の端面のうち第１金属層１１０の周縁に位置する端面と、他層支持部１１４の下面とは、電子装置１００の側面及び下面からそれぞれ露出し、外部端子１０３を形成する。
端子部１１５は、一端が第１金属層１１０の略中央に位置し、他端が第１金属層１１０の周縁に位置する複数の分離した金属板からなる部分であり、第１金属層１１０の中央に位置する一端がＩＣチップ１３０の端子に接続する。そして、第１金属層１１０の周縁に位置する端子部１１５の他端は、電子装置１００の側面から露出し、外部端子１０３を形成する。また、端子部１１５は、それぞれ一端側よりも他端側において厚い形状を有する。すなわち、端子部１１５は、第１金属層１１０の周縁で厚くなっており、厚くなった他端側の下面は、電子装置１００の下面から露出し、外部端子１０３を形成する。一方、薄い一端側の下面は、絶縁性樹脂１５０によって被覆される。このように、一端側と他端側で厚さが異なる端子部１１５は、例えばハーフエッチングによって形成することが可能である。
図５は、第２金属層１２０の構成を示す斜視図である。すなわち、図５（ａ）は、第２金属層１２０の上面の構成を示す斜視図であり、図５（ｂ）は、第２金属層１２０の下面の構成を示す斜視図である。図５に示す第２金属層１２０は、接続部１２２、電極パッド部１２３及び給電部１２４を有する。
接続部１２２は、第２金属層１２０と第１金属層１１０を接続する突起であり、第１金属層１１０の他層支持部１１３、１１４によって支持される。接続部１２２は、第２金属層１２０の周縁の対向する２辺に沿って設けられる。換言すれば、接続部１２２は、電極パッド部１２３の周縁に沿った位置において、電極パッド部１２３の下面から突出する。そして、接続部１２２の下端は、第１金属層１１０の他層支持部１１３、１１４に接触して第２金属層１２０と第１金属層１１０とを電気的に接続する。接続部１２２が電極パッド部１２３の周縁に沿った単一の突起であるため、例えば柱状の突起を設ける場合と比べて、第２金属層１２０と第１金属層１１０との間を比較的大面積で接続することができる。このため、第２金属層１２０と第１金属層１１０の間の電気抵抗を低減するとともに、熱伝導の効率を向上することができる。また、接続部１２２と同じ接続面積を複数の柱状の突起によって確保する場合と比べると、間隔を空けて複数の突起を配置する必要がなくなり、電子装置１００の小型化を図ることができる。
電極パッド部１２３は、第２金属層１２０の比較的大きな部分を占める一対の面状の金属板からなる部分であり、上面が電子装置１００の上面から露出し、電極パッド１０１を形成する。すなわち、電極パッド部１２３の上面には、例えばインダクタなどの受動部品が載置される。受動部品は発熱することがあるが、電極パッド部１２３の下面には、電極パッド部１２３の周縁に沿って接続部１２２が突出し、比較的大きな面で第１金属層１１０へ接続しているため、効率的な放熱が可能である。後述するように、第２金属層１２０の製造時には、電極パッド部１２３は、連結部１０４によって枠に連結されている。また、一例として、電極パッド部１２３は、矩形状である。
給電部１２４は、第１金属層１１０の端子部１１５に対応する位置に設けられ、電解めっき時に第１金属層１１０の端子部１１５それぞれへ給電する。すなわち、給電部１２４は、それぞれ第１金属層１１０の端子部１１５に接続し、電解めっき時に第２金属層１２０が通電されると、分離した金属板である端子部１１５それぞれへ給電する。後述するように、第２金属層１２０の製造時には、給電部１２４は、連結部１０４によって枠に連結されている。
次いで、上記のように構成された電子装置１００の製造方法について、図６に示すフロー図を参照しながら説明する。
まず、電子装置１００の骨格となる第１金属層１１０及び第２金属層１２０が形成される（ステップＳ１０１、Ｓ１０２）。第１金属層１１０及び第２金属層１２０は、それぞれ金属板のエッチングによって形成される。このとき、１枚の金属板には、複数の電子装置１００の第１金属層１１０又は第２金属層１２０が形成される。
具体的には、例えば図７に示すように、第１金属板１１０ａには、それぞれ枠１１０ｂによって囲まれた例えば４つの領域に、４つの電子装置１００の第１金属層１１０が格子状に並べて形成される。つまり、４つの第１金属層１１０は、枠１１０ｂによって分画されている。第１金属板１１０ａは、エッチングにより、部品載置部１１２、他層支持部１１３、１１４及び端子部１１５と、枠１１０ｂとを残存させるように溶解される。また、ハーフエッチングにより、周囲よりも厚さが薄い部分を形成し、第１金属層１１０の厚さに段階を設けても良い。具体的には、例えば端子部１１５の中央部分の一端よりも周縁部分の他端が厚くなっている。そして、端子部１１５の厚くなった他端は、枠１１０ｂに連結している。また、他層支持部１１３、１１４の外周の端部も、枠１１０ｂに連結している。
第１金属層１１０と同様に、例えば図８に示すように、第２金属板１２０ａには、それぞれ枠１２０ｂによって囲まれた例えば４つの領域に、４つの電子装置１００の第２金属層１２０が格子状に並べて形成される。つまり、４つの第２金属層１２０は、枠１２０ｂによって分画されている。第２金属板１２０ａは、エッチングにより、接続部１２２、電極パッド部１２３及び給電部１２４と、枠１２０ｂとを残存させるように溶解される。このとき、電極パッド部１２３の下面において、接続部１２２の周囲にはハーフエッチングが施されることにより、接続部１２２の周囲では電極パッド部１２３が薄くなる。結果として、電極パッド部１２３の下面から突出する接続部１２２を形成することができる。接続部１２２及び給電部１２４は、第２金属層１２０と第１金属層１１０とが接合される際に第１金属層１１０に接触するため、第２金属板１２０ａの最も厚い部分として残存する。
なお、図８に示すように、電極パッド部１２３及び給電部１２４は、連結部１０４によって枠１２０ｂに連結している。連結部１０４は、それぞれ電極パッド部１２３及び給電部１２４よりも幅が狭く、局所的に電極パッド部１２３及び給電部１２４を枠１２０ｂに接続する。連結部１０４の厚さは、電極パッド部１２３の面状の部分と同じ厚さであり、接続部１２２及び給電部１２４よりも薄い。このように、連結部１０４が電極パッド部１２３及び給電部１２４を枠１２０ｂに接続するため、分離した電極パッド部１２３及び給電部１２４を１枚の第２金属板１２０ａから製造することができる。
金属板のエッチングにより第１金属層１１０及び第２金属層１２０が形成されると、第１金属層１１０の上面に、ＩＣチップ１３０を実装するための電極が形成される（ステップＳ１０３）。具体的には、例えば図９に示すように、部品載置部１１２及び端子部１１５のＩＣチップ１３０の端子に対応する位置に、めっきにより電極１４０が形成される。したがって、例えば部品載置部１１２の中央と端子部１１５の部品載置部１１２に近い端部とにそれぞれ電極１４０が形成される。電極１４０のめっきに用いられる金属としては、例えばＮｉ（ニッケル）／Ａｇ（銀）、Ｎｉ／Ｐｄ（パラジウム）／Ａｕ（金）、Ｓｎ（錫）、Ａｇなどがある。ここで、Ｎｉ／Ａｇとは、下層側から順にＮｉ層とＡｇ層とを積層しためっき層であり、Ｎｉ／Ｐｄ／Ａｕとは、下層側から順にＮｉ層とＰｄ層とＡｕ層とを積層しためっき層である。なお、図９以外の図においては、電極１４０の図示を省略している。
形成された電極１４０にはＩＣチップ１３０の端子１３１が接続され、ＩＣチップ１３０が第１金属層１１０にフリップチップ実装される（ステップＳ１０４）。ＩＣチップ１３０のフリップチップ実装は、例えばリフロープロセスによって行われても良い。すなわち、ＩＣチップ１３０の端子１３１であるはんだバンプを加熱して溶融させ、電極１４０に接続させても良い。これにより、例えば図１０に示すように、第１金属板１１０ａの各第１金属層１１０には、ＩＣチップ１３０が実装される。ＩＣチップ１３０が実装された場合でも、他層支持部１１３、１１４は、ＩＣチップ１３０によって覆われない。
そして、第１金属層１１０と第２金属層１２０とを接合するためのはんだが第１金属層１１０に塗布される（ステップＳ１０５）。具体的には、例えば図１１に示すように、他層支持部１１３、１１４及び端子部１１５にはんだ１１６が塗布される。はんだ１１６が塗布されるのは、他層支持部１１３、１１４の接続部１２２に対応する位置と、端子部１１５の給電部１２４に対応する位置とであり、第２金属層１２０に接続する位置にはんだ１１６が塗布される。はんだ１１６の塗布は、はんだペーストの印刷によって行われても良いし、ディスペンサが用いられても良い。また、はんだペーストの代わりに導電性ペーストが用いられても良い。なお、図１１以外の図においては、はんだ１１６の図示を省略している。
第１金属層１１０にはんだ１１６が塗布されると、第２金属層１２０が積層され、第１金属層１１０及び第２金属層１２０が接合される（ステップＳ１０６）。すなわち、例えばリフロープロセスによって、他層支持部１１３、１１４に塗布されたはんだ１１６が接続部１２２を接合し、端子部１１５に塗布されたはんだ１１６が給電部１２４を接合する。これにより、例えば図１２に示すように、第１金属層１１０及び第２金属層１２０によってＩＣチップ１３０を挟む中間構造体が形成される。
中間構造体は、例えばトランスファーモールド成形により、樹脂封止される（ステップＳ１０７）。すなわち、中間構造体が金型のキャビティに設置され、未硬化の絶縁性樹脂１５０がブランジャからキャビティへ注入された後、絶縁性樹脂１５０が加熱されて硬化する。このとき、例えば図１３に示すように、中間構造体の下面（すなわち、第１金属板１１０ａの下面）に封止成形用テープ１６０を貼付し、その後、中間構造体をキャビティに設置しモールド成形を行うことで、絶縁性樹脂１５０のバリを防止するようにしても良い。なお、図１３は、中間構造体の構成を示す側面図である。樹脂封止の方法としては、トランスファーモールド法の他にも、例えばコンプレッションモールド法やインジェクションモールド法などを用いても良い。中間構造体が樹脂封止されることにより、例えば図１４に示すように、第１金属板１１０ａ、第２金属板１２０ａ及びＩＣチップ１３０の周囲の空間に絶縁性樹脂１５０が充填される。
樹脂封止された中間構造体は、枠１１０ｂ及び枠１２０ｂによって分画される複数の電子装置１００が格子状に並べられたものである。すなわち、ここでは第１金属板１１０ａに４つの第１金属層１１０が形成され、第２金属板１２０ａに４つの第２金属層１２０が形成されているため、中間構造体は、４つの電子装置１００が一体化したものである。そこで、樹脂封止された中間構造体から封止成形用テーブ１６０が除去された後、４つの電子装置１００を分画する第１金属板１１０ａの枠１１０ｂが切断され、溝が形成される（ステップＳ１０８）。具体的には、例えば図１５に示すように、中間構造体がハーフカットされることにより、第１金属板１１０ａの枠１１０ｂが除去されて溝１１０ｃが形成される。換言すれば、４つの第１金属層１１０を分画する枠１１０ｂに溝１１０ｃが形成され、４つの第１金属層１１０がそれぞれ溝１１０ｃによって囲まれる。ただし、溝１１０ｃの深さは、第１金属板１１０ａの厚さと略同一であるため、溝１１０ｃは、第２金属板１２０ａには到達しない。
溝１１０ｃが形成されることにより、第１金属層１１０の他層支持部１１３、１１４及び端子部１１５の外周の端面が溝１１０ｃの側壁において露出する。溝１１０ｃの形成後、中間構造体の上面及び下面が研磨され、他層支持部１１３、１１４及び端子部１１５の下面と、電極パッド部１２３及び給電部１２４の上面とから、絶縁性樹脂１５０のバリや残渣が除去される。中間構造体の研磨は、例えばバフ研磨及びブラスト加工により行われても良い。
そして、電極パッド部１２３及び給電部１２４の上面が露出する中間構造体の上面にソルダーレジスト層１０２が形成される（ステップＳ１０９）。具体的には、例えば図１６に示すように、中間構造体の上面を被覆するソルダーレジスト層１０２が形成される。ソルダーレジスト層１０２は、例えば印刷により形成される。このとき、電極パッド部１２３を露出させるように、電極パッド部１２３の部分には開口部１０２ａが形成される。したがって、ソルダーレジスト層１０２は、給電部１２４と中間構造体の上面を形成する絶縁性樹脂１５０とを被覆する。
そして、絶縁性樹脂１５０及びソルダーレジスト層１０２の外部に露出する金属部分に電解めっきが行われる（ステップＳ１１０）。具体的には、第２金属板１２０ａの一端から給電されることにより、中間構造体全体の表面に電解めっきが施される。このとき、第１金属板１１０ａは、溝１１０ｃによって４つの第１金属層１１０に分離しているが、他層支持部１１３、１１４は接続部１２２を介して第２金属層１２０に接続し、端子部１１５は給電部１２４を介して第２金属層１２０に接続している。このため、第２金属板１２０ａが給電されることにより第１金属層１１０も給電され、第１金属層１１０及び第２金属層１２０の絶縁性樹脂１５０及びソルダーレジスト層１０２から露出する金属部分に電解めっき層が形成される。
すなわち、例えば図１７に示すように、第１金属層１１０の下面と、第１金属層１１０の外周の側面とに電解めっき層１１１が形成され、第２金属層１２０の電極パッド部１２３の上面に電解めっき層１２１が形成される。このように、４つの第１金属層１１０が溝１１０ｃによって分離していても、第１金属層１１０の各部が第２金属層１２０から給電されるため、複数の第１金属層１１０の外周の側面に同時に電解めっき層１１１を形成することができる。電解めっき層１１１、１２１に用いられる金属としては、上述した電極１４０と同様のものがある。
電解めっきが施された中間構造体は、例えばダイサー又はスライサーによって個片化され（ステップＳ１１１）、複数の電子装置１００が得られる。すなわち、第２金属板１２０ａの第２金属層１２０を分画する枠１２０ｂが切断され、中間構造体が例えば４つの電子装置１００へ分離する。それぞれの電子装置１００の側面においては、第１金属層１１０の外周の側面よりも、第２金属層１２０の外周の側面が外側へ突出している。すなわち、電解めっき層１１１によって形成される外部端子１０３の側面は、第２金属層１２０の外周の側面よりも電子装置１００の内側へ後退している。そして、第２金属層１２０の外周の側面においては、連結部１０４の枠１２０ｂからの切断面が絶縁性樹脂１５０から露出する。つまり、電極パッド部１２３及び給電部１２４の側面は、絶縁性樹脂１５０によって被覆され、電子装置１００の外部の環境から保護される。
個片化により得られる電子装置１００は、第１金属層１１０と第２金属層１２０によって挟まれる領域にＩＣチップ１３０を実装しており、第１金属層１１０の上面に受動部品を搭載可能な電極パッド１０１を有する。このため、ＩＣチップ１３０と受動部品を平面的に並べるのではなく、上下方向に重ねて配置することができ、部品の実装面積を低減することができる。結果として、電子装置１００及び受動部品を備える装置の小型化を図ることができる。
これらの電子装置１００には、それぞれ例えばインダクタなどの受動部品が実装される（ステップＳ１１２）。すなわち、電極パッド部１２３の上面に電解めっき層１２１が形成されて得られる電極パッド１０１に、受動部品の電極がはんだにより接続される。これにより、ＩＣチップ１３０と受動部品が上下方向に重ねて配置される。受動部品を実装した電子装置１００は、例えば回路基板に搭載されることがある。具体的には、例えば図１８に示すように、電子装置１００に受動部品２２０が実装され、この電子装置１００が回路基板２１０に搭載される。受動部品２２０の電極２２１は、はんだ２３０によって電極パッド１０１に接続され、電子装置１００の外部端子１０３は、はんだ２４０によって回路基板２１０の電極２１１に接続される。なお、電極パッド１０１には、受動部品２２０の代わりに、例えばＩＣチップなどの能動部品が実装されても良い。また、受動部品２２０としては、インダクタ以外にも、例えばキャパシタ及び抵抗などがある。
はんだ２４０が形成するフィレットは、電子装置１００の側面を被覆するが、第１金属層１１０の外周の側面にも電解めっき層１１１が形成されて外部端子１０３となっているため、電子装置１００の下面のみではなく側面も電極２１１と電気的に接続する。このため、電子装置１００の回路基板２１０への実装信頼性を向上することができる。また、ＩＣチップ１３０は、第１金属層１１０にフリップチップ実装されているため、ＩＣチップ１３０と回路基板２１０の間の導体距離を小さくすることができ、寄生インダクタンスを低減しノイズの発生を抑制することができる。さらに、電極パッド部１２３の下面には、電極パッド部１２３の周縁に沿って接続部１２２が突出し、比較的大きな面積で第２金属層１２０と第１金属層１１０を接続している。このため、受動部品２２０において発生する熱が効率良く第１金属層１１０及び回路基板２１０へ伝導し、放熱効率を向上することができる。
以上のように、本実施の形態によれば、第２金属層に面状の電極パッド部を設けて電極パッド部の上面に受動部品を搭載し、電極パッド部の周縁に沿って下面から突出する接続部によって第２金属層と第１金属層を接続する。そして、第２金属層と第１金属層の間に挟まれるＩＣチップを第１金属層にフリップチップ実装する。このため、ＩＣチップと受動部品を立体的に重ねて配置することが可能となり、ＩＣチップ及び受動部品が占有する面積を小さくして装置の小型化を図ることができる。また、比較的大面積の接続部が第２金属層と第１金属層を接続するため、互いに間隔を空けて配置される複数の柱状の接続部が不要となり、さらに装置の小型化を図ることができる。
なお、上記一実施の形態においては、ＩＣチップ１３０が電子装置１００に実装されるものとしたが、電子装置１００に実装される電子部品はＩＣチップに限定されない。電子装置１００に実装される電子部品としては、例えばトランジスタやダイオードなどの能動部品や、チップコンデンサ、チップインダクタ及びチップ抵抗などの受動部品を用いることができる。
また、上記一実施の形態においては、それぞれの電極パッド部１２３の下面から単一の接続部１２２が突出するものとしたが、これらの接続部１２２の中央付近にスリットを設けても良い。具体的には、例えば図１９に示すように、接続部１２２の中央付近に接続部１２２の短手方向を横断するスリット１２２ａを設けても良い。このように第２金属層１２０の外部と内部を接続するスリット１２２ａを設けることにより、樹脂封止工程において絶縁性樹脂１５０の流動性が向上し、第１金属層１１０と第２金属層１２０の間の空間に絶縁性樹脂１５０を充填しやすくすることができる。
１０１ 電極パッド
１０２ ソルダーレジスト層
１０３ 外部端子
１１０ 第１金属層
１１０ａ 第１金属板
１１０ｂ、１２０ｂ 枠
１１０ｃ 溝
１１１、１２１ 電解めっき層
１１２ 部品載置部
１１３、１１４ 他層支持部
１１５ 端子部
１２０ 第２金属層
１２０ａ 第２金属板
１２２ 接続部
１２３ 電極パッド部
１２４ 給電部
１３０ ＩＣチップ
１４０ 電極
１５０ 絶縁性樹脂
２１０ 回路基板
２２０ 受動部品

Claims (9)

  1. 第１金属層と、
    前記第１金属層上に設けられた電子部品と、
    前記第１金属層上及び前記電子部品上に設けられた第２金属層と、
    前記第１金属層と前記第２金属層との間を充填し、前記電子部品を被覆する絶縁樹脂とを有し、
    前記第２金属層は、
    互いに対向して配置される矩形面状の第１電極パッド部及び矩形面状の第２電極パッド部と、
    前記第１電極パッド部の周縁の前記第２電極パッド部とは反対側の一辺に沿って前記第１電極パッド部から前記第１金属層の方向へ突出し、前記第２金属層を前記第１金属層と電気的に接続し、前記一辺に沿う方向の長さが前記一辺の長さよりも短い第１接続部と、
    前記第２電極パッド部の周縁の前記第１電極パッド部とは反対側の一辺に沿って前記第２電極パッド部から前記第１金属層の方向へ突出し、前記第２金属層を前記第１金属層と電気的に接続し、前記一辺に沿う方向の長さが前記一辺の長さよりも短い第２接続部と
    を有する
    ことを特徴とする電子装置。
  2. 前記第１接続部及び前記第２接続部の各々の高さは、
    前記電子部品の高さよりも高い
    ことを特徴とする請求項１記載の電子装置。
  3. 前記第１電極パッド部及び前記第２電極パッド部は、
    前記電子部品と重なる位置に設けられ、前記絶縁樹脂から露出する面を有する
    ことを特徴とする請求項１記載の電子装置。
  4. 前記第１金属層は、
    前記電子部品を載置する載置部と、
    前記第１接続部及び前記第２接続部に接触して前記第２金属層を支持する支持部と、
    前記載置部に載置された前記電子部品の端子から自装置の外周まで延びる端子部と
    を有することを特徴とする請求項１記載の電子装置。
  5. 自装置の外周において露出する前記端子部の端面を被覆するめっき層
    をさらに有することを特徴とする請求項４記載の電子装置。
  6. 前記めっき層は、
    前記支持部の前記第１接続部及び前記第２接続部に接触する面に隣接する側面であって自装置の外周において露出する側面を被覆する
    ことを特徴とする請求項５記載の電子装置。
  7. 前記端子部は、
    互いに分離する複数の金属板を有し、
    前記第２金属層は、
    前記第１電極パッド部及び前記第２電極パッド部の周囲に、前記複数の金属板にそれぞれ接続する複数の給電部を有する
    ことを特徴とする請求項４記載の電子装置。
  8. 自装置の外周において、前記第１金属層の周囲の前記絶縁樹脂の側面が、前記第２金属層の周囲の前記絶縁樹脂の側面よりも自装置の外周から内側に後退して位置し、
    前記端子部の側面は、自装置の外周から内側に後退した位置で、前記第１金属層の周囲の前記絶縁樹脂の側面から露出する
    ことを特徴とする請求項４記載の電子装置。
  9. 電子部品の搭載部を備える第１金属層を形成する工程と、
    互いに対向して配置される矩形面状の第１電極パッド部及び矩形面状の第２電極パッド部と、前記第１電極パッド部の周縁の前記第２電極パッド部とは反対側の一辺に沿って前記第１電極パッド部から突出し、前記一辺に沿う方向の長さが前記一辺の長さよりも短い第１接続部と、前記第２電極パッド部の周縁の前記第１電極パッド部とは反対側の一辺に沿って前記第２電極パッド部から前記第１金属層の方向へ突出し、前記一辺に沿う方向の長さが前記一辺の長さよりも短い第２接続部とを備える第２金属層を形成する工程と、
    前記第１金属層に前記電子部品を搭載する工程と、
    前記電子部品を挟むように前記第１金属層上に前記第２金属層を積層し、前記第１接続部及び前記第２接続部を前記第１金属層に接合する工程と、
    前記第１金属層及び前記第２金属層の間に、前記電子部品、前記第１接続部及び前記第２接続部を被覆する絶縁樹脂を充填する工程と
    を有することを特徴とする電子装置の製造方法。
JP2019128795A 2019-07-10 2019-07-10 電子装置及び電子装置の製造方法 Active JP7286450B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019128795A JP7286450B2 (ja) 2019-07-10 2019-07-10 電子装置及び電子装置の製造方法
US16/922,614 US11227813B2 (en) 2019-07-10 2020-07-07 Electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019128795A JP7286450B2 (ja) 2019-07-10 2019-07-10 電子装置及び電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021015860A JP2021015860A (ja) 2021-02-12
JP7286450B2 true JP7286450B2 (ja) 2023-06-05

Family

ID=74102744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019128795A Active JP7286450B2 (ja) 2019-07-10 2019-07-10 電子装置及び電子装置の製造方法

Country Status (2)

Country Link
US (1) US11227813B2 (ja)
JP (1) JP7286450B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220189858A1 (en) * 2020-12-11 2022-06-16 Microchip Technology Incorporated Semiconductor device packages including multiple lead frames and related methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080054438A1 (en) 2006-08-30 2008-03-06 Semiconductor Components Industries, Llc Semiconductor package structure having multiple heat dissipation paths and method of manufacture
JP2008258411A (ja) 2007-04-05 2008-10-23 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US20110285009A1 (en) 2010-05-24 2011-11-24 Chi Heejo Integrated circuit packaging system with dual side connection and method of manufacture thereof
JP2018125403A (ja) 2017-01-31 2018-08-09 株式会社加藤電器製作所 電子デバイス及び電子デバイスの製造方法
JP2018137466A (ja) 2012-03-23 2018-08-30 日本テキサス・インスツルメンツ株式会社 モジュールとして構成されるマルチレベルリードフレームを有するパッケージングされた半導体デバイス

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8035221B2 (en) * 2007-11-08 2011-10-11 Intersil Americas, Inc. Clip mount for integrated circuit leadframes
US8883567B2 (en) * 2012-03-27 2014-11-11 Texas Instruments Incorporated Process of making a stacked semiconductor package having a clip
CN207217523U (zh) 2014-11-12 2018-04-10 株式会社村田制作所 复合电子部件、电路模块以及dcdc转换器模块

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080054438A1 (en) 2006-08-30 2008-03-06 Semiconductor Components Industries, Llc Semiconductor package structure having multiple heat dissipation paths and method of manufacture
JP2008258411A (ja) 2007-04-05 2008-10-23 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US20110285009A1 (en) 2010-05-24 2011-11-24 Chi Heejo Integrated circuit packaging system with dual side connection and method of manufacture thereof
JP2018137466A (ja) 2012-03-23 2018-08-30 日本テキサス・インスツルメンツ株式会社 モジュールとして構成されるマルチレベルリードフレームを有するパッケージングされた半導体デバイス
JP2018125403A (ja) 2017-01-31 2018-08-09 株式会社加藤電器製作所 電子デバイス及び電子デバイスの製造方法

Also Published As

Publication number Publication date
US20210013129A1 (en) 2021-01-14
US11227813B2 (en) 2022-01-18
JP2021015860A (ja) 2021-02-12

Similar Documents

Publication Publication Date Title
JP3910598B2 (ja) 樹脂封止型半導体装置およびその製造方法
TWI527175B (zh) 半導體封裝件、基板及其製造方法
JP2011040602A (ja) 電子装置およびその製造方法
JP2006128455A (ja) 半導体装置およびその製造方法
JP2004071898A (ja) 回路装置およびその製造方法
CN107039387B (zh) 引线框架、半导体装置及引线框架的制造方法
US20220367326A1 (en) Electronic component apparatus having a first lead frame and a second lead frame and an electronic component provided between the first lead frame and the second lead frame
US6716675B2 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
JP2004071899A (ja) 回路装置およびその製造方法
US11302623B2 (en) Electronic device
JP7286450B2 (ja) 電子装置及び電子装置の製造方法
US11452210B2 (en) Wiring substrate and electronic device
US11552004B2 (en) Wiring structure having stacked first and second electrodes
JP7463191B2 (ja) 半導体装置及び半導体装置の製造方法
JP7211267B2 (ja) 半導体パッケージの製造方法
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
CN112750796A (zh) 半导体装置以及半导体装置的制造方法
JP7483595B2 (ja) 配線基板、電子装置及び配線基板の製造方法
TWI867500B (zh) 具散熱效果的半導體封裝元件及製法
US11282771B2 (en) Electronic component and method of manufacturing electronic component
JP4097486B2 (ja) 回路装置の製造方法
KR101163905B1 (ko) 리드 프레임 및 이의 제조 방법
JP4166097B2 (ja) 混成集積回路装置
JP2024051292A (ja) 半導体装置
JP2005223162A (ja) チップ状電子部品、その製造方法及び実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230524

R150 Certificate of patent or registration of utility model

Ref document number: 7286450

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150