JP7279831B1

JP7279831B1 - 電力変換器のゲート駆動回路

Info

Publication number: JP7279831B1
Application number: JP2022042935A
Authority: JP
Inventors: 勇長谷川
Original assignee: Meidensha Corp
Current assignee: Meidensha Corp
Priority date: 2022-03-17
Filing date: 2022-03-17
Publication date: 2023-05-23
Anticipated expiration: 2042-03-17
Also published as: CN118844019A; WO2023176515A1; KR20240137706A; JP2023136978A

Abstract

【課題】パルストランスの製造ばらつき等による印加電圧のアンバランスを解消した電力変換器のゲート駆動回路を提供する。
【解決手段】直列接続された半導体デバイスを有する電力変換器のゲート駆動回路において、複数のパルストランスｔｒ１，ｔｒ２は、１次巻線ｔｒ１ａ，ｔｒ２ａが直列接続され、２次巻線ｔｒ１ｂ，ｔｒ２ｂが各半導体デバイスＳ１，Ｓ２に直接又は間接的に接続され、１次側と２次側を絶縁しつつ、１次側から２次側へ電力又は電力及び制御信号を伝送する。補助巻線３は、複数のパルストランスｔｒ１，ｔｒ２を互いに磁気結合する。
【選択図】図１

Description

本発明は、電力変換器のゲート駆動回路におけるパルストランスの製造ばらつき等による印加電圧アンバランスの低減方法に関する。

図６に特許文献１における回路構成を示す。特許文献１（図６）は半導体デバイスのゲート駆動回路に関する発明であり、ＡＣ／ＤＣコンバータ１３、トランスドライブ回路１４によりパルストランス１５を駆動することでゲート駆動用の電力を伝送しつつ絶縁を確保している。

特許第５２２１２０３号

しかしながら、図６の回路構成の場合、パルストランス１５の１次巻線１６を直列接続し電圧を印加するため、パルストランス１５の励磁インダクタンスがばらつき、次のような問題が生じる。

２次側電圧のばらつきによってダイオードブリッジ整流回路２７等の責務が増大する。

また、パルストランス１５の印加電圧アンバランスによって鉄損が増大し、コアが大型化する。

以上示したようなことから、パルストランスの製造ばらつき等による印加電圧のアンバランスを解消した電力変換器のゲート駆動回路を提供することが課題となる。

本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、直列接続された半導体デバイスを有する電力変換器のゲート駆動回路であって、１次巻線が直列接続され、２次巻線が各前記半導体デバイスに直接又は間接的に接続され、１次側と２次側を絶縁しつつ、１次側から２次側へ電力又は電力及び制御信号を伝送する複数のパルストランスと、複数の前記パルストランスを互いに磁気結合するための補助巻線と、を備えたことを特徴とする。

また、その一態様として、ｎ（ｎ＝２以上の自然数）段の前記パルストランスを有し、１段目の前記パルストランスには、次段の前記パルストランスと磁気結合するための次段結合補助巻線を設け、１段目とｎ段目の間の前記パルストランスには、前段の前記パルストランスと磁気結合するための前段結合補助巻線と、次段の前記パルストランスと磁気結合するための次段結合補助巻線と、を設け、ｎ段目の前記パルストランスには、前段の前記パルストランスと磁気結合するための前段結合補助巻線を設け、ｋ（ｋ＝１～ｎ－１の自然数）段目の前記パルストランスに設けられた前記次段結合補助巻線と、ｋ＋１段目の前記パルストランスに設けられた前記前段結合補助巻線を接続したことを特徴とする。

本発明によれば、パルストランスの製造ばらつき等による印加電圧のアンバランスを解消した電力変換器のゲート駆動回路を提供することが可能となる。

実施形態１における電力変換器のゲート駆動回路を示す図。特許文献１のシミュレーション結果を示すタイムチャート。実施形態１のシミュレーション結果を示すタイムチャート。実施形態２における電力変換器のゲート駆動回路を示す図。実施形態３における電力変換器のゲート駆動回路を示す図。特許文献１における電力変換器のゲート駆動回路を示す図。

以下、本願発明における電力変換器のゲート駆動回路の実施形態１～３を図１～図５に基づいて詳述する。

［実施形態１］
本実施形態１における電力変換器のゲート駆動回路の回路構成を図１に示す。

図１において、１は交流電源、２は変調回路、ｔｒ１，ｔｒ２はパルストランス、３は補助巻線、４ａ，４ｂは復調回路、Ｓ１，Ｓ２は直列接続された半導体デバイスである。半導体デバイスＳ１，Ｓ２が直列接続されることで高耐圧化を実現する。

本実施形態１の電力変換器のゲート駆動回路は、２つのパルストランスｔｒ１，ｔｒ２を直列接続した場合の例について説明する。

１段目のパルストランスｔｒ１は１次巻線ｔｒ１ａと２次巻線ｔｒ１ｂを有する。また、１段目のパルストランスｔｒ１には、次段のパルストランスｔｒ２と磁気結合するための次段結合補助巻線ｔｒ１ｃを設ける。

２段目のパルストランスｔｒ２は１次巻線ｔｒ２ａと２次巻線ｔｒ２ｂを有する。また、２段目のパルストランスｔｒ２には、前段のパルストランスｔｒ１と磁気結合するための前段結合補助巻線ｔｒ２ｄを設ける。

パルストランスｔｒ１，ｔｒ２は、１次巻線ｔｒ１ａ，ｔｒ２ａが直列接続され、２次巻線ｔｒ１ｂ、ｔｒ２ｂが各半導体デバイスＳ１，Ｓ２に復調回路４ａ，４ｂを介して（間接的）に接続される。パルストランスｔｒ１，ｔｒ２は、１次側と２次側を絶縁しつつ、１次側から２次側へ電力または電力及び制御信号を伝送する。

次段結合補助巻線ｔｒ１ｃと前段結合補助巻線ｔｒ２ｄを接続し、これを補助巻線３とする。補助巻線３はパルストランスＴｒ１，Ｔｒ２を互いに磁気結合する。なお、ｉ１はパルストランスｔｒ１，ｔｒ２の１次巻線ｔｒ１ａ，ｔｒ２ａに流れる電流を示し、ｉ２は補助巻線３に流れる電流を示す。

パルストランスｔｒ１，ｔｒ２の励磁インダクタンスのばらつきによりパルストランスｔｒ１，ｔｒ２に印加される電圧に差が生じると補助巻線３を通して電流ｉ２が流れ、パルストランスｔｒ１，ｔｒ２に印加される電圧がバランスする。補助巻線３の効果を数式にて表すと次のように証明できる。

パルストランスｔｒ１の自己インダクタンスをＬ１，次段結合補助巻線ｔｒ１ｃとの相互インダクタンスをＭ１，パルストランスｔｒ２の自己インダクタンスをＬ２，前段結合補助巻線ｔｒ２ｄとの相互インダクタンスをＭ２とすると、パルストランスｔｒ１に印加される電圧ｖｔｒ１は（１）式、パルストランスｔｒ２に印加される電圧ｖｔｒ２は（２）式で表せる。

パルストランスｔｒ１の次段結合補助巻線ｔｒ１ｃの自己インダクタンスをＬ３，磁気結合率をｋ１、パルストランスｔｒ２の前段結合補助巻線ｔｒ２ｄの自己インダクタンスをＬ４、磁気結合率をｋ２とすると、相互インダクタンスＭ１，Ｍ２は、以下の（３）式、（４）式となる。

次に、補助巻線３内の電圧方程式はキルヒホッフの法則より、以下の（５）式が成り立つ。

この時、パルストランスｔｒ１の１次巻線ｔｒ１ａと次段結合補助巻線ｔｒ１ｃの巻数比、パルストランスｔｒ２の１次巻線ｔｒ２ａと前段結合補助巻線ｔｒ２ｄの巻数比が等しく磁気結合が理想的に行われていると仮定する（結合率ｋ１，ｋ２＝１）とＬ３＝Ｌ１，Ｌ４＝Ｌ２が成り立つ。そのため、Ｍ１＝Ｌ１，Ｍ２＝Ｌ２となることから、（５）式を次の（６）式ように変形することができる。

（１），（２）式を（６）式に代入すると、（７）式となることから、補助巻線３を設けることでパルストランスｔｒ１とパルストランスｔｒ２の励磁インダクタンス値が異なった場合においても印加される電圧値を等しくできることが分かる。

図２に特許文献１のシミュレーション結果を示し、図３に本実施形態１のシミュレーション結果を示す。パルストランスｔｒ１とパルストランスｔｒ２を直列に接続しインダクタンス値に２７．５％の差を設けた時のシミュレーション結果である。

シミュレーション結果より、図３のパルストランスｔｒ１の電圧Ｖｔｒ１とパルストランスｔｒ２の電圧Ｖｔｒ２はほぼ同じ波形になっている。よって、補助巻線３を設けることによりパルストランスｔｒ１とパルストランスｔｒ２に印加される電圧が均一化されていることから上述した数式が正しいことがわかる。

（効果）
本実施形態１のように、１次巻線が直列接続されたパルストランスｔｒ１，ｔｒ２に補助巻線３を設けて磁気結合させることで、パルストランスの製造ばらつき等により励磁インダクタンスにばらつきがあった場合でも、パルストランスｔｒ１，ｔｒ２に印加される電圧の分担を均一化することができる。

これにより、以下の（１）、（２）の効果を実現する。

（１）パルストランスｔｒ１，ｔｒ２の鉄損低減により、コアを小型化できる。

（２）２次側回路の部品責務を平準化および緩和できるため高信頼化、もしくは責務の低い回路部品を採用でき、低コスト化を図ることが可能となる。

なお、本実施形態１では、従来技術のパルストランスと比べて補助巻線が追加される。一方、パルストランス鉄損低減によりコア小形化の効果を有している。

これは、パルストランスを用いた回路は、従来技術においても本実施形態１においても、絶縁距離確保の観点から一次側と二次側の距離を確保したうえで、１次巻線、２次巻線のいずれも巻数が少ないものから構成されるところ、二次巻線の近くに１巻程度の補助巻線を追加しても、寸法には影響しないことによる。

よって、本実施形態１により、パルストランス単体の小型化、ひいては電力変換装置の小型化が期待できる。

［実施形態２］
本実施形態２における電力変換器のゲート駆動回路の回路構成を図４に示す。本実施形態２では、半導体デバイスＳ１，Ｓ２，Ｓ３及びパルストランスｔｒ１，ｔｒ２，ｔｒ３を３直列した場合の例について記載する。なお、半導体デバイスＳ１～Ｓ３、パルストランスｔｒ１～ｔｒ３を３つずつ設けたことに応じて、復調回路４ａ～４ｃも３つ設ける。

２段目のパルストランスｔｒ２は１次巻線ｔｒ２ａと２次巻線ｔｒ２ｂを有する。また、２段目のパルストランスｔｒ２には、前段のパルストランスｔｒ１と磁気結合するための前段結合補助巻線ｔｒ２ｄと、次段のパルストランスｔｒ３と磁気結合するための次段結合補助巻線ｔｒ２ｃと、を設ける。

３段目のパルストランスｔｒ３は１次巻線ｔｒ３ａと２次巻線ｔｒ３ｂを有する。また、３段目のパルストランスｔｒ３には、前段のパルストランスｔｒ２と磁気結合するための前段結合補助巻線ｔｒ３ｄを設ける。

１段目のパルストランスｔｒ１に設けられた次段結合補助巻線ｔｒ１ｃと、２段目に設けられたパルストランスｔｒ２の前段結合補助巻線ｔｒ２ｄを接続する。また、２段目のパルストランスｔｒ２に設けられた次段結合補助巻線ｔｒ２ｃと、３段目のパルストランスｔｒ３に設けられた前段結合補助巻線ｔｒ３ｄを接続する。

次段結合補助巻線ｔｒ１ｃと前段結合補助巻線ｔｒ２ｄを接続し、これを補助巻線３ａとする。次段結合補助巻線ｔｒ２ｃと前段結合補助巻線ｔｒ３ｄを接続し、これを補助巻線３ｂとする。補助巻線３ａはパルストランスＴｒ１，Ｔｒ２を互いに磁気結合する。補助巻線３ｂはパルストランスＴｒ２，Ｔｒ３を互いに磁気結合する。

２段目のパルストランスｔｒ２は１段目のパルストランスｔｒ１と３段目のパルストランスｔｒ３の補助巻線と接続されており、これにより直接的に補助巻線が接続されないパルストランスｔｒ１とパルストランスｔｒ３の印加電圧もバランスさせることができる。

パルストランスｔｒ１～ｔｒ３の１次巻線ｔｒ１ａ～ｔｒ３ａに流れる電流をｉ１とし、補助巻線３ａに流れる電流をｉ２とし、補助巻線３ｂに流れる電流をｉ３とする。

パルストランスｔｒ１～ｔｒ３の励磁インダクタンスのばらつきによりパルストランスｔｒ１～ｔｒ３に印加される電圧に差が生じると補助巻線３ａ，３ｂを通して電流が流れ、パルストランスｔｒ１～ｔｒ３に印加される電圧がバランスする。補助巻線３ａ，３ｂの効果を数式にて表すと次のように証明できる。

パルストランスｔｒ１の自己インダクタンスをＬ１，パルストランスｔｒ１と次段結合補助巻線ｔｒ１ｃとの相互インダクタンスをＭ１，パルストランスｔｒ２の自己インダクタンスをＬ２，パルストランスｔｒ２と前段結合補助巻線ｔｒ２ｄとの相互インダクタンスをＭ２、パルストランスｔｒ２と次段結合補助巻線ｔｒ２ｃとの相互インダクタンスをＭ３、パルストランスｔｒ３の自己インダクタンスをＬ３、パルストランスｔｒ３と前段結合補助巻線ｔｒ３ｄとの相互インダクタンスをＭ４とすると、パルストランスｔｒ１に印加される電圧ｖｔｒ１は以下の（８）式、パルストランスｔｒ２に印加される電圧ｖｔｒ２は以下の（９）式、パルストランスｔｒ３に印加される電圧ｖｔｒ３は以下の（１０）式のように表せる。

パルストランスｔｒ１の次段結合補助巻線ｔｒ１ｃの自己インダクタンスをＬ４，磁気結合率をｋ１、パルストランスｔｒ２の前段結合補助巻線ｔｒ２ｄの自己インダクタンスをＬ５、磁気結合率をｋ２、パルストランスｔｒ２の次段結合補助巻線ｔｒ２ｃの自己インダクタンスをＬ６、磁気結合率をｋ３、パルストランスｔｒ３の前段結合補助巻線ｔｒ３ｄの自己インダクタンスをＬ７、磁気結合率をｋ４，補助巻線３ａと補助巻線３ｂの磁気結合率をｋ５とするとパルストランスｔｒ１と次段結合補助巻線ｔｒ１ｃの相互インダクタンスＭ１は以下の（１１）式、パルストランスｔｒ２と前段結合補助巻線ｔｒ２ｄの相互インダクタンスＭ２は以下の（１２）式、パルストランスｔｒ２と次段結合補助巻線ｔｒ２ｃの相互インダクタンスＭ３は以下の（１３）式、パルストランスｔｒ３と前段結合補助巻線ｔｒ３ｄの相互インダクタンスＭ４は以下の（１４）式、補助巻線３ａと補助巻線３ｂの相互インダクタンスＭ５は以下の（１５）式となる。

次に、補助巻線３ａ内の電圧方程式はキルヒホッフの法則により以下の（１６）式が成り立ち、補助巻線３ｂ内の電圧方程式はキルヒホッフの法則より以下の（１７）式が成り立つ。

この時、パルストランスｔｒ１の１次巻線ｔｒ１ａと次段結合補助巻線ｔｒ１ｃの巻数比、パルストランスｔｒ２の１次巻線ｔｒ２ａと前段結合補助巻線ｔｒ２ｄの巻数比、パルストランスｔｒ２の１次巻線ｔｒ２ａと次段結合補助巻線ｔｒ２ｃの巻数比、パルストランスｔｒ３の１次巻線ｔｒ３ａの１次巻線ｔｒ３ａと前段結合補助巻線ｔｒ３ｄの巻数比が等しく磁気結合が理想的に行われていると仮定する（結合率ｋ１＝ｋ２＝ｋ３＝ｋ４＝ｋ５＝１）とＬ４＝Ｌ１，Ｌ５＝Ｌ２，Ｌ６＝Ｌ２，Ｌ７＝Ｌ３が成り立つのでＭ１＝Ｌ１，Ｍ２＝Ｌ２，Ｍ３＝Ｌ２，Ｍ４＝Ｌ３，Ｍ５＝Ｌ２となることから、（８）式、（９）式、（１０）式、（１６）式、（１７）式は、以下の（１８）式、（１９）式、（２０）式、（２１）式、（２２）式のように変形することができる。

（２１）式に（１８）式、（１９）式を代入すると、以下の（２３）式となる。

（２２）式に（１９）式、（２０）式を代入すると、以下の（２４）式となる。

よって、本実施形態２のように補助巻線３ａ，３ｂを設けることでパルストランスｔｒ１，ｔｒ２，ｔｒ３の励磁インダクタンス値がそれぞれ異なった場合においても印加される電圧ｖｔｒ１，ｖｔｒ２，ｖｔｒ３をそれぞれ等しくできることが分かる。

このように、３つのパルストランスｔｒ１～ｔｒ３を直列接続した場合も実施形態１と同様の作用効果を奏する。

［実施形態３］
本実施形態３における電力変換器のゲート駆動回路の回路構成を図５に示す。本実施形態３では、半導体デバイスＳ１～Ｓｎ（ｎ＝２以上の任意の自然数）及びパルストランスｔｒ１～ｔｒｎをｎ直列した場合の例について記載する。なお、半導体デバイスＳ１～Ｓｎ、パルストランスｔｒ１～ｔｒｎをｎ個直列接続したことに応じて、復調回路４ａ～４ｎもｎ個設ける。

１段目とｎ段目の間のパルストランスｔｒ２～ｔｒｎ－１は、１次巻線と２次巻線を有する。また、１段目とｎ段目の間のパルストランスｔｒ２～ｔｒｎ－１には、前段のパルストランスと磁気結合するための前段結合補助巻線と、次段のパルストランスと磁気結合するための次段結合補助巻線と、を設ける。

ｎ段目のパルストランスｔｒｎは１次巻線ｔｒｎａと２次巻線ｔｒｎｂを有する。また、ｎ段目のパルストランスｔｒｎには、前段のパルストランスｔｒｎ－１と磁気結合するための前段結合補助巻線ｔｒｎｄを設ける。

ｋ（ｋ＝１～ｎ－１の自然数）段目のパルストランスの次段結合補助巻線と、ｋ＋１段目のパルストランスの前段結合補助巻線を接続する。１段目とｎ段目以外は上段と下段のパルストランスの補助巻線と接続されている点に特徴がある。

実施形態１はｎ＝２の場合であり、１段目とｎ段目の間のパルストランスが存在しない構成である。

実施形態２はｎ＝３の場合であり、１段目とｎ段目の間のパルストランスはパルストランスＴｒ２である。

よって、本実施形態３のように、パルストランスの励磁インダクタンスのばらつきによりパルストランスに印加される電圧に差が生じると補助巻線を通して電流が流れ、パルストランスに印加される電圧がバランスする。動作の詳細に関しては実施形態１，２と同様であるため割愛する。

以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。

ｔｒ１～ｔｒｎ：パルストランス
ｔｒ１ａ～ｔｒｎａ…１次巻線
ｔｒ１ｂ～ｔｒｎｂ…２次巻線
ｔｒ１ｃ，ｔｒ２ｃ…次段結合補助巻線
ｔｒ２ｄ，ｔｒ３ｄ…前段結合補助巻線
１…交流電源
２…変調回路
３，３ａ～３ｎ…補助巻線
４ａ～４ｎ…復調回路
Ｓ１～Ｓｎ…半導体デバイス

Claims

直列接続された半導体デバイスを有する電力変換器のゲート駆動回路であって、
１次巻線が直列接続され、２次巻線が各前記半導体デバイスに直接又は間接的に接続され、１次側と２次側を絶縁しつつ、１次側から２次側へ電力又は電力及び制御信号を伝送する複数のパルストランスと、
複数の前記パルストランスを互いに磁気結合するための補助巻線と、
を備えたことを特徴とする電力変換器のゲート駆動回路。
ｎ（ｎ＝２以上の自然数）段の前記パルストランスを有し、
１段目の前記パルストランスには、次段の前記パルストランスと磁気結合するための次段結合補助巻線を設け、
１段目とｎ段目の間の前記パルストランスには、前段の前記パルストランスと磁気結合するための前段結合補助巻線と、次段の前記パルストランスと磁気結合するための次段結合補助巻線と、を設け、
ｎ段目の前記パルストランスには、前段の前記パルストランスと磁気結合するための前段結合補助巻線を設け、
ｋ（ｋ＝１～ｎ－１の自然数）段目の前記パルストランスに設けられた前記次段結合補助巻線と、ｋ＋１段目の前記パルストランスに設けられた前記前段結合補助巻線を接続したことを特徴とする請求項１記載の電力変換器のゲート駆動回路。