[go: up one dir, main page]

JP7241962B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7241962B2
JP7241962B2 JP2022507948A JP2022507948A JP7241962B2 JP 7241962 B2 JP7241962 B2 JP 7241962B2 JP 2022507948 A JP2022507948 A JP 2022507948A JP 2022507948 A JP2022507948 A JP 2022507948A JP 7241962 B2 JP7241962 B2 JP 7241962B2
Authority
JP
Japan
Prior art keywords
resin
mold
semiconductor device
solder
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022507948A
Other languages
English (en)
Other versions
JPWO2021186657A1 (ja
Inventor
直樹 吉松
信義 木本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021186657A1 publication Critical patent/JPWO2021186657A1/ja
Application granted granted Critical
Publication of JP7241962B2 publication Critical patent/JP7241962B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1811—Structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本開示は、半導体装置および半導体装置の製造方法に関するものである。
樹脂モールドされた電力用半導体装置は冷却器に搭載される際、冷却器との接触面の隙間を埋めるように放熱用のグリースが充填される。半導体装置から発生する熱はグリースを介して冷却器に伝えられ、冷却器内で冷却水または空気に熱交換することで半導体装置が冷却される。
半導体装置を電気自動車などのインバータに組み込むためには半導体装置の小型化が要求されるとともに、半導体素子の電力密度の上昇が必要となる。そのため、半導体装置には小型化と放熱性能の向上が求められる。そこで、放熱経路の中で熱を通しにくいグリースをはんだ等の金属に置き替えることで熱抵抗を改善するとともに、半導体素子の繰り返し動作に伴って発生するグリースのポンピングアウトに対する対策を行うことが考えられる。
しかし、単にグリースをはんだに置き替えるだけでは他の問題が発生する。例えば、はんだ付けする際に半導体装置を高温にする必要があるため、半導体素子とリードフレームとを接合するはんだが溶融する。溶融したはんだは体積膨張するためモールド樹脂にクラックが生じ、はんだが噴出する可能性がある。
半導体素子とリードフレームとを接合するはんだが溶融したときに体積膨張した分のはんだを逃がすために、モールド樹脂からダイパッドを貫通しはんだまで通じる孔を形成した半導体装置が開示されている（例えば、特許文献１参照）。
特開平５－２５９３４４号公報
しかしながら、特許文献１に記載の技術では、外部から湿気が孔を通じて侵入するため半導体素子の耐圧劣化および腐食などが懸念される。
そこで、本開示は、モールド樹脂にクラックが生じることを抑制し、かつ、外部から湿気が侵入することを抑制可能な技術を提供することを目的とする。
本開示に係る半導体装置は、ヒートスプレッダと、前記ヒートスプレッダの上面に設けられた半導体素子と、前記ヒートスプレッダの下面に設けられた絶縁シートと、はんだを介して前記半導体素子の上面に接合されたリードフレームと、前記リードフレームの一端側、前記半導体素子、前記ヒートスプレッダ、および前記絶縁シートを封止するモールド樹脂とを備え、前記リードフレームに、前記リードフレームと前記半導体素子との間に前記はんだが供給されるはんだ供給孔が形成され、前記はんだ供給孔にのみ前記モールド樹脂よりもヤング率の低い低ヤング率樹脂が充填され、前記モールド樹脂の上面には前記低ヤング率樹脂が露出していない。
本開示によれば、半導体装置を冷却器にはんだ付けする際、半導体素子とリードフレームとを接合するはんだが溶融し体積膨張しても、孔部に充填された低ヤング率樹脂が軟化し孔部内に空間を形成する方向に変形することで、体積膨張した分の余剰のはんだを孔部に収容することができる。これにより、モールド樹脂の内圧上昇を抑制することができることから、モールド樹脂にクラックが生じることを抑制することができる。
さらに、孔部に低ヤング率樹脂が充填されているため、外部からの湿気の侵入を抑制することができる。
この開示の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１に係る半導体装置が冷却器にはんだ付けにより搭載された状態を示す断面図である。 実施の形態１に係る半導体装置の平面図である。 実施の形態２に係る半導体装置の断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態３に係る半導体装置の断面図である。 実施の形態３に係る半導体装置の製造方法を示す断面図である。 実施の形態４に係る半導体装置の断面図である。 実施の形態４に係る半導体装置の製造方法を示す断面図である。
＜実施の形態１＞
実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る半導体装置１００が冷却器５０にはんだ付けにより搭載された状態を示す断面図である。図２は、半導体装置１００の平面図である。
図１と図２に示すように、半導体装置１００は、電気自動車および電車などのモータを制御するインバータ、および回生用のコンバータに使用される。半導体装置１００は、グリースを介さずに、はんだ５を介して冷却器５０の上面に搭載されている。
半導体装置１００は、ヒートスプレッダ１、半導体素子６、絶縁シート２、複数のリードフレーム８、複数のリードフレーム９、およびモールド樹脂１２を備えている。
半導体素子６は、ヒートスプレッダ１の上面にはんだ７を介して設けられている。絶縁シート２は、ヒートスプレッダ１の下面に貼り付けられている。絶縁シート２は、絶縁樹脂３と、絶縁樹脂３の下面に貼り付けられた銅箔４とで構成されている。
複数のリードフレーム８のうちの１つは、半導体素子６の上面にはんだ１０を介して接合されている。複数のリードフレーム９のうちの１つは、ワイヤ１１を介して半導体素子６に接続されている。
モールド樹脂１２は、例えばエポキシ樹脂からなり、半導体装置１００のパッケージを形成している。モールド樹脂１２は、リードフレーム８，９の一端側、半導体素子６、ヒートスプレッダ１、および絶縁シート２を封止している。具体的には、モールド樹脂１２は、リードフレーム８，９のアウターリード８ａ，９ａを除く部分、半導体素子６、ヒートスプレッダ１、および絶縁シート２の下面を除く部分を封止している。そのため、絶縁シート２の銅箔４の下面はモールド樹脂１２から露出している。
モールド樹脂１２の上面から、半導体素子６が接合されたリードフレーム８における半導体素子６との接合面にかけて孔部１４が形成されている。孔部１４は縦向きの円柱状に形成されており、孔部１４の平面視輪郭は半導体素子６の接合面に配置されたはんだ１０の平面視輪郭よりも小さい。孔部１４の内部に、モールド樹脂１２よりもヤング率の低い低ヤング率樹脂１３が充填されている。低ヤング率樹脂１３は、例えばシリコーン樹脂である。
次に、実施の形態１に係る半導体装置１００の製造方法について説明する。先ずダイボンド工程では、半導体素子６はヒートスプレッダ１にはんだ７により接合される。
次にフレーム接合工程では、ダイボンドされた半導体素子６と一定間隔を保つようにリードフレーム８，９が治具で固定され、リードフレーム８のはんだ供給孔（図示省略）から溶融したはんだを流し込み、半導体素子６とリードフレーム８の間隔を埋めて接合される。
次にワイヤボンド工程では、半導体素子６の信号ワイヤパッドとリードフレーム９とがワイヤ１１により接続される。
次にモールド工程では、最初に金型の下部を構成する下金型の底面に絶縁シート２が配置される。その上にヒートスプレッダ１と半導体素子６とリードフレーム８，９の組立体であるワイヤボンド完了品が配置される。次に、金型の上部を構成する上金型が閉じられる。
そして、金型のゲートから溶融したモールド樹脂１２の基となる樹脂を金型のキャビティに流し込んで金型内で樹脂を硬化させた後、金型が開かれて半導体装置１００が取り出される。このとき、絶縁シート２の絶縁樹脂３とヒートスプレッダ１の界面、および絶縁樹脂３とモールド樹脂１２の界面は絶縁シート２の絶縁樹脂３が軟化することで接着される。
次にリード加工工程では、リード加工金型を使用して、リードフレーム８，９における不要なつなぎ部分が切断され、所定の形状に曲げ加工される。
次に、モールド樹脂１２の上面からリードフレーム８における半導体素子６との接合面にかけて孔部１４が形成される。孔部１４に、シリコーン樹脂などの低ヤング率樹脂１３が充填され、低ヤング率樹脂１３が硬化される。なお、モールド樹脂１２およびリードフレーム８に孔部１４を形成する方法は、パンチングまたはレーザー加工等の機械的方法、またはエッチング等の化学的方法が用いられる。
次に、半導体装置１００が冷却器５０の上面にはんだ付けされることで、グリースを介さず放熱することが可能となる。
次に、実施の形態１に係る半導体装置１００の作用、効果について説明する。
半導体装置１００が冷却器５０にはんだ付けされる際、はんだ５を馴染ませるために冷却器５０と半導体装置１００もはんだ５の溶融温度以上の温度にする必要がある。そうすると、モールド樹脂１２内にあるはんだも溶融し、はんだの体積が膨張する。
モールド樹脂１２内におけるはんだが存在する部分の容積は溶融する前のはんだの体積に等しく、溶融したはんだを逃がす容積がモールド樹脂１２内に必要となる。モールド樹脂１２はエポキシなどの硬質の樹脂が使用されることが一般的であり、内圧上昇によりモールド樹脂１２が変形するとモールド樹脂１２にクラックが発生するなどの問題がある。
これに対して、実施の形態１に係る半導体装置１００は、ヒートスプレッダ１と、ヒートスプレッダ１の上面に設けられた半導体素子６と、ヒートスプレッダ１の下面に設けられた絶縁シート２と、はんだ１０を介して半導体素子６の上面に接合されたリードフレーム８，９と、リードフレーム８，９の一端側、半導体素子６、ヒートスプレッダ１、および絶縁シート２を封止するモールド樹脂１２とを備え、モールド樹脂１２の上面からリードフレーム８における半導体素子６との接合面にかけて孔部１４が形成され、孔部１４にモールド樹脂１２よりもヤング率の低い低ヤング率樹脂１３が充填されている。
したがって、半導体装置１００を冷却器５０にはんだ付けする際、半導体素子６とリードフレーム８とを接合するはんだ１０が溶融し体積膨張しても、孔部１４に充填された低ヤング率樹脂１３が軟化し孔部１４内に空間を形成する方向に変形することで、体積膨張した分の余剰のはんだ１０を孔部１４に収容することができる。これにより、モールド樹脂１２の内圧上昇を抑制することができることから、モールド樹脂１２にクラックが生じることを抑制することができる。
さらに、孔部１４に低ヤング率樹脂１３が充填されているため、外部からの湿気の侵入を抑制することができる。これにより、半導体素子６の耐圧劣化および腐食を抑制することができる。以上より、半導体装置１００の長期使用が可能となる。
＜実施の形態２＞
次に、実施の形態２に係る半導体装置１００Ａについて説明する。図３は、半導体装置１００Ａの断面図である。図４は、半導体装置１００Ａの製造方法を示す断面図である。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図３に示すように、実施の形態２では、実施の形態１に係る半導体装置１００に対して、孔部１４の構造が異なっている。孔部１４は、樹脂側孔部１４ａとはんだ供給孔１４ｂとで構成されている。なお、図３では、リード加工工程において曲げ加工が行われていない。
はんだ供給孔１４ｂは、リードフレーム８に貫通状に形成され、フレーム接合工程においてリードフレーム８と半導体素子６との間に、はんだ１０を形成するために溶融したはんだが供給される縦向きの円柱状の孔である。樹脂側孔部１４ａは、モールド樹脂１２の上面からリードフレーム８の上面にかけて形成されている。樹脂側孔部１４ａは、縦向きの円柱状の孔であり、はんだ供給孔１４ｂと連通している。樹脂側孔部１４ａの平面視輪郭は、はんだ供給孔１４ｂの平面視輪郭よりも大きく形成されている。
低ヤング率樹脂１３は、孔部１４の内部、すなわち、樹脂側孔部１４ａおよびはんだ供給孔１４ｂの内部に充填されている。
次に、図４を用いて、半導体装置１００Ａの製造方法について説明する。ここでは、実施の形態１と異なる箇所のみ説明する。
図４に示すように、金型３０を構成する上金型３１の内部に、下方に突出する円柱状のピン３３が設けられている。金型３０の型締めを行うとき、ピン３３は、リードフレーム８におけるはんだ供給孔１４ｂの周囲に当接するようになっている。
ダイボンド工程、フレーム接合工程、およびワイヤボンド工程が完了した後、モールド工程では、最初に金型３０の下部を構成する下金型３２の底面に絶縁シート２が配置される。その上にヒートスプレッダ１と半導体素子６とリードフレーム８，９の組立体であるワイヤボンド完了品が配置される。次に、金型３０の上部を構成する上金型３１が閉じられる。
そして、金型３０のゲートから溶融したモールド樹脂１２の基となる樹脂を金型３０のキャビティ３０ａに流し込んで金型３０内で樹脂を硬化させる。このとき、ピン３３ははんだ供給孔１４ｂの周囲に当接しているため、樹脂がキャビティ３０ａに注入されてもはんだ供給孔１４ｂに入り込まない。また、ピン３３の位置に樹脂側孔部１４ａが形成されるため、樹脂側孔部１４ａとはんだ供給孔１４ｂが連通し、孔部１４が形成される。
金型３０が開かれて半導体装置１００Ａが取り出される。このとき、絶縁シート２の絶縁樹脂３とヒートスプレッダ１の界面、および絶縁樹脂３とモールド樹脂１２の界面は絶縁シート２の絶縁樹脂３が軟化することで接着される。次に、リード加工工程が行われる。
以上のように、実施の形態２に係る半導体装置１００Ａでは、孔部１４のうちのリードフレーム８に形成された部分は、リードフレーム８と半導体素子６との間にはんだが供給されるはんだ供給孔１４ｂである。
したがって、実施の形態１と同様の効果に加えて、元々リードフレーム８に形成されているはんだ供給孔１４ｂを、低ヤング率樹脂１３が充填される孔部１４の一部として使用することで、孔部１４をさらに容易に形成することができる。
また、実施の形態２に係る半導体装置１００Ａの製造方法は、下金型３２の底面に、絶縁シート２、およびヒートスプレッダ１と半導体素子６とリードフレーム８，９の組立体とを配置する工程（ａ）と、上金型３１に設けられたピン３３をリードフレーム８の上面におけるはんだ供給孔１４ｂの周囲に当接させて、ピン３３がはんだ供給孔１４ｂを塞いだ状態で金型３０の型締めを行い、上金型３１と下金型３２とで構成されるキャビティ３０ａ内に樹脂を注入し、孔部１４を有するモールド樹脂１２を成形する工程（ｂ）と、孔部１４に低ヤング率樹脂１３を注入する工程（ｃ）とを備えている。
したがって、モールド樹脂１２を成形する工程（ｂ）において、孔部１４が形成されるため、この工程後にモールド樹脂１２への孔開けが不要となる。
＜実施の形態３＞
次に、実施の形態３に係る半導体装置１００Ｂについて説明する。図５は、実施の形態３に係る半導体装置１００Ｂの断面図である。図６は、半導体装置１００Ｂの製造方法を示す断面図である。なお、実施の形態３において、実施の形態１，２で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図５に示すように、実施の形態３では、樹脂側孔部１４ａが形成されておらず、はんだ供給孔１４ｂにのみ低ヤング率樹脂１３が充填されている。そのため、モールド樹脂１２の上面には低ヤング率樹脂１３が露出していない。なお、図５では、リード加工工程において曲げ加工が行われていない。
次に、図６を用いて、半導体装置１００Ｂの製造方法について説明する。ここでは、実施の形態１，２と異なる箇所のみ説明する。
図６に示すように、金型３０を構成する上金型３１の内部にピン３３が設けられていない。ダイボンド工程、フレーム接合工程、およびワイヤボンド工程が完了した後、モールド工程の前に、はんだ供給孔１４ｂに低ヤング率樹脂１３が充填され、低ヤング率樹脂１３が硬化される。
以上のように、実施の形態３に係る半導体装置１００Ｂは、ヒートスプレッダ１と、ヒートスプレッダ１の上面に設けられた半導体素子６と、ヒートスプレッダ１の下面に設けられた絶縁シート２と、はんだ１０を介して半導体素子６の上面に接合されたリードフレーム８，９と、リードフレーム８，９の一端側、半導体素子６、ヒートスプレッダ１、および絶縁シート２を封止するモールド樹脂１２とを備え、リードフレーム８に、リードフレーム８と半導体素子６との間にはんだが供給されるはんだ供給孔１４ｂが形成され、はんだ供給孔１４ｂにモールド樹脂１２よりもヤング率の低い低ヤング率樹脂１３が充填されている。次に、モールド工程およびリード加工工程が行われる。
したがって、半導体装置１００Ｂを冷却器５０にはんだ付けする際、半導体素子６とリードフレーム８とを接合するはんだ１０が溶融し体積膨張しても、はんだ供給孔１４ｂに充填された低ヤング率樹脂１３が軟化しはんだ供給孔１４ｂ内に空間を形成する方向に変形することで、体積膨張した分の余剰のはんだ１０をはんだ供給孔１４ｂに収容することができる。これにより、モールド樹脂１２の内圧上昇を抑制することができることから、モールド樹脂１２にクラックが生じることを抑制することができる。
さらに、モールド樹脂１２と低ヤング率樹脂１３の界面がモールド樹脂１２の上面に露出しないため、外部からの湿気の侵入をさらに抑制することができる。これにより、半導体素子６の耐圧劣化および腐食を抑制することができる。
実施の形態３に係る半導体装置１００Ｂの製造方法は、下金型３２の底面に、絶縁シート２、およびヒートスプレッダ１と半導体素子６とリードフレーム８，９の組立体とを配置する工程（ｄ）と、リードフレーム８のはんだ供給孔１４ｂに低ヤング率樹脂１３を注入する工程（ｅ）と、金型３０の型締めを行い、上金型３１と下金型３２とで構成されるキャビティ３０ａ内に樹脂を注入し、モールド樹脂１２を成形する工程（ｆ）とを備えている。
したがって、はんだ供給孔１４ｂを利用することで、モールド工程後にモールド樹脂１２への孔開けが不要となり、半導体装置１００Ｂを容易に製造することができる。
＜実施の形態４＞
次に、実施の形態４に係る半導体装置１００Ｃについて説明する。図７は、実施の形態４に係る半導体装置１００Ｃの断面図である。図８は、半導体装置１００Ｃの製造方法を示す断面図である。なお、実施の形態４において、実施の形態１～３で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図７に示すように、実施の形態４では、半導体装置１００Ｃは、実施の形態３に係る半導体装置１００Ｂに対して蓋２０を備えている。さらに、はんだ供給孔１４ｂには、低ヤング率樹脂１３が充填されていない。なお、図７では、リード加工工程において曲げ加工が行われていない。
蓋２０は、モールド樹脂１２の圧力によって変形しないように樹脂板または金属板からなり、リードフレーム８の上面におけるはんだ供給孔１４ｂの周辺に配置されている。蓋２０は、はんだ供給孔１４ｂを塞ぐことが可能なように、はんだ供給孔１４ｂの平面視輪郭よりも大きな平面視輪郭を有している。はんだ供給孔１４ｂの上側は蓋２０で閉じられ、はんだ供給孔１４ｂの下側ははんだ１０で閉じられている。すなわち、はんだ１０に接触する位置に空間が形成されている。そのため、半導体素子６とリードフレーム８とを接合するはんだ１０が溶融し体積膨張しても、体積膨張した分の余剰のはんだ１０をはんだ供給孔１４ｂに収容することができる。
次に、図８を用いて、半導体装置１００Ｃの製造方法について説明する。ここでは、実施の形態１～３と異なる箇所のみ説明する。
ダイボンド工程、フレーム接合工程、およびワイヤボンド工程が完了した後、モールド工程では、最初に金型３０の下部を構成する下金型３２の底面に絶縁シート２が配置される。その上にヒートスプレッダ１と半導体素子６とリードフレーム８，９の組立体であるワイヤボンド完了品が配置される。リードフレーム８の上面におけるはんだ供給孔１４ｂの周囲に蓋２０が配置され、蓋２０とはんだ供給孔１４ｂとはんだ１０とで囲まれた空間が形成される。次に、金型３０の上部を構成する上金型３１が閉じられる。
そして、金型３０のゲートから溶融したモールド樹脂１２の基となる樹脂を金型３０のキャビティ３０ａに流し込んで金型３０内で樹脂を硬化させた後、金型が開かれて半導体装置１００が取り出される。このとき、絶縁シート２の絶縁樹脂３とヒートスプレッダ１の界面、および絶縁樹脂３とモールド樹脂１２の界面は絶縁シート２の絶縁樹脂３が軟化することで接着される。次に、リード加工工程が行われる。
以上のように、実施の形態４に係る半導体装置１００Ｃは、ヒートスプレッダ１と、ヒートスプレッダ１の上面に設けられた半導体素子６と、ヒートスプレッダ１の下面に設けられた絶縁シート２と、はんだ１０を介して半導体素子６の上面に接合されたリードフレーム８，９と、リードフレーム８，９の一端側、半導体素子６、ヒートスプレッダ１、および絶縁シート２を封止するモールド樹脂１２とを備え、リードフレーム８に、リードフレーム８と半導体素子６との間にはんだが供給されるはんだ供給孔１４ｂが形成され、リードフレーム８の上面におけるはんだ供給孔１４ｂの周囲に配置され、はんだ供給孔１４ｂを塞ぐ蓋２０をさらに備えている。
したがって、半導体装置１００Ｃを冷却器５０にはんだ付けする際、半導体素子６とリードフレーム８とを接合するはんだ１０が溶融し体積膨張しても、体積膨張した分の余剰のはんだ１０をはんだ供給孔１４ｂに収容することができる。これにより、モールド樹脂１２の内圧上昇を抑制することができることから、モールド樹脂１２にクラックが生じることを抑制することができる。
さらに、はんだ１０を収容することが可能な空間がモールド樹脂１２の上面に露出しないため、外部からの湿気の侵入をさらに抑制することができる。これにより、半導体素子６の耐圧劣化および腐食をさらに抑制することができる。
また、半導体装置１００Ｃの製造方法は、下金型３２の底面に、絶縁シート２、およびヒートスプレッダ１と半導体素子６とリードフレーム８，９の組立体とを配置する工程（ｇ）と、リードフレーム８，９の上面におけるはんだ供給孔１４ｂの周囲に蓋２０を配置し、蓋２０がはんだ供給孔１４ｂを塞いだ状態で金型３０の型締めを行い、上金型３１と下金型３２とで構成されるキャビティ３０ａ内に樹脂を注入し、モールド樹脂１２を成形する工程（ｈ）とを備えている。
したがって、はんだ供給孔１４ｂを利用することで、モールド工程後にモールド樹脂１２への孔開けが不要となる。さらに低ヤング率樹脂１３の充填が不要となるため、半導体装置１００Ｃをさらに容易に製造することができる。
この開示は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、限定的なものではない。例示されていない無数の変形例が、想定され得るものと解される。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ ヒートスプレッダ、２ 絶縁シート、６ 半導体素子、８，９ リードフレーム、１０ はんだ、１２ モールド樹脂、１３ 低ヤング率樹脂、１４ 孔部、１４ｂ はんだ供給孔、２０ 蓋、３０ 金型、３０ａ キャビティ、３１ 上金型、３２ 下金型、３３ ピン、１００，１００Ａ，１００Ｂ，１００Ｃ 半導体装置。

Claims (3)

  1. ヒートスプレッダと、
    前記ヒートスプレッダの上面に設けられた半導体素子と、
    前記ヒートスプレッダの下面に設けられた絶縁シートと、
    はんだを介して前記半導体素子の上面に接合されたリードフレームと、
    前記リードフレームの一端側、前記半導体素子、前記ヒートスプレッダ、および前記絶縁シートを封止するモールド樹脂と、を備え、
    前記リードフレームに、前記リードフレームと前記半導体素子との間に前記はんだが供給されるはんだ供給孔が形成され、
    前記はんだ供給孔にのみ前記モールド樹脂よりもヤング率の低い低ヤング率樹脂が充填され、前記モールド樹脂の上面には前記低ヤング率樹脂が露出していない、半導体装置。
  2. 請求項１に記載の半導体装置を製造する半導体装置の製造方法であって、
    （ｄ）下金型の底面に、前記絶縁シート、および前記ヒートスプレッダと前記半導体素子と前記リードフレームの組立体とを配置する工程と、
    （ｅ）前記リードフレームの前記はんだ供給孔に前記低ヤング率樹脂を注入する工程と、
    （ｆ）金型の型締めを行い、上金型と前記下金型とで構成されるキャビティ内に樹脂を注入し、前記モールド樹脂を成形する工程と、
    を備えた、半導体装置の製造方法。
  3. ヒートスプレッダと、
    前記ヒートスプレッダの上面に設けられた半導体素子と、
    前記ヒートスプレッダの下面に設けられた絶縁シートと、
    はんだを介して前記半導体素子の上面に接合されたリードフレームと、
    前記リードフレームの一端側、前記半導体素子、前記ヒートスプレッダ、および前記絶縁シートを封止するモールド樹脂と、を備え、
    前記リードフレームに、前記リードフレームと前記半導体素子との間に前記はんだが供給されるはんだ供給孔が形成され、
    前記リードフレームの上面における前記はんだ供給孔の周囲に配置され、前記はんだ供給孔を塞ぐ蓋をさらに備えた半導体装置を製造する半導体装置の製造方法であって、
    （ｇ）下金型の底面に、前記絶縁シート、および前記ヒートスプレッダと前記半導体素子と前記リードフレームの組立体とを配置する工程と、
    （ｈ）前記リードフレームの上面における前記はんだ供給孔の周囲とに前記蓋を配置し、前記蓋が前記はんだ供給孔を塞いだ状態で金型の型締めを行い、上金型と前記下金型とで構成されるキャビティ内に樹脂を注入し、前記モールド樹脂を成形する工程と、
    を備えた、半導体装置の製造方法。
JP2022507948A 2020-03-19 2020-03-19 半導体装置および半導体装置の製造方法 Active JP7241962B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/012175 WO2021186657A1 (ja) 2020-03-19 2020-03-19 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2021186657A1 JPWO2021186657A1 (ja) 2021-09-23
JP7241962B2 true JP7241962B2 (ja) 2023-03-17

Family

ID=77768416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022507948A Active JP7241962B2 (ja) 2020-03-19 2020-03-19 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20230045523A1 (ja)
JP (1) JP7241962B2 (ja)
CN (1) CN115335987A (ja)
DE (1) DE112020006926T5 (ja)
WO (1) WO2021186657A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266218A (ja) 2006-03-28 2007-10-11 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01107143U (ja) * 1988-01-08 1989-07-19
JP3179845B2 (ja) * 1992-03-11 2001-06-25 ローム株式会社 半導体装置
JP4439752B2 (ja) * 2001-02-28 2010-03-24 日本インター株式会社 樹脂封止型半導体装置
JP4251792B2 (ja) * 2001-07-03 2009-04-08 三菱電機株式会社 半導体装置
JP4145287B2 (ja) * 2004-06-17 2008-09-03 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
JP5259344B2 (ja) 2008-10-31 2013-08-07 株式会社モリタホールディングス 入浴車
JP2013149643A (ja) * 2012-01-17 2013-08-01 Mitsubishi Electric Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266218A (ja) 2006-03-28 2007-10-11 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE112020006926T5 (de) 2022-12-29
CN115335987A (zh) 2022-11-11
WO2021186657A1 (ja) 2021-09-23
US20230045523A1 (en) 2023-02-09
JPWO2021186657A1 (ja) 2021-09-23

Similar Documents

Publication Publication Date Title
KR100806479B1 (ko) 반도체 장치 및 그 제조 방법
JP4302607B2 (ja) 半導体装置
KR101915873B1 (ko) 전력용 반도체 장치 및 그 제조 방법
JP3854957B2 (ja) 半導体装置の製造方法および半導体装置
JP5279632B2 (ja) 半導体モジュール
JP3491481B2 (ja) 半導体装置とその製造方法
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
KR20020066362A (ko) 반도체 장치 및 그 제조방법
JPH02306639A (ja) 半導体装置の樹脂封入方法
JP5563918B2 (ja) 回路装置の製造方法
JP4039298B2 (ja) 樹脂封止型半導体装置およびその製造方法ならびに成形型
JP4683059B2 (ja) 樹脂封止型半導体装置の設置方法
JP2011238644A (ja) パワー半導体モジュールの製造方法
JP7241962B2 (ja) 半導体装置および半導体装置の製造方法
JP7241923B2 (ja) 半導体装置および半導体装置の製造方法
JP2012174747A (ja) パワー半導体モジュールの構造およびその製造方法
JP2005116963A (ja) 半導体装置
JP2005116556A (ja) 樹脂封止型半導体装置の製造方法および設置方法
JP3813680B2 (ja) 半導体装置の製造方法
JP2012174748A (ja) 半導体モジュールの構造およびその製造方法
JP7504008B2 (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP7571712B2 (ja) 半導体装置及びその製造方法
KR20120117483A (ko) 전력 반도체 패키지 및 그 제조방법
JP2005217248A (ja) 半導体装置
JP2024106085A (ja) 半導体装置、電力変換装置、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230307

R150 Certificate of patent or registration of utility model

Ref document number: 7241962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150