[go: up one dir, main page]

JP3854957B2 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP3854957B2
JP3854957B2 JP2003358815A JP2003358815A JP3854957B2 JP 3854957 B2 JP3854957 B2 JP 3854957B2 JP 2003358815 A JP2003358815 A JP 2003358815A JP 2003358815 A JP2003358815 A JP 2003358815A JP 3854957 B2 JP3854957 B2 JP 3854957B2
Authority
JP
Japan
Prior art keywords
resin
die pad
pressing
mold
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003358815A
Other languages
English (en)
Other versions
JP2005123495A (ja
Inventor
建一 林
寿 川藤
竜征 竹下
信仁 船越
弘幸 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003358815A priority Critical patent/JP3854957B2/ja
Priority to US10/959,437 priority patent/US7166926B2/en
Priority to KR1020040083390A priority patent/KR100700427B1/ko
Priority to CNB2004100861098A priority patent/CN100336190C/zh
Publication of JP2005123495A publication Critical patent/JP2005123495A/ja
Priority to US11/588,407 priority patent/US7781262B2/en
Application granted granted Critical
Publication of JP3854957B2 publication Critical patent/JP3854957B2/ja
Priority to KR1020060126559A priority patent/KR100889422B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に、パワーチップを含む電力用の半導体装置の製造方法に関する。
従来構造の電力用の半導体装置では、パワーチップやＩＣチップが、それぞれフレーム上にダイボンドされ、更に、これらのチップは樹脂により封止されている。パワーチップは放熱量が大きいため、例えば、半導体装置の裏面に冷却フィンを取り付けて、放熱効率を高めている。パワーチップを載置するフレームは樹脂に覆われて、裏面に取り付けられる冷却フィンから絶縁される（例えば、特許文献１）。
特開２０００−１３８３４３号公報
しかしながら、かかる半導体装置では、放熱特性を向上させるには、パワーチップを載置したフレームを覆う樹脂、具体的には、パワーチップを載置したフレームの裏面と半導体装置の裏面との間の樹脂を薄くする必要があるが、この部分の樹脂を薄くすると絶縁特性が逆に低下するという問題があった。
これに対して、発明者らは、パワーチップを載置したフレームの裏面に、熱伝導性の高い絶縁性の樹脂シートを接触させて固定することにより、放熱特性が高くかつ絶縁特性にも優れた半導体装置が得られることを見出すとともに、その製造方法について本発明を完成した。
即ち、本発明は、放熱特性が高く、かつ絶縁特性にも優れた半導体装置の製造方法の提供を目的とする。
本発明は、チップを樹脂モールドした半導体装置の製造方法であって、表面と裏面を備え、ダイパッドを有するフレームを準備する工程と、第１面と第２面を有する絶縁性の樹脂シートを準備する工程と、押さえピンを備えた樹脂封止用金型を準備する工程と、樹脂封止用金型の内部底面に樹脂シートの第２面が接するように、樹脂封止用金型内に樹脂シートを載置する工程と、ダイパッドの表面上にパワーチップを載置する工程と、ダイパッドの裏面が樹脂シートの第１面に接するように、樹脂シートの第１面上にフレームを配置する工程と、押さえピンでダイパッドを樹脂シートに向って押さえ、ダイパッドを固定する固定工程と、樹脂封止用金型内に封止用樹脂を充填して硬化させる硬化工程と、樹脂封止用金型から、パワーチップが封止用樹脂でモールドされた半導体装置を取り出す工程とを含む製造方法である。樹脂シートは、第２面に設けられた金属箔を含んでも良い。
本発明にかかる半導体装置の製造方法では、樹脂シートとフレームとを良好に固着させることができ、放熱特性が高く、かつ絶縁特性にも優れた半導体装置を提供できる。
実施の形態１．
図１は、全体が１００で表される、本実施の形態にかかる半導体装置の斜視図である。また、図２は、図１の半導体装置１００の、Ｉ−Ｉ方向に見た断面図である。
図１に示すように、半導体装置１００は、樹脂モールド型パッケージ構造からなり、複数の金属製のフレーム１が両側に設けられたモールド樹脂２を含む。モールド樹脂２は、好適にはエポキシ樹脂からなる。
図２に示すように、半導体装置１００は、複数のフレーム１を含む。一のフレーム１には、ロジックチップのようなＩＣチップ７が載置されている。また、他方のフレーム１は、ダイパッド部１ａと段差部１ｂとを含み、ダイパッド部１ａの上に、ＩＧＢＴやＦＷDiodeのようなパワーチップ５が載置されている。パワーチップ５、ＩＣチップ７、及びフレーム１の間は、例えば金やアルミニウムからなるボンディングワイヤ６、８で接続され、ＩＣチップ７により、パワーチップ５の動作が制御される。パワーチップ５やＩＣチップ７は、半導体装置１００の機能に応じて複数個設けても構わない。
モールド樹脂２は、例えば銅からなる金属箔４が裏面に取り付けられた絶縁性の樹脂シート３を含み、金属箔４が裏面から露出している。樹脂シート３は、好適にはフィラーを含むエポキシ樹脂からなる。フィラーは、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、Ｓｉ３Ｎ４、及びＢＮから選択される１又は複数の材料からなる。樹脂シート３の熱伝導率は、モールド樹脂２の熱伝導率より大きくなっている。なお、金属箔４を用いず、樹脂シート３のみを用いても構わない。
フレーム１は、ダイパッド１ａの裏面が樹脂シート３の上面に直接接するように、モールド樹脂２で埋められて固定されている。このように、半導体装置１００では、ダイパッド１ａの裏面と樹脂シート３の上面との間に、モールド樹脂２等が挟まることなく、ダイパッド１ａと樹脂シート３とが直接接しているため、ダイパッド１ａから樹脂シート３への熱伝導性が良くなる。このため、ダイパッド１ａの上面に取り付けられたパワーチップ５の放熱特性を向上させることができる。
また、窪み９が、モールド樹脂２の上面に形成されている。かかる窪み９は、製造工程で押さえピン２３を引き抜いたの痕跡である。窪み９については、製造工程の説明中で詳しく述べる。なお、樹脂封止用金型の設計上、窪み９を全く形成することなく押さえピンを引き抜くのは、困難である。
次に、図３、４を参照しながら、半導体装置１００の製造方法について説明する。かかる製造方法は、以下の工程１〜７を含む。なお、図３、４は、図１のＩ−Ｉと同じ方向に見た断面図である。
工程１：図３（ａ）に示すように、例えば銅からなるフレーム１を準備する。続いて、一のフレーム１の上にＩＣチップ７を、他方のフレーム１のダイパッド１ａの上にパワーチップ５を、それぞれ、はんだや銀ペーストを用いて固定する。
工程２：図３（ｂ）に示すように、アルミニウムのボンディングワイヤ６を用いて、パワーチップ５同士、パワーチップ５とフレーム１、フレーム１同士を接続する（アルミワイヤボンド工程）。なお、ボンディングワイヤ６には、アルミニウムを主成分とする合金や他の金属を用いても構わない。
工程３：図３（ｃ）に示すように、金のボンディングワイヤ７を用いて、ＩＣチップ７とフレーム１を接続する（金ワイヤボンド工程）。なお、ボンディングワイヤ７には、金を主成分とする合金や他の金属を用いても構わない。
ここでは、ＩＣチップ７とパワーチップ５とは、フレーム１を介して接続したが、直接接続しても良い。更に、ボンディングワイヤ６、８に代えて金属板を用いて接続しても良い。
工程４：図３（ｄ）に示すように、樹脂封止用金型２０を準備する。樹脂封止用金型２０は、上部金型２１と下部金型２２に分かれるようになっている。上部金型２１には、押さえピン２３が設けられている。押さえピン２３は、上部金型２１から引き抜けるように取り付けられている。
続いて、裏面に金属箔４を取り付けた絶縁性の樹脂シート３を準備し、樹脂封止用金型２０の内部の所定の位置に配置する。この場合、樹脂シート３に含まれる金属箔４の裏面が下部金型２２の内部底面に接するように、樹脂シート３が配置される。
工程５：図４（ｅ）に示すように、パワーチップ５等を実装したフレーム１を、樹脂封止用金型２０中の所定の位置に配置する。この場合、フレーム１のダイパッド１ａの裏面が樹脂シート３の上面に接するように、フレーム１を配置する。
なお、ここでは、下部金型２２上にまず樹脂シート３を配置し、続いて樹脂シート３上にパワーチップ５等を実装したフレーム１を配置する場合について説明したが、予め、樹脂シート３の上にパワーチップ５等を実装したフレーム１を仮固着し、その後、樹脂シート３を下部金型２２上に配置しても構わない。
工程６：図４（ｆ）に示すように、下部金型２２に上部金型２１を取り付けて固定する。この場合、押さえピン２３の先端が、フレーム１のダイパッド１ａを、樹脂シート３の上面に押し付けるようになる。
更に、押さえピン２３でダイパッド１ａを押さえた状態で、加圧状態の封止用樹脂１２が樹脂封止用金型２０内に注入され、保持される。この間に、ダイパッド１ａと樹脂シート３が固着される。
図５は、樹脂封止用金型２０中に配置したフレーム１の概略図であり、符号１９で表わされた部分が、押さえピン２３の先端で押えられる位置である。このように、パワーチップ５を搭載したダイパッド１ａの周囲を、複数箇所押さえることにより、ダイパッド１ａと樹脂シート３とを、完全に接触させることができる。
図５において、パワーチップ５を搭載するダイパッド１ａには、ダイパッド１ａの一部を張り出させたピン押さえ部１ｃが形成されている。ピン押さえ部１ｃは、隣接するダイパッド１ａ間で、互いに接触しないように突出している。かかるピン押さえ部１ｃを有することにより、確実にダイパッド１ａを樹脂シート３に押しつけられる。
なお、ピン押さえ部１ｃは、樹脂封止工程でダイパッド１ａを固定する以外に、パワーチップ搭載工程やワイヤボンディング工程でフレーム１を固定するために用いることもできる。
隣接するダイパッド１ａの間には、（図５の上下方向に）異なるダイパッド１ａ押さえるための押さえピン２３が２本配置されている。通常、押さえピン２３の直径は、隣接するダイパッド１ａの間隙より小さいが、図５に示すように、隣接するダイパッド１ａに接触しない範囲で大きくしてもかまわない。
隣接するダイパッド１ａ間では、一般に電位が異なるため、両者の間にある程度の絶縁距離を確保しなければならない。図５では、かかる絶縁距離を利用して、ダイパッド１ａから部分的にはみ出した状態で、押さえピン２３がダイパッド１ａを押さえている。
このように押さえピン２３を配置することにより、半導体装置１００を大きくすることなく、直径の大きい、即ち強度が強く寿命の長い押さえピン２３を用いることができる。
フレーム１は、図４に示すように、その端部が金型に固定されるとともに、図５に示すように、ダイパッド１ａが２つの押さえピン２３で押さえられる。この結果、ダイパッド１ａを樹脂シート３に対して安定して押さえつけることができ、樹脂シート３とダイパッド１ａとの固着を良好に行える。
続いて、トランスファモールド成形法により、例えばエポキシ樹脂からなる封止用樹脂１２を樹脂封止用金型２０内に充填する。
図６は、図５に示す固定状態で、下方から矢印１５の方向に封止用樹脂１２を充填する工程の概略図である。封止用樹脂１２は、複数の樹脂注入口より、樹脂封止用金型２０内に注入される。この場合、押さえピン２３は、封止用樹脂１２の流動の障壁となるため、封止用樹脂１２は押さえピン２３の無い、パワーチップ５の上に優先的に流れ込む。この結果、ダイパッド１ａのパワーチップ５を搭載した領域に圧力がかかり、ダイパッド１ａを樹脂シート３に押し付けて、両者を密着させる。
このように、押さえピン２３をダイパッド１ａ上のパワーチップ５の間隙に配置することにより、パワーチップを搭載した部分のダイパッド１ａを樹脂シート３に良好に固着できる。このため、仮に、押さえピン２３によるダイパッド１ａの押さえが不十分であっても、両者を良好に固着できる。即ち、プロセスマージンが大きくなり、製造安定性を増すことができる。このような効果は、押さえピン２３の直径が大きいほど大きくなる。
押さえピン２３は、１つのダイパッド１ａに対して１本でも良いが、図５のように、１のダイパッド１ａを複数（図５では２本）の押さえピン２３で押さえても良い。これにより、押さえの安定性が増す。更に、図５の配置では、ダイパッド１ａの間に生じるデッドスペースを利用して複数の押さえピン２３を配置するため、押さえピン２３の数を増やしても半導体装置は大型化しない。
続いて、封止用樹脂１２が硬化する前に、押さえピン２３の先端がモールド樹脂２の上面よりやや下方となるまで、押さえピン２３を上部金型２１から引き抜き、その状態で維持する。この場合、押さえピン２３を抜いた孔部は、封止用樹脂１２により閉じられるが、樹脂モールド２の上面には窪み９が形成される。なお、窪み９を全く形成することなく押さえピンを引き抜くことは、樹脂封止用金型２０の構造上、困難である。
工程７：図４（ｇ）に示すように、全体を樹脂封止用金型２０から取り出した後、モールド樹脂を完全硬化させるためのポストキュア、タイバーなどのフレーム余分部の切断等を行なう。更に、フレーム（外部端子）１の成形を行なうことにより、図１に示すような半導体装置１００が完成する。
実施の形態２．
図７は、全体が２００で表される、本実施の形態にかかる半導体装置の断面図であり、図１のＩ−Ｉ方向と同じ方向に見た図である。図７中、図１、２と同一符号は、同一又は相当箇所を示す。
半導体装置２００では、半導体装置１００の窪み９の代わりに、同じ位置に突起部２９が設けられている。かかる突起部２９は、上述の半導体装置１００の製造方法の工程６において、封止用樹脂１２がある程度硬化した状態で、押さえピン２３の先端がモールド樹脂２の上面より上方に位置するまで、押さえピン２３を上部金型２１から引き抜き、その状態で維持することにより形成される。
半導体装置２００がかかる突起部２９を備えることにより、モールド樹脂２の強度、特に曲げ強度が向上する。
実施の形態３．
図８は、全体が３００で表される、本実施の形態にかかる半導体装置の断面図であり、半導体装置３００を、図１のＩ−Ｉ方向と同じ方向に見た図である。図８中、図１、２と同一符号は、同一又は相当箇所を示す。
半導体装置３００では、半導体装置１００の窪み９が、樹脂３０で埋め込まれた構造となっている。他の構造は、半導体装置１００と同じである。樹脂３０の埋め込みは、例えばポッディング法を用いて行なわれる
半導体装置３００では、窪み９を埋め込まない構造に比較して、強度、特に曲げ強度が向上する。
実施の形態４．
図９は、全体が４００で表される、本実施の形態にかかる半導体装置の断面図であり、半導体装置４００を、図１のＩ−Ｉ方向と同じ方向に見た図である。図９中、図１、２と同一符号は、同一又は相当箇所を示す。
半導体装置４００は、押さえピン２３が上部金型２１に固定された樹脂封止用金型２０、例えば、押さえピン２３と上部金型２１とが一体成形された金型を用いて製造される。このため、上述の工程６（図４（ｆ））において、押さえピン２３でダイパッド１ａを押えたままで封止用樹脂１２が硬化し、上部金型２１を取り外すと、モールド樹脂２に孔部３１が形成される。
半導体装置４００では、かかる孔部３１に樹脂３２が充填されている。樹脂３２の充填は、例えばポッディング法を用いて行なわれる。
このように、樹脂３２を充填することにより、孔部３１の底に露出したフレーム１を覆い、フレーム１の腐食等を防止できる。
なお、押さえピン２３が上部金型２１に固定された樹脂封止用金型２０を用いて半導体装置４００を製造することにより、製造工程が簡略化され、製造コストの低減が可能となる。
実施の形態５．
図１０は、図５と同様に、樹脂封止用金型２０中に配置したフレーム１の概略図である。図１０では、各ダイパッド１ａの両側にピン押さえ部１ｃが設けられている。また、押さえピン２３の断面形状は、楕円形状となっている。
ピン押さえ部１ｃと押さえピン２３を、このような形状とすることにより、ダイパッド１ａを樹脂シート３に対して安定して押しつけることができる。これにより、樹脂シート３とダイパッド１ａとの固着を良好に行える。
本発明の実施の形態１にかかる半導体装置の斜視図である。 本発明の実施の形態１にかかる半導体装置の断面図である。 本発明の実施の形態１にかかる半導体装置の製造工程の断面図である。 本発明の実施の形態１にかかる半導体装置の製造工程の断面図である。 樹脂封止用金型中に配置したフレームの概略図である。 樹脂封止用金型中に配置したフレームの概略図である。 本発明の実施の形態２にかかる半導体装置の断面図である。 本発明の実施の形態３にかかる半導体装置の断面図である。 本発明の実施の形態４にかかる半導体装置の断面図である。 樹脂封止用金型中に配置したフレームの概略図である。
符号の説明
１ フレーム、２ モールド樹脂、３ 樹脂シート、４ 金属箔、５ パワーチップ、６、８ ボンディングワイヤ、７ ＩＣチップ、９ 窪み、１００ 半導体装置。

Claims (13)

  1. チップを樹脂モールドした半導体装置の製造方法であって、
    表面と裏面を備え、ダイパッドを有するフレームを準備する工程と、
    第１面と第２面を有する絶縁性の樹脂シートを準備する工程と、
    押さえピンを備えた樹脂封止用金型を準備する工程と、
    該樹脂封止用金型の内部底面に該樹脂シートの第２面が接するように、該樹脂封止用金型内に該樹脂シートを載置する工程と、
    該ダイパッドの該表面上にパワーチップを載置する工程と、
    該ダイパッドの該裏面が該樹脂シートの該第１面に接するように、該樹脂シートの該第１面上に該フレームを配置する工程と、
    該押さえピンで該ダイパッドを該樹脂シートに向って押さえ、該ダイパッドを固定する固定工程と、
    該樹脂封止用金型内に封止用樹脂を充填して硬化させる硬化工程と、
    該樹脂封止用金型から、該パワーチップが該封止用樹脂でモールドされた半導体装置を取り出す工程とを含むことを特徴とする製造方法。
  2. チップを樹脂モールドした半導体装置の製造方法であって、
    表面と裏面を備え、ダイパッドを有するフレームを準備する工程と、
    第１面と第２面を有する絶縁性の樹脂シートを準備する工程と、
    押さえピンを備えた樹脂封止用金型を準備する工程と、
    該ダイパッドの該表面上にパワーチップを載置する工程と、
    該ダイパッドの該裏面が該樹脂シートの該第１面に接するように、該樹脂シートの該第１面上に該フレームを搭載する工程と、
    該樹脂封止用金型の内部底面に該樹脂シートの第２面が接するように、該樹脂封止用金型内に、該ダイパッドを搭載した該樹脂シートを載置する工程と、
    該押さえピンで該ダイパッドを該樹脂シートに向って押さえ、該ダイパッドを固定する固定工程と、
    該樹脂封止用金型内に封止用樹脂を充填して硬化させる硬化工程と、
    該樹脂封止用金型から、該パワーチップが該封止用樹脂でモールドされた半導体装置を取り出す工程とを含むことを特徴とする製造方法。
  3. 上記固定工程が、一つの上記ダイパッドを、複数の上記押さえピンで押さえる工程であることを特徴とする請求項１又は２に記載の製造方法。
  4. 上記固定工程が、隣接する上記ダイパッドの間に設けられた上記押さえピンで、上記ダイパッドを固定する工程であることを特徴とする請求項１又は２に記載の製造方法。
  5. 上記固定工程が、隣接して設けられた２つの上記ダイパッドに対して、該ダイパッドの間に設けられた少なくとも２つの上記押さえピンで、該ダイパッドをそれぞれ押さえる工程であることを特徴とする請求項１又は２に記載の製造方法。
  6. 上記固定工程が、隣接して設けられた２つの上記ダイパッドから、互いに重ならないように張出したピン押さえ部を、上記押さえピンで押さえる工程であることを特徴とする請求項１又は２に記載の製造方法。
  7. 上記固定工程が、上記押さえピンの一部で上記ダイパッドを押さえる工程であることを特徴とする請求項１又は２に記載の製造方法。
  8. 上記固定工程が、隣接して設けられた２つの上記ダイパッドの間隔より直径の小さな上記押さえピンを用いて該ダイパッドを押さえる工程であることを特徴とする請求項１又は２に記載の製造方法。
  9. 上記固定工程が、隣接して設けられた２つの上記ダイパッドの間に、該ダイパッドに沿う配置方向に設けられた複数の上記押さえピンで該ダイパッドを押さえる工程であり、
    上記硬化工程が、上記封止用樹脂を該配置方向に向けて充填する工程であることを特徴とする請求項１又は２に記載の製造方法。
  10. チップが樹脂モールドされた半導体装置であって、
    表面と裏面を備え、ダイパッドを含むフレームと、
    該ダイパッドの該表面に載置されたパワーチップと、
    対向する第１面と第２面とを備え、該ダイパッドの該裏面がその第１面と接するように配置された絶縁性の樹脂シートと、
    該樹脂シートの該第１面上に、該パワーチップを封止するように設けられたモールド樹脂とを含み、
    該樹脂シートが露出した該モールド樹脂の裏面と対向する、該モールド樹脂の表面の、押さえピンを引き抜いた位置に、凹部を有することを特徴とする半導体装置。
  11. 上記凹部に、樹脂が充填されてなることを特徴とする請求項１０に記載の半導体装置。
  12. チップが樹脂モールドされた半導体装置であって、
    表面と裏面を備え、ダイパッドを含むフレームと、
    該ダイパッドの該表面に載置されたパワーチップと、
    対向する第１面と第２面とを備え、該ダイパッドの該裏面がその第１面と接するように配置された絶縁性の樹脂シートと、
    該樹脂シートの該第１面上に、該パワーチップを封止するように設けられたモールド樹脂とを含み、
    該樹脂シートが露出した該モールド樹脂の裏面と対向する、該モールド樹脂の表面の、押さえピンを引き抜いた位置に、突起部を有することを特徴とする半導体装置。
  13. チップが樹脂モールドされた半導体装置であって、
    表面と裏面を備え、ダイパッドを含むフレームと、
    該ダイパッドの該表面に載置されたパワーチップと、
    対向する第１面と第２面とを備え、該ダイパッドの該裏面がその第１面と接するように配置された絶縁性の樹脂シートと、
    該樹脂シートの該第１面上に、該パワーチップを封止するように設けられたモールド樹脂とを含み、
    該ダイパッドが、該ダイパッドから張出したピン押さえ部を含むことを特徴とする半導体装置。
JP2003358815A 2003-10-20 2003-10-20 半導体装置の製造方法および半導体装置 Expired - Lifetime JP3854957B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003358815A JP3854957B2 (ja) 2003-10-20 2003-10-20 半導体装置の製造方法および半導体装置
US10/959,437 US7166926B2 (en) 2003-10-20 2004-10-07 Method for producing semiconductor device and semiconductor device
KR1020040083390A KR100700427B1 (ko) 2003-10-20 2004-10-19 반도체 장치의 제조 방법
CNB2004100861098A CN100336190C (zh) 2003-10-20 2004-10-19 半导体装置的制造方法及半导体装置
US11/588,407 US7781262B2 (en) 2003-10-20 2006-10-27 Method for producing semiconductor device and semiconductor device
KR1020060126559A KR100889422B1 (ko) 2003-10-20 2006-12-12 반도체 장치의 제조 방법 및 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003358815A JP3854957B2 (ja) 2003-10-20 2003-10-20 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2005123495A JP2005123495A (ja) 2005-05-12
JP3854957B2 true JP3854957B2 (ja) 2006-12-06

Family

ID=34509862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003358815A Expired - Lifetime JP3854957B2 (ja) 2003-10-20 2003-10-20 半導体装置の製造方法および半導体装置

Country Status (4)

Country Link
US (2) US7166926B2 (ja)
JP (1) JP3854957B2 (ja)
KR (2) KR100700427B1 (ja)
CN (1) CN100336190C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010061011A1 (de) 2009-12-04 2011-06-09 Denso Corporation, Kariya-City Halbleiterbaugruppe und Verfahren zum Herstellen derselben

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4422094B2 (ja) * 2005-12-12 2010-02-24 三菱電機株式会社 半導体装置
US7615861B2 (en) * 2006-03-13 2009-11-10 Sandisk Corporation Methods of promoting adhesion between transfer molded IC packages and injection molded plastics for creating over-molded memory cards
DE102007020618B8 (de) * 2007-04-30 2009-03-12 Danfoss Silicon Power Gmbh Verfahren zum Herstellen eines festen Leistungsmoduls und damit hergestelltes Transistormodul
KR101418397B1 (ko) * 2007-11-05 2014-07-11 페어차일드코리아반도체 주식회사 반도체 패키지 및 그의 제조방법
US8178961B2 (en) * 2010-04-27 2012-05-15 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and package process
JP5333362B2 (ja) * 2010-06-29 2013-11-06 株式会社デンソー 半導体装置およびその製造方法
US9324677B2 (en) 2011-04-04 2016-04-26 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI525767B (zh) 2011-04-04 2016-03-11 Rohm Co Ltd Semiconductor device and method for manufacturing semiconductor device
KR101237566B1 (ko) * 2011-07-20 2013-02-26 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
US8524538B2 (en) * 2011-12-15 2013-09-03 Stats Chippac Ltd. Integrated circuit packaging system with film assistance mold and method of manufacture thereof
CN104160493B (zh) * 2012-03-07 2017-03-22 丰田自动车株式会社 半导体装置及其制造方法
JP2014229782A (ja) * 2013-05-23 2014-12-08 株式会社豊田自動織機 半導体装置および半導体装置の製造方法
DE112014006660B4 (de) * 2014-05-12 2019-10-31 Mitsubishi Electric Corporation Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE102015118245B4 (de) * 2015-10-26 2024-10-10 Infineon Technologies Austria Ag Elektronische Komponente mit einem thermischen Schnittstellenmaterial, Herstellungsverfahren für eine elektronische Komponente, Wärmeabfuhrkörper mit einem thermischen Schnittstellenmaterial und thermisches Schnittstellenmaterial
CN108701688B (zh) * 2015-12-04 2021-11-09 罗姆股份有限公司 功率模块装置、冷却构造体、以及电动汽车或混合动力汽车
US11107746B2 (en) 2016-02-09 2021-08-31 Mitsubishi Electric Corporation Power semiconductor apparatus and manufacturing method therefor
JP2017147272A (ja) 2016-02-15 2017-08-24 ローム株式会社 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体
JP6472568B2 (ja) 2016-03-07 2019-02-20 三菱電機株式会社 半導体装置の製造方法
WO2017154198A1 (ja) * 2016-03-11 2017-09-14 新電元工業株式会社 半導体装置及びその製造方法、リードフレーム
US10504827B2 (en) * 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
CN109637983B (zh) 2017-10-06 2021-10-08 财团法人工业技术研究院 芯片封装
CN111406311A (zh) * 2017-11-10 2020-07-10 新电元工业株式会社 电子模块以及电子模块的制造方法
CN111279471B (zh) 2017-11-10 2023-09-15 新电元工业株式会社 电子模块
US12014974B2 (en) 2019-07-02 2024-06-18 Mitsubishi Electric Corporation Power module with electrodes and heat sink and manufacturing method therefor
JP2021145036A (ja) 2020-03-12 2021-09-24 富士電機株式会社 半導体装置の製造方法及び半導体装置
JP7608717B2 (ja) 2020-03-12 2025-01-07 富士電機株式会社 半導体装置の製造方法及び半導体装置
JP7528634B2 (ja) 2020-08-25 2024-08-06 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7613046B2 (ja) 2020-10-14 2025-01-15 富士電機株式会社 半導体装置の製造方法及び半導体装置
EP4050645B1 (en) 2021-02-24 2023-02-22 Hitachi Energy Switzerland AG Power semiconductor device and manufacturing method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3199963B2 (ja) * 1994-10-06 2001-08-20 株式会社東芝 半導体装置の製造方法
JP3269024B2 (ja) * 1998-04-15 2002-03-25 矢崎総業株式会社 回路体の成形方法及びこの成形方法に用いる型構造
JP3350444B2 (ja) * 1998-04-23 2002-11-25 シャープ株式会社 半導体装置の製造方法
JP2000003923A (ja) * 1998-06-16 2000-01-07 Hitachi Ltd 半導体装置の樹脂封止方法及びその樹脂封止装置
JP4073559B2 (ja) 1998-10-30 2008-04-09 三菱電機株式会社 半導体装置
JP4006974B2 (ja) 2001-10-31 2007-11-14 Ｊｆｅスチール株式会社 材質均一性に優れた高成形性高張力熱延鋼板ならびにその製造方法および加工方法
CN1291466C (zh) * 2001-12-27 2006-12-20 威宇科技测试封装有限公司 一种具有散热片的半导体封装方法
KR100806061B1 (ko) 2002-04-11 2008-02-21 페어차일드코리아반도체 주식회사 칩 손상이 방지되고 열 저항 특성이 개선이 개선된 전력용반도체 모듈
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2005069363A1 (ja) * 2004-01-13 2005-07-28 Mitsui Mining & Smelting Co., Ltd. 合成樹脂モールドパッケージの製造方法、アルコール濃度センサ及びアルコール濃度測定装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010061011A1 (de) 2009-12-04 2011-06-09 Denso Corporation, Kariya-City Halbleiterbaugruppe und Verfahren zum Herstellen derselben

Also Published As

Publication number Publication date
KR100700427B1 (ko) 2007-03-27
KR20070015486A (ko) 2007-02-05
KR100889422B1 (ko) 2009-03-23
US7166926B2 (en) 2007-01-23
US20070042531A1 (en) 2007-02-22
CN1610083A (zh) 2005-04-27
US20050082690A1 (en) 2005-04-21
US7781262B2 (en) 2010-08-24
KR20050037958A (ko) 2005-04-25
JP2005123495A (ja) 2005-05-12
CN100336190C (zh) 2007-09-05

Similar Documents

Publication Publication Date Title
JP3854957B2 (ja) 半導体装置の製造方法および半導体装置
JP4422094B2 (ja) 半導体装置
US8772923B2 (en) Semiconductor device having leads with cutout and method of manufacturing the same
KR100806479B1 (ko) 반도체 장치 및 그 제조 방법
US7410834B2 (en) Method of manufacturing a semiconductor device
US7714455B2 (en) Semiconductor packages and methods of fabricating the same
CN102473700B (zh) 树脂封装型半导体装置及其制造方法
CN102820288B (zh) 功率模块及其制造方法
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
JPH04291948A (ja) 半導体装置及びその製造方法及び放熱フィン
JP2004311748A (ja) 樹脂封止型半導体装置およびその製造方法ならびに成形型
US6696750B1 (en) Semiconductor package with heat dissipating structure
JP4515810B2 (ja) 半導体装置およびその製造方法
KR19980084769A (ko) 고방열 패키지 및 그 제조방법
JP2000150725A (ja) 半導体装置およびその製造方法
JP2004087673A (ja) 樹脂封止型半導体装置
JP5145596B2 (ja) 半導体装置
CN115335987A (zh) 半导体装置及半导体装置的制造方法
JPH11330116A (ja) 半導体装置の製造方法、それに使用されるリードフレーム及び成型用金型
JP2008004971A (ja) 半導体装置およびその製造方法
JP2004087672A (ja) 樹脂封止型半導体装置およびその製造方法
JP2003086616A (ja) 電子装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060911

R150 Certificate of patent or registration of utility model

Ref document number: 3854957

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090915

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110915

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110915

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120915

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130915

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term