[go: up one dir, main page]

JP5563918B2 - 回路装置の製造方法 - Google Patents

回路装置の製造方法 Download PDF

Info

Publication number
JP5563918B2
JP5563918B2 JP2010164998A JP2010164998A JP5563918B2 JP 5563918 B2 JP5563918 B2 JP 5563918B2 JP 2010164998 A JP2010164998 A JP 2010164998A JP 2010164998 A JP2010164998 A JP 2010164998A JP 5563918 B2 JP5563918 B2 JP 5563918B2
Authority
JP
Japan
Prior art keywords
resin
sealing
sealing resin
sheet
tablet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010164998A
Other languages
English (en)
Other versions
JP2012028512A (ja
Inventor
勝義 三野
明 岩渕
航 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2010164998A priority Critical patent/JP5563918B2/ja
Priority to CN201110204480.XA priority patent/CN102347245B/zh
Priority to KR20110072502A priority patent/KR101236141B1/ko
Priority to US13/189,155 priority patent/US8481367B2/en
Publication of JP2012028512A publication Critical patent/JP2012028512A/ja
Application granted granted Critical
Publication of JP5563918B2 publication Critical patent/JP5563918B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/064—Hermetically-sealed casings sealed by potting, e.g. waterproof resin poured in a rigid casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、回路素子を樹脂封止する回路装置の製造方法に関する。
半導体素子等の回路素子を樹脂封止する方法としては、ケース材の内部に回路素子を収納させる方法と、エポキシ樹脂等の封止樹脂により回路素子を樹脂封止する方法がある。近年に於いては、生産性等の観点から樹脂封止による封止方法が多用されている。
回路素子を樹脂封止する工程では、モールド金型のキャビティに回路素子等を収納させた後に、液状の封止樹脂をキャビティに注入して回路素子を樹脂封止している（特許文献１）。
図１１を参照して、この様な樹脂封止の工程を説明する。図１１（Ａ）は樹脂封止の工程を示す断面図であり、図１１（Ｂ）は製造された回路装置２００の構成を示す断面図である。
図１１（Ａ）を参照して、上面に半導体素子２０４が固着されたアイランド２０２は、上金型２２４と下金型２２６とを当接させることにより形成されるキャビティ２１４の内部に収納されている。また、ランナー２１８を経由してキャビティ２１４と連通するポッド２２０が下金型２２６に形成されており、このポッド２２０にはタブレット２２８が収納されている。タブレット２２８は、粒状の熱硬化性樹脂を加圧成形することで形成されたもので、円柱状の形状を呈している。
上記した金型は加熱されているので、ポッド２２０に収納されたタブレット２２８は徐々に溶融されて液状の封止樹脂となる。そして、プランジャー２２２で加圧された液状の封止樹脂は、ランナー２１８およびゲート２１６を経由してキャビティ２１４に供給され、半導体素子２０４およびアイランド２０２が封止樹脂により封止される。また、封止樹脂の注入に伴い、キャビティ２１４の内部の空気は、エアベント２４４を介して外部に放出される。
図１１（Ｂ）に、製造された回路装置２００を示す。封止樹脂２０８により、アイランド２０２、半導体素子２０４、金属細線２０６およびリード２１０が樹脂封止されている。また、耐圧性および耐湿性を確保するために、アイランド２０２の裏面も全面的に封止樹脂２０８により被覆されている。
しかしながら、上記した封止方法では、アイランド２０２の下面が被覆されない場合があった。具体的には、図１１（Ｂ）を参照して、半導体素子２０４から発生した熱をアイランド２０２および封止樹脂２０８を経由して良好に外部に放出させるためには、アイランド２０２の下面を被覆する封止樹脂２０８を薄くした方がよい。例えば、アイランド２０２の下面を被覆する封止樹脂２０８の厚みを０．５ｍｍ程度以下に薄くすると、装置全体の放熱性が向上される。しかしながら、図１１（Ａ）を参照して、このようにするためには、樹脂封止の工程に於いて、アイランド２０２の下面と下金型２２６の内壁との間隙を狭くする必要があり、この間隙に封止樹脂が充填されない恐れがある。封止樹脂が充填されない領域が発生すると、この領域がボイドとなり不良が発生する。
このような問題を回避するための封止方法が下記特許文献２に記載されている。この文献の図３およびその説明箇所を参照すると、回路基板２２の下面に配置された樹脂シート５２を溶融させることにより、回路基板２２の下面を薄く樹脂封止することを可能としている。
具体的には、先ず、樹脂材料を打錠加工した樹脂シート５２を下金型４４に配置し、この樹脂シート５２の上面に回路基板２２を載置している。そして、下金型４４により加熱溶融された樹脂シート５２により、回路基板２２の下面が薄く被覆される。
このように、樹脂シート５２で回路基板２２の下面を被覆することにより、ボイドを発生させることなく回路基板２２の下面を薄く樹脂封止することが可能となる。
特開平１１−３４０２５７号公報 特開２０１０−８６９９３号公報
特許文献２に示された樹脂封止の方法では、回路基板２２の下面に敷いて用意される樹脂シート５２と、回路基板２２が配置されたキャビティに注入されるモールド樹脂により樹脂封止が行われる。
しかしながら、樹脂シートとモールド樹脂との材料が同じであっても、両者の加熱硬化するタイミングが相違すると、両者の界面に間隙が発生してこの界面の耐圧性および耐湿性が劣化する問題があった。
具体的には、樹脂シートは加熱されたモールド金型と面的に接触するので、モールド金型から樹脂シートに熱が容易に伝達されて早期に溶融および加熱硬化する。従って、液状のモールド樹脂がキャビティに注入される際には、樹脂シートは既に加熱硬化して流動性を失った状態であり、両者の樹脂材料が境界で混合されない場合がある。このようになると、溶融した樹脂シートと、注入されるモールド樹脂との境界に間隙が発生してしまう。
本発明は上記した問題点を鑑みて成されたものであり、本発明の目的は、一体的に形成された封止樹脂により回路素子を樹脂封止する回路装置の製造方法を提供することにある。
本発明の回路装置の製造方法は、モールド金型のキャビティの内部に回路素子を打錠シートと共に配置し、前記モールド金型のポッドに樹脂タブレットを投入する工程と、溶融された前記樹脂タブレットからなる第１封止樹脂を前記キャビティに注入すると共に、前記打錠シートを溶融して第２封止樹脂にすることにより、前記回路素子を樹脂封止する工程と、を備え、前記樹脂封止する工程では、前記第１封止樹脂を前記キャビティに注入した後に、溶融した前記打錠シートから成る前記第２封止樹脂を硬化させ、前記打錠シートを構成する樹脂材料に含まれる硬化促進剤の量は、前記樹脂タブレットを構成する樹脂材料に含まれる硬化促進剤の量よりも少ないことを特徴とする。
本発明では、キャビティに注入される第１封止樹脂と、キャビティに予め配置される樹脂シートから成る第２封止樹脂とにより回路素子を樹脂封止している。そして、樹脂封止の工程において、液状の第１封止樹脂がキャビティに注入された後に、樹脂シートから成る第２封止樹脂を硬化させている。
このようにすることで、第１封止樹脂がキャビティに注入される際に、樹脂シートから成る第２封止樹脂は液状又は半固形状であるので、両者の樹脂材料は境界にて混合される。従って、第１封止樹脂と第２封止樹脂との境界が間隙にならないので、この境界を経由して外部から水分が侵入することが抑制される。更には、この境界を経由して回路素子が外部とショートすることが防止される。
本発明の回路装置の製造方法により製造される混成集積回路装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）、（Ｂ）および（Ｃ）は断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）および（Ｃ）は拡大された断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）および（Ｂ）は断面図である。 本発明の回路装置の製造方法を示す図であり、樹脂タブレットおよび樹脂シートの溶融および硬化に係る時間を示す図である。 本発明の回路装置の製造方法により製造される回路装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は拡大された平面図であり、（Ｃ）は断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）および（Ｃ）は拡大された断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）および（Ｂ）は断面図である。 本発明の回路装置の製造方法により製造される回路装置が組み込まれる室外機を示す図であり、（Ａ）は室外機を全体的に示す図であり、（Ｂ）は回路装置が組み込まれる部分を示す図である。 背景技術の回路装置の製造方法を示す図であり、（Ａ）は樹脂封止工程を示す断面図であり、（Ｂ）は製造された回路装置を示す断面図である。
＜第１の実施の形態＞
図１を参照して、本形態が適用される混成集積回路装置１２の構成を説明する。図１（Ａ）は混成集積回路装置１２の斜視図であり、図１（Ｂ）は図１（Ａ）のＸ−Ｘ’線に於ける断面図である。
混成集積回路装置１２は、回路基板１４の上面に、導電パターン２２と回路素子から成る混成集積回路が組み込まれ、この回路と電気的に接続されたリード２４が外部に導出している。更に、回路基板１４の上面に構築された混成集積回路、回路基板１４の上面、側面および下面は、熱硬化性樹脂から成る封止樹脂１６により一体的に被覆されている。
回路基板１４は、アルミニウムや銅等の金属から成る基板であり、具体的な大きさは、例えば縦×横×厚さ＝６１ｍｍ×４２ｍｍ×１ｍｍ程度である。ここで、回路基板１４の材料として金属以外が採用されても良く、例えば、セラミックや樹脂材料が回路基板１４の材料として採用されても良い。
絶縁層２６は、フィラーが高充填されたエポキシ樹脂から成り、回路基板１４の表面全域を覆うように形成されている。
導電パターン２２は厚みが５０μｍ程度の銅等の金属膜から成り、所定の電気回路が実現されるように絶縁層２６の表面に形成される。また、リード２４が導出する辺に、導電パターン２２からなるパッドが形成される。
半導体素子２８およびチップ素子３０（回路素子）は、半田等の接合材を介して、導電パターン２２の所定の箇所に固着されている。半導体素子２８としては、トランジスタ、ＬＳＩチップ、ダイオード等が採用される。ここでは、半導体素子２８と導電パターン２２とは、金属細線３４を経由して接続される。チップ素子３０としては、チップ抵抗やチップコンデンサ等が採用される。チップ素子３０の両端の電極は、半田等の接合材を介して導電パターン２２に固着されている。
リード２４は、回路基板１４の周辺部に設けられたパッドに固着され、入力信号や出力信号が通過する外部接続端子として機能している。図１（Ｂ）を参照すると、回路基板１４の対向する２つの辺に沿って多数個のリード２４が設けられている。
封止樹脂１６は、熱硬化性樹脂を用いるトランスファーモールドにより形成される。図１（Ｂ）では、封止樹脂１６により、導電パターン２２、半導体素子２８、チップ素子３０、金属細線３４が封止されている。そして、回路基板１４の上面、側面および下面が封止樹脂１６により被覆されている。
図１（Ｂ）を参照して、封止樹脂１６に関して更に説明する。封止樹脂１６は、第１封止樹脂１８と、第２封止樹脂２０とから成る。紙面では、第１封止樹脂１８と第２封止樹脂２０との境界３６が描かれているが、実際の混成集積回路装置１２では両者は一体化している。即ち、第１封止樹脂１８と第２封止樹脂２０との境界３６は、目視では容易に確認できない。
第１封止樹脂１８はモールド金型のキャビティに液状の樹脂を注入することで形成される。ここでは、第１封止樹脂１８は、半導体素子２８等の回路素子、リード２４の接続部分、回路基板１４の上面および側面上部を被覆している。
第２封止樹脂２０は回路基板１４の下面に配置された樹脂シート（打錠シート）を溶融することで形成される。第２封止樹脂２０は、回路基板１４の側面下部および下面を被覆している。回路基板１４の下面を被覆する第２封止樹脂２０の厚みＴ１は、例えば０．１ｍｍ以上０．３ｍｍ以下であり非常に薄い。薄い第２封止樹脂２０は熱抵抗も小さくなるので、半導体素子２８等の回路素子から放出された熱は、回路基板１４および第２封止樹脂２０を経由して良好に外部に放出される。
上記した第１封止樹脂１８および第２封止樹脂２０は、エポキシ樹脂等の樹脂材料、フィラーおよび硬化促進剤等の混合物である。ここで、第１封止樹脂１８と第２封止樹脂２０とは同じ材料から構成されても良いし、異なる材料から構成されても良い。
例えば、第２封止樹脂２０に含まれるフィラーの量を、第１封止樹脂１８に含まれるフィラーの量よりも多くしても良い。第２封止樹脂２０が大量のフィラーを含むことにより、第２封止樹脂２０の熱抵抗が低くなる。従って、半導体素子２８等の回路素子が動作することにより発生した熱が、回路基板１４および第２封止樹脂２０を経由して良好に外部に放出される。一方、第１封止樹脂１８に含まれるフィラーの量を少なくすることにより、樹脂注入の際に硬いフィラーが回路素子や金属細線３４に衝突する頻度が少なくなるので、樹脂封止の工程に於ける回路素子の損傷が抑制される。
また、第１封止樹脂１８に含まれるフィラーの種類と、第２封止樹脂２０に含まれるフィラーの種類を異ならせても良い。例えば、第２封止樹脂２０に含まれるフィラーとしてアルミナ（Ａｌ２Ｏ３）を採用し、第１封止樹脂１８に含まれるフィラーとしてシリカ（ＳｉＯ２）を採用しても良い。第２封止樹脂２０に含まれるフィラーとして熱伝導性に優れるアルミナを採用することにより、第２封止樹脂２０を経由した放熱の効果が向上される。更に、耐湿性に優れるシリカを、第１封止樹脂１８に含まれるフィラーとして採用することにより、第１封止樹脂１８を経由して外部から水分が侵入することが抑制されるので、第１封止樹脂１８により封止される回路素子のショートが防止される。
更にまた、両樹脂に含まれるフィラーの形状を異ならせても良い。具体的には、球状の形状を呈するフィラーを第１封止樹脂１８に充填し、破砕形状を呈するフィラーを第２封止樹脂２０に充填する。第１封止樹脂１８に含まれるフィラーの形状を球形状とすることにより、射出成形の工程で第１封止樹脂１８に含まれるフィラーが回路素子に接触しても、回路素子に傷がつくことが抑制される。更に、第２封止樹脂２０に含まれるフィラーを破砕形状とすることにより、フィラーの表面と樹脂成分とが接触する面積が増大するので、フィラーを経由した熱の伝導が良好と成る。
更に、第２封止樹脂２０を構成する樹脂材料に含まれる硬化促進剤の量を、第１封止樹脂１８を構成する樹脂材料に含まれる硬化促進剤より少なくしても良い。このようにすることで、第２封止樹脂２０の効果に必要とされる硬化時間が長くなり、樹脂封止の工程にて第１封止樹脂１８と第２封止樹脂２０とが両者の境界で混合させる。この結果、両樹脂の界面での耐圧性および耐湿性の劣化が抑制される。この事項は、図５を参照して後述する。
ここで、第１封止樹脂１８と第２封止樹脂２０との境界は、回路基板１４の側面を被覆する部分に位置している。両者の境界部分は封止樹脂１６の他の部分と比較すると、耐圧性および耐湿性に若干劣る。従って、この境界部分を回路基板１４の下面に配置すること、封止樹脂１６の下面がヒートシンクに密着した場合、境界部分を経由して回路基板１４とヒートシンクとがショートする恐れがある。一方、回路基板１４の側面は外部と接触する場合が少ないので、ショートする危険性が小さい。
上記した構成の混成集積回路装置１２の製造方法を図２から図５を参照して詳述する。
図２を参照して、先ず、樹脂封止が行われるモールド金型に、タブレット４６、樹脂シート１０および回路基板１４を収納する。
図２（Ａ）を参照して、下金型３１はモールド金型の一部であり、キャビティの一部分である凹状の第１封止領域４１と、ポッド４０が形成されている。ポッド４０とは、キャビティに注入される封止樹脂の材料と成るタブレット４６が収納される筒状の領域であり、タブレット４６を押圧するためのプランジャー４８がポッド４０に設けられている。
このような構成の下金型３１に、樹脂シート１０とタブレット４６とを投入する。
樹脂シート１０は、熱硬化性樹脂を主成分とする粒状の粉末樹脂を加圧加工して成形されたものであり、シート状を呈している。樹脂シート１０は、回路素子を封止する封止樹脂の一部分となる。具体的には、図１（Ｂ）に示す第２封止樹脂２０となる。
樹脂シート１０の厚みは、例えば０．１ｍｍ以上０．６ｍｍ以下である。樹脂シート１０の厚みを０．６ｍｍ以下とすることで、図１（Ｂ）に示すように、溶融した樹脂シート１０から成る第２封止樹脂２０により、回路基板１４の裏面を薄く樹脂封止することができる。一方、樹脂シート１０の厚みを０．１ｍｍ以上とすることで、樹脂シート１０の剛性が一定以上に確保され、輸送段階における樹脂シート１０の割れ等が抑制される。
更に、樹脂シート１０は、多数の粒状の粉末樹脂から構成されている。この粉末樹脂は、フィラー等の添加剤が添加されたエポキシ樹脂等の熱硬化性樹脂から成り、各粉末樹脂の直径は例えば１．０ｍｍ以下である。
更に、樹脂シート１０は、粉末樹脂の充填率（樹脂シート１０全体の容積に対して粉末樹脂が占める割合）が９９％以上である。一般的な樹脂封止に使用される樹脂タブレットの充填率が９５％程度であることを考慮すると、本実施の形態の樹脂シート１０における粉末樹脂の充填率は非常に高い。この様に樹脂シート１０の充填率を高くすることにより、樹脂シート１０を溶融して形成される封止樹脂にボイドが形成されることが抑制される。
タブレット４６は、回路素子を樹脂封止するためにキャビティに注入される封止樹脂の材料であり、図１（Ｂ）に示す第１封止樹脂１８となる。タブレット４６は、樹脂シートと同様に、粉末状の樹脂を打錠加工することにより形成される。
タブレット４６と樹脂シート１０とは、共にフィラーが添加されたエポキシ樹脂等の樹脂材料に材料からなるが、その材料は上記したように異なる。具体的には、タブレット４６と樹脂シート１０とでは、添加されるフィラーの量、種類、形状が異なる。更には、両者に混入される硬化促進剤の量も異なる。両者の材料の相違は、図１を参照して、タブレット４６から成る第１封止樹脂１８と、樹脂シート１０から成る第２封止樹脂２０との相違点として説明した通りである。
ここで、樹脂シート１０とタブレット４６とは、下金型３１に対して同時に供給されても良いし、若干の時間差を持って両者が下金型３１に投入されても良い。
更に、両者が供給される際には、下金型３１は、樹脂シート１０およびタブレット４６が溶融する温度以上に高温（例えば１７０度以上）に加熱されている。従って、下金型３１に供給された樹脂シート１０とタブレット４６とは、直ちに溶融を始める。
ここで、樹脂シート１０は下面が全面的に下金型３１と接触しているので接触面積が大きいが、タブレット４６は下金型３１と接触する面積が小さい。従って、樹脂シート１０とタブレット４６とを同時に下金型３１に供給すると、樹脂シート１０は早期に全体が溶融を始めるが、タブレット４６は比較的遅く溶融する。
このことから、樹脂シート１０の方がタブレット４６よりも早期に溶融及び硬化が進み、後の工程にて、タブレット４６から成る第１封止樹脂と、樹脂シート１０から成る第２封止樹脂との境界部分に間隙が発生する恐れがある。本形態では、両者に含まれる硬化促進剤の量を調整することにより、この不具合を解消している。この事項は、図５の工程図を参照して後述する。
図２（Ｂ）を参照して、次に、樹脂シート１０の上面に回路基板１４を載置する。回路基板１４の構成は図１を参照して説明した通りであり、アルミニウム等の金属からなる回路基板１４の上面に、導電パターンにより接続された回路素子から成る混成集積回路が組み込まれている。ここで、回路基板１４と樹脂シート１０との平面視での大きさは同等であり両者は重畳するように配置されているが、樹脂シート１０は回路基板１４よりも大きくても良いし小さくても良い。
図２（Ｃ）を参照して、次に、下金型３１に上金型２９を当接させる。このことにより、下金型３１の第１封止領域４１と、上金型２９の第２封止領域４３から、キャビティ３９が形成される。更に、下金型３１に設けられたポッド４０とキャビティ３９とは、ランナー３８およびゲート４２を経由して連通している。更に、キャビティ３９はエアベント４４を経由して外部と連通している。また、金型２７には、複数個のキャビティ３９が設けられている。
図３を参照して、次に、上記した樹脂シート１０が溶融する状態を説明する。
図３（Ａ）を参照して、回路基板１４の両端部付近にはリード２４が固着されている。リード２４は、上金型２９および下金型３１で狭持される。このことにより、キャビティ３９の内部に於ける回路基板１４の位置が固定される。
図３（Ｂ）を参照して、この工程の初期段階に於いては、樹脂シート１０は、粒状の熱硬化性樹脂が加圧加工された固体の状態である。また、下金型３１には不図示のヒータが備えられており、樹脂シート１０が溶融して加熱硬化する温度（例えば１７０℃以上）に下金型３１は加熱されている。
樹脂シート１０の厚みＴ２は、製造される混成集積回路装置１２にて回路基板１４の下面を被覆する封止樹脂の厚み（図１（Ｂ）に示したＴ１）よりも厚く形成されている。具体的には、図１（Ｂ）に示した封止樹脂の厚みＴ１が０．１ｍｍ以上０．３ｍｍ以下の場合は、樹脂シート１０の厚さＴ２は０．４ｍｍ以上０．６ｍｍ以下に設定される。
一方、上記したように、キャビティ３９の内部に於ける回路基板１４の位置は、金型によりリード２４が狭持されることで固定される。そして、リード２４の形状および位置は、回路基板１４の下面と下金型３１の内壁上面との距離が、Ｔ１（図１（Ｂ）参照）となるように設定されている。
このことから、下金型３１に樹脂シート１０と回路基板１４とを重畳して載置して、金型２７によりリード２４を狭持すると、リード２４が弾性変形し、結果的に回路基板１４の下面により樹脂シート１０が下金型３１に押しつけられて固定される。この図では、金型により狭持されることで、弾性変形したリード２４の状態を示している。
下金型３１は上記したように加熱されているので、時間の経過と共に樹脂シート１０は溶融して軟化し、液状又は半固形状の樹脂シート１０により回路基板１４の下面は被覆される。
図３（Ｃ）を参照して、上記したようにリード２４は弾性変形した状態で金型に狭持されているので、樹脂シート１０が軟化して支持力を失うと、リード２４の形状が元に戻り、回路基板１４が下方に沈み込む。そして、回路基板１４の沈み込みと共に、軟化した樹脂シート１０の一部分は回路基板１４の下方から側方へ移動し、回路基板１４の側面を被覆する。この様に、沈み込んだ回路基板１４の下面を被覆する樹脂シート１０の厚みＴ３は、例えば０．１ｍｍ以上０．３ｍｍ以下であり、図１（Ｂ）に示す封止樹脂の厚みＴ１と同等である。
図４（Ａ）を参照して、次に、キャビティ３９に封止樹脂を注入する。具体的には、下金型３１に設けたポッド４０に投入されたたタブレット４６を、プランジャー４８にて加圧する。このことにより、加熱された上金型２９にタブレット４６の上面が接触し、タブレット４６は上部から徐々に溶融される。この状態で、プランジャー４８を更に上方に移動させることにより、溶融されたタブレット４６から成る第１封止樹脂１８（図４（Ｂ）参照）がキャビティ３９に注入される。具体的には、溶融して液状または半固形状の状態となった第１封止樹脂１８がランナー３８を流通してゲート４２を通過した後に、キャビティ３９に供給される。更に、キャビティ３９に注入された第１封止樹脂１８の量に相当する量の空気がエアベント４４から外部に放出される。
上記したように、金型２７の温度は、第１封止樹脂１８が加熱硬化する温度よりも高温となっているので、キャビティ３９に充填された第１封止樹脂１８は時間の経過と共に重合して硬化（ゲル化）する。この図に示すように、樹脂シート１０から成る第２封止樹脂２０により回路基板１４の下面と側面の下部が被覆されている場合は、回路基板１４の上面および側面の上部が第１封止樹脂１８により被覆される。
ここで、樹脂シート１０から成る第２封止樹脂２０は、ゲート４２から液状の第１封止樹脂１８が注入される際には、硬化（ゲル化）せずに液状の状態を保っている。従って、樹脂シート１０から成る第２封止樹脂２０と、タブレット４６から成る第１封止樹脂１８とは、両者の界面で混合される。このことから、図４（Ｂ）では、第１封止樹脂１８と第２封止樹脂２０との境界３６は明示されているが、実際は境界３６では両樹脂が混合された状態となっている。従って、境界３６において空隙が発生しないので、境界３６が他の箇所よりも耐湿性や耐圧性が劣ることが抑制されている。
第１封止樹脂１８がキャビティ３９に注入された後は、時間の経過とともに第１封止樹脂１８および第２封止樹脂２０は硬化（ゲル化）される。
本形態では、第１封止樹脂１８と第２封止樹脂２０とを同時に硬化させても良い。このようにすることで、境界３６付近の樹脂が他の部位の樹脂と同時に硬化するので、硬化に伴い発生するストレスが境界３６に集中せず、境界３６の部分の耐湿性および耐圧性の劣化が抑制される。
また、第２封止樹脂２０を第１封止樹脂１８よりも早期に硬化させても良い。このようにすることで、第１封止樹脂１８の硬化収縮により回路基板１４を凹状に曲折させる曲げ応力が発生した場合でも、早期に硬化した第２封止樹脂２０が回路基板１４を補強するので、回路基板１４の反り上がりが抑制される。
金型２７にて加熱することにより、第１封止樹脂１８および第２封止樹脂２０の両方が十分に重合して加熱硬化したら、上金型２９と下金型３１とを離間させ、成型品である混成集積回路装置を取り出す。その後に、エアベント４４およびランナー３８に充填された部分の封止樹脂を、封止樹脂１６本体から分離する。
以上の工程により、図１に示す混成集積回路装置１２が製造される。
図５の工程図を参照して、上記した樹脂封止工程に於ける樹脂タブレットおよび樹脂シートが溶融および硬化するタイミングを説明する。
先ず、樹脂タブレット４６と樹脂シート１０とは、ほぼ同時にモールド金型に投入される。（図２（Ａ）参照）。このとき、下金型３１は樹脂シート１０およびタブレット４６が溶融および硬化する温度以上に加熱されている。
上記したように、樹脂シート１０は下面全域が下金型３１に接触している一方、タブレット４６と下金型３１とが接触する面積は樹脂シート１０よりは小さい。従って、樹脂シート１０はタブレット４６よりも早期に溶融を始める（図２（Ａ）参照）。
この後、図４（Ｂ）を参照して、ポッド４０の内部で溶融したタブレット４６（第１封止樹脂１８）をキャビティ３９に供給する。このとき、溶融した樹脂シート１０から成る第２封止樹脂２０は硬化しておらず、液状の状態である。従って、タブレットから成る第１封止樹脂１８と、樹脂シート１０から成る第２封止樹脂２０とは、境界３６で混合される。この結果、境界３６に於ける耐湿性および耐圧性の劣化が抑制されている。
この後、金型による加熱により、樹脂タブレットおよび樹脂シートから成る封止樹脂は加熱硬化される。上記したように、樹脂シートを樹脂タブレットよりも早期に硬化させても良いし、両者を同時に硬化させても良い。
本形態では、樹脂シートが溶融してから硬化に必要とされる硬化時間Ｔ１を、樹脂タブレットの硬化時間Ｔ２よりも長くしている。例えば、Ｔ１は１００秒であり、Ｔ２は７０秒である。このような時間差は、樹脂シート（第２封止樹脂）を構成するエポキシ樹脂等の樹脂材料に添加される硬化促進剤の量を、樹脂タブレット（第１封止樹脂）に使用される硬化促進剤の量よりも少なくすることにより実現される。
このようにすることで、図４（Ｂ）を参照して、タブレット４６から成る第１封止樹脂１８がキャビティ３９に注入される際に、樹脂シート１０から成る第２封止樹脂２０は液状のままである。従って、樹脂タブレットから成る第１封止樹脂１８と、樹脂シート１０から成る第２封止樹脂２０との境界３６で、両樹脂を良好に混合させることが可能となる。
＜第２の実施の形態＞
図６を参照して、本形態の回路装置５０の構成を説明する。図６（Ａ）は回路装置５０の平面図であり、図６（Ｂ）は断面図である。本形態で説明する回路装置およびその製造方法は、上記した第１の実施の形態と基本的には同様であり、相違点は、リードフレーム型の回路装置５０に対して上記した製造方法を適用することにある。
回路装置５０は、半導体素子６２と、半導体素子６２が実装されるアイランド５２と、金属細線６４を経由して半導体素子６２と接続されるリード６０と、これらを一体的に樹脂封止する封止樹脂５４とを備えている。
半導体素子６２は、例えば、上面に多数個の電極が形成されたＩＣ、ＬＳＩまたはディスクリートのトランジスタであり、アイランド５２の上面に固着されている。
アイランド５２は、回路装置５０の中心部付近に四角形形状に形成され、上面に固着される半導体素子６２よりも若干大きく形成される。例えば、上面に固着される半導体素子６２のサイズが１０ｍｍ×１０ｍｍであれば、アイランド５２のサイズは１２ｍｍ×１２ｍｍ程度とされる。また、アイランド５２の裏面は封止樹脂５４により薄く被覆されている。更に、アイランド５２の４隅から外側に向かって吊りリード６６が延在している。
リード６０は、金属細線６４を経由して半導体素子６２の電極と接続され、一端が封止樹脂５４から外部に露出している。ここでは、半導体素子６２を囲むように多数個のリード６０が配置されている。
封止樹脂５４は、熱硬化性樹脂を用いるトランスファーモールドにより形成される。図
６（Ｂ）では、封止樹脂５４により、半導体素子６２、金属細線６４、リード６０の一部、アイランド５２の側面および下面が封止樹脂５４により被覆されている。
図６（Ｂ）を参照して、封止樹脂５４は、第１封止樹脂５６と、第２封止樹脂５８とから成る。紙面では、第１封止樹脂５６と第２封止樹脂５８との境界が描かれているが、実際の回路装置５０では両者は一体化している。アイランド５２の下面を被覆する第２封止樹脂５８の厚みＴ４は、例えば０．１ｍｍ以上０．３ｍｍ以下であり非常に薄い。
本形態に於いても、第１封止樹脂５６と第２封止樹脂５８との境界は、アイランド５２の側方に配置されており、このことにより耐圧性が確保される利点がある。
図７から図９を参照して、上記した構成の回路装置の製造方法を説明する。本形態の回路装置の製造方法は、基本的には上記した第１の実施の形態と同様であり、リードフレーム型の回路装置を製造する点が相違する。
図７を参照して、先ず、所定形状のリードフレーム９０を用意し、リードフレーム９０に形成された各ユニット９４に半導体素子６２を接続する。図７（Ａ）はリードフレーム９０を示す平面図であり、図７（Ｂ）はリードフレーム９０に含まれるユニット９４を示す平面図であり、図７（Ｃ）はユニット９４の断面図である。
図７（Ａ）を参照して、リードフレーム９０は、厚みが０．３ｍｍ程度の銅等の金属から成る金属板に対して、エッチング加工又はプレス加工を施すことにより、所定形状に形成されている。リードフレーム９０には、複数個のブロック９２が互いに離間して複数個配置されている。
図７（Ｂ）を参照して、ブロック９２の内部には、縦方向および横方向に連結部９６、９８が格子状に延在している。そして、連結部９６、９８により囲まれる領域の内部にユニット９４が形成される。具体的には、連結部９６、９８から一体的にリード６０がユニット９４の内部に向かって延在している。そして、ユニット９４の中央部付近に四角形形状のアイランド５２が形成され、このアイランド５２の４隅は吊りリード６６を介して連結部９６、９８と連続している。
図７（Ｃ）を参照して、個々のユニット９４に含まれるアイランド５２の上面には半導体素子６２が固着される。半導体素子６２の上面に設けられた電極は、金属細線６４を経由してリード６０と接続される。
図８を参照して、次に、上面に半導体素子６２が固着されたアイランド５２を金型６８のキャビティ７４の内部に収納させる。
図８（Ａ）を参照して、ここでは、樹脂シート８０を下金型７２の内壁下面に載置した後に、この樹脂シート８０の上面にアイランド５２を載置している。そして、上金型７０と下金型７２とを当接させることで、キャビティ７４の内部にアイランド５２が収納される。また、アイランド５２から連続する吊りリード６６は、上金型７０と下金型７２に狭持されて固定されている。この様に上下金型により吊りリード６６が狭持されることにより、キャビティ７４の内部におけるアイランド５２の上下方向および左右方向の位置が固定されている。尚、この工程の初期段階に於いては、樹脂シート８０は、粒状の樹脂材料が加圧加工された固体の状態である。また、金型６８には不図示のヒータが装備されており、樹脂シート８０が溶融して加熱硬化する温度（例えば１７０℃以上）に金型６８は加熱されている。
図８（Ｂ）を参照して、樹脂シート８０の厚みＴ５は、製造される回路装置５０に於いてアイランド５２の下面を被覆する封止樹脂の厚み（図６（Ｂ）に示すＴ４）よりも厚く形成されている。具体的には、図６（Ｂ）に示した封止樹脂の厚みＴ４が０．１ｍｍ以上０．３ｍｍ以下の場合は、樹脂シート８０の厚さＴ５は０．５ｍｍ以上０．６ｍｍ以下に設定される。
また、上記したように、キャビティ７４の内部に於けるアイランド５２の位置は、金型により吊りリード６６が狭持されることで固定される。従って、吊りリード６６の形状および位置は、アイランド５２の下面と下金型７２の内壁上面との距離が、Ｔ４（図６（Ｂ）参照）と成るように設定されている。このことから、下金型７２に樹脂シート８０とアイランド５２とを重畳して載置して、金型６８により吊りリード６６を狭持すると、上金型７０が上方から下方に押し曲げる応力により吊りリード６６が弾性変形する。結果的にアイランド５２の下面により樹脂シート８０が下金型７２に押しつけられて固定される。この図では、金型により狭持されることで、弾性変形した吊りリード６６の状態を示している。また、変形していない状態の吊りリード６６の形状を点線にて示している。
金型６８は加熱されているので、時間の経過と共に樹脂シート８０は溶融して軟化し、液状又は半固形状の樹脂シート８０によりアイランド５２の下面は被覆される。
図８（Ｃ）を参照して、上記したように吊りリード６６は弾性変形した状態で金型に狭持されているので、樹脂シート８０が軟化して支持力を失うと、吊りリード６６の形状が元に戻り、アイランド５２が下方に沈み込む。そして、アイランド５２の沈み込みと共に、軟化した樹脂シート８０の一部分はアイランド５２の下方から側方へ移動し、アイランド５２の側面の下端付近を被覆する。
この様に、沈み込んだアイランド５２の下面を被覆する樹脂シート８０の厚みＴ６は、例えば０．１ｍｍ以上０．３ｍｍ以下であり、図６（Ｂ）に示す封止樹脂の厚みＴ４と同等である。また、ここでは、吊りリード６６に隠れて見えないが、アイランド５２の側面は樹脂シート８０により被覆されている。
図９（Ａ）を参照して、次に、キャビティ７４に封止樹脂を注入する。具体的には、下金型７２に設けたポッド７８に、タブレット８６を投入して加熱溶融した後に、プランジャー８８にてタブレット８６を加圧する。
上記したように、金型は１７０℃程度以上に加熱されているので、ポッド７８にタブレット８６を投入すると、タブレット８６は徐々に溶融する。従って、プランジャー８８でタブレット８６を押圧すると、溶融して液状または半固形状の状態となった封止樹脂がランナー７６を流通してゲート８２を通過した後に、キャビティ７４に供給される。以下の説明では、ゲート８２から供給される封止樹脂を第１封止樹脂５６と称し、溶融した樹脂シート８０から成る封止樹脂を第２封止樹脂５８と称する。
図９（Ｂ）を参照して、注入された液状の第１封止樹脂５６は、キャビティ７４に充填される。ここで、金型６８の温度は、第１封止樹脂５６が加熱硬化する温度よりも高温となっているので、キャビティ７４に充填された第１封止樹脂５６は時間の経過と共に重合してゲル化（硬化）する。
金型にて加熱することにより、第１封止樹脂５６および第２封止樹脂５８の両方が十分に重合して加熱硬化したら、上金型７０と下金型７２とを離間させ、成型品である回路装置を取り出す。
本形態にて使用されるタブレット８６および樹脂シート８０は、第１の実施の形態にて用いられたものと同様である。従って、溶融したタブレット８６から成る第１封止樹脂５６をキャビティ７４に注入する工程では、樹脂シート８０を溶融させた第２封止樹脂５８は液状である。このことから、第１封止樹脂５６と第２封止樹脂５８とは両者の境界３６にて混合されるので、この部分での耐湿性および耐圧性の劣化は防止されている。
＜第３の実施の形態＞
図１０を参照して、上記した製造方法により製造される回路装置が組み込まれる室外機１００の構成を説明する。ここでは、第１の実施の形態で説明した混成集積回路装置１２（図１参照）が室外機１００に組み込まれているが、第２の実施の形態で説明した回路装置５０（図６参照）が室外機１００に組み込まれても良い。
室外機１００では、筐体１０２の内部に、凝縮器１０６と、ファン１１２と、圧縮機１０４と、混成集積回路装置１２が内蔵されている。
圧縮機１０４は、モーターの駆動力を用いて、アンモニア等の冷媒を圧縮する。そして、圧縮機１０４により圧縮された冷媒は凝縮器１０６に送られ、ファン１１２が風を凝縮器１０６に吹き付けることにより、凝縮器１０６内部の冷媒に含まれる熱が外部に放出される。更に、この冷媒は膨張された後に、室内にある蒸発器に送られて、室内の空気を冷却させる。
ここでは、混成集積回路装置１２は、圧縮機１０４またはファン１１２を駆動させるモーターの回転を制御する機能を有し、室外機１００の内部に設けられた実装基板１１０に固着されている。
図１０（Ｂ）に混成集積回路装置１２が取り付けられる構造を示す。ここでは、リード２４が、実装基板１１０に差込実装されている。そして、混成集積回路装置１２の裏面は、ヒートシンク１０８の平滑面に当接している。
本形態では、樹脂シートを用いた製造方法により、混成集積回路装置１２の下面を被覆する封止樹脂は極めて薄く形成されている。このことから、混成集積回路装置１２に内蔵された回路素子が駆動することにより発生した熱は、回路基板および封止樹脂を経由して良好にヒートシンク１０８に伝導した後に外部に放出される。
１０ 樹脂シート
１２ 混成集積回路装置
１４ 回路基板
１６ 封止樹脂
１８ 第１封止樹脂
２０ 第２封止樹脂
２２ 導電パターン
２４ リード
２６ 絶縁層
２７ 金型
２８ 半導体素子
２９ 上金型
３０ チップ素子
３１ 下金型
３４ 金属細線
３６ 境界
３８ ランナー
３９ キャビティ
４０ ポッド
４１ 第１封止領域
４２ ゲート
４３ 第２封止領域
４４ エアベント
４６ タブレット
４８ プランジャー
５０ 回路装置
５２ アイランド
５４ 封止樹脂
５６ 第１封止樹脂
５８ 第２封止樹脂
６０ リード
６２ 半導体素子
６４ 金属細線
６６ 吊りリード
６８ 金型
７０ 上金型
７２ 下金型
７４ キャビティ
７６ ランナー
７８ ポッド
８０ 樹脂シート
８２ ゲート
８４ エアベント
８６ タブレット
８８ プランジャー
９０ リードフレーム
９２ ブロック
９４ ユニット
９６ 連結部
９８ 連結部
１００ 室外機
１０２ 筐体
１０４ 圧縮機
１０６ 凝縮器
１０８ ヒートシンク
１１０ 実装基板
１１２ ファン

Claims (5)

  1. モールド金型のキャビティの内部に回路素子を打錠シートと共に配置し、前記モールド金型のポッドに樹脂タブレットを投入する工程と、
    溶融された前記樹脂タブレットからなる第１封止樹脂を前記キャビティに注入すると共に、前記打錠シートを溶融して第２封止樹脂にすることにより、前記回路素子を樹脂封止する工程と、を備え、
    前記樹脂封止する工程では、前記第１封止樹脂を前記キャビティに注入した後に、溶融した前記打錠シートから成る前記第２封止樹脂を硬化させ、
    前記打錠シートを構成する樹脂材料に含まれる硬化促進剤の量は、前記樹脂タブレットを構成する樹脂材料に含まれる硬化促進剤の量よりも少ないことを特徴とする回路装置の製造方法。
  2. 前記打錠シートを構成する樹脂材料の硬化時間は、前記樹脂タブレットを構成する樹脂材料の硬化時間よりも長いことを特徴とする請求項１に記載の回路装置の製造方法。
  3. 前記樹脂封止する工程では、前記第２封止樹脂を前記第１封止樹脂よりも早期に硬化させることを特徴とする請求項１または請求項２に記載の回路装置の製造方法。
  4. 前記回路素子を配置する工程では、複数個の前記回路素子から成る構成集積回路が組み込まれた回路基板が前記打錠シートの上面に載置され、
    前記樹脂封止する工程では、溶融した前記樹脂タブレットから成る前記第１封止樹脂により前記回路素子および前記回路基板の上面および側面上部が被覆され、溶融した前記打錠シートから成る前記第２封止樹脂により前記回路基板の下面および側面下部が被覆されることを特徴とする請求項１から請求項３の何れかに記載の回路装置の製造方法。
  5. 前記回路素子を配置する工程では、上面に半導体素子が固着されたアイランドが前記打錠シートの上面に載置され、
    前記樹脂封止する工程では、溶融した前記樹脂タブレットから成る前記第１封止樹脂により前記回路素子および前記アイランドの上面および側面上部が被覆され、溶融した前記打錠シートから成る前記第２封止樹脂により前記アイランドの下面および側面下部が被覆されることを特徴とする請求項１から請求項３の何れかに記載の回路装置の製造方法。
JP2010164998A 2010-07-22 2010-07-22 回路装置の製造方法 Active JP5563918B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010164998A JP5563918B2 (ja) 2010-07-22 2010-07-22 回路装置の製造方法
CN201110204480.XA CN102347245B (zh) 2010-07-22 2011-07-21 电路装置的制造方法
KR20110072502A KR101236141B1 (ko) 2010-07-22 2011-07-21 회로 장치의 제조 방법
US13/189,155 US8481367B2 (en) 2010-07-22 2011-07-22 Method of manufacturing circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010164998A JP5563918B2 (ja) 2010-07-22 2010-07-22 回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012028512A JP2012028512A (ja) 2012-02-09
JP5563918B2 true JP5563918B2 (ja) 2014-07-30

Family

ID=45493972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010164998A Active JP5563918B2 (ja) 2010-07-22 2010-07-22 回路装置の製造方法

Country Status (4)

Country Link
US (1) US8481367B2 (ja)
JP (1) JP5563918B2 (ja)
KR (1) KR101236141B1 (ja)
CN (1) CN102347245B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5749468B2 (ja) * 2010-09-24 2015-07-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
US20130248374A1 (en) * 2012-03-23 2013-09-26 Apple Inc. Chemical polishing of aluminum
DE102012209033A1 (de) * 2012-05-30 2013-12-05 Robert Bosch Gmbh Elektronikmodul sowie Verfahren zur Herstellung eines solchen Elektronikmoduls, sowie elektronisches Steuergerät mit einem solchen Elektronikmodul
US10384299B2 (en) 2013-06-26 2019-08-20 Apple Inc. Electron beam conditioning
US9387613B2 (en) * 2014-05-23 2016-07-12 Infineon Technologies Ag Semiconductor formation arrangement
EP3285289A4 (en) * 2015-04-15 2018-11-07 Mitsubishi Electric Corporation Semiconductor device
JP6266168B2 (ja) * 2015-04-15 2018-01-24 三菱電機株式会社 半導体装置
JP7362280B2 (ja) * 2019-03-22 2023-10-17 キヤノン株式会社 パッケージユニットの製造方法、パッケージユニット、電子モジュール、および機器
CN110677738A (zh) * 2019-09-18 2020-01-10 四川豪威尔信息科技有限公司 一种抗干扰的室内5g网络通讯装置
KR20230023834A (ko) * 2020-12-09 2023-02-20 주식회사 솔루엠 에어포켓 방지 기판, 에어포켓 방지 기판 모듈, 이를 포함하는 전기기기 및 이를 포함하는 전기기기의 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4640583A (en) * 1983-07-22 1987-02-03 Kabushiki Kaisha Seiko Epson Display panel having an inner and an outer seal and process for the production thereof
JP3958864B2 (ja) 1998-05-21 2007-08-15 浜松ホトニクス株式会社 透明樹脂封止光半導体装置
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005191147A (ja) * 2003-12-24 2005-07-14 Sanyo Electric Co Ltd 混成集積回路装置の製造方法
EP1860694A1 (en) * 2005-03-16 2007-11-28 Yamaha Corporation Semiconductor device, semiconductor device manufacturing method and cover frame
US7332808B2 (en) * 2005-03-30 2008-02-19 Sanyo Electric Co., Ltd. Semiconductor module and method of manufacturing the same
JP5192646B2 (ja) * 2006-01-16 2013-05-08 Ｔｏｗａ株式会社 光素子の樹脂封止方法、その樹脂封止装置、および、その製造方法
JP4864810B2 (ja) * 2007-05-21 2012-02-01 新光電気工業株式会社 チップ内蔵基板の製造方法
JP5542318B2 (ja) * 2008-09-29 2014-07-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂シートおよびそれを用いた回路装置の製造方法
US8084301B2 (en) * 2008-09-11 2011-12-27 Sanyo Electric Co., Ltd. Resin sheet, circuit device and method of manufacturing the same
JP2010086996A (ja) * 2008-09-29 2010-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
WO2010047006A1 (ja) * 2008-10-23 2010-04-29 パナソニック株式会社 半導体装置およびその製造方法
JP2010165940A (ja) * 2009-01-16 2010-07-29 Shinko Electric Ind Co Ltd 半導体素子の樹脂封止方法
JP2011243725A (ja) * 2010-05-18 2011-12-01 Elpida Memory Inc 半導体装置の製造方法
JP5826532B2 (ja) * 2010-07-15 2015-12-02 新光電気工業株式会社 半導体装置及びその製造方法
JP5242641B2 (ja) * 2010-08-25 2013-07-24 シャープ株式会社 発光装置の製造方法

Also Published As

Publication number Publication date
US8481367B2 (en) 2013-07-09
KR20120010190A (ko) 2012-02-02
US20120021568A1 (en) 2012-01-26
KR101236141B1 (ko) 2013-02-22
CN102347245B (zh) 2015-06-17
JP2012028512A (ja) 2012-02-09
CN102347245A (zh) 2012-02-08

Similar Documents

Publication Publication Date Title
JP5563918B2 (ja) 回路装置の製造方法
JP5563917B2 (ja) 回路装置及びその製造方法
JP6469660B2 (ja) 半導体装置の製造方法
JP5542318B2 (ja) 樹脂シートおよびそれを用いた回路装置の製造方法
JP2002329815A (ja) 半導体装置と、その製造方法、及びその製造装置
JP5308108B2 (ja) 回路装置の製造方法
US20210175141A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP6667401B2 (ja) 電力用半導体装置の製造方法
JP5308107B2 (ja) 回路装置の製造方法
KR101239117B1 (ko) 전력 반도체 패키지 및 그 제조방법
JP2006086337A (ja) 樹脂封止型電子装置及びその製法
JP5607447B2 (ja) 回路装置
WO2013061603A1 (ja) 回路装置の製造方法
JP2013004848A (ja) 半導体装置およびその製造方法
JP2010086996A (ja) 回路装置の製造方法
JP2011114134A (ja) 回路装置の製造方法
CN114566469A (zh) 半导体模块及半导体模块的制造方法
WO2013076932A1 (ja) 回路装置の製造方法
JP2013105759A (ja) 回路装置
CN115335987A (zh) 半导体装置及半导体装置的制造方法
JP2012004435A (ja) 回路装置の製造方法および樹脂封止装置
JP2008004971A (ja) 半導体装置およびその製造方法
JP2013105758A (ja) 回路装置およびその製造方法
JP2010086991A (ja) 回路装置およびその製造方法
JPH07273237A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140613

R150 Certificate of patent or registration of utility model

Ref document number: 5563918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250