JP7212753B2 - semiconductor light emitting device - Google Patents
semiconductor light emitting device Download PDFInfo
- Publication number
- JP7212753B2 JP7212753B2 JP2021205852A JP2021205852A JP7212753B2 JP 7212753 B2 JP7212753 B2 JP 7212753B2 JP 2021205852 A JP2021205852 A JP 2021205852A JP 2021205852 A JP2021205852 A JP 2021205852A JP 7212753 B2 JP7212753 B2 JP 7212753B2
- Authority
- JP
- Japan
- Prior art keywords
- plated
- cathode
- anode
- emitting device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 139
- 229920005989 resin Polymers 0.000 claims description 76
- 239000011347 resin Substances 0.000 claims description 76
- 239000000758 substrate Substances 0.000 claims description 76
- 238000007747 plating Methods 0.000 claims description 28
- 238000007789 sealing Methods 0.000 claims description 19
- 239000010410 layer Substances 0.000 description 108
- 239000000463 material Substances 0.000 description 77
- 239000002344 surface layer Substances 0.000 description 46
- 239000004020 conductor Substances 0.000 description 18
- 239000000919 ceramic Substances 0.000 description 12
- 229910052737 gold Inorganic materials 0.000 description 12
- 229910045601 alloy Inorganic materials 0.000 description 9
- 239000000956 alloy Substances 0.000 description 9
- 230000004308 accommodation Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910052718 tin Inorganic materials 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 7
- 230000035515 penetration Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 230000001737 promoting effect Effects 0.000 description 3
- 229920002050 silicone resin Polymers 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000013016 damping Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 241001085205 Prenanthella exigua Species 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000088 plastic resin Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Led Device Packages (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、半導体発光装置に関する。 The present invention relates to a semiconductor light emitting device.
図27は、従来の半導体発光装置の一例を示している。同図に示された半導体発光装置9は、基材91にリード92が設けられている。リード92には、LEDチップ93が実装されている。LEDチップ93は、半導体層94およびサブマウント基板95を有する。半導体層94は、たとえばn型半導体層、p型半導体層、およびこれらに挟まれた活性層を有する。サブマウント基板95は、半導体層94を支持しており、たとえばSiからなる。LEDチップ93は、ワイヤ96によってリード92に導通している。封止樹脂97は、LEDチップ93を覆っており、LEDチップ93からの光を透過する。
FIG. 27 shows an example of a conventional semiconductor light emitting device. The semiconductor light emitting device 9 shown in the figure has a
LEDチップ93が発光すると、主に前記活性層から熱が発生する。この熱は、リード92および基材91へと伝えられることにより放熱される。しかしながら、前記活性層とリード92との間には、サブマウント基板95が介在している。このサブマウント基板95は、LEDチップ93からの放熱を妨げる。したがって、LEDチップ93の発光効率が低下するという問題があった。
When the
図28は、従来の半導体発光装置の他の一例を示している(たとえば、特許文献2参照)。同図に示された半導体発光装置900は、基板901にLEDチップ902が搭載されている。LEDチップ902は、枠状のリフレクタ905によって囲まれている。リフレクタ905によって囲まれた空間には、封止樹脂906が充填されている。LEDチップ902は、たとえばSiからなるサブマウント基板903とサブマウント基板903上に積層された半導体層904を有する。半導体層904は、サブマウント基板903を介して基板901に導通している。
FIG. 28 shows another example of a conventional semiconductor light-emitting device (see
LEDチップ902から側方に出射した光は、リフレクタ905によって上向きに反射される。反射された光をより多く半導体発光装置900から出射するには、リフレクタ905の内壁面を基板901に対して直角である角度から大きく傾けることが有効である。しかしながら、前記内壁面を傾けるほど、半導体発光装置900が大きくなってしまう。半導体発光装置900は、搭載される電子機器などのスペース制約から、小型化の要請が強い。このため、半導体発光装置900の小型化と高輝度化とを両立することは困難である。
Light emitted laterally from the
本発明は、上述の事情のもとで考え出されたものであって、発光効率の低下を招くことなく、複数の導電部を電解メッキにより効率よく形成することが可能な半導体発光装置を提供することをその課題とする。 SUMMARY OF THE INVENTION The present invention has been conceived under the circumstances described above, and provides a semiconductor light-emitting device capable of efficiently forming a plurality of conductive portions by electroplating without causing a decrease in light-emitting efficiency. The task is to
本発明の第1の側面によると、複数のLEDチップと、前記複数のLEDチップが搭載されたケースと、を備え、前記各LEDチップは、基板、およびこの基板に積層されたn型半導体層、活性層、p型半導体層、前記p型半導体層に導通するアノード電極および前記n型半導体層に導通するカソード電極を有しており、前記アノード電極および前記カソード電極が前記ケースと対面する姿勢で前記ケースに搭載されており、前記ケースは、セラミックからなり、かつ表面および裏面を有する基材と、前記表面に形成された複数ずつのアノードパッドおよびカソードパッドを含む表面層、前記裏面に形成されたアノード実装電極およびカソード実装電極を含む裏面層、前記複数のアノードパッドと前記アノード実装電極とを導通させ、かつ前記基材の厚さ方向の少なくとも一部を貫通する複数のアノード貫通配線、前記複数のカソードパッドと前記カソード実装電極とを導通させ、かつ前記基材の厚さ方向の少なくとも一部を貫通する複数のカソード貫通配線、を有する配線と、を有することを特徴とする、半導体発光装置が提供される。 According to a first aspect of the present invention, a plurality of LED chips and a case in which the plurality of LED chips are mounted are provided, and each of the LED chips includes a substrate and an n-type semiconductor layer laminated on the substrate. , an active layer, a p-type semiconductor layer, an anode electrode conducting to the p-type semiconductor layer, and a cathode electrode conducting to the n-type semiconductor layer, wherein the anode electrode and the cathode electrode face the case. The case comprises a substrate made of ceramic and having a front surface and a back surface, a surface layer including a plurality of anode pads and cathode pads formed on the surface, and a surface layer formed on the back surface. a back layer including an anode mounting electrode and a cathode mounting electrode; a plurality of anode through-wirings that electrically connect the plurality of anode pads and the anode mounting electrode and penetrate at least a portion of the substrate in the thickness direction; and wiring having a plurality of cathode through-wirings that electrically connect the plurality of cathode pads and the cathode mounting electrodes and that penetrate through at least a portion of the substrate in a thickness direction of the substrate. A light emitting device is provided.
本発明の実施において好ましくは、前記複数のアノード貫通配線は、前記表面から前記裏面まで前記基材を貫通する複数の全厚アノード貫通配線を含む。 Preferably in the practice of the present invention, the plurality of anode through wires includes a plurality of full-thickness anode through wires penetrating the substrate from the front surface to the back surface.
本発明の実施において好ましくは、前記配線は、前記基材の厚さ方向において前記表面および前記裏面の間に位置する中間層を有している。 In carrying out the present invention, preferably, the wiring has an intermediate layer positioned between the front surface and the back surface in the thickness direction of the base material.
本発明の実施において好ましくは、前記複数のカソード貫通配線は、前記表面から前記中間層まで前記基材を貫通している1以上の表面側カソード貫通配線と、前記中間層から前記裏面まで前記基材を貫通している1以上の裏面側カソード貫通配線と、を含む。 In the practice of the present invention, preferably, the plurality of cathode through wires include one or more front side cathode through wires penetrating the substrate from the front surface to the intermediate layer, and one or more cathode through wires penetrating the substrate from the intermediate layer to the back surface. and one or more backside cathode feedthroughs passing through the material.
本発明の実施において好ましくは、前記中間層は、前記表面側カソード貫通配線と、前記裏面側カソード貫通配線とにつながるカソード中継配線を有する。 In carrying out the present invention, preferably, the intermediate layer has a cathode relay wiring connected to the front-side cathode through-wiring and the back-side cathode through-wiring.
本発明の実施において好ましくは、前記表面層は、前記基材の厚さ方向視において前記基材の一端から前記基材の他端へと至るアノードメッキ配線およびカソードメッキ配線を有する。 In carrying out the present invention, preferably, the surface layer has anode-plated wiring and cathode-plated wiring extending from one end of the base material to the other end of the base material when viewed in the thickness direction of the base material.
本発明の実施において好ましくは、前記複数のアノード貫通配線は、前記アノードメッキ配線と前記アノード実装電極とをつなぐメッキ用アノード貫通配線を含む。 In the practice of the present invention, preferably, the plurality of anode through wires include anode through wires for plating that connect the anode plating wires and the anode mounting electrodes.
本発明の実施において好ましくは、前記複数のカソード貫通配線は、前記カソードメッキ配線と前記カソード実装電極とをつなぐメッキ用カソード貫通配線を含む。 In carrying out the present invention, preferably, the plurality of cathode through wires include a cathode through wire for plating that connects the cathode plating wire and the cathode mounting electrode.
本発明の実施において好ましくは、前記複数のアノード貫通配線のうち前記表面に露出するものは、その前記表面側端面が前記複数のアノードパッドによって覆われている。 In the practice of the present invention, preferably, of the plurality of anode through-wires, those exposed to the surface are covered with the plurality of anode pads at the surface-side end faces thereof.
本発明の実施において好ましくは、前記複数のカソード貫通配線のうち前記表面に露出するものは、その前記表面側端面が前記複数のカソードパッドによって覆われている。 In the practice of the present invention, preferably, among the plurality of cathode through-wires, those exposed to the surface are covered with the plurality of cathode pads at the surface-side end faces thereof.
本発明の実施において好ましくは、前記複数のアノード貫通配線のうち前記裏面に露出するものは、その前記裏面側端面が前記アノード実装電極によって覆われている。 In the practice of the present invention, preferably, among the plurality of anode through-wirings, those exposed on the back surface are covered with the anode mounting electrode at the back-side end surface thereof.
本発明の実施において好ましくは、前記複数のカソード貫通配線のうち前記裏面に露出するものは、その前記裏面側端面が前記カソード実装電極によって覆われている。 In the practice of the present invention, preferably, among the plurality of cathode through-wirings, those exposed on the back surface are covered with the cathode mounting electrode at the back-side end surface thereof.
本発明の実施において好ましくは、前記複数のアノード貫通配線および前記複数のカソード貫通配線は、Agからなる。 In carrying out the present invention, preferably, the plurality of anode through-wirings and the plurality of cathode through-wirings are made of Ag.
本発明の実施において好ましくは、前記複数ずつのアノードパッドおよびカソードパッドは、Auからなる。 Preferably in the practice of the present invention, each of said plurality of anode pads and cathode pads is made of Au.
本発明の実施において好ましくは、前記アノード実装電極および前記カソード実装電極は、Auからなる。 Preferably, in the practice of the present invention, said anode mounted electrode and said cathode mounted electrode are made of Au.
本発明の実施において好ましくは、前記配線は、前記表面に形成されたバイパスカソードパッドおよびバイパスアノードパッドを有しており、前記複数のアノード貫通配線は、前記バイパスカソードパッドと前記アノード実装電極とを導通させるバイパスカソード貫通配線を含んでおり、前記複数のカソード貫通配線は、前記バイパスアノードパッドと前記カソード実装電極とを導通させるバイパスアノード貫通配線を含んでいる。 In carrying out the present invention, preferably, the wiring has a bypass cathode pad and a bypass anode pad formed on the surface, and the plurality of anode through wirings connect the bypass cathode pad and the anode mounting electrode. A bypass cathode through-wiring for electrical connection is included, and the plurality of cathode through-wires includes a bypass anode through-wiring for electrical connection between the bypass anode pad and the cathode mounting electrode.
本発明の実施において好ましくは、前記バイパスカソードパッドにはツェナーダイオードが導通接合されており、前記バイパスアノードパッドと前記ツェナーダイオードとを導通させるワイヤを備える。 Preferably, in the practice of the present invention, a Zener diode is conductively connected to the bypass cathode pad, and a wire is provided to electrically connect the bypass anode pad and the Zener diode.
本発明の実施において好ましくは、前記ケースには、その厚さ方向において前記複数のLEDチップを収容する収容凹部が形成されている。 In the practice of the present invention, preferably, the case is formed with recessed portions for accommodating the plurality of LED chips in the thickness direction thereof.
本発明の実施において好ましくは、前記収容凹部には、前記複数のLEDチップを覆う封止樹脂が充填されている。 In the implementation of the present invention, preferably, the accommodation recess is filled with a sealing resin that covers the plurality of LED chips.
本発明の実施において好ましくは、前記封止樹脂は、前記LEDチップからの光によって励起されることにより前記LEDチップからの光とは異なる波長の光を発する蛍光材料が混入されている。 In carrying out the present invention, preferably, the sealing resin is mixed with a fluorescent material that emits light of a wavelength different from that of the light from the LED chip when excited by the light from the LED chip.
本発明の実施において好ましくは、前記ケースは、その厚さ方向において略矩形状であり、その四隅には、厚さ方向断面形状が四半円状のコーナー凹部が形成されている。 In carrying out the present invention, preferably, the case has a substantially rectangular shape in the thickness direction, and four corner recesses having a cross-sectional shape in the thickness direction of a quarter circle are formed at the four corners of the case.
本発明の実施において好ましくは、前記複数のアノード貫通配線および前記複数のカソード貫通配線の少なくともいずれかには、第1凹部が形成され、前記表面層には、前記基材の厚さ方向視において、前記第1凹部に重なる第2凹部が形成され、前記第2凹部に充填された充填部をさらに備え、前記充填部は、前記基材の厚さ方向視において前記複数のLEDチップのいずれか一つに重なる。 In the practice of the present invention, preferably, at least one of the plurality of anode through wirings and the plurality of cathode through wirings is formed with a first concave portion, and the surface layer has, when viewed in the thickness direction of the base material, , a second recess overlapping the first recess is formed, further comprising a filling portion filled in the second recess, wherein the filling portion is any one of the plurality of LED chips when viewed in the thickness direction of the base material overlap one.
本発明の実施において好ましくは、前記複数のLEDチップのいずれか一つおよび前記表面層の間に介在する接合部をさらに備え、前記充填部は、前記接合部および前記表面層の間に介在し、且つ、前記接合部および前記表面層のいずれにも接している。 In the practice of the present invention, preferably, a joint portion interposed between any one of the plurality of LED chips and the surface layer is further provided, and the filling portion is interposed between the joint portion and the surface layer. and is in contact with both the junction and the surface layer.
本発明の実施において好ましくは、前記充填部は、導電性の材料よりなる。 Preferably, in carrying out the present invention, the filling portion is made of a conductive material.
本発明の実施において好ましくは、前記充填部は、AuとSnとの合金よりなる。 In carrying out the present invention, preferably, the filling portion is made of an alloy of Au and Sn.
本発明の実施において好ましくは、前記接合部は、導電性の材料よりなる。 Preferably, in carrying out the present invention, the joint is made of a conductive material.
本発明の実施において好ましくは、前記接合部は、AuとSnとの合金よりなる。 Preferably, in carrying out the present invention, the joint portion is made of an alloy of Au and Sn.
本発明の第2の側面によると、1以上のLEDチップと、前記LEDチップが搭載された表面、およびこの表面とは反対側に位置する裏面を有するケースとを備えた半導体発光装置であって、前記ケースは、前記LEDチップを囲む内壁面を有する基材を含んでおり、前記LEDチップ側に位置する内縁、前記内壁面に接する外縁、これら内縁および外縁を繋いでおり、かつ前記内縁から前記外縁に向かうほど前記表面から離間するように傾斜した反射面、を有する反射樹脂を備えることを特徴とする、半導体発光装置が提供される。 According to a second aspect of the present invention, there is provided a semiconductor light-emitting device comprising one or more LED chips, a case having a front surface on which the LED chips are mounted, and a back surface located on the opposite side of the front surface. , the case includes a base material having an inner wall surface surrounding the LED chip, an inner edge positioned on the LED chip side, an outer edge in contact with the inner wall surface, connecting the inner edge and the outer edge, and from the inner edge A semiconductor light-emitting device is provided, comprising a reflective resin having a reflective surface that is inclined away from the surface toward the outer edge.
本発明の実施において好ましくは、前記反射樹脂は、前記基材よりも反射率が高い。 In carrying out the present invention, preferably, the reflective resin has a higher reflectance than the substrate.
本発明の実施において好ましくは、前記反射樹脂は、白色である。 Preferably in the practice of the invention, the reflective resin is white.
本発明の実施において好ましくは、前記基材は、セラミックからなる。 Preferably, in carrying out the present invention, the substrate is made of ceramic.
本発明の実施において好ましくは、前記ケースは、前記LEDチップに導通し、かつ少なくともその一部が前記基材によって覆われたリードを具備しており、前記基材は、熱硬化性樹脂または熱可塑性樹脂を含んでいる。 In the practice of the present invention, preferably, the case includes a lead that conducts to the LED chip and is at least partially covered with the base material, and the base material is a thermosetting resin or heat Contains plastic resin.
本発明の実施において好ましくは、前記表面から前記外縁までの高さが、前記表面から前記LEDチップの活性層までの高さよりも高い。 Preferably in the practice of the present invention, the height from the surface to the outer edge is higher than the height from the surface to the active layer of the LED chip.
本発明の実施において好ましくは、前記内壁面は、前記表面に対して直角である。 Preferably in the practice of the present invention said inner wall surface is perpendicular to said surface.
本発明の実施において好ましくは、前記LEDチップに過大な逆電圧が印加されることを防止するバイパス機能素子を備えており、前記反射樹脂は、前記バイパス機能素子を覆っている。 In the implementation of the present invention, preferably, a bypass function element is provided to prevent excessive reverse voltage from being applied to the LED chip, and the reflective resin covers the bypass function element.
本発明の実施において好ましくは、前記反射樹脂は、前記バイパス機能素子に接続されたワイヤを覆っている。 In carrying out the present invention, preferably, the reflective resin covers a wire connected to the bypass function element.
本発明の実施において好ましくは、前記基材は、前記表面から前記裏面側に凹んでおり、かつ前記LEDチップから離間しているとともに、前記バイパス機能素子を収容するせき止め凹部を有している。 In carrying out the present invention, preferably, the base material is recessed from the front surface to the back surface side, is spaced apart from the LED chip, and has a damming recess that accommodates the bypass function element.
本発明の実施において好ましくは、前記内縁は、前記せき止め凹部の端縁と一致している。 Preferably in the practice of the invention, the inner edge coincides with the edge of the damming recess.
本発明の実施において好ましくは、前記せき止め凹部は、前記バイパス機能素子に接続されたワイヤがボンディングされたパッドを収容している。 In carrying out the present invention, preferably, the damming recess accommodates a pad to which a wire connected to the bypass function element is bonded.
本発明の実施において好ましくは、前記せき止め凹部は、前記LEDチップを囲む包囲部を有している。 Preferably in the practice of the present invention, the damming recess has an enclosing portion surrounding the LED chip.
本発明の実施において好ましくは、複数の前記LEDチップを備えており、前記反射樹脂は、前記包囲部から互いに隣り合う前記LEDチップどうしの間に入り込んだ突出部を有している。 In the implementation of the present invention, preferably, a plurality of the LED chips are provided, and the reflective resin has a protruding portion extending from the enclosing portion to between the LED chips adjacent to each other.
本発明の実施において好ましくは、前記隣り合うLEDチップどうしの間に入り込んだ部分よりも、前記ケースの中央寄りに位置する前記LEDチップを備える。 In the implementation of the present invention, preferably, the LED chip is located closer to the center of the case than the portion that is inserted between the adjacent LED chips.
本発明の実施において好ましくは、前記LEDチップは、前記表面に対面するアノード電極およびカソード電極を有するフリップチップタイプである。 Preferably in the practice of the present invention, said LED chip is a flip-chip type having anode and cathode electrodes facing said surface.
本発明の実施において好ましくは、前記反射樹脂の前記内縁は、前記LEDチップから離間している。 Preferably in the practice of the present invention, the inner edge of the reflective resin is spaced apart from the LED chip.
本発明の実施において好ましくは、前記LEDチップは、前記表面とは反対側に位置し、かつそれぞれにワイヤが接続されたアノード電極およびカソード電極を有する2ワイヤタイプである。 Preferably, in the practice of the present invention, the LED chip is of a two-wire type having an anode electrode and a cathode electrode located opposite the surface and having wires connected thereto, respectively.
本発明の実施において好ましくは、前記反射樹脂の前記内縁は、前記LEDチップから離間している。 Preferably in the practice of the present invention, the inner edge of the reflective resin is spaced apart from the LED chip.
本発明の実施において好ましくは、前記ケースは、前記LEDチップに接続されたワイヤがボンディングされたアノードパッドおよびカソードパッドを備えており、前記アノードパッドおよびカソードパッドは、前記LEDチップよりも外側に配置されている。 In the practice of the present invention, preferably, the case includes an anode pad and a cathode pad to which wires connected to the LED chip are bonded, and the anode pad and the cathode pad are arranged outside the LED chip. It is
本発明の実施において好ましくは、前記反射樹脂は、前記アノードパッドおよび前記カソードパッドを覆っている。 Preferably, in the practice of the present invention, the reflective resin covers the anode pad and the cathode pad.
本発明の実施において好ましくは、前記LEDチップは、互いに積層されたn型半導体層、活性層、p型半導体層、これらを支持するサブマウント基板を有している。 In the practice of the present invention, the LED chip preferably has an n-type semiconductor layer, an active layer, a p-type semiconductor layer laminated to each other, and a submount substrate supporting them.
本発明の実施において好ましくは、前記反射樹脂は、前記内壁面に囲まれた前記表面のうち、前記サブマウント基板が接合された部分以外のすべてを覆っている。 In carrying out the present invention, preferably, the reflective resin covers all of the surface surrounded by the inner wall surface except for the portion where the submount substrate is bonded.
本発明の実施において好ましくは、前記LEDチップおよび前記反射樹脂を覆い、前記LEDチップからの光を透過させる透明樹脂に、前記LEDチップからの光によって励起されることにより異なる波長の光を発する蛍光材料が混入された材料からなる封止樹脂を備える。 In the practice of the present invention, preferably, a transparent resin that covers the LED chip and the reflective resin and allows the light from the LED chip to pass therethrough is coated with fluorescent light that emits light of different wavelengths when excited by the light from the LED chip. A sealing resin made of a mixed material is provided.
本発明の実施において好ましくは、前記ケースは、表面層、裏面層、複数のアノード貫通配線、および複数のカソード貫通配線を含み、前記表面層は、前記基材の表面に形成された複数ずつのアノードパッドおよびカソードパッドを含み、前記裏面層は、前記基材の裏面に形成されたアノード実装電極およびカソード実装電極を含み、前記複数のアノード貫通配線は、前記複数のアノードパッドと前記アノード実装電極とを導通させ、かつ前記基材の厚さ方向の少なくとも一部を貫通しており、前記複数のカソード貫通配線は、前記複数のカソードパッドと前記カソード実装電極とを導通させ、かつ前記基材の厚さ方向の少なくとも一部を貫通している。 In carrying out the present invention, preferably, the case includes a surface layer, a back layer, a plurality of anode through wirings, and a plurality of cathode through wirings, and the surface layer comprises a plurality of each of an anode pad and a cathode pad, the back layer including an anode mounting electrode and a cathode mounting electrode formed on the back surface of the base material, and the plurality of anode through-wirings forming the plurality of anode pads and the anode mounting electrode; and penetrate through at least a portion of the substrate in the thickness direction, and the plurality of cathode through-wirings electrically connect the plurality of cathode pads and the cathode mounting electrodes, and the substrate passes through at least part of the thickness of the
本発明の実施において好ましくは、前記複数のアノード貫通配線および前記複数のカソード貫通配線の少なくともいずれかには、第1凹部が形成され、前記表面層には、前記基材の厚さ方向視において、前記第1凹部に重なる第2凹部が形成され、前記第2凹部に充填された充填部をさらに備え、前記充填部は、前記基材の厚さ方向視において前記複数のLEDチップのいずれか一つに重なる。 In the practice of the present invention, preferably, at least one of the plurality of anode through wirings and the plurality of cathode through wirings is formed with a first concave portion, and the surface layer has, when viewed in the thickness direction of the base material, , a second recess overlapping the first recess is formed, further comprising a filling portion filled in the second recess, wherein the filling portion is any one of the plurality of LED chips when viewed in the thickness direction of the base material overlap one.
本発明の実施において好ましくは、前記複数のLEDチップのいずれか一つおよび前記表面層の間に介在する接合部をさらに備え、前記充填部は、前記接合部および前記表面層の間に介在し、且つ、前記接合部および前記表面層のいずれにも接している。 In the practice of the present invention, preferably, a joint portion interposed between any one of the plurality of LED chips and the surface layer is further provided, and the filling portion is interposed between the joint portion and the surface layer. and is in contact with both the junction and the surface layer.
本発明の実施において好ましくは、前記充填部は、導電性の材料よりなる。 Preferably, in carrying out the present invention, the filling portion is made of a conductive material.
本発明の実施において好ましくは、前記充填部は、AuとSnとの合金よりなる。 In carrying out the present invention, preferably, the filling portion is made of an alloy of Au and Sn.
本発明の実施において好ましくは、前記接合部は、導電性の材料よりなる。 Preferably, in carrying out the present invention, the joint is made of a conductive material.
本発明の実施において好ましくは、前記接合部は、AuとSnとの合金よりなる。 Preferably, in carrying out the present invention, the joint portion is made of an alloy of Au and Sn.
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.
以下、本発明の実施形態について、図面を参照して具体的に説明する。 Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings.
図1~図6は、本発明の第1実施形態の半導体発光装置の一例およびこれに用いられるLEDチップの一例を示している。本実施形態の半導体発光装置A1は、ケース2、複数のLEDチップ5、ツェナーダイオード6、および封止樹脂7を備えている。なお、図1においては、理解の便宜上封止樹脂7を省略している。
1 to 6 show an example of a semiconductor light emitting device according to a first embodiment of the invention and an example of an LED chip used therein. A semiconductor light emitting device A1 of this embodiment includes a
ケース2は、半導体発光装置A1の土台となるものであり、基材3と配線4とを有している。ケース2のサイズは、平面視寸法が5~10mm角程度、厚さが1.0mm程度とされている。
The
基材3は、平面視略矩形状の厚板状とされており、たとえばアルミナなどのセラミックからなる。本実施形態においては、このセラミックとして、低温同時焼成セラミックと称される、焼成温度が900℃程度と比較的低い材質が用いられている。この低温同時焼成セラミックは、低焼成温度により、配線4の材質となる金属と同時に焼成することが可能である。基材3の中央には、収容凹部33が形成されている。収容凹部33は、複数のLEDチップ5を収容しており、平面視形状が円形とされている。基材3の四隅には、コーナー凹部34が形成されている。コーナー凹部34は、半導体発光装置A1の製造方法において、セラミック材料を適切分割するために設けられた貫通孔の一部であり、断面四半円形状の溝とされている。基材3は、表面31と裏面32とを有している。本実施形態においては、収容凹部33の深さが、たとえば0.6mm程度とされている。
The
配線4は、複数のLEDチップ5に対して直流電力を供給するための経路として用いられるものであり、表面層41、中間層42、裏面層43、複数のアノード貫通配線44、および複数のカソード貫通配線45を有している。
The
図4は、図2のIV-IV線に沿う平面で半導体発光装置A1を切断したと仮定した場合の要部平面図である。本発明においては、便宜上、配線4のうち、収容凹部33に囲まれた円形の表面31と、基材3の厚さ方向において表面31と同位に存在する面とに形成された部位を、表面層41と称している。
FIG. 4 is a plan view of the main part when it is assumed that the semiconductor light emitting device A1 is cut along the plane IV-IV in FIG. In the present invention, for the sake of convenience, of the
表面層41は、複数のアノードパッド41a、複数のカソードパッド41b、バイパスカソードパッド41c、バイパスアノードパッド41d、アノードメッキ配線41e、およびカソードメッキ配線41fを含んでいる。本実施形態においては、表面層41のうちアノードメッキ配線41eおよびカソードメッキ配線41fを除く部分がAuからなり、アノードメッキ配線41eおよびカソードメッキ配線41fは、Auを含む適宜選択された金属からなる。
The
複数のアノードパッド41aおよび複数のカソードパッド41bは、LEDチップ5を実装するためのものである。図4によく表れているように、アノードパッド41aとカソードパッド41bとは隣り合う組として配置されている。本実施形態においては、アノードパッド41aとカソードパッド41bとの組が、5組形成されている。各アノードパッド41aは、3本の平行な枝状部分と、これらの枝状部分に対して直角につながる帯状部分と、この帯状部分につながる円形部分とを有している。カソードパッド41bは、帯状部分とこの帯状部分につながる円形部分とを有している。
A plurality of
バイパスカソードパッド41cとバイパスアノードパッド41dは、LEDチップ5に過大な逆電圧が印加されることを回避するためのバイパス機能素子を実装するためのものであり、本実施形態においては、バイパス機能素子としてツェナーダイオード6が実装されている。バイパスカソードパッド41cは、円形状とされており、バイパスアノードパッド41dは、矩形状部分とこの矩形状部分につながる円形部分とを有している。
The
アノードメッキ配線41eおよびカソードメッキ配線41fは、複数のアノードパッド41a、複数のカソードパッド41b、バイパスカソードパッド41c、バイパスアノードパッド41d、および裏面層43をメッキによって形成するために用いられるものである。アノードメッキ配線41eおよびカソードメッキ配線41fは、図4における基材3の図中上端から下端にわたって、互いにほぼ平行に延びている。
The
中間層42は、基材3の厚さ方向において表面31と裏面32とのほぼ中央(表面31から深さ0.2mm程度)に形成されている。図5は、図2のV-V線に沿う平面に沿って半導体発光装置A1を切断したと仮定した場合の要部平面図である。本図に示すように、中間層42は、カソード中継配線42aを含んでいる。カソード中継配線42aは、略五角形の部分と、この五角形部分につながる帯状部分と、この帯状部分に対して直角につながる帯状部分とを有している。
The
図6に示すように、裏面層43は、基材3の裏面32に形成されており、アノード実装電極43aとカソード実装電極43bとを有している。アノード実装電極43aおよびカソード実装電極43bは、半導体発光装置A1をたとえば回路基板などに面実装するために用いられる。本実施形態においては、アノード実装電極43aおよびカソード実装電極43bは、Auからなる。アノード実装電極43aは、略矩形状であり、図6において基材3の裏面32の右側2/3程度の領域を覆っている。カソード実装電極43bは、長矩形状であり、裏面32の左側1/4程度の領域を覆っている。
As shown in FIG. 6, the
複数のアノード貫通配線44は、複数の全厚アノード貫通配線44a、複数のメッキ用アノード貫通配線44b、およびバイパスカソード貫通配線44cを含んでいる。複数のアノード貫通配線44はそれぞれ、Ag、Ta、もしくはハンダからなり、本実施形態においてはAgからなる。図2に示すように全厚アノード貫通配線44aは、基材3を表面31から裏面32までその厚さ方向に貫通している。図4および図6から理解される通り、複数の全厚アノード貫通配線44aは、基材3の厚さ方向視において複数のアノードパッド41aおよびアノード実装電極43aの双方に重なっている。すなわち、各全厚アノード貫通配線44aは、その表面31側の端面が、アノードパッド41aの円形部分によって覆われており、裏面32側の端面が、アノード実装電極43aによって覆われている。
The multiple anode through
複数のメッキ用アノード貫通配線44bは、基材3をその厚さ方向において全厚アノード貫通配線44aと同じ領域を貫通している。図4および図6から理解される通り、複数のメッキ用アノード貫通配線44bは、基材3の厚さ方向視においてアノードメッキ配線41eおよびアノード実装電極43aの双方に重なっている。すなわち、各メッキ用アノード貫通配線44bは、その表面31側の端面が、アノードメッキ配線41eによって覆われており、裏面32側の端面が、アノード実装電極43aによって覆われている。
The plurality of plating anode through-
バイパスカソード貫通配線44cは、全厚アノード貫通配線44aと同様に基材3を表面31から裏面32までその厚さ方向に貫通している。図4および図6から理解される通り、バイパスカソード貫通配線44cは、基材3の厚さ方向視においてバイパスカソードパッド41cおよびアノード実装電極43aの双方に重なっている。すなわち、バイパスカソード貫通配線44cは、その表面31側の端面が、バイパスカソードパッド41cによって覆われており、裏面32側の端面が、アノード実装電極43aによって覆われている。
The bypass cathode through-
複数のカソード貫通配線45は、複数の表面側カソード貫通配線45a、複数の裏面側カソード貫通配線45b、複数のメッキ用カソード貫通配線45c、およびバイパスアノード貫通配線45dを含んでおり、本実施形態においてはAgからなる。図2に示すように、表面側カソード貫通配線45aは、基材3のうちその厚さ方向において表面31から中間層42までの部分を貫通している。図4および図5から理解される通り、複数の表面側カソード貫通配線45aは、基材3の厚さ方向視において複数のカソードパッド41bおよびカソード中継配線42aと重なっている。すなわち、複数の表面側カソード貫通配線45aは、その表面31側の端面が複数のカソードパッド41bによって覆われており、中間層42側の端面がカソード中継配線42aによって覆われている。
The plurality of cathode through-
複数の裏面側カソード貫通配線45bは、基材3のうちその厚さ方向において中間層42から裏面32までの部分を貫通している。図5および図6から理解される通り、複数の裏面側カソード貫通配線45bは、基材3の厚さ方向視においてカソード中継配線42aおよびカソード実装電極43bと重なっている。すなわち、複数の裏面側カソード貫通配線45bは、その中間層42側の端面がカソード中継配線42aによって覆われており、裏面32側の端面がカソード実装電極43bによって覆われている。中間層42のカソード中継配線42aを介して、複数の表面側カソード貫通配線45aと複数の裏面側カソード貫通配線45bとは互いに導通している。
The plurality of back-side cathode through-
複数のメッキ用カソード貫通配線45cは、基材3をその厚さ方向において全厚アノード貫通配線44aと同じ領域を貫通している。図4および図6から理解される通り、複数のメッキ用カソード貫通配線45cは、基材3の厚さ方向視においてカソードメッキ配線41fおよびカソード実装電極43bの双方に重なっている。すなわち、各メッキ用カソード貫通配線45cは、その表面31側の端面が、カソードメッキ配線41fによって覆われており、裏面32側の端面が、カソード実装電極43bによって覆われている。
The plurality of cathode through-
バイパスアノード貫通配線45dは、表面側カソード貫通配線45aと同様に基材3を表面31から中間層42までを貫通している。図4および図5から理解される通り、バイパスアノード貫通配線45dは、基材3の厚さ方向視においてバイパスアノードパッド41dおよびカソード中継配線42aの双方に重なっている。すなわち、バイパスアノード貫通配線45dは、その表面31側の端面が、バイパスアノードパッド41dによって覆われており、中間層42側の端面が、カソード中継配線42aによって覆われている。
The bypass anode through-
半導体発光装置A1の光源となる複数のLEDチップ5のそれぞれは、以下のように構成されている。まず、たとえばサファイアからなる基板5a上に、たとえばGaN系半導体からなるn型半導体層5bが積層されている。さらに、n型半導体層5b上に活性層5cが積層されている。活性層5cは、たとえばGaN系半導体からなる複数の層が積層された多重量子井戸構造とされている。p型半導体層5dは、活性層5c上に積層されており、たとえはGaN系半導体からなる。アノード電極5eは、p型半導体層5d上に積層されており、たとえばAl,Au,Ag等の金属からなる。カソード電極5fは、p型半導体層5dおよび活性層5cをエッチングにより取り除くことによって露出したn型半導体層5b上に積層されており、たとえばAl,Au,Ag等の金属からなる。
Each of the plurality of
個々のLEDチップ5は、それぞれが製造されたのちに、上下を反転させたいわゆるフリップチップと称される実装形態で、アノードパッド41aおよびカソードパッド41bに実装されている。詳細には、アノード電極5eは、接合部51を介してアノードパッド41aに接続されており、カソード電極5fは、接合部51を介してカソードパッド41bに接続されている。このような構成のLEDチップ5からは、たとえば青色光が発せられる。
Each
ツェナーダイオード6は、LEDチップ5に過大な逆電圧が印加されることを回避するための機能素子であり、本実施形態においては、バイパスカソードパッド41cにダイボンディングされており、バイパスカソードパッド41cに導通している。またツェナーダイオード6とバイパスアノードパッド41dとは、ワイヤ61によって接続されている。なお、ツェナーダイオード6に代えて、逆電圧印加を回避する機能素子として、バリスタ素子やESD(Electro Static Discharge)保護素子を用いてもよい。
The
封止樹脂7は、ケース2の収容凹部33を埋めており、複数のLEDチップ5を覆っている。封止樹脂7は、透明なエポキシ樹脂またはシリコーン樹脂に蛍光材料が混入された材質からなる。この蛍光材料は、LEDチップ5からの青色光によって励起されることにより、たとえば黄色光を発する。この黄色光と青色光とが混色されることにより、半導体発光装置A1からは白色光が出射される。
The sealing
次に、半導体発光装置A1の作用について説明する。 Next, the operation of the semiconductor light emitting device A1 will be described.
本実施形態によれば、図2および図3に示すように、活性層5cとケース2との間には、基板5aは介在していない。基板5aと比較して、p型半導体層5dはごく薄く、アノード電極5eは、熱伝導率が高い金属からなる。このため、LEDチップ5が点灯したときに発生する熱は、ケース2へと伝わりやすい。したがって、LEDチップ5からの放熱を促進することが可能であり、LEDチップ5の発光効率を高めることができる。
According to this embodiment, the
アノードパッド41aは、全厚アノード貫通配線44aを介してアノード実装電極43aにつながっている。このため、LEDチップ5からの熱は、全厚アノード貫通配線44aを通じてアノード実装電極43a、さらには半導体発光装置A1が実装されたたとえば回路基板へと伝えられる。これは、LEDチップ5の放熱を促進し、LEDチップ5の発光効率を高めるのに適している。
The
また、カソードパッド41bは、表面側カソード貫通配線45a、カソード中継配線42a、および裏面側カソード貫通配線45bを介してカソード実装電極43bにつながっている。このため、LEDチップ5からの熱は、表面側カソード貫通配線45a、カソード中継配線42a、および裏面側カソード貫通配線45bを通じてカソード実装電極43b、さらには半導体発光装置A1が実装されたたとえば回路基板へと伝えられる。これは、LEDチップ5の放熱を促進し、LEDチップ5の発光効率を高めるのに適している。
Also, the
複数のアノード貫通配線44および複数のカソード貫通配線45は、Agからなる。これは、LEDチップ5からの放熱を促進するのに有利である。また、複数のアノード貫通配線44および複数のカソード貫通配線45は、表面31側および裏面32側の端面が、表面層41および裏面層43によって覆われている。表面層41および裏面層43のうち、少なくともこれらの端面を覆う部分は、Auによって形成されている。これにより、比較的変質しやすいAgからなる複数のアノード貫通配線44および複数のカソード貫通配線45を適切に保護することができる。
The plurality of anode through-
基材3は、アルミナなどのセラミックからなり、LEDチップ5の材料であるたとえばGaN系半導体と熱膨張率が比較的近似している。このため、LEDチップ5をケース2に実装する作業や、LEDチップ5の発光時などに、LEDチップ5とケース2との間に熱膨張差が生じにくい。これにより、LEDチップ5がケース2から剥離することを防止できる。
The
バイパスカソードパッド41cは、バイパスカソード貫通配線44cを介してアノード実装電極43aにつながっている。これは、LEDチップ5に過大な逆電圧が印加されるのを回避するために、一時的な大電流をスムーズに流すのに適している。
The
図7~図9を用いて、本発明の第2実施形態について説明する。 A second embodiment of the present invention will be described with reference to FIGS. 7 to 9. FIG.
同図に示す半導体発光装置A2は、図9の充填部8を備える点において、半導体発光装置A1における構成と主に異なる。具体的には以下のとおりである。
The semiconductor light-emitting device A2 shown in the same figure is mainly different in configuration from the semiconductor light-emitting device A1 in that it includes the filling
半導体発光装置A1の説明では省略したが、実際には、アノード貫通配線44やカソード貫通配線45には、基材3の裏面32側に凹む凹部が形成される場合が多い。このような凹部は基材3を焼成する際に形成される。図9に、アノード貫通配線44のうちの全厚アノード貫通配線44aに形成された凹部44hを示している。本実施形態においては、図7、図8に示すように、全厚アノード貫通配線44aに重なる位置に、複数のLEDチップ5がそれぞれ配置されている。
Although omitted in the description of the semiconductor light emitting device A1, in practice, there are many cases where the anode through
なお、本実施形態においては、一つのLEDチップ5と重なる位置に全厚アノード貫通配線44aが3つ形成されているが、一つのLEDチップ5に重なる全厚アノード貫通配線44aの個数は3つに限られず、1つや2つでもよいし、4つ以上でもよい。全厚アノード貫通配線44aの数が多いと、LEDチップ5からの熱をより効率良くアノード実装電極43aに伝えることができる。このことは、半導体発光装置A2の放熱性向上の観点から好ましい。また、全厚アノード貫通配線44aの数が多いことは、表面層41(アノードパッド41a)とアノード実装電極43aとの間の電気抵抗を減少させるのに適する。
In this embodiment, three full-thickness anode through-
凹部44hを規定する表面は表面層41に覆われている。表面層41は全体にわたってほぼ均一な厚さである。そのため、表面層41にも凹部41hが形成されている。図9に示す凹部41hは、表面層41のうちアノードパッド41aに形成されている。凹部41hは、基材3の裏面32側に凹んでいる。凹部41hは、基材3の厚さ方向視において凹部44hに重なる。そのため、図9では、凹部41hは凹部44hの真上に位置している。なお特に図示しないが、本実施形態において表面層41は、Niよりなる層と、Auよりなる層とが積層された構造を有する。Niよりなる層は、Auよりなる層および基材3の間に介在している。
The surface defining the
充填部8は、凹部41hに充填されている。充填部8は、表面層41および接合部51に接している。充填部8は、導電性の材料よりなっていてもよいし、絶縁性の材料よりなっていてもよい。本実施形態では、充填部8は導電性の材料よりなる。充填部8を構成する導電性の材料としては、たとえば、AuとSnとの合金が挙げられる。充填部8は、LEDチップ5を表面層41に配置する前に形成される。充填部8の形成は、たとえば、凹部41hにペーストを塗布することにより行う。
The filling
本実施形態においても接合部51は、複数のLEDチップ5のいずれか一つと、表面層41との間に介在している。接合部51は、各LEDチップ5を表面層41に接合するためのものである。接合部51は、導電性の材料よりなっていてもよいし、絶縁性の材料よりなっていてもよい。本実施形態では、接合部51は導電性の材料よりなる。接合部51を構成する導電性の材料としては、たとえば、AuとSnとの合金が挙げられる。本実施形態とは異なり、接合部51を構成する導電性の材料は、銀ペーストやハンダであってもよい。
Also in this embodiment, the
半導体発光装置A2によると、LEDチップ5を基材3に配置する前に、充填部8を凹部41hに形成することで、LEDチップ5が配置されるべき部位の表面をより平坦にすることができる。そのため、全厚アノード貫通配線44aに基材3の厚さ方向視において重なる位置にLEDチップ5を配置したとしても、LEDチップ5が凹部41hにはまり込まないから、LEDチップ5を配置する際にLEDチップ5の姿勢が崩れることを防止できる。したがって、半導体発光装置A2の製造上の歩留まりの向上を図ることができる。
According to the semiconductor light emitting device A2, by forming the filling
なお、図9では、アノード貫通配線44に凹部44hが形成されており、表面層41のうちのアノードパッド41aに凹部41hが形成されている例を示した。図9に示したのと異なり、図10に示すように、カソード貫通配線45に凹部45hが形成されており、この凹部45hと基材3の厚さ方向視において重なる位置に凹部41hが形成されている場合も考えられる。この場合に、凹部41hに充填部8を形成し、カソード貫通配線45と基材3の厚さ方向視において重なる位置に、LEDチップを配置してもよい。
Note that FIG. 9 shows an example in which the
図11~図13は、本発明の第3実施形態に基づく半導体発光装置を示している。本実施形態の半導体発光装置101は、ケース200、複数のLEDチップ500、ツェナーダイオード600、反射樹脂710、および封止樹脂700を備えている。なお、図11においては、理解の便宜上封止樹脂700を省略している。
11 to 13 show a semiconductor light emitting device according to a third embodiment of the invention. A semiconductor
ケース200は、半導体発光装置101の土台となるものであり、基材300と配線400とを有している。ケース200のサイズは、平面視寸法が5~10mm角程度、厚さが1.0mm程度とされている。
The
基材300は、平面視略矩形状の厚板状とされており、たとえばアルミナなどのセラミックからなる。本実施形態においては、このセラミックとして、低温同時焼成セラミックと称される、焼成温度が900℃程度と比較的低い材質が用いられている。この低温同時焼成セラミックは、低焼成温度により、配線400の材質となる金属と同時に焼成することが可能である。
The
基材300の中央には、収容凹部303が形成されている。収容凹部303は、複数のLEDチップ500を収容しており、平面視形状が矩形状とされている。基材300の四隅には、コーナー凹部304が形成されている。コーナー凹部304は、半導体発光装置101の製造方法において、セラミック材料を適切分割するために設けられた貫通孔の一部であり、断面四半円形状の溝とされている。基材300は、表面301と裏面302とを有している。収容凹部303の内壁面305は、環状であり、表面301に対して直角である。本実施形態においては、収容凹部303の深さが、たとえば0.6mm程度とされている。
A
基材300は、せき止め凹部306を有している。せき止め凹部306は、表面301から凹んでおり、内壁面305に接している。本実施形態においては、せき止め凹部306は矩形状とされている。
The
配線400は、複数のLEDチップ500に対して直流電力を供給するための経路として用いられるものであり、表面層410、中間層420、裏面層430、複数のアノード貫通配線440、および複数のカソード貫通配線450を有している。
The
表面層410は、複数のアノードパッド411、複数のカソードパッド412、バイパスカソードパッド413、およびバイパスアノードパッド414を含んでいる。表面層410は、たとえばAuからなる。
複数のアノードパッド411および複数のカソードパッド412は、LEDチップ500を実装するためのものである。アノードパッド411とカソードパッド412とは隣り合う組として配置されている。本実施形態においては、アノードパッド411とカソードパッド412との組が、5組形成されている。各アノードパッド411は、3本の平行な枝状部分と、これらの枝状部分に対して直角につながる帯状部分と、この帯状部分につながる円形部分とを有している。カソードパッド412は、帯状部分とこの帯状部分につながる円形部分とを有している。
A plurality of
バイパスカソードパッド413とバイパスアノードパッド414は、LEDチップ500に過大な逆電圧が印加されることを回避するためのバイパス機能素子を実装するためのものであり、本実施形態においては、バイパス機能素子としてツェナーダイオード600が実装されている。バイパスカソードパッド413は、円形状とされており、バイパスアノードパッド414は、矩形状部分とこの矩形状部分につながる円形部分とを有している。
The
中間層420は、基材300の厚さ方向において表面301と裏面302とのほぼ中央(表面301から深さ0.2mm程度)に形成されている。中間層420は、カソード中継配線421を含んでいる。
図12に示すように、裏面層430は、基材300の裏面302に形成されており、アノード実装電極431とカソード実装電極432とを有している。アノード実装電極431およびカソード実装電極432は、半導体発光装置101をたとえば回路基板などに面実装するために用いられる。本実施形態においては、アノード実装電極431およびカソード実装電極432は、Auからなる。アノード実装電極431は、略矩形状であり、基材300の裏面302の図中右側2/3程度の領域を覆っている。カソード実装電極432は、長矩形状であり、裏面302の図中左側1/4程度の領域を覆っている。
As shown in FIG. 12 , the
複数のアノード貫通配線440は、複数の全厚アノード貫通配線441およびバイパスカソード貫通配線443を含んでいる。複数のアノード貫通配線440はそれぞれ、Ag、Ta、もしくはハンダからなり、本実施形態においてはAgからなる。図13に示すように全厚アノード貫通配線441は、基材300を表面301から裏面302までその厚さ方向に貫通している。各全厚アノード貫通配線441は、その表面301側の端面が、アノードパッド411の円形部分によって覆われており、裏面302側の端面が、アノード実装電極431によって覆われている。
The plurality of anode through
バイパスカソード貫通配線443は、全厚アノード貫通配線441と同様に基材300を表面301から裏面302までその厚さ方向に貫通している。バイパスカソード貫通配線443は、その表面301側の端面が、バイパスカソードパッド413によって覆われており、裏面302側の端面が、アノード実装電極431によって覆われている。
The bypass cathode through
複数のカソード貫通配線450は、複数の表面側カソード貫通配線451、複数の裏面側カソード貫通配線(図示略)、およびバイパスアノード貫通配線(図示略)を含んでおり、本実施形態においてはAgからなる。表面側カソード貫通配線451は、基材300のうちその厚さ方向において表面301から中間層420までの部分を貫通している。表面側カソード貫通配線451は、その表面301側の端面が複数のカソードパッド412によって覆われており、中間層420側の端面がカソード中継配線421によって覆われている。前記裏面側カソード貫通配線は、基材300のうちその厚さ方向において中間層420から裏面302までの部分を貫通している。前記裏面側カソード貫通配線は、その中間層420側の端面がカソード中継配線421によって覆われており、裏面302側の端面がカソード実装電極432によって覆われている。中間層420のカソード中継配線421を介して、複数の表面側カソード貫通配線451と前記複数の裏面側カソード貫通配線とは互いに導通している。前記バイパスアノード貫通配線は、表面側カソード貫通配線451と同様に基材300を表面301から中間層420までを貫通している。バイパスアノード貫通配線は、その表面301側の端面が、バイパスアノードパッド414によって覆われており、中間層420側の端面が、カソード中継配線421によって覆われている。
The plurality of cathode through-
基材300の最上面には、2つのテスト電極460が形成されている。これらのテスト電極460は、複数のアノードパッド411および複数のカソードパッド412と導通している。半導体発光装置101の製造工程においては、テスト用の電源プローブを2つのテスト電極460に接触させることにより、LEDチップ500の点灯テストを行うことができる。
Two
半導体発光装置101の光源となる複数のLEDチップ500のそれぞれは、以下のように構成されている。まず、図14に示すようにたとえばサファイアからなる基板501上に、たとえばGaN系半導体からなるn型半導体層502が積層されている。さらに、n型半導体層502上に活性層503が積層されている。活性層503は、たとえばGaN系半導体からなる複数の層が積層された多重量子井戸構造とされている。p型半導体層504は、活性層503上に積層されており、たとえはGaN系半導体からなる。アノード電極505は、p型半導体層504上に積層されており、たとえばAl,Au,Ag等の金属からなる。カソード電極506は、p型半導体層504および活性層503をエッチングにより取り除くことによって露出したn型半導体層502上に積層されており、たとえばAl,Au,Ag等の金属からなる。
Each of the plurality of
個々のLEDチップ500は、それぞれが製造されたのちに、上下を反転させたいわゆるフリップチップと称される実装形態で、アノードパッド411およびカソードパッド412に実装されている。詳細には、アノード電極505は、接合部510を介してアノードパッド411に接続されており、カソード電極506は、接合部510を介してカソードパッド412に接続されている。このような構成のLEDチップ500からは、たとえば青色光が発せられる。
Each
ツェナーダイオード600は、LEDチップ500に過大な逆電圧が印加されることを回避するためのバイパス機能素子であり、本実施形態においては、バイパスカソードパッド413にダイボンディングされており、バイパスカソードパッド413に導通している。またツェナーダイオード600とバイパスアノードパッド414とは、ワイヤ610によって接続されている。ツェナーダイオード600、バイパスカソードパッド413、およびバイパスアノードパッド414は、せき止め凹部306内に形成されている。なお、ツェナーダイオード600に代えて、逆電圧印加を回避するバイパス機能素子として、バリスタ素子やESD(Electro Static Discharge)保護素子を用いてもよい。
The
反射樹脂710は、たとえばシリコーン樹脂に酸化チタンが混入された材料からなり、鮮やかな白色を呈する。図11および図13に示すように、反射樹脂710は、内縁712、外縁713、および反射面711を有している。内縁712は、複数のLEDチップ500から離間した位置において、これらを囲んでいる。外縁713は、内壁面305と接している。反射面711は、内縁712と外縁713とを繋ぐ面であり、内縁712から外縁713に向かうほど表面301からの高さが高い傾斜面とされている。内縁712は、表面301に接している。また、表面301から外縁713までの高さaは、表面301からLEDチップ500の活性層503までの高さbよりも高い。反射樹脂710は、ツェナーダイオード600、バイパスカソードパッド413、バイパスアノードパッド414、およびワイヤ610を覆っている。内縁712の一部は、せき止め凹部306の端縁の一部と一致している。反射樹脂710は、たとえば適度な粘性を有する樹脂材料を表面301およびせき止め凹部306に付着させることによって形成できる。この樹脂材料の流動および表面張力によって、上述した反射樹脂710の形状が実現される。
封止樹脂700は、ケース200の収容凹部303を埋めており、複数のLEDチップ500および反射樹脂710を覆っている。封止樹脂700は、透明なエポキシ樹脂またはシリコーン樹脂に蛍光材料が混入された材質からなる。この蛍光材料は、LEDチップ500からの青色光によって励起されることにより、たとえば黄色光を発する。この黄色光と青色光とが混色されることにより、半導体発光装置101からは白色光が出射される。
The sealing
次に、半導体発光装置101の作用について説明する。
Next, operation of the semiconductor
本実施形態によれば、図13に示すように、LEDチップ500と内壁面305との間には、反射面711が存在する。反射面711は、LEDチップ500側の内縁712から内壁面305と接する外縁713に向かって、表面301からの高さが徐々に高くなるように傾斜している。これにより、LEDチップ500から側方に出射した光を図中上方へと適切に向かわせることができる。また、反射面711は、収容凹部303内に設けた反射樹脂710によって構成されている。このため、反射樹脂710を設けることによっては、ケース200のサイズを大きくする必要がない。したがって、半導体発光装置101の高輝度化と小型化とを図ることができる。
According to this embodiment, a
反射樹脂710は、基材300の材料であるセラミックよりも反射率が高い材料からなる。これにより、LEDチップ500からの光が反射面711によって反射されるときの減衰を抑制することができる。反射樹脂710の材料として、白色樹脂を用いることは、反射による減衰を抑制するのに好適である。
The
活性層503は、LEDチップ500における発光部位である。図13および図15に示すように、表面301から外縁713までの高さaは、表面301から活性層503までの高さbよりも高い。このため、活性層503から側方に出射された光の正面には、反射面711が位置している。したがって、活性層503から側方に出射された光を上方へと効率よく反射することができる。
The
内壁面305が表面301に対して直角であることは、ケース200の小型化に有利である。
Having the
一般的に、ツェナーダイオード600は、白色樹脂からなる反射樹脂710と比べてより多くの光を吸収する。このツェナーダイオード600を反射樹脂710によって覆うことにより、LEDチップ500からの光がツェナーダイオード600に吸収されることを防止可能であり、半導体発光装置101の高輝度化をさらに促進することができる。せき止め凹部306にツェナーダイオード600を配置することにより、反射樹脂710を形成する際に、液状あるいはペースト状の樹脂材料をせき止め凹部306に付着させると、この樹脂材料によってツェナーダイオード600を適切に覆いつつ、内縁712がせき止め凹部306の端縁を超えることを表面張力によって回避することができる。これは、高輝度化を図る一方、反射樹脂710がLEDチップ500のたとえば活性層503に付着してしまうことを防止するのに適している。
In general, the
図15~図22は、本発明の他の実施形態を示している。なお、これらの図において、前記実施形態と同一または類似の要素には、前記実施形態と同一の符号を付している。 15-22 show another embodiment of the invention. In these figures, elements identical or similar to those in the above embodiment are denoted by the same reference numerals as those in the above embodiment.
図15および図16は、本発明の第4実施形態に基づく半導体発光装置を示している。本実施形態の半導体発光装置102は、せき止め凹部306の構成が上述した実施形態と異なっている。
15 and 16 show a semiconductor light emitting device according to a fourth embodiment of the invention. The semiconductor
本実施形態においては、せき止め凹部306は、包囲部307および突出部308を有している。包囲部307は、内壁面305に沿った環状であり、複数のLEDチップ500を囲んでいる。突出部308は、包囲部307から互いに隣り合うLEDチップ500どうしの間に突出している。突出部308の先端よりもケース200の中央寄り領域には、1つのLEDチップ500が配置されている。
In this embodiment, the
本実施形態においては、反射樹脂710の内縁712すべてが、せき止め凹部306の端縁と一致している。すなわち、反射樹脂710は、表面301から退避した位置に設けられている。
In this embodiment, the
このような実施形態によっても、半導体発光装置102の高輝度化と小型化をと図ることができる。また、せき止め凹部306に包囲部307を設けることにより、反射樹脂710の内縁712をLEDチップ500に対してより近い位置に設けるとともに、反射樹脂710を形成する際に誤ってLEDチップ500に樹脂材料が付着してしまうことを防止することができる。突出部308を設けることにより、隣り合うLEDチップ500どうしに挟まれたスペースに、反射樹脂710を適切に形成することができる。反射面711のうち突出部308によって延長された部分は、中央に位置するLEDチップ500からの光を効率よく反射することができる。
According to such an embodiment as well, the semiconductor
図17および図18は、本発明の第5実施形態に基づく半導体発光装置を示している。本実施形態の半導体発光装置103は、主にLEDチップ500の構成が上述した実施形態と異なっている。本実施形態においては、図19に示すように、LEDチップ500は、アノード電極505およびカソード電極506が上面側に形成されている。そして、これらのアノード電極505およびカソード電極506にワイヤ550が接続されている。このようなLEDチップ500は、いわゆる2ワイヤタイプと称される。
17 and 18 show a semiconductor light emitting device according to a fifth embodiment of the invention. The semiconductor
図17に示すように、収容凹部303は、平面視円形状である。表面301には、複数のダイボンディングパッド417が形成されている。ダイボンディングパッド417には、LEDチップ500がダイボンディングされている。複数のダイボンディングパッド417を挟んで、複数のアノードパッド411と複数のカソードパッド412が配置されている。各アノードパッド411および各カソードパッド412には、ワイヤ550が接続されている。
As shown in FIG. 17, the
反射樹脂710は、複数のアノードパッド411および複数のカソードパッド412を覆っている。また、ワイヤ550は、複数のアノードパッド411および複数のカソードパッド412側の部分が反射樹脂710によって覆われている。内縁712は、複数のLEDチップ500および複数のダイボンディングパッド417から離間した位置においてこれらを囲んでいる。ツェナーダイオード600、ワイヤ610も、反射樹脂710に覆われている。
A
このような実施形態によっても、半導体発光装置103の高輝度化と小型化をと図ることができる。また、アノードパッド411およびカソードパッド412は、LEDチップ500に対して外側に配置されている。このため、2ワイヤタイプであるLEDチップ500に接続されたワイヤ550は、いずれもLEDチップ500に対して外側に延びる。ワイヤ550のうちアノードパッド411およびカソードパッド412にボンディングされた部分およびその近傍部分は、反射樹脂710を形成する際に、表面張力によって樹脂材料を引き寄せる機能を果たす。これにより、樹脂材料をLEDチップ500に対して外側に滞留させることができる。
According to such an embodiment as well, the semiconductor
図20および図21は、本発明の第6実施形態に基づく半導体発光装置を示している。本実施形態の半導体発光装置104は、主に、ケース200の全体構成、LEDチップ500の構造が、上述した実施形態と異なっている。
20 and 21 show a semiconductor light emitting device according to a sixth embodiment of the invention. The semiconductor
本実施形態においては、図22に示すように、LEDチップ500は、たとえばSiからなるサブマウント基板507と、基板501、たとえばGaNからなるn型半導体層502、活性層503およびp型半導体層504が積層された半導体層とを有する構造とされており、たとえば青色光を発する。前記半導体層には、サブマウント基板507側にアノード電極505およびカソード電極506が形成されている。これらのアノード電極505およびカソード電極506は、サブマウント基板507に形成された配線パターン(図示略)に導電性ペースト511によって接合されている。サブマウント基板507には2つの電極(図示略)が形成されている。これらの電極には、2つのワイヤ550それぞれの一端がボンディングされている。図20および図21に示すように、一方のワイヤ550の他端は、アノードパッド411にボンディングされており、他方のワイヤ550の他端は、カソードパッド412にボンディングされている。
In this embodiment, as shown in FIG. 22, an
基材300は、平面視長矩形状とされており、収容凹部303も長矩形状である。本実施形態においては、内壁面305が表面301と直角である方向に対して傾いている。反射樹脂710は、表面301のうちLEDチップ500のサブマウント基板507が接合された部分以外の領域を覆っている。反射樹脂710の内縁712は、サブマウント基板507に接している。アノードパッド411は、収容凹部303のほとんどを占める平面視寸法とされている。複数のLEDチップ500は、アノードパッド411にダイボンディングされている。ツェナーダイオード600、およびワイヤ610は、反射樹脂710に覆われている。なお、サブマウント基板507に、本発明でいうバイパス機能素子が作りこまれた構成としてもよい。
The
基材300の側面には、アノード側面配線461およびカソード側面配線462が形成されている。アノード側面配線461は、アノードパッド411とアノード実装電極431とに繋がっている。カソード側面配線462は、カソードパッド412とカソード実装電極432とに繋がっている。
An
このような実施形態によっても、半導体発光装置104の高輝度化と小型化とを図ることができる。収容凹部303内のほとんどを反射樹脂710によって覆うことにより、高輝度化をより促進することができる。サブマウント基板507は、表面301から確実に盛り上がった部位となっている。これにより、反射樹脂710を形成する際に、樹脂材料が活性層503へとはみ出ることを抑制することができる。サブマウント基板507は発光する部位ではないため、半導体発光装置104の高輝度化を阻害することはない。
According to such an embodiment as well, the semiconductor
なお、半導体発光装置104の変形例として、配線400がたとえばCuやFeおよびこれらの合金からなる板状のリードによって形成された構成としてもよい。具体的には、カソードパッド412、カソード側面配線462、およびカソード実装電極432に相当する部位を有するリードと、アノードパッド411、アノード側面配線461、アノード実装電極431に相当する部位を有するリードとを用いる。また、この変形例においては、基材300のうち内壁面305を構成する部分を熱硬化性樹脂または熱可塑性樹脂によって形成することが好ましい。
As a modified example of the semiconductor
図23~図25を用いて、本発明の第7実施形態について説明する。 A seventh embodiment of the present invention will be described with reference to FIGS. 23 to 25. FIG.
同図に示す半導体発光装置105は、図25の充填部800を備える点において、半導体発光装置101における構成と主に異なる。具体的には以下のとおりである。
A semiconductor light-emitting
半導体発光装置101の説明では省略したが、実際には、アノード貫通配線440やカソード貫通配線450には、基材300の裏面302側に凹む凹部が形成される場合が多い。このような凹部は基材300を焼成する際に形成される。図25に、アノード貫通配線440のうちの全厚アノード貫通配線441に形成された凹部449を示している。本実施形態においては、図23、図24に示すように、全厚アノード貫通配線441に重なる位置に、複数のLEDチップ500がそれぞれ配置されている。
Although omitted in the description of the semiconductor
なお、本実施形態においては、一つのLEDチップ500と重なる位置に全厚アノード貫通配線441が3つ形成されているが、一つのLEDチップ500に重なる全厚アノード貫通配線441の個数は3つに限られず、1つや2つでもよいし、4つ以上でもよい。全厚アノード貫通配線441の数が多いと、LEDチップ500からの熱をより効率良くアノード実装電極431に伝えることができる。このことは、半導体発光装置105の放熱性向上の観点から好ましい。また、全厚アノード貫通配線441の数が多いことは、表面層410(アノードパッド411)とアノード実装電極431との間の電気抵抗を減少させるのに適する。
In this embodiment, three full-thickness anode through-
凹部449を規定する表面は表面層410に覆われている。表面層410は全体にわたってほぼ均一な厚さである。そのため、表面層410にも凹部419が形成されている。図25に示す凹部419は、表面層410のうちアノードパッド411に形成されている。凹部419は、基材300の裏面302側に凹んでいる。凹部419は、基材300の厚さ方向視において凹部449に重なる。そのため図25では、凹部419は凹部449の真上に位置している。なお特に図示しないが、本実施形態において表面層410は、Niよりなる層と、Auよりなる層とが積層された構造を有する。Niよりなる層は、Auよりなる層および基材300の間に介在している。
The surface defining the
充填部800は凹部419に充填されている。充填部800は、表面層410および接合部510に接している。充填部800は、導電性の材料よりなっていてもよいし、絶縁性の材料よりなっていてもよい。本実施形態では、充填部800は導電性の材料よりなる。充填部800を構成する導電性の材料としては、たとえば、AuとSnとの合金が挙げられる。充填部800は、接合部510を介してLEDチップ500を表面層410に配置する前に形成される。充填部800の形成は、たとえば、凹部419にペーストを塗布することにより行う。
The filling
本実施形態においても接合部510は、複数のLEDチップ500のいずれか一つと、表面層410との間に介在している。接合部510は、各LEDチップ500を表面層410に接合するためのものである。接合部510は、導電性の材料よりなっていてもよいし、絶縁性の材料よりなっていてもよい。本実施形態では、接合部510は導電性の材料よりなる。接合部510を構成する導電性の材料としては、たとえば、AuとSnとの合金が挙げられる。本実施形態とは異なり、接合部510を構成する導電性の材料は、銀ペーストやハンダであってもよい。
Also in this embodiment, the
半導体発光装置105によると、LEDチップ500を基材300に配置する前に、充填部800を凹部419に形成することで、LEDチップ500が配置されるべき部位の表面をより平坦にすることができる。そのため、全厚アノード貫通配線441に基材300の厚さ方向視において重なる位置にLEDチップ500を配置したとしても、LEDチップ500が凹部419にはまり込まないから、LEDチップ500を配置する際にLEDチップ500の姿勢が崩れることを防止できる。したがって、半導体発光装置105の製造上の歩留まりの向上を図ることができる。
According to the semiconductor
なお、図25では、アノード貫通配線440に凹部449が形成されており、表面層410のうちのアノードパッド411に凹部419が形成されている例を示した。図25に示したのと異なり、図26に示すように、カソード貫通配線450に凹部459が形成されており、この凹部459と基材300の厚さ方向視において重なる位置に凹部419が形成されている場合も考えられる。この場合に、凹部419に充填部800を形成し、カソード貫通配線450と基材300の厚さ方向視において重なる位置に、LEDチップ500を配置してもよい。
Note that FIG. 25 shows an example in which the
また、半導体発光装置102や103にて半導体発光装置105の構成を採用してもよい。
Also, the configuration of the semiconductor
本発明にかかる半導体発光装置は、上述した実施形態に限定されるものではない。本発明にかかる半導体発光装置の各部の具体的な構成は、種々に設計変更自在である。 The semiconductor light emitting device according to the present invention is not limited to the above-described embodiments. The specific configuration of each part of the semiconductor light emitting device according to the present invention can be changed in various ways.
複数のLEDチップの個数は、5個に限定されず、いずれの個数であってもよい。 The number of LED chips is not limited to five, and may be any number.
A1,A2:半導体発光装置
2:ケース
3:基材
31:表面
32:裏面
33:収容凹部
34:コーナー凹部
4:配線
41:表面層
41a:アノードパッド
41b:カソードパッド
41c:バイパスカソードパッド
41d:バイパスアノードパッド
41e:アノードメッキ配線
41f:カソードメッキ配線
41h:凹部(第2凹部)
42:中間層
42a:カソード中継配線
43:裏面層
43a:アノード実装電極
43b:カソード実装電極
44:アノード貫通配線
44a:全厚アノード貫通配線
44b:メッキ用アノード貫通配線
44c:バイパスカソード貫通配線
44h:凹部(第1凹部)
45:カソード貫通配線
45a:表面側カソード貫通配線
45b:裏面側カソード貫通配線
45c:メッキ用カソード貫通配線
45d:バイパスアノード貫通配線
45h:凹部(第1凹部)
5:LEDチップ
5a:基板
5b:n型半導体層
5c:活性層
5d:p型半導体層
5e:アノード電極
5f:カソード電極
51:接合部
6:ツェナーダイオード
61:ワイヤ
7:封止樹脂
8:充填部
9:半導体発光装置
91:基材
92:リード
93:LEDチップ
94:半導体層
95:サブマウント基板
96:ワイヤ
97:封止樹脂
a,b:高さ
101,102,103,104,105:半導体発光装置
200:ケース
300:基材
301:表面
302:裏面
303:収容凹部
304:コーナー凹部
305:内壁面
306:せき止め凹部
307:包囲部
308:突出部
400:配線
410:表面層
411:アノードパッド
412:カソードパッド
413:バイパスカソードパッド
414:バイパスアノードパッド
417:ダイボンディングパッド
419:凹部(第2凹部)
420:中間層
421:カソード中継配線
430:裏面層
431:アノード実装電極
432:カソード実装電極
440:アノード貫通配線
441:全厚アノード貫通配線
443:バイパスカソード貫通配線
449:凹部(第1凹部)
450:カソード貫通配線
451:表面側カソード貫通配線
459:凹部(第1凹部)
460:テスト電極
461:アノード側面配線
462:カソード側面配線
500:LEDチップ
501:基板
502:n型半導体層
503:活性層
504:p型半導体層
505:アノード電極
506:カソード電極
507:サブマウント基板
510:接合部
511:導電性ペースト
550:ワイヤ
600:ツェナーダイオード(バイパス機能素子)
610:ワイヤ
700:封止樹脂
710:反射樹脂
711:反射面
712:内縁
713:外縁
800:充填部
A1, A2: Semiconductor light emitting device 2: Case 3: Base material 31: Front surface 32: Back surface 33: Receiving recess 34: Corner recess 4: Wiring 41:
42:
45: Cathode through-
5:
420: intermediate layer 421: cathode relay wiring 430: back layer 431: anode mounting electrode 432: cathode mounting electrode 440: anode through wiring 441: full thickness anode through wiring 443: bypass cathode through wiring 449: recess (first recess)
450: Cathode through-wiring 451: Front-side cathode through-wiring 459: Concave portion (first concave portion)
460: Test electrode 461: Anode side wiring 462: Cathode side wiring 500: LED chip 501: Substrate 502: N-type semiconductor layer 503: Active layer 504: P-type semiconductor layer 505: Anode electrode 506: Cathode electrode 507: Submount substrate 510: Junction 511: Conductive paste 550: Wire 600: Zener diode (bypass function element)
610: Wire 700: Sealing resin 710: Reflective resin 711: Reflective surface 712: Inner edge 713: Outer edge 800: Filling part
Claims (10)
前記表面に形成された複数の第1メッキ導電部と、
前記表面に形成された複数の第2メッキ導電部と、
前記基板の内部に形成され、かつ前記複数の第1メッキ導電部につながる第1中間導電部と、
前記基板の内部に形成され、かつ前記複数の第2メッキ導電部につながる第2中間導電部と、
前記底面に形成され、かつ前記第1中間導電部を介して前記複数の第1メッキ導電部に導通する第3メッキ導電部と、
前記底面に形成され、かつ前記第2中間導電部を介して前記複数の第2メッキ導電部に導通する第4メッキ導電部と、
前記表面に対向する裏面と、前記裏面に形成されたアノード電極およびカソード電極と、を有するとともに、前記表面に搭載された複数のLEDチップと、を備え、
前記複数のLEDチップの前記アノード電極は、前記複数の第1メッキ導電部に個別に導電接合されており、
前記複数のLEDチップの前記カソード電極は、前記複数の第2メッキ導電部に個別に導電接合されており、
前記表面に形成され、かつ前記第3メッキ導電部に導通する第1メッキ配線と、
前記表面に形成され、かつ前記第4メッキ導電部に導通する第2メッキ配線と、をさらに備え、
前記基板は、前記表面と前記側面との境界をなし、かつ前記厚さ方向に対して直交する第1方向に延びる第1縁および第2縁を有し、
前記第1縁および前記第2縁は、前記厚さ方向および前記第1方向に対して直交する第2方向において互いに離れて位置しており、
前記第1メッキ配線および前記第2メッキ配線の各々は、前記第1縁から前記第2縁に至って延びており、
前記厚さ方向に視て、前記複数のLEDチップは、前記第1方向において前記第1メッキ配線と前記第2メッキ配線とに挟まれており、
前記基板は、前記表面から突出する枠部と、前記表面および前記枠部により規定され、かつ前記複数のLEDチップが収容される凹部と、を有し、
前記第1メッキ配線および前記第2メッキ配線は、前記表面と前記枠部との間に介在しており、
前記厚さ方向に視て、前記第1メッキ配線および前記第2メッキ配線は、前記凹部から離れて位置する、半導体発光装置。 a substrate having a surface and a bottom surface facing opposite sides in a thickness direction, and a side surface connected to the surface and the bottom surface and facing in a direction orthogonal to the thickness direction ;
a plurality of first plated conductive parts formed on the surface;
a plurality of second plating conductive parts formed on the surface;
a first intermediate conductive portion formed inside the substrate and connected to the plurality of first plated conductive portions;
a second intermediate conductive portion formed inside the substrate and connected to the plurality of second plated conductive portions;
a third plated conductive portion formed on the bottom surface and conducting to the plurality of first plated conductive portions via the first intermediate conductive portion;
a fourth plated conductive portion formed on the bottom surface and conducting to the plurality of second plated conductive portions via the second intermediate conductive portion;
a plurality of LED chips having a back surface facing the front surface, an anode electrode and a cathode electrode formed on the back surface, and a plurality of LED chips mounted on the front surface;
The anode electrodes of the plurality of LED chips are individually conductively joined to the plurality of first plated conductive portions,
The cathode electrodes of the plurality of LED chips are individually conductively joined to the plurality of second plated conductive portions ,
a first plated wiring formed on the surface and conducting to the third plated conductive portion;
a second plating wiring formed on the surface and conducting to the fourth plating conductive portion;
the substrate has a first edge and a second edge forming a boundary between the surface and the side surface and extending in a first direction perpendicular to the thickness direction;
the first edge and the second edge are positioned apart from each other in a second direction orthogonal to the thickness direction and the first direction;
each of the first plated wiring and the second plated wiring extends from the first edge to the second edge,
When viewed in the thickness direction, the plurality of LED chips are sandwiched between the first plated wiring and the second plated wiring in the first direction,
the substrate has a frame projecting from the surface, and a recess defined by the surface and the frame and accommodating the plurality of LED chips;
The first plated wiring and the second plated wiring are interposed between the surface and the frame,
The semiconductor light-emitting device, wherein the first plated wiring and the second plated wiring are positioned apart from the recess when viewed in the thickness direction.
前記第1メッキ貫通配線は、前記第1メッキ配線および前記第3メッキ導電部につながっており、
前記第2メッキ貫通配線は、前記第2メッキ配線および前記第4メッキ導電部につながっている、請求項1に記載の半導体発光装置。 further comprising a first plated through wire and a second plated through wire formed inside the substrate;
The first plated through wire is connected to the first plated wire and the third plated conductive portion,
2. The semiconductor light emitting device according to claim 1, wherein said second plated through wire is connected to said second plated wire and said fourth plated conductive portion.
前記封止樹脂は、前記表面に形成され、かつ前記複数のLEDチップを覆うとともに、前記複数のLEDチップから発せられる光を透過する、請求項1ないし3のいずれかに記載の半導体発光装置。 further comprising a sealing resin,
4. The semiconductor light emitting device according to claim 1, wherein said sealing resin is formed on said surface, covers said plurality of LED chips, and transmits light emitted from said plurality of LED chips.
前記反射樹脂は、前記第1方向において前記複数のLEDチップから離れるほど、前記表面から遠ざかるように傾斜している、請求項4に記載の半導体発光装置。 further comprising a reflective resin positioned between the surface and the sealing resin;
5. The semiconductor light emitting device according to claim 4, wherein said reflective resin is inclined so as to be further away from said surface as it is further away from said plurality of LED chips in said first direction.
前記厚さ方向に視て、前記第2中間導電部は、前記複数のLEDチップに重なっている、請求項1ないし8のいずれかに記載の半導体発光装置。 When viewed in the thickness direction, the first intermediate conductive portion is positioned apart from the plurality of LED chips,
9. The semiconductor light emitting device according to claim 1 , wherein said second intermediate conductive portion overlaps said plurality of LED chips when viewed in said thickness direction .
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010248494 | 2010-11-05 | ||
JP2010248494 | 2010-11-05 | ||
JP2010292644 | 2010-12-28 | ||
JP2010292644 | 2010-12-28 | ||
JP2019137545A JP2019216250A (en) | 2010-11-05 | 2019-07-26 | Semiconductor light-emitting device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019137545A Division JP2019216250A (en) | 2010-11-05 | 2019-07-26 | Semiconductor light-emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022033187A JP2022033187A (en) | 2022-02-28 |
JP7212753B2 true JP7212753B2 (en) | 2023-01-25 |
Family
ID=55973307
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016024289A Pending JP2016086191A (en) | 2010-11-05 | 2016-02-12 | Semiconductor light-emitting device |
JP2017206034A Pending JP2018050058A (en) | 2010-11-05 | 2017-10-25 | Semiconductor light-emitting apparatus |
JP2019137545A Pending JP2019216250A (en) | 2010-11-05 | 2019-07-26 | Semiconductor light-emitting device |
JP2021205852A Active JP7212753B2 (en) | 2010-11-05 | 2021-12-20 | semiconductor light emitting device |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016024289A Pending JP2016086191A (en) | 2010-11-05 | 2016-02-12 | Semiconductor light-emitting device |
JP2017206034A Pending JP2018050058A (en) | 2010-11-05 | 2017-10-25 | Semiconductor light-emitting apparatus |
JP2019137545A Pending JP2019216250A (en) | 2010-11-05 | 2019-07-26 | Semiconductor light-emitting device |
Country Status (1)
Country | Link |
---|---|
JP (4) | JP2016086191A (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7197646B1 (en) | 2021-07-28 | 2022-12-27 | 聯嘉光電股▲ふん▼有限公司 | Vertical light emitting diode chip package with electrical sensing position |
JP7197645B1 (en) | 2021-07-28 | 2022-12-27 | 聯嘉光電股▲ふん▼有限公司 | Light emitting diode package with multiple test terminals and parallel connection components |
CN117878224A (en) * | 2024-03-12 | 2024-04-12 | 南昌实验室 | LED packaging structure, packaging method and LED without phosphor |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004319939A (en) | 2003-02-25 | 2004-11-11 | Kyocera Corp | Light emitting element storage package and light emitting device |
JP2005136019A (en) | 2003-10-29 | 2005-05-26 | Sumitomo Metal Electronics Devices Inc | Package for light-emitting element and its manufacturing method |
JP2005317596A (en) | 2004-04-27 | 2005-11-10 | Kyocera Corp | Light emitting element storage package, method for manufacturing the same, light emitting device, and lighting device |
WO2006101174A1 (en) | 2005-03-24 | 2006-09-28 | Kyocera Corporation | Light emitting element storing package, light emitting device and lighting apparatus |
JP2007116034A (en) | 2005-10-24 | 2007-05-10 | Nichia Chem Ind Ltd | Semiconductor light emitting device |
JP2008016593A (en) | 2006-07-05 | 2008-01-24 | Ngk Spark Plug Co Ltd | Wiring board for mounting light emitting element |
JP2008041811A (en) | 2006-08-03 | 2008-02-21 | Ngk Spark Plug Co Ltd | Wiring circuit board, multiple-chip wiring circuit board, and method for manufacturing the wiring board |
JP2008283133A (en) | 2007-05-14 | 2008-11-20 | Sumitomo Metal Electronics Devices Inc | Multilayer wiring board for mounting light-emitting device, and its manufacturing method |
JP2009295892A (en) | 2008-06-09 | 2009-12-17 | Nichia Corp | Light-emitting device |
US20100259930A1 (en) | 2009-04-08 | 2010-10-14 | Ledengin, Inc. | Package for multiple light emitting diodes |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3655267B2 (en) * | 2002-07-17 | 2005-06-02 | 株式会社東芝 | Semiconductor light emitting device |
JP4383059B2 (en) * | 2003-01-24 | 2009-12-16 | 京セラ株式会社 | Light emitting element storage package and light emitting device |
EP1816685A4 (en) * | 2004-10-27 | 2010-01-13 | Kyocera Corp | LIGHT - EMITTING ELEMENT MOUNTING PLATE, LIGHT - EMITTING ELEMENT STORAGE PACKAGE, LIGHT - EMITTING DEVICE, AND LIGHTING EQUIPMENT |
JP2006287126A (en) * | 2005-04-04 | 2006-10-19 | Toyoda Gosei Co Ltd | Led lamp and its unit sheet manufacturing method |
JP4996096B2 (en) * | 2006-01-06 | 2012-08-08 | 新光電気工業株式会社 | Light emitting device and manufacturing method thereof |
JP2008109079A (en) * | 2006-09-26 | 2008-05-08 | Kyocera Corp | SURFACE MOUNT LIGHT EMITTING DEVICE WIRING BOARD AND LIGHT EMITTING DEVICE |
JP2008085113A (en) * | 2006-09-28 | 2008-04-10 | Matsushita Electric Ind Co Ltd | Light emitting device |
JP2008270563A (en) * | 2007-04-20 | 2008-11-06 | Toyoda Gosei Co Ltd | Light emitting device, light source device, and method of manufacturing light emitting device |
JP2008277409A (en) * | 2007-04-26 | 2008-11-13 | Matsushita Electric Ind Co Ltd | Manufacturing method of semiconductor light-emitting device |
JP2009123853A (en) * | 2007-11-14 | 2009-06-04 | Toyoda Gosei Co Ltd | Light-emitting apparatus, production method of light-emitting apparatus, and wiring body |
JP5558665B2 (en) * | 2007-11-27 | 2014-07-23 | パナソニック株式会社 | Light emitting device |
KR101488451B1 (en) * | 2008-03-31 | 2015-02-02 | 서울반도체 주식회사 | Multi chip led package |
JP2010118528A (en) * | 2008-11-13 | 2010-05-27 | Sumitomo Metal Electronics Devices Inc | Reflector and package for mounting light-emitting device used for the same |
JP5300439B2 (en) * | 2008-11-27 | 2013-09-25 | 京セラ株式会社 | LIGHT EMITTING LAMP AND LIGHTING DEVICE USING LIGHT EMITTING LAMP |
JP5886584B2 (en) * | 2010-11-05 | 2016-03-16 | ローム株式会社 | Semiconductor light emitting device |
-
2016
- 2016-02-12 JP JP2016024289A patent/JP2016086191A/en active Pending
-
2017
- 2017-10-25 JP JP2017206034A patent/JP2018050058A/en active Pending
-
2019
- 2019-07-26 JP JP2019137545A patent/JP2019216250A/en active Pending
-
2021
- 2021-12-20 JP JP2021205852A patent/JP7212753B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004319939A (en) | 2003-02-25 | 2004-11-11 | Kyocera Corp | Light emitting element storage package and light emitting device |
JP2005136019A (en) | 2003-10-29 | 2005-05-26 | Sumitomo Metal Electronics Devices Inc | Package for light-emitting element and its manufacturing method |
JP2005317596A (en) | 2004-04-27 | 2005-11-10 | Kyocera Corp | Light emitting element storage package, method for manufacturing the same, light emitting device, and lighting device |
WO2006101174A1 (en) | 2005-03-24 | 2006-09-28 | Kyocera Corporation | Light emitting element storing package, light emitting device and lighting apparatus |
JP2007116034A (en) | 2005-10-24 | 2007-05-10 | Nichia Chem Ind Ltd | Semiconductor light emitting device |
JP2008016593A (en) | 2006-07-05 | 2008-01-24 | Ngk Spark Plug Co Ltd | Wiring board for mounting light emitting element |
JP2008041811A (en) | 2006-08-03 | 2008-02-21 | Ngk Spark Plug Co Ltd | Wiring circuit board, multiple-chip wiring circuit board, and method for manufacturing the wiring board |
JP2008283133A (en) | 2007-05-14 | 2008-11-20 | Sumitomo Metal Electronics Devices Inc | Multilayer wiring board for mounting light-emitting device, and its manufacturing method |
JP2009295892A (en) | 2008-06-09 | 2009-12-17 | Nichia Corp | Light-emitting device |
US20100259930A1 (en) | 2009-04-08 | 2010-10-14 | Ledengin, Inc. | Package for multiple light emitting diodes |
Also Published As
Publication number | Publication date |
---|---|
JP2022033187A (en) | 2022-02-28 |
JP2016086191A (en) | 2016-05-19 |
JP2019216250A (en) | 2019-12-19 |
JP2018050058A (en) | 2018-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5886584B2 (en) | Semiconductor light emitting device | |
TWI692122B (en) | Light emitting diode package structure and manufacturing method thereof | |
JP7212753B2 (en) | semiconductor light emitting device | |
US10431567B2 (en) | White ceramic LED package | |
US8610145B2 (en) | Light emitting device | |
JP4325412B2 (en) | LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE MANUFACTURING METHOD | |
JP6131048B2 (en) | LED module | |
KR101360732B1 (en) | Light emitting diode package | |
JP2012532441A (en) | Light emitting diode package | |
TW200828635A (en) | Light emitting device, its manufacturing method and its mounted substrate | |
TW201626604A (en) | Light emitting diode package structure | |
JP2023076696A (en) | LED display device | |
JP6107229B2 (en) | Light emitting device | |
JP2007280983A (en) | Light-emitting device | |
JP5401025B2 (en) | Light emitting module and manufacturing method thereof | |
JP2013045842A (en) | Light-emitting device | |
KR20140008911A (en) | Optical module and manufacturing method thereof | |
KR20150042954A (en) | Side-view light emitting device and method of making the same | |
JP2007027539A (en) | Semiconductor light-emitting device and illuminator using same | |
CN103227264B (en) | Light-emitting device | |
KR20120019697A (en) | Light emitting device package and multi-chip illumination module employing the same | |
JP2019117818A (en) | Mounting substrate, light emitting device, and manufacturing method of light emitting device | |
JP2006173196A (en) | Light emitting device and light emitting diode using the same | |
KR20170037907A (en) | Light emitting device | |
GB2551154B (en) | Light-emitting diode package and method of manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230113 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7212753 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |