[go: up one dir, main page]

JP7179172B6 - 半導体用途の構造体をエッチングするための方法 - Google Patents

半導体用途の構造体をエッチングするための方法 Download PDF

Info

Publication number
JP7179172B6
JP7179172B6 JP2021522545A JP2021522545A JP7179172B6 JP 7179172 B6 JP7179172 B6 JP 7179172B6 JP 2021522545 A JP2021522545 A JP 2021522545A JP 2021522545 A JP2021522545 A JP 2021522545A JP 7179172 B6 JP7179172 B6 JP 7179172B6
Authority
JP
Japan
Prior art keywords
substrate
gas
conductive layer
flow rate
gas mixture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021522545A
Other languages
English (en)
Other versions
JP7179172B2 (ja
JP2022505863A (ja
Inventor
ハオ ジャン，
ホー レン，
ハオ チェン，
メフル ビー． ナイク，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022505863A publication Critical patent/JP2022505863A/ja
Application granted granted Critical
Publication of JP7179172B2 publication Critical patent/JP7179172B2/ja
Publication of JP7179172B6 publication Critical patent/JP7179172B6/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

［０００１］本開示の実施例は、概して、膜積層体において構造体を形成するための堆積及びエッチングプロセスに関する。特に、本開示の実施形態は、半導体用途において種々の材料を有する膜積層体においてフィーチャを形成するための複数のエッチングプロセスのための方法を提供する。
関連技術の説明
［０００２］集積回路（ＩＣ）、すなわちチップの製造において、チップの種々の層を表すパターンは、チップ設計者によって生み出される。製造プロセス中に各チップ層の設計を半導体基板上に転写するために、これらのパターンから一連の再利用可能マスク、すなわちフォトマスクが生み出される。マスクパターン生成システムは、高精度レーザ又は電子ビームを使用して、チップの各層の設計をそれぞれのマスク上に画像化する。次いで、マスクは、写真ネガのように、各層の回路パターンを半導体基板上に転写するために使用される。これらの層は、一連のプロセスを用いて蓄積され、それぞれの完成したチップを含む小さなトランジスタ及び電気回路に移動する。したがって、マスク内の任意の欠陥がチップに転写され、潜在的に性能に悪影響を及ぼし得る。十分に深刻な欠陥は、マスクを完全に役に立たないものにしてしまう恐れがある。通常、１５から１００個のマスクのセットを使用してチップを構成し、繰り返し使用することができる。
［０００３］限界寸法（ＣＤ）の縮小によって、現在の光リソグラフィは４５ナノメートル（ｎｍ）技術ノードで技術的限界に近づいている。次世代リソグラフィ（Ｎｅｘｔ ｇｅｎｅｒａｔｉｏｎ ｌｉｔｈｏｇｒａｐｈｙ：ＮＧＬ）は、従来の光リソグラフィ法に代わるものとして、例えば２０ｎｍ技術ノード以上におけるものとして期待されている。パターニングされたマスクの画像は、高精度光学系を通して基板表面上に投影され、基板表面はフォトレジストの層で被覆される。次いで、パターンは、複雑な化学反応、並びに後続の製造ステップ（例えば、現像、露光後ベーク、及びウェットエッチング又はドライエッチング）の後に、基板表面に形成される。
［０００４］基板上に種々の材料を有する構造体を形成して、フィーチャの密度及び精度を高めるために、複数の堆積プロセス及びエッチングプロセスが広く使用されてきた。しかし、電気的性能要件が限界まで推し進められるにつれて、性能要件を満たすために、種々の特性を有する種々の材料が構造体において使用されることが多くなった。しかし、種々の材料間の高度のエッチング選択性を達成することはしばしば困難である。エッチング選択性が低いと、しばしば、エッチングプロセスに起因する、変形したプロファイル、高さ損失又は他の欠陥をもたらす。プロファイルのかかる変形は、限界寸法（ＣＤ）制御、及びデバイス構造におけるターゲット材料へのフィーチャ転写に著しく影響を与えた。その結果、望ましくない構造プロファイル及び結果として生じた不正確な寸法が、デバイス性能の早期不具合をもたらす。
［０００５］したがって、基板に構造体を形成するために、膜積層体における種々の材料間で高度の選択性を有するエッチングプロセスを実行するための装置及び方法が必要となる。
［０００６］本開示の実施形態は、半導体用途のための種々の材料を有する構造体をエッチングするための方法及び装置を提供する。一実施形態では、基板上の導電層をパターニングするための方法は、基板上に堆積した第１の導電層をエッチングするために、第１の流量で、塩素含有ガスを含む混合ガスを供給すること、第１の導電層をエッチングし続けるために、第１の流量よりも低い第２の流量まで、第１の混合ガスの中の塩素含有ガスを低下させること、及び基板から第１の導電層を取り除くために、第２の流量よりも大きい第３の流量まで、第１の混合ガスの中の塩素含有ガスを増加させることを含む。
［０００７］別の実施形態では、基板上の導電層をパターニングするための方法は、基板上の残留物を取り除くために、基板上に水素処理プロセスを実行すること、第２の導電層が基板上に露出するまで基板上の第１の導電層をエッチングするために、塩素含有ガスを含むエッチング混合ガスを供給することによって、エッチングプロセスを実行すること、及び約５ｂａｒから１００ｂａｒの処理圧力でポストアニーリングプロセスを実行することを含む。
［０００８］さらに別の実施形態では、基板上の導電層をパターニングするための方法は、水素処理プロセスによって基板上から残留物を取り除くことであって、残留物は有機材料を含み、基板は、第２の導電層に配置された第１の導電層を含む、残留物を取り除くこと、第２の導電層が基板上に露出するまで塩素含有ガスを含むエッチング混合ガスを供給することによって第１の導電層をエッチングすることであって、エッチング混合ガスの中の塩素含有ガスは、第１の導電層がエッチングされながら、第１の流量から第２の流量まで、さらに第３の流量まで維持される、第１の導電層をエッチングすること、及び基板上の第２の導電層を熱処理するために、約５ｂａｒと１００ｂａｒとの間の処理圧力でポストアニーリングプロセスを実行することを含む。
［０００９］本開示の上述のフィーチャを細部にわたって詳細に理解することができるように、上記で簡単に要約された本開示のより具体的な説明は、添付の図面で例示されている実施形態を参照することによって得ることができる。
本開示の一以上の実施形態に係る、エッチングプロセスを実行するように構成された処理チャンバの概略的な断面図である。 幾つかの実施形態に係る、処理チャンバの簡略化された正面断面図である。 本開示の一以上の実施形態に係る、基材上の材料層をパターニングするための方法のフロー図である。 図３のエッチングプロセス中に、基板上に形成された構造体の斜視図を示す。 図３のエッチングプロセス中に、基板上に形成された構造体の断面図を示す。 図３のエッチングプロセス中に、基板上に形成された構造体の斜視図を示す。 図３のエッチングプロセス中に、基板上に形成された構造体の断面図を示す。 図３のエッチングプロセス中に、基板上に形成された構造体の斜視図を示す。 図３のエッチングプロセス中に、基板上に形成された構造体の断面図を示す。 図３のエッチングプロセス中に、基板上に形成された構造体の斜視図を示す。 図３のエッチングプロセス中に、基板上に形成された構造体の断面図を示す。 図３のエッチングプロセス中に、基板上に形成された構造体の斜視図を示す。 図３のエッチングプロセス中に、基板上に形成された構造体の断面図を示す。 図３のエッチングプロセス中に、基板上に形成された構造体の斜視図を示す。 図３のエッチングプロセス中に、基板上に形成された構造体の断面図を示す。 図３のエッチングプロセス中に、基板上に形成された構造体の斜視図を示す。 図３のエッチングプロセス中に、基板上に形成された構造体の断面図を示す。
［０００１４］理解を容易にするために、可能な場合には、図に共通する同一の要素を指し示すのに同一の参照番号を使用した。一実施形態の要素及びフィーチャは、さらなる記述がなくても、他の実施形態に有益に組み込むことができると考えられている。
［０００１５］しかしながら、本開示は他の等しく有効な実施形態も許容し得ることから、添付の図面は本開示の典型的な実施形態しか例示しておらず、したがって、本開示の範囲を限定すると見なすべきではないことに、留意されたい。
［０００１６］フィーチャをパターニングし、所望の小さな寸法を有するナノ構造を膜積層体内に製造するための方法が提供される。本方法は、膜積層体における他の材料に実質的に損傷を与えることなく、膜積層体における特定の材料をエッチングするために、高いエッチング選択性を有するエッチングプロセスを利用する。一実施例では、エッチングプロセスは、幾つかの手順又はステップを含む。例えば、膜積層体における導電層をエッチングするために、残留物除去プロセス、主エッチングプロセス、及びポストアニーリングプロセスを含む３つのステップ処理が実行される。さらに、主エッチングプロセスは、ブレイクスループロセス、バルクエッチングプロセス、及び残留物洗浄プロセスをさらに含む。これらの複数のプロセスは、膜積層体における他の材料を実質的に浸食することなく、膜積層体における導電層などのターゲット材料を効率的にエッチングすることができる。
［０００１７］本明細書で使用される「基板」という用語は、後続の処理動作の土台として機能する材料の層であって、洗浄されるべき表面を含む材料の層のことを指す。例えば、基板は、シリコン含有材料、IＶ族若しくはIII－Ｖ族含有化合物（例えば、Ｓｉ、ポリシリコン、アモルファスシリコン、窒化ケイ素、酸窒化ケイ素、酸化ケイ素、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、ＧａＡｓ、ＧａＰ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＧａＳｂ、ＩｎＳｂ等）、又はこれらの組み合わせを含む一以上の材料を含み得る。さらに、基板は、誘電体材料（例えば、二酸化ケイ素、有機ケイ酸塩、及び炭素がドープされた酸化ケイ素）をさらに含み得る。基板は、さらに、一以上の導電性金属（例えば、ニッケル、チタン、白金、モリブデン、レニウム、オスミウム、クロム、鉄、アルミニウム、銅、タングステン、又はこれらの組み合わせ）を含み得る。さらに、基板は用途に応じて、任意の他の材料（例えば、金属窒化物、金属酸化物、及び金属合金）を含み得る。一以上の実施形態では、基板は、コンタクト構造体、金属ケイ素化合物層、又はゲート誘電体層及びゲート電極層を含むゲート構造体を形成して、その後その上に形成される、相互接続フィーチャ（例えば、プラグ、ビア、コンタクト、ライン、及びワイヤ）、又は半導体デバイスで利用される適切な構造体との接続を容易にし得る。
［０００１８］しかも、基板は特定の大きさ又は形状に限定されない。基板は、直径２００ｍｍ、直径３００ｍｍ、直径４５０ｍｍ、又は他の直径を有する円形ウエハであり得る。基板はまた、フラットパネルディスプレイの製造に使用される多角形ガラスやプラスチック基板などのような、任意の多角形、正方形、長方形、湾曲した又は非円形の被加工品であり得る。
［０００１９］図１は、処理チャンバ１００内の基板４００上に配置された材料層をエッチングするのに適した例示的な処理チャンバ１００の簡略化された断面図である。例示的な処理チャンバ１００は、パターニングプロセスを実行するのに適している。本開示から恩恵を受けるように適合され得る処理チャンバ１００の１つの例は、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．から入手可能なＭＥＳＡ（登録商標）エッチング処理チャンバである。本開示の実施形態を実施するために、他の製造業者の処理チャンバを含む他の処理チャンバを適合させてもよいと考えられている。
［０００２０］プラズマ処理チャンバ１００は、チャンバ本体１０５を含む。チャンバ本体１０５の内部には、チャンバ空間１０１が画定されている。チャンバ本体１０５は、側壁１１２及び底部１１８を有し、これらは接地１２６に連結される。側壁１１２は、側壁１１２を保護するためのライナ１１５を有し、プラズマ処理チャンバ１００の保守サイクル間の時間を延ばす。チャンバ本体１０５及びプラズマ処理チャンバ１００の関連構成要素の寸法は限定的なものではなく、通常、その中で処理される基板４００のサイズに比例してより大きい。基板サイズの例としては、とりわけ、直径２００ｍｍ、直径２５０ｍｍ、直径３００ｍｍ、及び直径４５０ｍｍのものが含まれる。
［０００２１］チャンバ本体１０５は、チャンバリッドアセンブリ１１０を支持し、それにより、チャンバ空間１０１を取り囲む。チャンバ本体１０５はアルミニウム又は他の適切な材料から作製され得る。チャンバ本体１０５の側壁１１２を貫通して基板アクセスポート１１３が形成されており、これがプラズマ処理チャンバ１００内外への基板４００の移送を容易にする。アクセスポート１１３は、移送チャンバ及び／又は基板処理システム（図示せず）の他のチャンバに連結されてよい。
［０００２２］チャンバ本体１０５の側壁１１２を貫通してポンピングポート１４５が形成され、チャンバ空間１０１に接続される。ポンピングデバイス（図示せず）は、ポンピングポート１４５を介してチャンバ空間１０１に連結され、チャンバ空間１０１の内部を排気し圧力制御する。ポンピングデバイスは、一以上のポンプ及びスロットルバルブを含み得る。
［０００２３］ガスパネル１６０は、処理ガスをチャンバ空間１０１内に供給するために、ガスライン１６７によってチャンバ本体１０５に連結される。ガスパネル１６０は、一以上の処理ガス源１６１、１６２、１６３、１６４を含み得、所望された場合、不活性ガス、非反応性ガス、及び反応性ガスを追加的に含み得る。ガスパネル１６０によって供給され得る処理ガスの例には、メタン（ＣＨ４）、六フッ化硫黄（ＳＦ６）、塩化ケイ素（ＳｉＣｌ４）、四フッ化炭素（ＣＦ４）、臭化水素（ＨＢｒ）、炭化水素含有ガス、アルゴンガス（Ａｒ）、塩素（Ｃｌ２）、窒素（Ｎ２）、ヘリウム（Ｈｅ）、及び酸素ガス（Ｏ２）を含む、炭化水素含有ガスが含まれるが、これに限定されない。加えて、処理ガスには、窒素、塩素、フッ素、酸素、及び水素含有ガス（例えば、とりわけ、ＢＣｌ３、Ｃ２Ｆ４、Ｃ４Ｆ８、Ｃ４Ｆ６、ＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３Ｆ、ＮＦ３、ＮＨ３、ＣＯ２、ＳＯ２、ＣＯ、Ｎ２，、ＮＯ２、Ｎ２Ｏ、及びＨ２）が含まれ得る。
［０００２４］バルブ１６６は、ガスパネル１６０のソース１６１、１６２、１６３、１６４からの処理ガスの流れを制御し、コントローラ１６５によって管理される。ガスパネル１６０からチャンバ本体１０５に供給されるガスの流れは、ガスの組み合わせを含み得る。
［０００２５］リッドアセンブリ１１０はノズル１１４を含み得る。ノズル１１４は、ガスパネル１６０のソース１６１、１６２、１６４、１６３からの処理ガスをチャンバ空間１０１に導入するための一以上のポートを有する。処理ガスがプラズマ処理チャンバ１００に導入された後、ガスが活性化されて、プラズマが形成される。一以上のインダクタコイルなどのアンテナ１４８は、プラズマ処理チャンバ１００に隣接して設けられ得る。アンテナ電源１４２は、整合回路１４１を介してアンテナ１４８に給電し、処理ガスにエネルギー（例えばＲＦエネルギー）を誘導結合し、処理ガスから形成されたプラズマをプラズマ処理チャンバ１００のチャンバ空間１０１内に維持し得る。アンテナ電源１４２に代えて、又は追加して、基板４００の下方及び／又は基板４００の上方の処理電極を使用して、処理ガスにＲＦ電力を容量結合して、チャンバ空間１０１内にプラズマを維持することができる。電源１４２の動作は、プラズマ処理チャンバ１００内の他の構成要素の動作も制御するコントローラ（例えばコントローラ１６５）によって制御され得る。
［０００２６］基板支持ペデスタル１３５はチャンバ空間１０１内に配設され、処理中に基板４００を支持する。基板支持ペデスタル１３５は、処理中に基板４００を保持するための静電チャック１２２を含み得る。静電チャック（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｃｈｕｃｋ：ＥＳＣ）１２２は、静電引力を利用して、基板４００を基板支持ペデスタル１３５に対して保持する。ＥＳＣ１２２は、整合回路１２４と一体化したＲＦ電源１２５によって給電される。ＥＳＣ１２２は、誘電体内に埋め込まれた電極１２１を備える。電極１２１はＲＦ電源１２５に連結され、バイアスを加える。このバイアスは、チャンバ空間１０１内の処理ガスによって形成されたプラズマイオンを、ＥＳＣ１２２とその上に位置付けられた基板４００に引き寄せる。ＲＦ電源１２５は、基板４００の処理中にオンとオフを繰り返すか、又はパルスを発し得る。ＥＳＣ１２２は、ＥＳＣ１２２の保守寿命を延ばすため、ＥＳＣ１２２の側壁がプラズマに引き寄せられにくくするための絶縁部１２８を有する。加えて、基板支持ペデスタル１３５は、プラズマガスから基板支持ペデスタル１３５の側壁を保護し、プラズマ処理チャンバ１００の保守間隔を延ばすカソードライナ１３６を有し得る。
［０００２７］さらに、電極１２１は、電源１５０に連結されている。電源１５０は、約２００ボルトから約２０００ボルトのチャッキング電圧を電極１２１に加える。電源１５０はまた、基板４００をチャック及びデチャックするためのＤＣ電流を電極１２１へ導くことによって電極１２１の動作を制御するためのシステムコントローラを含み得る。
［０００２８］ＥＳＣ１２２は、基板を加熱するために、ＥＳＣ１２２の内部に配設され、電源（図示せず）に接続されたヒータを含み得る。一方、ＥＳＣ１２２を支持する冷却ベース１２９は、ＥＳＣ１２２とその上に配設された基板４００の温度を維持するために、熱伝導流体を循環させるための導管を含み得る。ＥＳＣ１２２は、基板４００上に製造されるデバイスの熱収支で要求される温度範囲内で稼働するように構成されている。例えば、ある実施形態では、ＥＳＣ１２２は、約－２５℃から約５００℃の温度で基板４００を維持するように構成され得る。
［０００２９］冷却ベース１２９は、基板４００の温度制御を支援するために設けられる。プロセスのドリフトと時間を緩和するため、基板４００の温度は、基板４００が洗浄チャンバ内にある間中、冷却ベース１２９によってほぼ一定に維持され得る。一実施形態では、基板４００の温度は、後続の洗浄プロセスの間中、約３０℃から１２０℃に維持される。
［０００３０］カバーリング１３０はＥＳＣ１２２上に、また、基板支持ペデスタル１３５の周縁に沿って、配設される。カバーリング１３０は、基板４００の露出した上面の所望の部分にエッチングガスを封じ込めながらも、基板支持ペデスタル１３５の上面をプラズマ処理チャンバ１００の内側のプラズマ環境から遮蔽するように構成されている。基板４００を基板支持ペデスタル１３５の上方に持ち上げて、移送ロボット（図示せず）又はその他の適切な移送機構による基板４００へのアクセスを容易にするために、リフトピン（図示せず）は、基板支持ペデスタル１３５を介して選択的に移動させられる。
［０００３１］コントローラ１６５は、処理シーケンスを制御し、ガスパネル１６０からプラズマ処理チャンバ１００へのガス流及び他の処理パラメータを調整するように利用され得る。ソフトウェアルーチンは、ＣＰＵによって実行されると、プラズマ処理チャンバ１００を制御する特定目的のコンピュータ（コントローラ）にＣＰＵを変換し、その結果、本開示にしたがってプロセスが実行される。ソフトウェアルーチンはまた、プラズマ処理チャンバ１００と一緒に配置される第２のコントローラ（図示せず）によって格納及び／又は実行されてもよい。
［０００３２］図２は、単一の基板４００の高圧アニーリングプロセスのための単一基板処理チャンバ２００の簡略化された正面断面図である。単一基板処理チャンバ２００は、本体２１０を有し、本体２１０は、内部空間２１５を取り囲む外表面２１２と内表面２１３とを有する。図２などの幾つかの実施形態では、本体２１０は環状断面を有するが、他の実施形態では、本体２１０の断面は長方形又は任意の閉鎖形状になり得る。本体２１０の外表面２１２は、例えば限定するものではないが、ステンレス鋼などの耐食鋼（ｃｏｒｒｏｓｉｏｎ ｒｅｓｉｓｔａｎｔ ｓｔｅｅｌ ：ＣＲＳ）から作製され得る。一以上の遮熱材２２５が、本体２１０の内表面２１３に載置されており、単一基板処理チャンバ２００から外部環境への熱損失を防止する。本体２１０の内表面２１３、及び遮熱材２２５は、例えば限定するものではないが、ＨＡＳＴＥＬＬＯＹ（登録商標）、ＩＣＯＮＥＬ（登録商標）、及びＭＯＮＥＬ（登録商標）などの腐食に対して高い耐性を示すニッケル合金鋼から作製され得る。
［０００３３］基板支持体２３０が、内部空間２１５内に配置される。基板支持体２３０は、脚部２３４と脚部２３４により保持された基板支持部材２３２とを有する。脚部２３４は、チャンバ本体２１０を貫通して形成された通路２２２を通過する。アクチュエータ２３８に接続されたロッド２３９が、チャンバ本体２１０を貫通して形成された第２の通路２２３を通過する。ロッド２３９は、プレート２３５に連結されており、プレート２３５は、基板支持体２３０の脚部２３４を収容する開孔２３６を有している。リフトピン２３７が、基板支持部材２３２に接続されている。リフトピン２３７と接続又はリフトピン２３７から切断するために、プレート２３５が上下に動かされるように、アクチュエータ２３８はロッド２３９を作動させる。リフトピン２３７が上げられ又は下げられるとき、基板支持部材２３２が、チャンバ２００の内部空間２１５の中で上げられ又は下げられる。基板支持部材２３２は、その中央に抵抗加熱素子２３１が埋め込まれている。電源２３３が、抵抗加熱素子２３１に電気を供給するよう構成されている。電源２３３及びアクチュエータ２３８の動作は、コントローラ２８０によって制御される。
［０００３４］単一基板処理チャンバ２００は、本体２１０に開口部２１１を有している。一以上の基板４００が、開口部２１１を通って、内部空間２１５の中に配置された基板支持体２３０にロードされ、かつ基板支持体２３０からアンロードされ得る。開口部２１１は、本体２１０にトンネル部２２１を形成する。スリットバルブ２２８は、スリットバルブ２２８が開いているときには開口部２１１及び内部空間２１５のみにアクセスし得るように、トンネル部２２１をシール可能に閉鎖するよう構成される。高圧シール部２２７は、スリットバルブ２２８を本体２１０に対してシールするために利用され、従って、処理のために内部空間２１５がシールされる。高圧シール部２２７は、ポリマーから作製され、例えば限定するものではないが、ペルフルオロエラストマー及びポリテトラフルオロエチレン（ＰＴＦＥ）といったフルオロポリマーから作製され得る。高圧シール部２２７は、シーリング性能を改善するためにシール部を付勢するバネ部材をさらに含み得る。冷却チャネル２２４が、高圧シール部２２７の近傍のトンネル部２２１に配置されており、これにより、処理中に、高圧シール部２２７が、その最大安全動作温度を下回る温度で維持される。例えば限定するものではないが、不活性かつ誘電性で、高性能の熱伝導流体といった、冷却流体源２２６からの冷却剤が、冷却チャネル２２４の内部で循環させられ得る。冷却流体源２２６からの冷却剤の流れが、温度センサ２１６又は流量センサ（図示せず）から受信されるフィードバックを通じて、コントローラ２８０によって制御される。環状形状の熱チョーク２２９が、トンネル部２２１の周りに形成されており、スリットバルブ２２８が開いているときには、内部空間２１５から熱流が開口部２１１を通ることが防止される。
［０００３５］単一基板処理チャンバ２００は、本体２１０を貫通するポート２１７を有しており、ポート２１７は、ガスパネル２５０、コンデンサ２６０、及びポート２１７を接続する流体回路２９０に流体連結されている。流体回路２９０は、ガス導管２９２、ソース導管２５７、入口遮断バルブ２５５、排気導管２６３、及び出口遮断バルブ２６５を有する。複数のヒータ２９６、２５８、２５２、２５４，２６４、２６６が、流体回路２９０の様々な部分と連結（連動）している。複数の温度センサ２５１、２５３、２１９、２６７、及び２６９も、温度測定値を収集してその情報をコントローラ２８０に送るために、流体回路２９０の様々な部分に配置されている。コントローラ２８０は、温度測定情報を使用して、ヒータ２５２、２５４、２５８、２９６、２６４、及び２６６の動作を制御し、流体回路２９０の温度を、流体回路２９０及び内部空間２１５内に配置された処理流体の凝縮点を上回る温度に維持する。
［０００３６］ガスパネル２５０は、圧力下で処理流体を内部空間２１５に供給するように構成される。内部空間２１５の中に導入される処理流体の圧力は、本体２１０に連結された圧力センサ２１４によって監視される。コンデンサ２６０は、冷却流体源（図示せず）に流体連結され、ガス導管２９２を通って内部空間２１５を出る気相の処理流体を凝縮させるよう構成されている。次いで、凝縮された処理流体が、ポンプ２７６によって取り除かれる。一以上のヒータ２４０が、本体２１０に載置されており、単一基板処理チャンバ２００の中の内部空間２１５を加熱するよう構成されている。ヒータ２４０、２５２、２５４、２５８、２９６、２６４、及び２６６が、流体回路２９０内の処理流体を気相で維持し、一方、コンデンサ２６０への出口遮断バルブ２６５が、流体回路の中での凝縮を防止するために開けられる。
［０００３７］コントローラ２８０は、単一基板処理チャンバ２００の動作を制御する。コントローラ２８０は、ガスパネル２５０、コンデンサ２６０、ポンプ２７０、入口遮断バルブ２５５、出口遮断バルブ２６５、並びに電源２３３及び２４５の動作を制御する。コントローラ２８０はさらに、温度センサ２１６、圧力センサ２１４、アクチュエータ２３８、冷却流体源２２６、並びに温度読み出しデバイス２５６及び２６２と通信可能に接続されている。
［０００３８］処理流体は、酸素含有及び／若しくは窒素含有ガス、並びに／又はカルコゲン若しくはテルリウム（例えば、Ｓ、Ｓｅ、Ｔｅ）ガス又は蒸気（例えば、酸素、乾燥蒸気、水、過酸化水素、アンモニア、Ｓ蒸気、Ｓｅ蒸気、Ｈ２Ｓ、Ｈ２Ｓｅ等）を含み得る。処理流体は、基板上の金属材料と反応して、金属酸素窒化物、金属酸化物、金属オキシカルコゲニド、又は金属カルコゲニドを形成し得る。処理流体は、酸素含有ガス及び／又は窒素含有ガスに代えて又は加えて、ケイ素含有ガスを含み得る。ケイ素含有ガスの例は、有機ケイ素ガス、テトラアルキルオルソシリケートガス、及びジシロキサンを含む。有機ケイ素ガスは、少なくとも１つの炭素－ケイ素結合を有する有機化合物のガスを含む。オルトケイ酸テトラアルキルガスは、ＳｉＯ４ ４ーイオンに付着した４つのアルキル基から成るガスを含む。より具体的には、一以上のガスは、（ジメチルシリル）（トリメチルシリル）メタン（（Ｍｅ）３ＳｉＣＨ２ＳｉＨ（Ｍｅ）２）、ヘキサメチルジシラン（（Ｍｅ）３ＳｉＳｉ（Ｍｅ）３）、トリメチルシラン（（Ｍｅ）３ＳｉＨ）、トリメチルシリルクロライド（（Ｍｅ）３ＳｉＣｌ）、テトラメチルシラン（（Ｍｅ）４Ｓｉ）、テトラエトキシシラン（（ＥｔＯ）４Ｓｉ）、テトラメトキシシラン（（ＭｅＯ）４Ｓｉ）、テトラキス－（トリメチルシリル）シラン（（Ｍｅ３Ｓｉ）４Ｓｉ）、（ジメチルアミノ）ジメチル－シラン（（Ｍｅ２Ｎ）ＳｉＨＭｅ２）、ジメチルジエトキシシラン（（ＥｔＯ）２Ｓｉ（Ｍｅ）２）、ジメチル－ジメトキシシラン（（ＭｅＯ）２Ｓｉ（Ｍｅ）２）、メチルトリメトキシシラン（（ＭｅＯ）３Ｓｉ（Ｍｅ））、ジメトキシテトラメチル－ジシロキサン（（（Ｍｅ）２Ｓｉ（ＯＭｅ））２Ｏ）、トリス（ジメチルアミノ）シラン（（Ｍｅ２Ｎ）３ＳｉＨ）、ビス（ジメチルアミノ）メチルシラン（（Ｍｅ２Ｎ）２ＣＨ３ＳｉＨ）、ジシロキサン（（ＳｉＨ３）２Ｏ）、及びこれらの組み合わせであり得る。
［０００３９］基板４００の処理中、内部空間２１５の環境は、高圧領域内の処理流体が気相に維持される温度及び圧力に、維持される。かかる圧力及び温度は、処理流体の組成に基づいて選択される。蒸気の場合、温度及び圧力は、蒸気を乾燥蒸気状態に維持する状態に保持される。一実施例では、内部空間２１５は、気圧を上回る（例えば約２ｂａｒを上回る）圧力まで加圧される。別の実施例では、内部空間２１５は、約１０から約５０ｂａｒ（例えば約２０から約５０ｂａｒ）の圧力まで加圧される。別の実施例では、内部空間２１５は、最大で約１００ｂａｒの圧力まで加圧される。処理中に、内部空間２１５はまた、高温（基板支持部材１３２に配置された基板４００の熱収支によって制限されるが、例えば、約３００℃から約５００℃といった、２２５℃を超える温度）に維持される。
［０００４０］図３は、基板上に構造体を形成するために利用される膜積層体における材料層（又は導電層と呼ばれる）をエッチングするためのエッチングプロセスのための方法３００の一例のフロー図である。材料層は、膜積層体内に配置された近くの材料とは異なる膜特性を有し得る。図４Ａ～図４Ｂ、図５Ａ～図５Ｂ、図６Ａ～図６Ｂ、図７Ａ～図７Ｂ、図８Ａ～図８Ｂ、図９Ａ～図９Ｂ、及び図１０Ａ～図１０Ｂは、方法３００の様々な段階に対応する、膜積層体４５０が上部に形成された基板４００一部の斜視図及び断面図である。「Ａ」の記号表示で終わる図は、処理の様々な例における斜視図を示す。「Ｂ」の記号表示で終わる図は、断面Ａ－Ａ’に対応する処理の様々な例における断面図を示す。幾つかの図では、他の構成要素又はフィーチャを不明瞭にすることを避けるために、図に示される構成要素又はフィーチャの幾つかの参照番号は省略され得、これは、図を描くことを容易にするためである。方法３００は、先進的な半導体用途のために、デュアルダマシン構造体などのバックエンド構造体を形成するために利用され得る。
［０００４１］方法３００は、動作３０２で開始する。動作３０２では、膜積層体４５０が上部に形成された基板４００を設ける。膜積層体４５０は、基板４００と膜積層体４５０との間に配置された界面層４０２を含む。一実施形態では、界面層４０２は、膜積層体４５０と基板４００との間を埋めることができる任意の適切な材料であり得る。幾つかの実施例では、界面層４０２は、その上に形成される種々の構造体（例えば、必要に応じてそこに形成されるフロントエンド構造体、バックエンド構造体、コンタクト構造体、金属導電構造体、絶縁構造体等）を含んでもよい。界面層４０２は、必要に応じて導電層であっても、誘電体層であってもよい。膜積層体４５０が基板４００に対して良好な界面接着性を有する幾つかの実施形態では、界面層４０２をなくしてもよい。
［０００４２］膜積層体４５０は、第１の導電層４０４、第２の導電層４０６、第３の導電層４０８、及び第４の導電層４１０を含む。第１の導電層及び第３の導電層４０４、４０８は、類似の材料又は同じ材料によって作製されてもよく、一方、第２の導電層及び第４の導電層４０６、４１０は、類似の材料又は同じ材料によって作製されてもよい。言い換えると、第３の導電層及び第４の導電層４０８、４１０は、第１の導電層及び第２の導電層４０４、４０６のペア（対）の繰り返しである。図４Ａ～図４Ｂには、２対の導電層のみが示されているが、導電層４０４、４０６又は４０８、４１０のペアは、必要に応じて任意の数で形成され得ることに留意されたい。一実施例において、第１の導電層及び第３の導電層４０４、４０８は、Ｒｕ含有層、Ｍｏ含有層、ＮｉＳｉ含有層等であり、第２の導電層及び第４の導電層４０６、４１０は、Ｔｉ含有層、Ｔａ含有層、ＴｉＮ含有層、ＴａＮ含有層、ＴｉＯＮ含有層、ＴａＯＮ含有層、ＴｉＯ含有層、ＴｉＮ含有層等である。導電層４０４、４０６、４０８、４１０は、ＭＯＣＶＤプロセス、ＰＥＣＶＤ、流動性ＣＶＤ、ＰＶＤ、ＡＬＤ、又は任意の適切な堆積技法によって形成され得る。
［０００４３］次いで、誘電体層４１２が、第４の導電層４１０上に形成される。誘電体層４１２は、必要に応じて、酸化ケイ素、窒化ケイ素、酸窒化ケイ素（ＳｉＯＮ）、酸炭化ケイ素（ＳｉＯＣ）、又はアモルファス炭素材料であってもよい。次いで、パターニングされたフォトレジスト層４１６とともに第１の犠牲層４１４が、誘電体層４１２上に形成される。第１の犠牲層４１４は、誘電体層４１２上にスピンオン塗布された有機ポリマー材料であってもよい。第１の犠牲層４１４は、炭化水素化合物によって構成される有機ポリマー材料であってもよい。モノマー又はポリマー材料は、式ＣｘＨｙＯｚ（式中、ｘ、ｙ及びｚは整数である）を有し得る。
［０００４４］第１の犠牲層４１４は、第１の犠牲層４１４のためのほぼ平坦な上面を生み出すのに十分な厚さで、非平坦な基板表面上にスピンオン塗布されてもよい。図４Ａ～図４Ｂに示された実施形態では、第１の犠牲層４１４は、パターニングの準備が整った誘電体層４１２のほぼ平坦な表面上にスピンオン塗布される。第１の犠牲層４１４の適切な実施例は、フォトレジスト材料、スピンオンガラス（ＳＯＧ）材料等を含む。一実施例では、フォトレジスト材料は、ポジ調フォトレジスト、ネガ調フォトレジスト、ＵＶリソグラフィフォトレジスト、Ｉ線フォトレジスト、Ｇ線フォトレジスト、電子ビームレジスト（例えば、化学的増幅型レジスト（ＣＡＲ））、又は他の適切なフォトレジストであってもよい。第１の犠牲層４１４に提供される有機ポリマー材料は、基板上に形成される構造体の不均一なトポグラフィ（もしあれば）を均一に覆うように誘電体層４１２上に被覆されるように、セルフレベリング性の平坦化特性を有し得ると考えられている。そうすることによって、基板４００からの不均一なトポグラフィック表面は、平坦化又は扁平化された上面で覆われて、後続のフォトリソグラフィプロセスが容易となり、正確かつ精密な寸法制御で、フィーチャが基板４００上の膜積層体４５０内に転写される。
［０００４５］一実施形態では、第１の犠牲層４１４は、基板表面上にスピンコーティングされてもよい。別の実施形態では、第１の犠牲層４１４はまた、必要に応じて、注入、噴霧堆積システム、エアゾール堆積（ＡＤ）プロセス、エアロジェット、溶液からのナノ粒子噴霧、噴霧ＣＶＤ、インクジェット、メニスカスコーティング、浸漬コーティング、電気めっき、噴霧コーティング、電気スプレー、スクリーン印刷、又は他の適切な技法を使用して、基板上に被覆されてもよい。
［０００４６］パターニングされたフォトレジスト層４１６は、有機レジスト層を含む。パターニングされたフォトレジスト層４１６は、必要に応じて極紫外線（ＥＵＶ）用途に利用され得る。
［０００４７］動作３０４では、第１のエッチングプロセスが実行されて、パターニングされたフォトレジスト層４１６をエッチングマスクとして使用して、膜積層体４５０をパターニングする。第１のエッチングプロセスは、図５Ａ及び図５Ｂに示されるように、第２の導電層４０６が露出するまで、膜積層体４５０をエッチングするために実行され、膜積層体４５０から、パターニングされた構造体４３２（さらに、４３２ａ、４３２ｂとして示される）の間で膜積層体４５０において開口領域４３０を形成する。エッチングプロセスは、基板４００を、エッチング処理チャンバ（例えば、図１に示された処理チャンバ１００）内に移送することによって実行され得る。第１のエッチングプロセスは、第１の犠牲層４１４、誘電体層４１２、第４の導電層４１０、及び第３の導電層４０８を効率的な方式でエッチングするように、エッチングプロセスの異なる段階中に供給される複数の種々のエッチング前駆体を有し得る。一実施例では、膜積層体４５０をエッチングするために利用されるエッチング前駆体は、ハロゲン含有ガス等を含む。エッチング前駆体の適切な例としては、ＣＨ４、Ｃ２Ｈ６、Ｃ４Ｈ８、Ｃ４Ｆ６、Ｃ４Ｆ８、Ｃ２Ｆ２、ＣＦ４、ＣＨＦ３、Ｃ２Ｆ６、Ｃ４Ｆ６、Ｃ５Ｆ８、ＣＨ２Ｆ２、ＳＦ６、ＮＦ３、Ｃｌ２、ＨＢｒ、ＨＣｌ、ＨＦ等が含まれる。Ｏ２、Ｏ２、Ｈ２、Ｎ２、Ｈ２Ｏ、Ｏ３、ＣＯ２等の他の反応ガスも、必要に応じてエッチングプロセス中に供給され得る。
［０００４８］膜積層体４５０の所定の部分（例えば開口領域４３０）がエッチングされた後、次いで、第２の犠牲層４２２が、図６Ａ～図６Ｂに示されるように、第２のパターニングされたフォトレジスト層４３８と同様に、膜積層体４５０上に形成される。第２のパターニングされたフォトレジスト層４３８は、パターニングされた構造体４３２の上方に形成され、それぞれ、パターニングされた構造体４３２の２つの端部と垂直に整列される。第２のパターニングされたフォトレジスト層４３８は、パターニングされた構造体４３２（図７Ａ～図７Ｂ及び図８Ａ～図８Ｂにさらに示される）の中心部分４４０を露光する。構造体４３２は、以下のエッチングプロセスでパターニングされる。
［０００４９］第２の犠牲層４２２は、第１の犠牲層４１４と類似又は同じである。第２の犠牲層４２２は、第２の犠牲層４２２のためのほぼ平坦な上面を生み出すのに十分な厚さで、非平坦な基板表面上に形成される。図５Ａ～図５Ｂに先に示されるように、エッチングプロセスの後、開口領域４３０が、パターニングされた構造体４３２（さらに、４３２ａ、４３２ｂとして示される）の間に形成され、したがって、不均一な表面が生み出される。したがって、第２の犠牲層４２２は、セルフレベリング能力を有しており、エッチングされた膜積層体４５０の不均一な表面上に被覆され、不均一なトポグラフィーを均一に覆う。そうすることにより、パターニングされた構造体４３２の間の開口領域４３０からの不均一なトポグラフィック表面は、平坦化又は扁平化された上面で覆われ、後続のフォトリソグラフィプロセスを容易にし得る。
［０００５０］第２の犠牲層４２２が形成された後、第２のエッチングプロセスが実行されて、基板４００上に形成された第２のパターニングされたフォトレジスト層４３８の間に画定された開口領域４３０及び中心部分４４０を通して、膜積層体４５０をエッチングする。第２のエッチングプロセスは、図７Ａ～図７Ｂに示されるように、第４の導電層４１０の表面４４１ａ、４４１ｂが露出するまで連続的に実行される。第４の導電層４１０の表面４４１ａ、４４１ｂは、第２のパターニングされたフォトレジスト層４３８によって画定された中心部分４４０と整列し、その結果、第２のエッチングプロセスの後に、中心部分４４０によって露出された第４の導電層４１０の表面４４１ａ、４４１ｂが次いで露出されることに留意されたい。次いで、パターニングされた構造体４３２ａ、４３２ｂは、中心部分４４０からそれぞれ表面４４１ａ、４４１ｂを含むようにさらにエッチングされ、表面４４１ａ、４４１ｂによって接続されたコーナー構造体４３２ｃ、４３２ｄ、４３２ｅ、４３２ｆを形成する。図７Ａ～図７Ｂに示された構造体では、誘電体層４１２の側壁４４５が露出され、また、中心部分４４０における第３及び第４の導電層４０８、４１０の側壁４４２ａ、４４２ｂが露出される。
［０００５１］動作３０６では、残留物除去プロセスが実行されて、残りの第２の犠牲層４２２が基板４００から取り除かれ、図８Ａ～図８Ｂに示されるように、開口領域４３０内の第２の導電層４０６が露出する。残留物除去プロセスは、基板４００から残留物第２の犠牲層４２２を取り除くために実行される。第４の導電層４１０上の残留第２の犠牲層４２２と、中心部分４４０及び開口領域４３０における第２の導電層４０６は、第４の導電層４１０及び第２の導電層４０６を取り除くために続いて実行されるエッチングの性能に悪影響を及ぼす恐れがある。したがって、第２及び第４の導電層４０６、４１０が取り除かれる前に、残留物除去プロセスが実行される。
［０００５２］一実施例では、残留物除去プロセスは水素処理プロセスである。残留物除去プロセスは、水素含有ガスを含む残留物除去混合ガスを基板４００に供給して、図８Ａ～図８Ｂに示すように、第２及び第４の導電層４１０、４０８の中央部分４４０及び開口領域４３０が露出するまで、基板４００から残留第２の犠牲層４２２（図７Ａ～図７Ｂに示す）を取り除くことによって実行される。残留物除去混合ガスは、水素含有ガス及び任意選択的に不活性ガスを含む。水素含有ガスの適切な例には、Ｈ２、Ｈ２Ｏ、Ｈ２Ｏ２、ＮＨ３等が含まれる。
［０００５３］残留物除去プロセスを実行する間、種々の材料を有する露出表面（例えば、図７Ａ～図７Ｂに示すように、第４の導電層４１０の中央部分４４０の表面４４１ａ、４４１ｂ、第３の導電層４０８の側壁４４２ａ、４４２ｂ、及び誘電体層４１２の側壁４４５）の幾つかも、残留物除去混合ガスからの反応種の下で露出される。したがって、残留物除去プロセスを実行するための反応種は、これらの材料間で高い選択性を有するように選択され、その結果、反応種は、露出した第４の導電層４１０、第３の導電層４０８、及び誘電体層４１２を実質的に付着させることなく、残留第２の犠牲層４２２を選択的に取り除くことができる。一実施形態では、遠隔プラズマ源から供給される水素含有ガスが、残留第２の犠牲層４２２を選択的に取り除くために供給される。窒素含有ガス（例えば、Ｎ２、Ｎ２Ｏ、ＮＯ２、ＮＨ３）も、残留物除去混合ガス中に任意選択的に供給され得る。特定の一実施例では、残留物除去混合ガスは、Ｈ２及びＮ２を含む。
［０００５４］残留物除去プロセスにおいては、幾つかの処理パラメータも調整され得る。例示的な一実施形態では、処理チャンバ１００内の処理圧力は、約１０ｍＴｏｒｒから約５０００ｍＴｏｒｒ（例えば、約１０ｍＴｏｒｒから約２００ｍＴｏｒｒ）に調整される。遠隔プラズマ源及び／又は任意選択のＲＦバイアス電力は、残留物除去プロセスによって利用してもよい。遠隔プラズマ源に供給される電力は、１０００ワットから約２００００ワット（例えば約５０００ワット）であってもよい。一実施例では、残留物除去混合ガスが供給されている間、ＲＦバイアス電力は印加されない。残留物除去プロセスを実行しつつＲＦバイアス電力を除去することは、残留物除去混合ガスから生成されたプラズマ中の反応種が、特定の方向性なしに比較的弱い電力で基板表面にわたってより均一に分配されるのを支援し得る。
［０００５５］残留物除去混合ガスからの水素含有ガスは、体積比で約５００ｓｃｃｍから約２０００ｓｃｃｍの間の速度でチャンバに流入され得、窒素含有ガスは、体積比で約５００ｓｃｃｍから約２０００ｓｃｃｍの間の速度で供給され得る。残留物除去混合ガスからの炭化水素含有ガス及び窒素含有ガスは、処理チャンバに同時に供給されてもよく、あるいは、必要に応じて代替的に又は連続的に供給されてもよい。
［０００５６］基板温度は、１００℃を上回る温度（例えば、約１２０℃から約４００℃、約１５０℃から約３５０℃、約２００℃から約３００℃）に維持される。残留物除去プロセス中の基板４００の高温制御は、基板４００上の他の材料に損傷を与えることなく、除去効率を向上させるように、残留第２の犠牲層４２２からポリマー材料を蒸発させることを支援し得ると考えられている。
［０００５７］動作３０８では、主エッチングプロセスが実行されて、図９Ａ～図９Ｂに示されるように、下層の第３及び第１の導電層４０８、４０４が露出するまで、露出した第４及び第２の導電層４１０、４０６を同時にエッチングする。主エッチングプロセスは、露出した第４及び第２の導電層４１０、４０６をエッチングするために、図１に示された処理チャンバ１００などの処理チャンバに主エッチング混合ガスを供給することによって実行される。
［０００５８］主エッチングプロセスは、ブレイクスループロセス、バルクエッチングプロセス、及び残留物洗浄プロセスを含む３つのステップをさらに含む。実行される主エッチングプロセスは、選択性が高く、主エッチングプロセスからの反応種は、誘電体層４１２並びに下層の第３及び第１の導電層４０８、４０４を、露出されたときに実質的に浸食することなく、第４及び第２の導電層４１０、４０６を主としてエッチングすることができる。第４及び第２の導電層４１０、４０６がチタン（Ｔｉ）含有材料である実施例では、主エッチング混合ガスからの反応種は、誘電体層４１２からの酸化物材料と実質的に反応することなく、主としてチタン（Ｔｉ）含有材料と反応することができ、したがって選択的エッチングプロセスを実現する。選択的エッチングプロセスは、近傍の材料（例えば、この実施例では誘電体層４１２からの酸化物含有材料）を浸食又は損傷することなく、ターゲット材料（例えば、この実施例ではチタン（Ｔｉ）含有材料）を優先的にエッチングし得る。
［０００５９］一実施例では、主エッチング混合ガスは、塩素含有ガスなどのハロゲン含有ガスである。主エッチング混合ガス中に不活性ガスも供給され得る。塩素含有ガスの適切な例には、Ｃｌ２、ＨＣｌ等が含まれる。塩素含有ガスは、誘電体層４１２からの酸化物損傷又は酸化物損失を最小限に抑えるように、第４及び第２の導電層４１０、４０６からのＴｉ又はＴａ元素と主として反応し得ると考えられている。一実施例では、主エッチング混合ガスには、Ｃｌ２ガスなどの塩素含有ガス、及びＡｒガスが含まれる。
［０００６０］一実施例では、主エッチング混合ガス中に供給されるＣｌ２ガスとＡｒガスとの比率は、チタン（Ｔｉ）含有材料をエッチングする間に、改変、調節、変更、又は変化してもよい。チタン（Ｔｉ）含有材料の上面がしばしばＴｉＯｘを含むので、主エッチング混合ガス中でＣｌ２ガスが比較的高い比率（例えば、より高い塩素ガスの流量）を有することを利用して、第４及び第２の導電層４１０、４０６からのチタン（Ｔｉ）含有材料の表面から表面酸化物（もしあれば）をブレイクスルーする。一実施例では、上部ＴｉＯｘの厚さは、第４及び第２の導電層４１０、４０６の全厚さの約３％及び約２０％であってもよい。一実施例では、主エッチング混合ガス中に供給されるＣｌ２ガスは、ブレイクスループロセス中に主エッチング混合ガス中に供給されるＡｒガスに対して高い比率を有する。一実施例では、主エッチング混合ガス中に供給されるＣｌ２ガスとＡｒガスは、約１０：１から約５０：１などの、１０：１よりも大きい比（Ｃｌ２ガス：Ａｒガス）で制御される。主混合ガス中のＣｌ２ガスは、第１の流量で供給される。
［０００６１］チタン（Ｔｉ）含有材料がブレイクスルーされた後、第４及び第２の導電層４１０、４０６からチタン（Ｔｉ）含有材料のバルク体をエッチング（例えば、又はバルクエッチングプロセスと呼ばれる）するために、比較的同程度の量のＣｌ２ガスとＡｒガス（例えば、より低い塩素ガス流量又は流量比）が、次いで、主エッチング混合ガス中で使用される。バルクチタン（Ｔｉ）含有材料エッチングプロセスでは、主エッチング混合ガス中に供給されるＣｌ２ガスとＡｒガスは、約１：４から約２：１の比（Ｃｌ２ガス：Ａｒガス）で制御される。この実施例では、第４及び第２の導電層４１０、４０６の厚さは、第４及び第２の導電層４１０、４０６の全厚さから約５％及び約９８％（例えば、約５０％から約９８％）エッチングされ得る。主混合ガス中のＣｌ２ガスは、第１の流量よりも低いバルクエッチングプロセスで第２の流量で供給される。
［０００６２］最後に、（ブレイクスループロセスと似たような）Ａｒガスに対するＣｌ２ガスの比較的高い比率を使用して、第４及び第２の導電層４１０、４０６から残留チタン（Ｔｉ）含有材料を取り除き（例えば、又はこれは残留洗浄プロセスと呼ばれる）、誘電体層４１２から酸化物の残留物（もしあれば）を取り除く。残留物洗浄プロセスにおける主混合ガス中のＣｌ２ガスは、第２の流量よりも少ないが、第１の流量と類似又は同じの第３の流量である。一実施例では、残留物洗浄プロセスにおいて主エッチング混合ガス中に供給されるＣｌ２ガスとＡｒガスは、約１０：１と約２０：１との間など、１０：１よりも大きい比（Ｃｌ２ガス：Ａｒガス）で制御される。残留物洗浄プロセス及びブレイクスループロセスのための主エッチング混合ガス中のＣｌ２ガスとＡｒガスの比は、類似又は同じであってもよいことに留意されたい。
［０００６３］第４及び第２の導電層４１０、４０６をエッチングするために供給される主エッチング混合ガスは、ブレイクスループロセス、バルクエッチングプロセス、及び残留物洗浄プロセスにおける様々な処理要件を満たすように、徐々に調節、変更、又は改変され得ることに留意されたい。
［０００６４］主エッチングプロセス（ブレイクスループロセス、バルクエッチングプロセス、及び残留物洗浄プロセスを含む）において、幾つかの処理パラメータも調整され得る。例示的な一実施形態では、処理チャンバ１００内の処理圧力は、約１０ｍＴｏｒｒから約５０００ｍＴｏｒｒ（例えば、約１０ｍＴｏｒｒから約２００ｍＴｏｒｒ）に調整される。フラッシュエッチングプロセスを実行する間、ＲＦ源及び／又はバイアス電力を利用してもよい。ＲＦ源及びＲＦバイアス電力は、連続モード又はパルスモードで処理チャンバに印加されてもよい。一実施例では、ＲＦバイアス電力は、主エッチング混合ガスを供給している間、印加される。
［０００６５］主エッチング混合ガスを供給するときに印加されるＲＦバイアス電力は、エッチングのために第４及び第２の導電層４１０、４０６の反応性露出面４４０ａ、４４０ｂ、４３０を形成するのを支援する。一実施例では、堆積混合ガス内のプラズマを維持するために、約１３ＭＨｚの周波数のＲＦソース電力が印加され得る。例えば、処理チャンバ１００の内側にプラズマを維持するために、約１００ワットから約１０００ワットのＲＦソース電力が印加され得る。主エッチング混合ガスを供給する間、約３００ワット及び約７００ワットのＲＦバイアス電力が印加され得る。
［０００６６］基板温度は、約１０℃から約３００℃（例えば、約２０℃から約８０℃、約３０℃から約５０℃）に維持される。
［０００６７］動作３１０では、ポストアニーリングプロセスが実行される。ポストアニーリングプロセスは、高い処理圧力（例えば、２ｂａｒ超７０ｂａｒ未満）で実行される高圧アニーリングプロセスである。高圧アニーリングプロセスは、空孔やエッチング副生成物及び／又は残留物を修復し、主エッチングプロセス後の露出した第３及び第１の導電層４０８、４０４並びに誘電体層４１２において主エッチングプロセスから生じ得る表面粗さを平滑化することを支援することができる。幾つかの実施例では、高い処理圧力は、最大で７０ｂａｒまで上昇し得る。高圧アニーリングプロセスは、図２に示された処理チャンバ２００などの処理チャンバ、又は基板を一度に１枚ずつ処理するものを含む他の適切な処理チャンバで実行され得る。
［０００６８］動作３１０で実行される高圧アニーリングプロセスは、例えば、実質的に液体液滴が存在しない乾燥気相において、気相における高圧領域での処理圧力を維持する。処理圧力及び処理温度は、膜欠陥を修復するように、膜構造を高密度化するように制御され、表面粗さを平滑化する不純物を排出する。一実施例では、内部空間２１５（図２に示される）は、大気圧を上回る圧力（例えば約２ｂａｒ超）まで加圧される。別の実施例では、内部空間２１５は、約５から約７０ｂａｒ（例えば、約５から約５０ｂａｒ、約２５ｂａｒから約５５ｂａｒ）の圧力まで加圧される。高圧は膜構造の高密度化を効率的に支援し得るので、比較的低い処理温度（例えば５００℃未満）が、基板４００に対する熱サイクル損傷を低減し得る。
［０００６９］処理中、内部空間２１５は、ヒータ２４０によって、比較的低い温度（例えば、約１５０℃から約３５０℃など、５００℃を下回る温度）に維持される。したがって、基板への低い熱収支は、低い温度レジームと共に高圧アニーリングプロセスを利用することによって得ることができる。
［０００７０］高圧プロセスは、露出した第３及び第１の導電層４０８、４０４並びに誘電体層４１２におけるダングリングボンドを排出し、ひいては、残留物を修復し、アニーリングプロセス中、露出した第３及び第１の導電層４０８、４０４並びに誘電体層４１２における表面粗さを平滑化する駆動力をもたらし得ると考えられている。一実施例では、Ｈ２、Ｈ２Ｏ、Ｈ２Ｏ２、Ｎ２Ｏ、ＮＯ２、ＮＨ３、及び乾燥蒸気などの水素又は窒素含有ガスを、アニーリングプロセス中に供給してもよい。また、アニーリングプロセス中に、Ｈｅ及びＡｒなどの不活性ガスを供給してもよい。
［０００７１］例示的な一実施態様では、処理圧力は、２ｂａｒを上回る圧力（例えば、５ｂａｒから７０ｂａｒ、２０ｂａｒから約５０ｂａｒ）に調整される。処理温度は、１５０℃超５００℃未満の温度（例えば、約１５０℃から約３８０℃、約１８０℃から約４００℃）に制御され得る。
［０００７２］高圧でのアニーリングプロセスの後、第３及び第１の導電層４０８、４０４並びに誘電体層４１２は、表面粗さが滑らかで、純度が高く、大きな粒子構造を有する修復された膜構造を有し、これにより、より高い膜密度を実現する比較的堅牢な膜構造がもたらされ、低い膜抵抗が得られる。第３及び第１の導電層４０８、４０４がＲｕ含有材料である実施例では、第３及び第１の導電層４０８、４０４からのＲｕ含有材料の膜抵抗は、高圧アニーリングプロセス後に約３％から約７％低下させることができる。
［０００７３］動作３１２では、第３及び第１の導電層４０８、４０４が露出された後、さらなるエッチングプロセスが実行され得、図１０Ａ～図１０Ｂに示されるように、所望の構造体４６０が基板４００上に形成されるまで、図９Ａ～図９Ｂに示されるように、第３及び第１の導電層４０８、４０４を取り除き、続いて、追加のエッチングプロセスが実行され得る。基板４００上に形成されるような構造体４６０は、半導体用途のバックエンド構造に利用されるデュアルサブトラクティブ構造（ｄｕａｌ ｓｕｂｔｒａｃｔｉｖｅ ｓｔｒｕｃｔｕｒｅ）であってもよい。構造体４６０はまた、必要に応じて基板４００上に任意の適切な構造体を形成するのに利用されてもよいことにも留意されたい。
［０００７４］したがって、膜積層体におけるフィーチャをエッチングするための方法が提供される。本方法は、膜積層体における金属含有材料をエッチングするために、残留物除去プロセス、主エッチングプロセス、及び高圧アニーリングプロセスを含む３つのステップ処理を利用する。さらに、主エッチングプロセスは、ブレイクスループロセス、バルクエッチングプロセス、及び残留物洗浄プロセスを含む３つのステップ処理をさらに含む。本プロセスは、膜積層体における他の材料を実質的に浸食することなく、膜積層体における導電層などのターゲット材料を効率的にエッチングすることができる。

［０００７５］上記の説明は本開示の実施形態を対象としているが、本開示の基本的な範囲を逸脱しなければ、本開示の他の実施形態及びさらなる実施形態が考案されてよく、本開示の範囲は以下の特許請求の範囲によって決まる。
また、本願は以下に記載する態様を含む。
（態様１）
基板上の導電層をパターニングするための方法であって、
前記基板上に堆積した第１の導電層をエッチングするために、第１の流量で、塩素含有ガスを含む混合ガスを供給すること、
前記第１の導電層をエッチングし続けるために、前記第１の流量よりも低い第２の流量まで、第１の混合ガスの中の前記塩素含有ガスを低下させること、及び
前記基板から前記第１の導電層を取り除くために、前記第２の流量よりも大きい第３の流量まで、前記第１の混合ガスの中の前記塩素含有ガスを増加させること
を含む、方法。
（態様２）
前記第１の導電層が、Ｔｉ又はＴａ含有層である、態様１に記載の方法。
（態様３）
前記第１の混合ガスが、不活性ガスをさらに含む、態様１に記載の方法。
（態様４）
前記塩素含有ガスがＣｌ ２ 又はＨＣｌである、態様１に記載の方法。
（態様５）
前記第１の流量が、前記第３の流量と同じ又は類似である、態様１に記載の方法。
（態様６）
前記第１の導電層をエッチングする前に、水素処理プロセスを実行することをさらに含む、態様１に記載の方法。
（態様７）
前記水素処理プロセスを実行する間、基板温度を１５０℃よりも高く維持することをさらに含む、態様６に記載の方法。
（態様８）
前記基板温度が約２００℃から約３００℃である、態様７に記載の方法。
（態様９）
前記第１の導電層が前記基板から取り除かれた後に、前記基板へのポストアニーリングプロセスを実行することをさらに含む、態様１に記載の方法。
（態様１０）
前記ポストアニーリングプロセスが、約５ｂａｒと１００ｂａｒとの間で処理圧力を維持することをさらに含む、態様９に記載の方法。
（態様１１）
前記ポストアニーリングプロセスを実行する間、水素含有ガス又は窒素含有ガスを含むアニーリング混合ガスを供給することをさらに含む、態様１０に記載の方法。
（態様１２）
前記ポストアニーリングプロセスが、前記基板上に露出された第２の導電層を高密度化する、態様９に記載の方法。
（態様１３）
第２の材料含有層が、Ｒｕ含有材料である、態様１２に記載の方法。
（態様１４）
前記第１の流量で供給された前記混合ガスが、金属含有材料から酸化物材料を取り除く、態様１に記載の方法。
（態様１５）
前記第２の流量で供給された前記混合ガスが、前記第１の導電層の約５％から約９５％を取り除く、態様１に記載の方法。
（態様１６）
基板上の導電層をパターニングするための方法であって、
前記基板上の残留物を取り除くために、基板に水素処理プロセスを実行することであって、前記処理プロセスが、第１の導電層から残留物材料を取り除くために、１００℃を超える温度で実行される、水素処理プロセスを実行すること、
前記基板上の第１の導電層をエッチングするために、第２の導電層が前記基板上に露出するまで、塩素含有ガスを含むエッチング混合ガスを供給することによって、エッチングプロセスを実行すること、及び、
約５ｂａｒと１００ｂａｒとの間の処理圧力で、ポストアニーリングプロセスを実行すること
を含む、方法。
（態様１７）
前記エッチングプロセスを実行することが、
前記第１の導電層をエッチングしながら、第１の流量から第２の流量まで、さらに第３の流量まで、前記エッチング混合ガスの中の前記塩素含有ガスを維持すること
をさらに含む、態様１６に記載の方法。
（態様１８）
前記第１の流量が、前記第２の流量よりも大きい、態様１７に記載の方法。
（態様１９）
前記第１の導電層が、Ｔａ又はＴｉ含有層であり、前記第２の導電層が、Ｒｕ含有層である、態様１６に記載の方法。
（態様２０）
基板上の導電層をパターニングするための方法であって、
水素処理プロセスによって、基板上から残留物を取り除くことであって、前記残留物が有機材料を含み、前記基板が、第２の導電層に配置された第１の導電層を含む、残留物を取り除くこと、
第２の導電層が前記基板上に露出するまで、塩素含有ガスを含むエッチング混合ガスを供給することによって、前記第１の導電層をエッチングすることであって、前記第１の導電層をエッチングしながら、前記エッチング混合ガスの中の前記塩素含有ガスが、第１の流量から第２の流量まで、さらに第３の流量まで維持される、前記第１の導電層をエッチングすること、及び、
前記基板上の前記第２の導電層を熱処理するために、約５ｂａｒと１００ｂａｒとの間の処理圧力でポストアニーリングプロセスを実行すること
を含む、方法。

Claims (14)

  1. 基板上の導電層をパターニングするための方法であって、
    前記基板上に堆積した第１の導電層をエッチングするために、第１の流量で、塩素含有ガスを含む混合ガスを供給すること、
    前記第１の導電層をエッチングし続けるために、前記第１の流量よりも低い第２の流量まで、第１の混合ガスの中の前記塩素含有ガスを低下させること、及び
    前記基板から前記第１の導電層を取り除くために、前記第２の流量よりも大きい第３の流量まで、前記第１の混合ガスの中の前記塩素含有ガスを増加させること
    を含み、前記第１の導電層が、Ｔｉ又はＴａ含有層である、方法。
  2. 前記第１の混合ガスが、不活性ガスをさらに含む、請求項１に記載の方法。
  3. 前記塩素含有ガスがＣｌ２又はＨＣｌである、請求項１に記載の方法。
  4. 前記第１の流量が、前記第３の流量と同じ又は類似である、請求項１に記載の方法。
  5. 前記第１の導電層をエッチングする前に、水素処理プロセスを実行することをさらに含む、請求項１に記載の方法。
  6. 前記水素処理プロセスを実行する間、基板温度を１５０℃よりも高く維持することをさらに含む、請求項５に記載の方法。
  7. 前記基板温度が約２００℃から約３００℃である、請求項６に記載の方法。
  8. 前記第１の導電層が前記基板から取り除かれた後に、前記基板へのポストアニーリングプロセスを実行することをさらに含む、請求項１に記載の方法。
  9. 前記ポストアニーリングプロセスが、約５ｂａｒと１００ｂａｒとの間で処理圧力を維持することをさらに含む、請求項８に記載の方法。
  10. 前記ポストアニーリングプロセスを実行する間、水素含有ガス又は窒素含有ガスを含むアニーリング混合ガスを供給することをさらに含む、請求項９に記載の方法。
  11. 基板上の導電層をパターニングするための方法であって、
    前記基板上に堆積した第１の導電層をエッチングするために、第１の流量で、塩素含有ガスを含む混合ガスを供給すること、
    前記第１の導電層をエッチングし続けるために、前記第１の流量よりも低い第２の流量まで、第１の混合ガスの中の前記塩素含有ガスを低下させること、
    前記基板から前記第１の導電層を取り除くために、前記第２の流量よりも大きい第３の流量まで、前記第１の混合ガスの中の前記塩素含有ガスを増加させること、及び
    前記第１の導電層が前記基板から取り除かれた後に、前記基板へのポストアニーリングプロセスを実行すること
    を含み、
    前記ポストアニーリングプロセスが、前記基板上に露出された第２の導電層を高密度化する、方法。
  12. 第２の材料含有層が、Ｒｕ含有材料である、請求項１１に記載の方法。
  13. 基板上の導電層をパターニングするための方法であって、
    前記基板上に堆積した第１の導電層をエッチングするために、第１の流量で、塩素含有ガスを含む混合ガスを供給すること、
    前記第１の導電層をエッチングし続けるために、前記第１の流量よりも低い第２の流量まで、第１の混合ガスの中の前記塩素含有ガスを低下させること、及び
    前記基板から前記第１の導電層を取り除くために、前記第２の流量よりも大きい第３の流量まで、前記第１の混合ガスの中の前記塩素含有ガスを増加させること
    を含み、
    前記第１の流量で供給された前記混合ガスが、金属含有材料から酸化物材料を取り除く、方法。
  14. 前記第２の流量で供給された前記混合ガスが、前記第１の導電層の約５％から約９５％を取り除く、請求項１に記載の方法。
JP2021522545A 2018-10-30 2019-10-16 半導体用途の構造体をエッチングするための方法 Active JP7179172B6 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862752764P 2018-10-30 2018-10-30
US62/752,764 2018-10-30
PCT/US2019/056447 WO2020092002A1 (en) 2018-10-30 2019-10-16 Methods for etching a structure for semiconductor applications

Publications (3)

Publication Number Publication Date
JP2022505863A JP2022505863A (ja) 2022-01-14
JP7179172B2 JP7179172B2 (ja) 2022-11-28
JP7179172B6 true JP7179172B6 (ja) 2022-12-16

Family

ID=70327214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021522545A Active JP7179172B6 (ja) 2018-10-30 2019-10-16 半導体用途の構造体をエッチングするための方法

Country Status (6)

Country Link
US (1) US10957533B2 (ja)
JP (1) JP7179172B6 (ja)
KR (1) KR102528076B1 (ja)
CN (1) CN112640065B (ja)
TW (1) TWI826555B (ja)
WO (1) WO2020092002A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10224224B2 (en) 2017-03-10 2019-03-05 Micromaterials, LLC High pressure wafer processing systems and related methods
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧高温下のアニールチャンバ
JP7274461B2 (ja) 2017-09-12 2023-05-16 アプライド マテリアルズ インコーポレイテッド 保護バリア層を使用して半導体構造を製造する装置および方法
EP3707746B1 (en) 2017-11-11 2023-12-27 Micromaterials LLC Gas delivery system for high pressure processing chamber
WO2019099255A2 (en) 2017-11-17 2019-05-23 Applied Materials, Inc. Condenser system for high pressure processing system
WO2019173006A1 (en) 2018-03-09 2019-09-12 Applied Materials, Inc. High pressure annealing process for metal containing materials
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
CN109148288A (zh) * 2018-08-16 2019-01-04 武汉华星光电半导体显示技术有限公司 制作导电线路的方法
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11508617B2 (en) * 2019-10-24 2022-11-22 Applied Materials, Inc. Method of forming interconnect for semiconductor device
US11257677B2 (en) 2020-01-24 2022-02-22 Applied Materials, Inc. Methods and devices for subtractive self-alignment
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040074869A1 (en) 2002-10-18 2004-04-22 Applied Materials, Inc. Fluorine free integrated process for etching aluminum including chamber dry clean
CN1630042A (zh) 2003-12-18 2005-06-22 上海华虹Nec电子有限公司 一种金属配线的多步干法刻蚀方法
JP2005311148A (ja) 2004-04-23 2005-11-04 Ishikawajima Harima Heavy Ind Co Ltd 半導体装置の製造方法
JP2008244479A (ja) 2007-03-23 2008-10-09 Tokyo Electron Ltd 金属窒化物を乾式エッチングする方法及びシステム
JP2017183490A (ja) 2016-03-30 2017-10-05 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Family Cites Families (288)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4524587A (en) 1967-01-10 1985-06-25 Kantor Frederick W Rotary thermodynamic apparatus and method
JPS634616A (ja) 1986-06-25 1988-01-09 Hitachi Tokyo Electron Co Ltd 蒸気処理装置
JPH0748489B2 (ja) 1987-07-27 1995-05-24 富士通株式会社 プラズマ処理装置
US4879259A (en) 1987-09-28 1989-11-07 The Board Of Trustees Of The Leland Stanford Junion University Rapid thermal annealing of gallium arsenide with trimethyl arsenic overpressure
US5114513A (en) 1988-10-27 1992-05-19 Omron Tateisi Electronics Co. Optical device and manufacturing method thereof
JP2730695B2 (ja) 1989-04-10 1998-03-25 忠弘 大見 タングステン膜の成膜装置
US5126117A (en) 1990-05-22 1992-06-30 Custom Engineered Materials, Inc. Device for preventing accidental releases of hazardous gases
US5175123A (en) 1990-11-13 1992-12-29 Motorola, Inc. High-pressure polysilicon encapsulated localized oxidation of silicon
US5050540A (en) 1991-01-29 1991-09-24 Arne Lindberg Method of gas blanketing a boiler
JPH05129296A (ja) 1991-11-05 1993-05-25 Fujitsu Ltd 導電膜の平坦化方法
US5319212A (en) 1992-10-07 1994-06-07 Genus, Inc. Method of monitoring ion beam current in ion implantation apparatus for use in manufacturing semiconductors
JPH06283496A (ja) 1993-03-26 1994-10-07 Dainippon Screen Mfg Co Ltd 洗浄処理後の基板の乾燥処理装置
US5607002A (en) 1993-04-28 1997-03-04 Advanced Delivery & Chemical Systems, Inc. Chemical refill system for high purity chemicals
US5578132A (en) 1993-07-07 1996-11-26 Tokyo Electron Kabushiki Kaisha Apparatus for heat treating semiconductors at normal pressure and low pressure
US5880041A (en) 1994-05-27 1999-03-09 Motorola Inc. Method for forming a dielectric layer using high pressure
US5808245A (en) 1995-01-03 1998-09-15 Donaldson Company, Inc. Vertical mount catalytic converter muffler
US5620524A (en) 1995-02-27 1997-04-15 Fan; Chiko Apparatus for fluid delivery in chemical vapor deposition systems
US5858051A (en) 1995-05-08 1999-01-12 Toshiba Machine Co., Ltd. Method of manufacturing optical waveguide
JP3419590B2 (ja) * 1995-05-30 2003-06-23 松下電器産業株式会社 シリコンのエッチング方法およびこれを用いたｃｃｄ固体撮像装置の製造方法
JP2872637B2 (ja) 1995-07-10 1999-03-17 アプライド マテリアルズ インコーポレイテッド マイクロ波プラズマベースアプリケータ
JP3254997B2 (ja) * 1995-12-25 2002-02-12 ソニー株式会社 プラズマｃｖｄ方法、およびこれにより形成された金属膜を有する半導体装置
US5895274A (en) 1996-01-22 1999-04-20 Micron Technology, Inc. High-pressure anneal process for integrated circuits
KR980012044A (ko) 1996-03-01 1998-04-30 히가시 데츠로 기판건조장치 및 기판건조방법
US5998305A (en) 1996-03-29 1999-12-07 Praxair Technology, Inc. Removal of carbon from substrate surfaces
US5827437A (en) * 1996-05-17 1998-10-27 Lam Research Corporation Multi-step metallization etch
KR100213207B1 (ko) * 1996-06-29 1999-08-02 윤종용 폴리사이드 구조의 게이트 형성방법
US5738915A (en) 1996-09-19 1998-04-14 Lambda Technologies, Inc. Curing polymer layers on semiconductor substrates using variable frequency microwave energy
US6444037B1 (en) 1996-11-13 2002-09-03 Applied Materials, Inc. Chamber liner for high temperature processing chamber
US6082950A (en) 1996-11-18 2000-07-04 Applied Materials, Inc. Front end wafer staging with wafer cassette turntables and on-the-fly wafer center finding
JPH10338515A (ja) * 1997-06-06 1998-12-22 Shin Etsu Chem Co Ltd シリコン基板の酸化方法
US6136664A (en) 1997-08-07 2000-10-24 International Business Machines Corporation Filling of high aspect ratio trench isolation
US20030049372A1 (en) 1997-08-11 2003-03-13 Cook Robert C. High rate deposition at low pressures in a small batch reactor
US5963817A (en) 1997-10-16 1999-10-05 International Business Machines Corporation Bulk and strained silicon on insulator using local selective oxidation
JP3199006B2 (ja) 1997-11-18 2001-08-13 日本電気株式会社 層間絶縁膜の形成方法および絶縁膜形成装置
US6442980B2 (en) 1997-11-26 2002-09-03 Chart Inc. Carbon dioxide dry cleaning system
US6846739B1 (en) 1998-02-27 2005-01-25 Micron Technology, Inc. MOCVD process using ozone as a reactant to deposit a metal oxide barrier layer
US6164412A (en) 1998-04-03 2000-12-26 Arvin Industries, Inc. Muffler
US6719516B2 (en) 1998-09-28 2004-04-13 Applied Materials, Inc. Single wafer load lock with internal wafer transport
US20030101938A1 (en) 1998-10-27 2003-06-05 Applied Materials, Inc. Apparatus for the deposition of high dielectric constant films
US6468490B1 (en) 2000-06-29 2002-10-22 Applied Materials, Inc. Abatement of fluorine gas from effluent
US6612317B2 (en) 2000-04-18 2003-09-02 S.C. Fluids, Inc Supercritical fluid delivery and recovery system for semiconductor wafer processing
US6334266B1 (en) 1999-09-20 2002-01-01 S.C. Fluids, Inc. Supercritical fluid drying system and method of use
EP1077477B1 (en) 1999-08-17 2008-12-17 Applied Materials, Inc. Surface treatment of C-doped SiO2 film to enhance film stability during O2 ashing
US6299753B1 (en) 1999-09-01 2001-10-09 Applied Materials, Inc. Double pressure vessel chemical dispenser unit
JP2001110729A (ja) 1999-10-06 2001-04-20 Mitsubishi Heavy Ind Ltd 半導体素子の連続製造装置
JP2001118829A (ja) * 1999-10-19 2001-04-27 Matsushita Electronics Industry Corp 金属パターンの形成方法
US20030148631A1 (en) 1999-11-08 2003-08-07 Taiwan Semiconductor Manufacturing Company Oxidative annealing method for forming etched spin-on-glass (SOG) planarizing layer with uniform etch profile
US6500603B1 (en) 1999-11-11 2002-12-31 Mitsui Chemicals, Inc. Method for manufacturing polymer optical waveguide
US6534809B2 (en) * 1999-12-22 2003-03-18 Agilent Technologies, Inc. Hardmask designs for dry etching FeRAM capacitor stacks
US6150286A (en) 2000-01-03 2000-11-21 Advanced Micro Devices, Inc. Method of making an ultra thin silicon nitride film
US6541367B1 (en) 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
US6319766B1 (en) 2000-02-22 2001-11-20 Applied Materials, Inc. Method of tantalum nitride deposition by tantalum oxide densification
JP2001250787A (ja) 2000-03-06 2001-09-14 Hitachi Kokusai Electric Inc 基板処理装置および基板処理方法
US20040025908A1 (en) 2000-04-18 2004-02-12 Stephen Douglas Supercritical fluid delivery system for semiconductor wafer processing
TW442913B (en) * 2000-06-05 2001-06-23 Taiwan Semiconductor Mfg Side wall aluminum fluorite self-protection process
US7166524B2 (en) 2000-08-11 2007-01-23 Applied Materials, Inc. Method for ion implanting insulator material to reduce dielectric constant
US6852167B2 (en) 2001-03-01 2005-02-08 Micron Technology, Inc. Methods, systems, and apparatus for uniform chemical-vapor depositions
US6797336B2 (en) 2001-03-22 2004-09-28 Ambp Tech Corporation Multi-component substances and processes for preparation thereof
JP4335469B2 (ja) 2001-03-22 2009-09-30 株式会社荏原製作所 真空排気装置のガス循環量調整方法及び装置
TW544797B (en) 2001-04-17 2003-08-01 Kobe Steel Ltd High-pressure processing apparatus
JP2002319571A (ja) * 2001-04-20 2002-10-31 Kawasaki Microelectronics Kk エッチング槽の前処理方法及び半導体装置の製造方法
US7080651B2 (en) 2001-05-17 2006-07-25 Dainippon Screen Mfg. Co., Ltd. High pressure processing apparatus and method
EP1271636A1 (en) 2001-06-22 2003-01-02 Infineon Technologies AG Thermal oxidation process control by controlling oxidation agent partial pressure
JP2003007690A (ja) * 2001-06-27 2003-01-10 Seiko Epson Corp エッチング方法及び半導体装置の製造方法
JP2003051474A (ja) 2001-08-03 2003-02-21 Kobe Steel Ltd 高圧処理装置
US6781801B2 (en) 2001-08-10 2004-08-24 Seagate Technology Llc Tunneling magnetoresistive sensor with spin polarized current injection
US6531412B2 (en) 2001-08-10 2003-03-11 International Business Machines Corporation Method for low temperature chemical vapor deposition of low-k films using selected cyclosiloxane and ozone gases for semiconductor applications
US6619304B2 (en) 2001-09-13 2003-09-16 Micell Technologies, Inc. Pressure chamber assembly including non-mechanical drive means
US20030098069A1 (en) 2001-11-26 2003-05-29 Sund Wesley E. High purity fluid delivery system
KR100450564B1 (ko) * 2001-12-20 2004-09-30 동부전자 주식회사 반도체 소자의 금속 배선 후처리 방법
US6848458B1 (en) 2002-02-05 2005-02-01 Novellus Systems, Inc. Apparatus and methods for processing semiconductor substrates using supercritical fluids
US6632325B2 (en) 2002-02-07 2003-10-14 Applied Materials, Inc. Article for use in a semiconductor processing chamber and method of fabricating same
US7589029B2 (en) 2002-05-02 2009-09-15 Micron Technology, Inc. Atomic layer deposition and conversion
US7638727B2 (en) 2002-05-08 2009-12-29 Btu International Inc. Plasma-assisted heat treatment
US7521089B2 (en) 2002-06-13 2009-04-21 Tokyo Electron Limited Method and apparatus for controlling the movement of CVD reaction byproduct gases to adjacent process chambers
US20070243317A1 (en) 2002-07-15 2007-10-18 Du Bois Dale R Thermal Processing System and Configurable Vertical Chamber
US7335609B2 (en) 2004-08-27 2008-02-26 Applied Materials, Inc. Gap-fill depositions introducing hydroxyl-containing precursors in the formation of silicon containing dielectric materials
US20070212850A1 (en) 2002-09-19 2007-09-13 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
JP2004127958A (ja) 2002-09-30 2004-04-22 Kyoshin Engineering:Kk 高圧アニール水蒸気処理を行なう装置及び方法
US20040060519A1 (en) 2002-10-01 2004-04-01 Seh America Inc. Quartz to quartz seal using expanded PTFE gasket material
US6889508B2 (en) 2002-10-02 2005-05-10 The Boc Group, Inc. High pressure CO2 purification and supply system
US20040112409A1 (en) 2002-12-16 2004-06-17 Supercritical Sysems, Inc. Fluoride in supercritical fluid for photoresist and residue removal
US7658973B2 (en) 2003-02-04 2010-02-09 Applied Materials, Inc. Tailoring nitrogen profile in silicon oxynitride using rapid thermal annealing with ammonia under ultra-low pressure
JP3956049B2 (ja) 2003-03-07 2007-08-08 東京エレクトロン株式会社 タングステン膜の形成方法
US6939794B2 (en) 2003-06-17 2005-09-06 Micron Technology, Inc. Boron-doped amorphous carbon film for use as a hard etch mask during the formation of a semiconductor device
US20070012402A1 (en) 2003-07-08 2007-01-18 Sundew Technologies, Llc Apparatus and method for downstream pressure control and sub-atmospheric reactive gas abatement
JP4173781B2 (ja) 2003-08-13 2008-10-29 株式会社神戸製鋼所 高圧処理方法
WO2005057663A2 (en) 2003-12-10 2005-06-23 Koninklijke Philips Electronics N.V. Method and apparatus for fabrication of metal-oxide semiconductor integrated circuit devices
US20050136684A1 (en) 2003-12-23 2005-06-23 Applied Materials, Inc. Gap-fill techniques
US7158221B2 (en) 2003-12-23 2007-01-02 Applied Materials, Inc. Method and apparatus for performing limited area spectral analysis
US20050250347A1 (en) 2003-12-31 2005-11-10 Bailey Christopher M Method and apparatus for maintaining by-product volatility in deposition process
US7030468B2 (en) 2004-01-16 2006-04-18 International Business Machines Corporation Low k and ultra low k SiCOH dielectric films and methods to form the same
US20050187647A1 (en) 2004-02-19 2005-08-25 Kuo-Hua Wang Intelligent full automation controlled flow for a semiconductor furnace tool
JP4393268B2 (ja) 2004-05-20 2010-01-06 株式会社神戸製鋼所 微細構造体の乾燥方法
US20050269291A1 (en) 2004-06-04 2005-12-08 Tokyo Electron Limited Method of operating a processing system for treating a substrate
US7521378B2 (en) 2004-07-01 2009-04-21 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification
US7491658B2 (en) 2004-10-13 2009-02-17 International Business Machines Corporation Ultra low k plasma enhanced chemical vapor deposition processes using a single bifunctional precursor containing both a SiCOH matrix functionality and organic porogen functionality
US7427571B2 (en) 2004-10-15 2008-09-23 Asm International, N.V. Reactor design for reduced particulate generation
CN100521092C (zh) * 2004-11-08 2009-07-29 株式会社日立国际电气 半导体装置的制造方法及衬底处理装置
US20060156979A1 (en) 2004-11-22 2006-07-20 Applied Materials, Inc. Substrate processing apparatus using a batch processing chamber
KR100697280B1 (ko) 2005-02-07 2007-03-20 삼성전자주식회사 반도체 제조 설비의 압력 조절 방법
US9576824B2 (en) 2005-02-22 2017-02-21 Spts Technologies Limited Etching chamber with subchamber
CN100390928C (zh) * 2005-03-02 2008-05-28 茂德科技股份有限公司 高深宽比结构的制备方法
US7211525B1 (en) * 2005-03-16 2007-05-01 Novellus Systems, Inc. Hydrogen treatment enhanced gap fill
WO2006101315A1 (en) 2005-03-21 2006-09-28 Pkl Co., Ltd. Device and method for cleaning photomask
US20060226117A1 (en) 2005-03-29 2006-10-12 Bertram Ronald T Phase change based heating element system and method
US20120060868A1 (en) 2005-06-07 2012-03-15 Donald Gray Microscale fluid delivery system
DE602005012068D1 (de) 2005-06-10 2009-02-12 Obducat Ab Kopieren eines Musters mit Hilfe eines Zwischenstempels
KR100683110B1 (ko) * 2005-06-13 2007-02-15 삼성전자주식회사 플라즈마 형성 방법 및 이를 이용한 막 형성 방법
JP4747693B2 (ja) 2005-06-28 2011-08-17 住友電気工業株式会社 樹脂体を形成する方法、光導波路のための構造を形成する方法、および光学部品を形成する方法
US7361231B2 (en) 2005-07-01 2008-04-22 Ekc Technology, Inc. System and method for mid-pressure dense phase gas and ultrasonic cleaning
JP5117856B2 (ja) 2005-08-05 2013-01-16 株式会社日立国際電気 基板処理装置、冷却ガス供給ノズルおよび半導体装置の製造方法
US7534080B2 (en) 2005-08-26 2009-05-19 Ascentool, Inc. Vacuum processing and transfer system
US7531404B2 (en) 2005-08-30 2009-05-12 Intel Corporation Semiconductor device having a metal gate electrode formed on an annealed high-k gate dielectric layer
KR100696178B1 (ko) 2005-09-13 2007-03-20 한국전자통신연구원 광 도파로 마스터 및 그 제조 방법
US8926731B2 (en) 2005-09-13 2015-01-06 Rasirc Methods and devices for producing high purity steam
US8685266B2 (en) * 2005-09-30 2014-04-01 The Regents Of The University Of California Monocyclic high aspect ratio titanium inductively coupled plasma deep etching processes and products so produced
CN101268012B (zh) 2005-10-07 2012-12-26 株式会社尼康 微小构造体及其制造方法
US7387968B2 (en) 2005-11-08 2008-06-17 Tokyo Electron Limited Batch photoresist dry strip and ash system and process
US8306026B2 (en) 2005-12-15 2012-11-06 Toshiba America Research, Inc. Last hop topology sensitive multicasting key management
US20070187386A1 (en) 2006-02-10 2007-08-16 Poongsan Microtec Corporation Methods and apparatuses for high pressure gas annealing
US7578258B2 (en) 2006-03-03 2009-08-25 Lam Research Corporation Methods and apparatus for selective pre-coating of a plasma processing chamber
JP2007242791A (ja) 2006-03-07 2007-09-20 Hitachi Kokusai Electric Inc 基板処理装置
US8062408B2 (en) 2006-05-08 2011-11-22 The Board Of Trustees Of The University Of Illinois Integrated vacuum absorption steam cycle gas separation
US7825038B2 (en) 2006-05-30 2010-11-02 Applied Materials, Inc. Chemical vapor deposition of high quality flow-like silicon dioxide using a silicon containing precursor and atomic oxygen
US7650965B2 (en) 2006-06-09 2010-01-26 Emcon Technologies Llc Exhaust system
JP2008073611A (ja) 2006-09-21 2008-04-03 Dainippon Screen Mfg Co Ltd 高圧処理装置
JP4814038B2 (ja) 2006-09-25 2011-11-09 株式会社日立国際電気 基板処理装置および反応容器の着脱方法
US7790587B2 (en) 2006-11-07 2010-09-07 Intel Corporation Method to reduce junction leakage through partial regrowth with ultrafast anneal and structures formed thereby
US20080169183A1 (en) 2007-01-16 2008-07-17 Varian Semiconductor Equipment Associates, Inc. Plasma Source with Liner for Reducing Metal Contamination
JP2008192642A (ja) 2007-01-31 2008-08-21 Tokyo Electron Ltd 基板処理装置
US20080233404A1 (en) 2007-03-22 2008-09-25 3M Innovative Properties Company Microreplication tools and patterns using laser induced thermal embossing
FR2914500B1 (fr) * 2007-03-30 2009-11-20 Picogiga Internat Dispositif electronique a contact ohmique ameliore
JP5135856B2 (ja) 2007-03-31 2013-02-06 東京エレクトロン株式会社 トラップ装置、排気系及びこれを用いた処理システム
DE102007017641A1 (de) 2007-04-13 2008-10-16 Infineon Technologies Ag Aushärtung von Schichten am Halbleitermodul mittels elektromagnetischer Felder
EP2153363A4 (en) 2007-05-25 2013-02-27 Applied Materials Inc METHODS AND APPARATUS FOR ASSEMBLING AND OPERATING ELECTRONIC DEVICE MANUFACTURING SYSTEMS
US20090018688A1 (en) 2007-06-15 2009-01-15 Applied Materials, Inc. Methods and systems for designing and validating operation of abatement systems
KR101442238B1 (ko) 2007-07-26 2014-09-23 주식회사 풍산마이크로텍 고압 산소 열처리를 통한 반도체 소자의 제조방법
US7951728B2 (en) 2007-09-24 2011-05-31 Applied Materials, Inc. Method of improving oxide growth rate of selective oxidation processes
US7867923B2 (en) 2007-10-22 2011-01-11 Applied Materials, Inc. High quality silicon oxide films by remote plasma CVD from disilane precursors
US7541297B2 (en) 2007-10-22 2009-06-02 Applied Materials, Inc. Method and system for improving dielectric film quality for void free gap fill
US7803722B2 (en) 2007-10-22 2010-09-28 Applied Materials, Inc Methods for forming a dielectric layer within trenches
WO2009055750A1 (en) 2007-10-26 2009-04-30 Applied Materials, Inc. Methods and apparatus for smart abatement using an improved fuel circuit
JP5299605B2 (ja) 2007-11-19 2013-09-25 日揮触媒化成株式会社 低誘電率シリカ系被膜のダメージ修復方法および該方法により修復された低誘電率シリカ系被膜
US7651959B2 (en) 2007-12-03 2010-01-26 Asm Japan K.K. Method for forming silazane-based dielectric film
KR20090064279A (ko) 2007-12-14 2009-06-18 노벨러스 시스템즈, 인코포레이티드 손상 없는 갭 충진을 위한 보호 층
US7776740B2 (en) 2008-01-22 2010-08-17 Tokyo Electron Limited Method for integrating selective low-temperature ruthenium deposition into copper metallization of a semiconductor device
JP4815464B2 (ja) 2008-03-31 2011-11-16 株式会社日立製作所 微細構造転写スタンパ及び微細構造転写装置
US7655532B1 (en) 2008-07-25 2010-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. STI film property using SOD post-treatment
JP2010056541A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8153533B2 (en) 2008-09-24 2012-04-10 Lam Research Methods and systems for preventing feature collapse during microelectronic topography fabrication
KR20100035000A (ko) 2008-09-25 2010-04-02 삼성전자주식회사 서로 다른 종횡비를 갖는 소자 분리 트렌치 갭필 방법 및 그를 이용한 반도체 소자
US7891228B2 (en) 2008-11-18 2011-02-22 Mks Instruments, Inc. Dual-mode mass flow verification and mass flow delivery system and method
US8557712B1 (en) 2008-12-15 2013-10-15 Novellus Systems, Inc. PECVD flowable dielectric gap fill
JP2010205854A (ja) 2009-03-02 2010-09-16 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2009174056A (ja) * 2009-03-19 2009-08-06 Canon Anelva Corp 窒化金属膜作製装置、窒化金属膜作製方法及び窒化金属膜
US20100304027A1 (en) 2009-05-27 2010-12-02 Applied Materials, Inc. Substrate processing system and methods thereof
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR20110000960A (ko) 2009-06-29 2011-01-06 삼성전자주식회사 반도체 칩, 스택 모듈, 메모리 카드 및 그 제조 방법
US8741788B2 (en) 2009-08-06 2014-06-03 Applied Materials, Inc. Formation of silicon oxide using non-carbon flowable CVD processes
JP2011066100A (ja) 2009-09-16 2011-03-31 Bridgestone Corp 光硬化性転写シート、及びこれを用いた凹凸パターンの形成方法
US8449942B2 (en) 2009-11-12 2013-05-28 Applied Materials, Inc. Methods of curing non-carbon flowable CVD films
CN103151266B (zh) 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
US20110151677A1 (en) 2009-12-21 2011-06-23 Applied Materials, Inc. Wet oxidation process performed on a dielectric material formed from a flowable cvd process
US8647992B2 (en) 2010-01-06 2014-02-11 Applied Materials, Inc. Flowable dielectric using oxide liner
KR101837648B1 (ko) 2010-01-07 2018-04-19 어플라이드 머티어리얼스, 인코포레이티드 라디칼-컴포넌트 ｃｖｄ를 위한 인­시츄 오존 경화
EP2526339A4 (en) 2010-01-21 2015-03-11 Powerdyne Inc PRODUCTION OF STEAM FROM A CARBON SUBSTANCE
US8293658B2 (en) 2010-02-17 2012-10-23 Asm America, Inc. Reactive site deactivation against vapor deposition
US8563445B2 (en) 2010-03-05 2013-10-22 Applied Materials, Inc. Conformal layers by radical-component CVD
KR101163711B1 (ko) 2010-06-15 2012-07-09 서울대학교산학협력단 함몰된 바디에 두개의 게이트를 갖는 1ｔ 디램 소자와 그 동작방법 및 제조방법
CN101871043B (zh) 2010-06-25 2012-07-18 东莞市康汇聚线材科技有限公司 一种退火炉蒸汽发生器及其控制方法
US8318584B2 (en) 2010-07-30 2012-11-27 Applied Materials, Inc. Oxide-rich liner layer for flowable CVD gapfill
JP2012049446A (ja) 2010-08-30 2012-03-08 Toshiba Corp 超臨界乾燥方法及び超臨界乾燥システム
EP2426720A1 (en) 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same
TW201216331A (en) 2010-10-05 2012-04-16 Applied Materials Inc Ultra high selectivity doped amorphous carbon strippable hardmask development and integration
CN102456545A (zh) * 2010-10-21 2012-05-16 北京北方微电子基地设备工艺研究中心有限责任公司 图形化衬底的刻蚀方法
JP5806827B2 (ja) 2011-03-18 2015-11-10 東京エレクトロン株式会社 ゲートバルブ装置及び基板処理装置並びにその基板処理方法
CN103502853A (zh) 2011-03-25 2014-01-08 李谞荣 光波电路及其制造方法
JP5450494B2 (ja) 2011-03-25 2014-03-26 株式会社東芝 半導体基板の超臨界乾燥方法
JP6048400B2 (ja) 2011-03-30 2016-12-21 大日本印刷株式会社 超臨界乾燥装置及び超臨界乾燥方法
US20120252210A1 (en) 2011-03-30 2012-10-04 Tokyo Electron Limited Method for modifying metal cap layers in semiconductor devices
US9299581B2 (en) 2011-05-12 2016-03-29 Applied Materials, Inc. Methods of dry stripping boron-carbon films
WO2012165377A1 (ja) 2011-05-30 2012-12-06 東京エレクトロン株式会社 基板処理方法、基板処理装置および記憶媒体
JP6085423B2 (ja) 2011-05-30 2017-02-22 株式会社東芝 基板処理方法、基板処理装置および記憶媒体
US8466073B2 (en) 2011-06-03 2013-06-18 Applied Materials, Inc. Capping layer for reduced outgassing
GB201110117D0 (en) 2011-06-16 2011-07-27 Fujifilm Mfg Europe Bv method and device for manufacturing a barrie layer on a flexible substrate
US11024526B2 (en) 2011-06-28 2021-06-01 Brooks Automation (Germany) Gmbh Robot with gas flow sensor coupled to robot arm
KR101568748B1 (ko) 2011-11-01 2015-11-12 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 기록 매체
JP5712902B2 (ja) 2011-11-10 2015-05-07 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
KR101305904B1 (ko) * 2011-12-07 2013-09-09 주식회사 테스 반도체소자 제조방법
JP2013122493A (ja) 2011-12-09 2013-06-20 Furukawa Electric Co Ltd:The 光分岐素子および光分岐回路
JP2013154315A (ja) 2012-01-31 2013-08-15 Ricoh Co Ltd 薄膜形成装置、薄膜形成方法、電気−機械変換素子、液体吐出ヘッド、およびインクジェット記録装置
CN104106128B (zh) 2012-02-13 2016-11-09 应用材料公司 用于基板的选择性氧化的方法和设备
US8871656B2 (en) 2012-03-05 2014-10-28 Applied Materials, Inc. Flowable films using alternative silicon precursors
US20130288485A1 (en) 2012-04-30 2013-10-31 Applied Materials, Inc. Densification for flowable films
US20130337171A1 (en) 2012-06-13 2013-12-19 Qualcomm Mems Technologies, Inc. N2 purged o-ring for chamber in chamber ald system
KR101224520B1 (ko) 2012-06-27 2013-01-22 (주)이노시티 프로세스 챔버
KR20140003776A (ko) 2012-06-28 2014-01-10 주식회사 메카로닉스 고 저항 산화아연 박막의 제조방법
WO2014011954A1 (en) 2012-07-13 2014-01-16 Northwestern University Multifunctional graphene coated scanning tips
JP2014019912A (ja) 2012-07-19 2014-02-03 Tokyo Electron Ltd タングステン膜の成膜方法
US8846448B2 (en) 2012-08-10 2014-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Warpage control in a package-on-package structure
KR101680152B1 (ko) 2012-08-24 2016-11-28 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 게르마늄 층 상에 질화 산화 알루미늄 막을 구비하는 반도체 구조 및 그 제조방법
KR102002782B1 (ko) 2012-09-10 2019-07-23 삼성전자주식회사 팽창성 부재를 사용하는 반도체 장치의 제조 방법
JP2014060256A (ja) 2012-09-18 2014-04-03 Tokyo Electron Ltd 処理システム
US9157730B2 (en) 2012-10-26 2015-10-13 Applied Materials, Inc. PECVD process
SG2013083241A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Conformal film deposition for gapfill
US20150322286A1 (en) 2012-11-27 2015-11-12 The Regents Of The University Of California Polymerized Metal-Organic Material for Printable Photonic Devices
JP2014141739A (ja) 2012-12-27 2014-08-07 Tokyo Electron Ltd 金属マンガン膜の成膜方法、処理システム、電子デバイスの製造方法および電子デバイス
US20140216498A1 (en) 2013-02-06 2014-08-07 Kwangduk Douglas Lee Methods of dry stripping boron-carbon films
WO2014130304A1 (en) 2013-02-19 2014-08-28 Applied Materials, Inc. Hdd patterning using flowable cvd film
KR101443792B1 (ko) 2013-02-20 2014-09-26 국제엘렉트릭코리아 주식회사 건식 기상 식각 장치
KR20140106977A (ko) 2013-02-27 2014-09-04 삼성전자주식회사 고성능 금속 산화물 반도체 박막 트랜지스터 및 그 제조방법
US9354508B2 (en) 2013-03-12 2016-05-31 Applied Materials, Inc. Planarized extreme ultraviolet lithography blank, and manufacturing and lithography systems therefor
US9680095B2 (en) 2013-03-13 2017-06-13 Macronix International Co., Ltd. Resistive RAM and fabrication method
US20140271097A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Processing systems and methods for halide scavenging
US10224258B2 (en) 2013-03-22 2019-03-05 Applied Materials, Inc. Method of curing thermoplastics with microwave energy
JP6153755B2 (ja) * 2013-04-03 2017-06-28 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US10172189B2 (en) 2013-04-26 2019-01-01 Applied Materials, Inc. Method and apparatus for microwave treatment of dielectric films
KR101287035B1 (ko) 2013-05-07 2013-07-17 호용종합건설주식회사 관 갱생 건증기 공급용 보일러 시스템
CN105247664B (zh) 2013-05-31 2018-04-10 株式会社日立国际电气 衬底处理装置、半导体器件的制造方法及炉口盖体
JP6196481B2 (ja) 2013-06-24 2017-09-13 株式会社荏原製作所 排ガス処理装置
KR101542803B1 (ko) 2013-07-09 2015-08-07 주식회사 네오세미텍 고온고압 송풍식 퍼지수단을 구비한 진공챔버 및 이를 이용한 세정방법
US9178103B2 (en) 2013-08-09 2015-11-03 Tsmc Solar Ltd. Apparatus and method for forming chalcogenide semiconductor absorber materials with sodium impurities
WO2015023404A1 (en) 2013-08-16 2015-02-19 Applied Materials, Inc. Tungsten deposition with tungsten hexafluoride (wf6) etchback
CN109390214B (zh) 2013-08-21 2023-03-07 应用材料公司 半导体薄膜制造中的变频微波(vfm)工艺及应用
JP6226648B2 (ja) 2013-09-04 2017-11-08 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
US9396986B2 (en) 2013-10-04 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of forming a trench structure
JP6129712B2 (ja) 2013-10-24 2017-05-17 信越化学工業株式会社 過熱水蒸気処理装置
US9406547B2 (en) 2013-12-24 2016-08-02 Intel Corporation Techniques for trench isolation using flowable dielectric materials
CN103745978B (zh) 2014-01-03 2016-08-17 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
US9287134B2 (en) * 2014-01-17 2016-03-15 Applied Materials, Inc. Titanium oxide etch
US9257527B2 (en) 2014-02-14 2016-02-09 International Business Machines Corporation Nanowire transistor structures with merged source/drain regions using auxiliary pillars
US9818603B2 (en) 2014-03-06 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
KR101571715B1 (ko) 2014-04-23 2015-11-25 주식회사 풍산 고압 열처리를 이용한 스핀 온 글래스 절연막 형성방법
US9773683B2 (en) * 2014-06-09 2017-09-26 American Air Liquide, Inc. Atomic layer or cyclic plasma etching chemistries and processes
CN104047676A (zh) 2014-06-14 2014-09-17 马根昌 改良式对冲消声器
EP3155650A4 (en) 2014-06-16 2018-03-14 Intel Corporation Seam healing of metal interconnects
CN104089491B (zh) 2014-07-03 2015-11-04 肇庆宏旺金属实业有限公司 退火炉的余热回收利用系统
US9257314B1 (en) 2014-07-31 2016-02-09 Poongsan Corporation Methods and apparatuses for deuterium recovery
DE112014006932T5 (de) 2014-09-08 2017-06-01 Mitsubishi Electric Corporation Halbleitertempervorrichtung
US9773865B2 (en) 2014-09-22 2017-09-26 International Business Machines Corporation Self-forming spacers using oxidation
US9362107B2 (en) 2014-09-30 2016-06-07 Applied Materials, Inc. Flowable low-k dielectric gapfill treatment
US20160118391A1 (en) 2014-10-22 2016-04-28 SanDisk Technologies, Inc. Deuterium anneal of semiconductor channels in a three-dimensional memory structure
KR102188751B1 (ko) 2014-10-24 2020-12-08 버슘머트리얼즈 유에스, 엘엘씨 실리콘-함유 막을 증착시키기 위한 조성물 및 이를 사용하는 방법
US9543141B2 (en) 2014-12-09 2017-01-10 Taiwan Semiconductor Manufacturing Co., Ltd Method for curing flowable layer
JP6086933B2 (ja) * 2015-01-06 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
KR20240042186A (ko) 2015-02-06 2024-04-01 버슘머트리얼즈 유에스, 엘엘씨 탄소 도핑된 규소 함유 필름을 위한 조성물 및 이의 사용 방법
WO2016130956A1 (en) 2015-02-13 2016-08-18 Alexander Otto Multifilament superconducting wire with high resistance sleeves
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
TWI723993B (zh) 2015-05-11 2021-04-11 美商應用材料股份有限公司 水平環繞式閘極與鰭式場效電晶體元件的隔離
KR101681190B1 (ko) 2015-05-15 2016-12-02 세메스 주식회사 기판 건조 장치 및 방법
US10945313B2 (en) 2015-05-27 2021-03-09 Applied Materials, Inc. Methods and apparatus for a microwave batch curing process
US9646850B2 (en) 2015-07-06 2017-05-09 Globalfoundries Inc. High-pressure anneal
US9484406B1 (en) 2015-09-03 2016-11-01 Applied Materials, Inc. Method for fabricating nanowires for horizontal gate all around devices for semiconductor applications
US9716142B2 (en) 2015-10-12 2017-07-25 International Business Machines Corporation Stacked nanowires
US9754840B2 (en) 2015-11-16 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Horizontal gate-all-around device having wrapped-around source and drain
US9633838B2 (en) 2015-12-28 2017-04-25 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Vapor deposition of silicon-containing films using penta-substituted disilanes
CN108475695B (zh) 2016-01-05 2021-10-15 应用材料公司 制造用于半导体应用的环绕式水平栅极器件的纳米线的方法
US9570551B1 (en) 2016-02-05 2017-02-14 International Business Machines Corporation Replacement III-V or germanium nanowires by unilateral confined epitaxial growth
JP6240695B2 (ja) 2016-03-02 2017-11-29 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びプログラム
US11326253B2 (en) 2016-04-27 2022-05-10 Applied Materials, Inc. Atomic layer deposition of protective coatings for semiconductor process chamber components
TWI729457B (zh) 2016-06-14 2021-06-01 美商應用材料股份有限公司 金屬及含金屬化合物之氧化體積膨脹
US9876019B1 (en) 2016-07-13 2018-01-23 Globalfoundries Singapore Pte. Ltd. Integrated circuits with programmable memory and methods for producing the same
JP2019530242A (ja) 2016-09-30 2019-10-17 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 自己整合ビアの形成方法
CN108335978B (zh) * 2017-01-20 2022-08-26 东京毅力科创株式会社 等离子体处理装置
US10224224B2 (en) 2017-03-10 2019-03-05 Micromaterials, LLC High pressure wafer processing systems and related methods
KR102606653B1 (ko) 2017-03-31 2023-11-24 어플라이드 머티어리얼스, 인코포레이티드 고종횡비 트렌치들을 비정질 실리콘 막으로 갭충전하기 위한 2-단계 프로세스
CN110574150B (zh) 2017-05-01 2023-09-19 应用材料公司 具有真空隔离和预处理环境的高压退火腔室
WO2018212940A1 (en) 2017-05-19 2018-11-22 Applied Materials, Inc. Apparatus for collection and subsequent reaction of liquid and solid effluent into gaseous effluent
US10847360B2 (en) 2017-05-25 2020-11-24 Applied Materials, Inc. High pressure treatment of silicon nitride film
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
KR20190137967A (ko) 2017-06-02 2019-12-11 어플라이드 머티어리얼스, 인코포레이티드 기판 상에 증착된 막들의 품질 개선
US10179941B1 (en) 2017-07-14 2019-01-15 Applied Materials, Inc. Gas delivery system for high pressure processing chamber
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
US10096516B1 (en) 2017-08-18 2018-10-09 Applied Materials, Inc. Method of forming a barrier layer for through via applications
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧高温下のアニールチャンバ
US10643867B2 (en) 2017-11-03 2020-05-05 Applied Materials, Inc. Annealing system and method
EP3707746B1 (en) 2017-11-11 2023-12-27 Micromaterials LLC Gas delivery system for high pressure processing chamber
KR102622303B1 (ko) 2017-11-16 2024-01-05 어플라이드 머티어리얼스, 인코포레이티드 고압 스팀 어닐링 프로세싱 장치
WO2019099255A2 (en) 2017-11-17 2019-05-23 Applied Materials, Inc. Condenser system for high pressure processing system
KR102649241B1 (ko) 2018-01-24 2024-03-18 어플라이드 머티어리얼스, 인코포레이티드 고압 어닐링을 사용한 심 힐링
US11114333B2 (en) 2018-02-22 2021-09-07 Micromaterials, LLC Method for depositing and reflow of a high quality etch resistant gapfill dielectric film
KR102539390B1 (ko) 2018-02-22 2023-06-05 어플라이드 머티어리얼스, 인코포레이티드 더 양호한 막 품질을 가능하게 하기 위해 마스크 기판을 처리하기 위한 방법
WO2019173006A1 (en) 2018-03-09 2019-09-12 Applied Materials, Inc. High pressure annealing process for metal containing materials
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
US10704141B2 (en) 2018-06-01 2020-07-07 Applied Materials, Inc. In-situ CVD and ALD coating of chamber to control metal contamination
US20200035513A1 (en) 2018-07-25 2020-01-30 Applied Materials, Inc. Processing apparatus
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040074869A1 (en) 2002-10-18 2004-04-22 Applied Materials, Inc. Fluorine free integrated process for etching aluminum including chamber dry clean
CN1630042A (zh) 2003-12-18 2005-06-22 上海华虹Nec电子有限公司 一种金属配线的多步干法刻蚀方法
JP2005311148A (ja) 2004-04-23 2005-11-04 Ishikawajima Harima Heavy Ind Co Ltd 半導体装置の製造方法
JP2008244479A (ja) 2007-03-23 2008-10-09 Tokyo Electron Ltd 金属窒化物を乾式エッチングする方法及びシステム
JP2017183490A (ja) 2016-03-30 2017-10-05 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Also Published As

Publication number Publication date
CN112640065A (zh) 2021-04-09
US20200135459A1 (en) 2020-04-30
TW202025263A (zh) 2020-07-01
KR20210068590A (ko) 2021-06-09
WO2020092002A1 (en) 2020-05-07
JP7179172B2 (ja) 2022-11-28
TWI826555B (zh) 2023-12-21
KR102528076B1 (ko) 2023-05-03
CN112640065B (zh) 2024-10-01
JP2022505863A (ja) 2022-01-14
US10957533B2 (en) 2021-03-23

Similar Documents

Publication Publication Date Title
JP7179172B6 (ja) 半導体用途の構造体をエッチングするための方法
US10727075B2 (en) Uniform EUV photoresist patterning utilizing pulsed plasma process
US9911620B2 (en) Method for achieving ultra-high selectivity while etching silicon nitride
TWI775839B (zh) 具有選擇性阻隔層的結構
US9627608B2 (en) Dielectric repair for emerging memory devices
US20150214101A1 (en) Methods for etching a dielectric barrier layer in a dual damascene structure
KR20160075358A (ko) 선택적인 질화물 에칭
JP7539927B2 (ja) ｉｎ－ｓｉｔｕ原子層堆積プロセス
US10727058B2 (en) Methods for forming and etching structures for patterning processes
US20230072732A1 (en) Methods for etching structures with oxygen pulsing
US11521849B2 (en) In-situ deposition process
TWI751326B (zh) 自對準通孔處理流程
JP2023552977A (ja) 半導体パターニングアプリケーションのための酸化スズおよび炭化スズ材料
TW201903885A (zh) 含矽間隔物的選擇性形成
TWI774754B (zh) 自對準觸點與閘極處理流程
US20240242970A1 (en) Photolithography enhancement techniques
US11658042B2 (en) Methods for etching structures and smoothing sidewalls
US20240096641A1 (en) In-situ carbon liner for high aspect ratio features
JP2024539605A (ja) 選択的シリコン堆積
TW202412087A (zh) 高選擇性氧化矽移除之方法
WO2024155468A1 (en) Dry etch of boron-containing material
TW201839905A (zh) 選擇性側壁間隔物

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221115

R150 Certificate of patent or registration of utility model

Ref document number: 7179172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150