[go: up one dir, main page]

JP7156391B2 - 電子回路モジュール - Google Patents

電子回路モジュール Download PDF

Info

Publication number
JP7156391B2
JP7156391B2 JP2020555698A JP2020555698A JP7156391B2 JP 7156391 B2 JP7156391 B2 JP 7156391B2 JP 2020555698 A JP2020555698 A JP 2020555698A JP 2020555698 A JP2020555698 A JP 2020555698A JP 7156391 B2 JP7156391 B2 JP 7156391B2
Authority
JP
Japan
Prior art keywords
electronic component
electronic
component
substrate
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020555698A
Other languages
English (en)
Other versions
JPWO2020100849A1 (ja
Inventor
貴文 楠山
祥高 越川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2020100849A1 publication Critical patent/JPWO2020100849A1/ja
Application granted granted Critical
Publication of JP7156391B2 publication Critical patent/JP7156391B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、一方面側に電気的機能部が形成された電子部品を複数備え、他の回路基板に実装可能な実装型電子部品に関する。
特許文献１に記載のモジュールは、配線基板、複数のチップ部品、および、半導体基板を備える。配線基板の一方面には、半導体基板が実装されており、配線基板の他方面には、複数のチップ部品が実装されている。
国際公開２０１４／０１７２２８号
特許文献１に示す構成において、半導体基板を複数備え、これら複数の半導体基板を、チップ部品と同じ面に実装しなければならないことがある。
しかしながら、通常、半導体基板は、チップ部品と比較して、平面面積が大きい。このため、半導体基板の個数に応じて、モジュールの平面面積が大きくなってしまう。なお、これは、半導体基板のみでなく、圧電体基板を用いた場合も同様である。
したがって、本発明の目的は、複数の半導体基板や圧電体基板を用いても、これらが実装されるモジュールの大型化を抑制できる実装型電子部品を提供することにある。
この発明の実装型電子部品は、基板、第１電子部品、第２電子部品、第１モールド樹脂、第２モールド樹脂、および、端子導体を備える。基板は、第１主面と第２主面とを有し、配線導体を備える。第１電子部品は、第１主面に実装され、一方面側に第１電気的機能部が形成され、他方面側に第１電気的機能部が形成されていない。第２電子部品は、第２主面に実装され、一方面側に第２電気的機能部が形成され、他方面側に第２電気的機能部が形成されていない。第１モールド樹脂は、第１電子部品の少なくとも一部を覆い、第１主面に形成されている。第２モールド樹脂は、第２電子部品の少なくとも一部を覆い、第２主面に形成されている。端子導体は、基板の配線導体を外部の回路に接続する。
第１電子部品は、第１電気的機能部が形成される一方面が第１主面に対向するように、基板へ実装されている。第２電子部品は、第２電気的機能部が形成される一方面が第２主面に対向するように、基板へ実装されている。第１電子部品と第２電子部品は、第１主面および第２主面に直交する厚み方向から視て、少なくとも一部が重なっている。
第１電子部品の他方面は、第１モールド樹脂から露出している。第２電子部品の他方面は、第２モールド樹脂から露出している。
この構成では、厚み方向から視て、第１電子部品の少なくとも一部と第２電子部品の少なくとも一部が重なっているので、第１電子部品と第２電子部品とを個別に実装するよりも全体の平面面積は小さくなる。また、第１電子部品の他方面および第２電子部品の他方面が露出していることによって、第１電子部品に重なる第１モールド樹脂と第２電子部品に重なる第２モールド樹脂が無い分、実装型電子部品の厚みが小さくなる。さらに、第１電子部品および第２電子部品は、一方面側に電気的機能部を有するので、他方面側が露出するように研削されることで、第１電子部品の厚みおよび第２電子部品の厚みを小さくしても、電気的機能部は、破損しない。
また、この発明の実装型電子部品は、基板、第１電子部品、第２電子部品、第１モールド樹脂、第２モールド樹脂、および、端子導体を備える。基板は、第１主面と第２主面とを有し、配線導体を備える。第１電子部品は、第１主面に実装され、一方面側に第１電気的機能部が形成され、他方面側に第１電気的機能部が形成されていない。第２電子部品は、第２主面に実装され、一方面側に第２電気的機能部が形成され、他方面側に第２電気的機能部が形成されていない。第１モールド樹脂は、第１電子部品の少なくとも一部を覆い、第１主面に形成されている。第２モールド樹脂は、第２電子部品の少なくとも一部を覆い、第２主面に形成されている。端子導体は、基板の配線導体を外部の回路に接続する。
第１電子部品は、第１電気的機能部が形成される一方面が第１主面に対向するように、基板へ実装されている。第２電子部品は、第２電気的機能部が形成される一方面が第２主面に対向するように、基板へ実装されている。第１電子部品と第２電子部品は、第１主面および第２主面に直交する厚み方向から視て、少なくとも一部が重なっている。
基板には、第１電子部品と第２電子部品のみが実装されている。
この構成では、厚み方向から視て、第１電子部品の少なくとも一部と第２電子部品の少なくとも一部が重なっているので、第１電子部品と第２電子部品とを個別に実装するよりも全体の平面面積は小さくなる。
また、基板に第１電子部品と第２電子部品のみが実装されているので、コンデンサ、インダクタ、抵抗等の背の高い（厚みの大きな）チップ型実装部品が実装されておらず、実装型電子部品は小さくなる。
この発明によれば、複数の半導体基板や圧電体基板が実装されるモジュールの大型化を抑制できる。
図１は、第１の実施形態に係る実装型電子部品の構成を示す側面断面図である。 図２（Ａ）は、第１の実施形態に係る実装型電子部品の構成を示す天面図であり、図２（Ｂ）は、第１の実施形態に係る実装型電子部品の構成を示す底面図である。 図３（Ａ）は、第１の実施形態に係る電子回路モジュールの第１態様の構成を示す側面断面図であり、図３（Ｂ）は、比較対象の電子回路モジュールの構成を示す側面断面図である。 図４（Ａ）は、第１の実施形態に係る電子回路モジュールの第２態様の構成を示す平面図であり、図４（Ｂ）は、比較対象の電子回路モジュールの構成を示す平面図である。 図５は、第１の実施形態に係る実装型電子部品の製造方法を示すフローチャートである。 図６（Ａ）、図６（Ｂ）、図６（Ｃ）、図６（Ｄ）は、実装型電子部品の製造方法における所定の工程での状態を示す側面断面図である。 図７は、第２の実施形態に係る実装型電子部品の構成を示す側面断面図である。 図８（Ａ）、図８（Ｂ）は、第３の実施形態に係る実装型電子部品の構成を示す側面断面図である。 図９は、第４の実施形態に係る実装型電子部品の構成を示す側面断面図である。 図１０（Ａ）は、第５の実施形態に係る実装型電子部品の構成を示す側面断面図であり、図１０（Ｂ）は、第５の実施形態に係る電子回路モジュールの構成を示す側面断面図である。
本発明の第１の実施形態に係る実装型電子部品について、図を参照して説明する。図１は、第１の実施形態に係る実装型電子部品の構成を示す側面断面図である。図２（Ａ）は、第１の実施形態に係る実装型電子部品の構成を示す天面図であり、図２（Ｂ）は、第１の実施形態に係る実装型電子部品の構成を示す底面図である。
図１、図２（Ａ）、図２（Ｂ）に示すように、実装型電子部品１０は、基板２０、第１電子部品３１、第２電子部品３２、モールド樹脂４１、モールド樹脂４２、および、端子導体５０を備える。
基板２０は、第１方向と第２方向とのそれぞれに平行な辺を有し、厚み方向から視て略矩形の平板である。基板２０は、互いに対向する第１主面２０１と第２主面２０２とを備える。基板２０は、絶縁性の基体と配線導体（図示を省略している。）とを備える。絶縁性の基体は、例えば、樹脂やＬＴＣＣ（低温同時焼成セラミックス）等からなる。配線導体は、Ｃｕ、Ａｌ等の導電性の高い材料からなり、第１主面２０１に形成された第１ランド導体と、第２主面２０２に形成された第２ランド導体とを有する。第１ランド導体と第２ランド導体とは、適宜接続されている。基板２０の厚みは、例えば、代表的には約５０μｍから約８０μｍであるが、これに限るものではない。また、基板２０は、平板状であれば、その形状は略矩形に限るものではない。
第１電子部品３１は、第１方向と第２方向とのそれぞれに平行な辺を有し、厚み方向から視て略矩形の平板である。第１電子部品３１は、互いに対向する一方面３１１と他方面３１２とを備える。第１電子部品３１は、例えば、半導体基板からなる。第１電子部品３１において、一方面３１１側には、電気的機能部が形成されており、他方面３１２側には、電気的機能部が形成されていない。
例えば、第１電子部品３１が半導体基板から形成される場合、第１電子部品３１では、半導体基板の一方面３１１側に、所定の深さ、パターンでドーピング等が行われたトランジスタ等が形成されている。また、一方面３１１には、トランジスタ等に接続する導体パターンが形成されている。そして、一方面３１１には、外部接続用のバンプが形成されており、この導体パターンに接続している。また、第１電子部品３１における、他方面３１２側には、ドーピング等が行われておらず、半導体基板そのものが存在している。
第２電子部品３２は、第１電子部品３１と同様に、第１方向と第２方向とのそれぞれに平行な辺を有し、厚み方向から視て略矩形の平板である、第２電子部品３２は、互いに対向する一方面３２１と他方面３２２とを備える。第２電子部品３２は、例えば、半導体基板からなる。第２電子部品３２において、一方面３２１側には、電気的機能部が形成されており、他方面３２２側には、電気的機能部が形成されていない。なお、第２電子部品３２の具体的な構造は、第１電子部品３１と同様であり、説明は省略する。
第１電子部品３１および第２電子部品３２を厚み方向から視た面積（平面面積）は、基板２０を厚み方向から視た面積（平面面積）よりも小さい。また、第１電子部品３１の平面面積と第２電子部品３２の平面面積とは、略同じである。しかしながら、第１電子部品３１の平面面積と第２電子部品３２の平面面積とは、同じでなくてもよく、第１電子部品３１の平面面積が第２電子部品３２の平面面積よりも大きくてもよい。
第１電子部品３１は、基板２０の第１主面２０１に実装されている。この際、第１電子部品３１は、一方面３１１が第１主面２０１に対向するように、配置されている。そして、第１電子部品３１のバンプは、基板２０の第１主面２０１のランド導体に接合されている。
第２電子部品３２は、基板２０の第２主面２０２に実装されている。この際、第２電子部品３２は、一方面３２１が第２主面２０２に対向するように、配置されている。そして、第２電子部品３２のバンプは、基板２０の第２主面２０２のランド導体に接合されている。
第１電子部品３１と第２電子部品３２とは、厚み方向から視て、少なくとも一部が重なっている。例えば、図１の場合であれば、第１電子部品３１の平面面積と第２電子部品３２の平面面積は同じであり、第１電子部品３１と第２電子部品３２とは、全面で重なっている。
モールド樹脂４１は、絶縁性を有する。モールド樹脂４１は、基板２０の第１主面２０１側を覆っている。モールド樹脂４１は、第１電子部品３１の側面を覆い、第１電子部品３１の他方面３１２は覆っていない。言い換えれば、第１電子部品３１の他方面３１２は、実装型電子部品１０の外部に露出している。例えば、第１電子部品３１の他方面３１２と、モールド樹脂４１における基板２０への当接面と反対側の面とは、面一である。
モールド樹脂４２は、絶縁性を有する。モールド樹脂４２は、基板２０の第２主面２０２側を覆っている。モールド樹脂４２は、第２電子部品３２の側面を覆い、第２電子部品３２の他方面３２２は覆っていない。言い換えれば、第２電子部品３２の他方面３２２は、実装型電子部品１０の外部に露出している。例えば、第２電子部品３２の他方面３２２と、モールド樹脂４２における基板２０への当接面と反対側の面とは、面一である。
端子導体５０は、基板２０の第２主面２０２側に形成されている。端子導体５０は、実装型電子部品１０を厚み方向から視て、第２電子部品３２と重なっていない。
端子導体５０は、柱状であり、モールド樹脂４２を厚み方向に沿って貫通している。端子導体５０の一方端は、基板２０の第２主面２０２の配線導体に接続している。端子導体５０の他方端は、実装型電子部品１０における第２電子部品３２側の外部に露出している。
この構造によって、端子導体５０は、実装型電子部品１０の外部接続用の端子となる。
このような構成では、第１電子部品３１と第２電子部品３２とが少なくとも一部で重なっていることによって、第１電子部品３１と第２電子部品３２とが並んで配置される態様よりも、全体の平面面積を小さくできる。
特に、第１電子部品３１と第２電子部品３２とが全面で重なっていることによって、平面面積を、さらに小さくできる。
また、第１電子部品３１の他方面３１２と第２電子部品３２の他方面３２２とが露出していることによって、第１電子部品３１がモールド樹脂４１で覆われ、第２電子部品３２がモールド樹脂４２で覆われる態様よりも、実装型電子部品１０の厚みを小さくできる。特に、第１電子部品３１の他方面３１２と第２電子部品３２の他方面３２２との両方が露出していることによって、実装型電子部品１０の厚みを、さらに小さくできる。
また、この構成では、第１電子部品３１の電気的機能部および第２電子部品３２の電気的機能部は、基板２０側に配置されている。すなわち、第１電子部品３１の電気的機能部および第２電子部品３２の電気的機能部は、外部に露出しない。したがって、実装型電子部品１０を、厚み方向の両側から研磨することが可能になり、厚みを更に小さくできる。例えば、第１電子部品３１および第２電子部品３２の厚みを、約１００μｍよりも小さくできる。このように、第１電子部品３１および第２電子部品３２の厚みが小さく、基板２０の厚み同等に小さいことによって、実装型電子部品１０の厚みは小さくなる。
また、前述のように、この構成では、第１電子部品３１の電気的機能部および第２電子部品３２の電気的機能部は、外部に露出しない。したがって、第１電子部品３１の電気的機能部および第２電子部品３２の電気的機能部が実装型電子部品１０の外部に与える悪影響（放射ノイズ等）、および、第１電子部品３１の電気的機能部および第２電子部品３２の電気的機能部が実装型電子部品１０の外部から受ける悪影響（外部ノイズの重畳）等を、抑制できる。
なお、第１電子部品３１と第２電子部品３２とは、電気的機能が同じであってもよく、異なっていてもよい。本発明では、基板２０の第１主面２０１側に実装される電子部品を、第１電子部品３１とし、基板２０の第２主面２０２側に実装される電子部品を、第２電子部品３２としている。
このような構成からなる実装型電子部品１０は、他の回路基板に実装されることによって利用される。
（電子回路モジュールの第１態様）
図３（Ａ）は、第１の実施形態に係る電子回路モジュールの第１態様の構成を示す側面断面図である。図３（Ｂ）は、比較対象の電子回路モジュールの構成を示す側面断面図である。
図３（Ａ）に示すように、電子回路モジュール９０は、実装型電子部品１０、モジュール用回路基板９１、半導体回路基板９２、チップ型実装部品９３、モールド樹脂９４１、モールド樹脂９４２、および、端子導体９５を備える。
モジュール用回路基板９１は、平板であり、互いに対向する主面９１１と主面９１２とを備える。
チップ型実装部品９３は、例えば、所謂、チップ型コンデンサ、チップ型インダクタ、チップ型抵抗素子等である。チップ型実装部品９３の高さ（厚み）は、実装型電子部品１０の厚み以上である。言い換えれば、実装型電子部品１０の厚みは、チップ型実装部品９３の高さ（厚み）以下である。
実装型電子部品１０およびチップ型実装部品９３は、モジュール用回路基板９１の主面９１１に、第１方向に並んで、実装されている。この際、実装型電子部品１０は、端子導体５０が、モジュール用回路基板９１の主面９１１の導体パターンに接合されている。
半導体回路基板９２は、モジュール用回路基板９１の主面９１２に実装されている。半導体回路基板９２は、一方面側に電気的機能部が形成された構造からなる。この電気的機能部が形成された一方面が、モジュール用回路基板９１の主面９１２に対向している。この際、電子回路モジュール９０を厚み方向から視て、半導体回路基板９２は、実装型電子部品１０およびチップ型実装部品９３に、少なくとも一部が重なっている。
モールド樹脂９４１は、絶縁性を有する。モールド樹脂９４１は、モジュール用回路基板９１の主面９１１側を覆っている。モールド樹脂９４１は、実装型電子部品１０およびチップ型実装部品９３を覆っている。この際、モールド樹脂９４１は、実装型電子部品１０における第１電子部品３１の他方面３１２を覆っている。このため、第１電子部品３１の他方面３１２は、電子回路モジュール９０の外部環境から保護される。したがって、電子回路モジュール９０の信頼性は、向上する。
モールド樹脂９４２は、絶縁性を有する。モールド樹脂９４２は、モジュール用回路基板９１の主面９１２側を覆っている。モールド樹脂９４２は、半導体回路基板９２における他方面（電気的機能部が形成されていない面）を覆っていないが、半導体回路基板９２における他方面を覆っていてもよい。
端子導体９５は、柱状であり、モールド樹脂９４２を厚み方向に沿って貫通している。端子導体９５の一方端は、モジュール用回路基板９１の主面９１２の配線導体に接続している。端子導体９５の他方端は、電子回路モジュール９０における半導体回路基板９２側の外部に露出している。
図３（Ｂ）に示すように、比較対象の電子回路モジュール９０Ｐは、電子部品３１Ｐ、電子部品３２Ｐ、モジュール用回路基板９１、半導体回路基板９２、チップ型実装部品９３、モールド樹脂９４１、モールド樹脂９４２、および、端子導体９５を備える。比較対象の電子回路モジュール９０Ｐは、第１の実施形態に係る電子回路モジュール９０の比較対象であるので、電子回路モジュール９０と異なる箇所のみを説明する。
電子部品３１Ｐは、第１電子部品３１と同じ機能を有し、電子部品３２Ｐは、第２電子部品３２と同じ機能を有する。ただし、電子部品３１Ｐおよび電子部品３２Ｐは、第１電子部品３１および第２電子部品３２のような薄膜化（後述する）が容易でないので、第１電子部品３１および第２電子部品３２と比較して厚みが大きい。
電子部品３１Ｐ、電子部品３２Ｐ、および、チップ型実装部品９３は、モジュール用回路基板９１の主面９１１に、第１方向に並んで、実装されている。
図３（Ａ）、図３（Ｂ）を比較して分かるように、第１の実施形態に係る実装型電子部品１０の構成を備えることによって、電子回路モジュール９０は、比較対象の電子回路モジュール９０Ｐに対して、次の点で優位な特徴を有する。
電子回路モジュール９０では、実装型電子部品１０を用いることによって、第１電子部品３１と第２電子部品３２とが重ねて配置されている。このため、比較対象の電子回路モジュール９０Ｐのように、電子部品３１Ｐと電子部品３２Ｐとがモジュール用回路基板９１の主面９１１に沿って並んで配置される構成と比較して、電子回路モジュール９０は、主面９１１に平行な方向の長さ（図３（Ａ）、図３（Ｂ）では、第１方向の長さ）を小さくできる。例えば、図３（Ａ）、図３（Ｂ）の場合であれば、電子回路モジュール９０の第１方向の長さＬ９０は、電子回路モジュール９０Ｐの第１方向の長さＬ９０Ｐよりも小さくなる。すなわち、電子回路モジュール９０は、電子回路モジュール９０Ｐに対して小面積になる。
また、実装型電子部品１０の厚みは、チップ型実装部品９３の高さ（厚み）以下である。これにより、第１電子部品３１と第２電子部品３２とが重なっていても、電子回路モジュール９０の厚みは、チップ型実装部品９３の高さ（厚み）によって決まる。したがって、電子回路モジュール９０の厚みは、比較対象の電子回路モジュール９０Ｐの厚みよりも、大きくならない。すなわち、第１電子部品３１と第２電子部品３２とを重ねても、電子回路モジュール９０は、電子回路モジュール９０Ｐに対して大型化しない。
このように、本実施形態の実装型電子部品１０の構成を用いることによって、電子回路モジュール９０の電子回路としての機能要素を減らすことなく、電子回路モジュール９０を小型化できる。
（電子回路モジュールの第２態様）
図４（Ａ）は、第１の実施形態に係る電子回路モジュールの第２態様の構成を示す平面図である。図４（Ｂ）は、比較対象の電子回路モジュールの構成を示す平面図である。なお、図４（Ａ）に示す電子回路モジュール９０は、図３（Ａ）に示す電子回路モジュール９０の派生であり、図４（Ｂ）に示す比較対象の電子回路モジュール９０Ｐは、図３（Ｂ）に示す電子回路モジュール９０Ｐの派生であるので、図３（Ａ）および図３（Ｂ）に対する説明と同様の内容については説明を省略する。
図４（Ａ）に示すように、電子回路モジュール９０は、複数の実装型電子部品１０、モジュール用回路基板９１、複数のチップ型実装部品９３を備える。なお、電子回路モジュール９０は、図３（Ａ）に示すような半導体回路基板、モールド樹脂および端子導体等を備えていてもよい。
モジュール用回路基板９１は、平板である。チップ型実装部品９３は、例えば、所謂、チップ型コンデンサ、チップ型インダクタ、チップ型抵抗素子等である。
複数の実装型電子部品１０の厚みは、複数のチップ型実装部品９３における最も厚みが大きなチップ型実装部品９３の高さ（厚み）以下である。
複数の実装型電子部品１０および複数のチップ型実装部品９３は、モジュール用回路基板９１の主面に、モジュールの第１方向（Ｍ）および第２方向（Ｍ）に対して、所定の配列パターンで実装されている。
図４（Ｂ）に示すように、比較対象の電子回路モジュール９０Ｐは、複数の電子部品３１Ｐ、複数の電子部品３２Ｐ、モジュール用回路基板９１、および、複数のチップ型実装部品９３を備える。
複数の電子部品３１Ｐ、複数の電子部品３２Ｐ、および、複数のチップ型実装部品９３は、モジュール用回路基板９１の主面に、モジュールの第１方向（Ｍ）および第２方向（Ｍ）に対して、所定の配列パターンで実装されている。
図４（Ａ）、図４（Ｂ）を比較して分かるように、第１の実施形態に係る実装型電子部品１０の構成を備えることによって、電子回路モジュール９０は、比較対象の電子回路モジュール９０Ｐに対して、次の点で優位な特徴を有する。
比較対象の電子回路モジュール９０Ｐのように、電子部品３１Ｐと電子部品３２Ｐとが別々に配置される構成と比較して、電子回路モジュール９０では、第１電子部品３１と第２電子部品３２とが重ねられていることによって、主面に平行な第１方向（Ｍ）および第２方向（Ｍ）の長さを小さくできる。例えば、図４（Ａ）、図４（Ｂ）の場合であれば、電子回路モジュール９０の第１方向（Ｍ）の長さＬ９０１は、電子回路モジュール９０Ｐの第１方向（Ｍ）の長さＬ９０Ｐ１よりも小さくなる。さらに、電子回路モジュール９０の第２方向（Ｍ）の長さＬ９０２は、電子回路モジュール９０Ｐの第２方向（Ｍ）の長さＬ９０Ｐ２よりも小さくなる。
したがって、電子回路モジュール９０は、電子回路モジュール９０Ｐに対して小面積になる。特に、図４（Ａ）、図４（Ｂ）に示すように、第１電子部品３１（電子部品３１Ｐ）および第２電子部品３２（電子部品３２Ｐ）が複数存在する場合、より効果的な小面積化が可能になる。
また、上述のように、実装型電子部品１０の厚みが、最も厚みの大きなチップ型実装部品９３の厚み以下であることによって、電子回路モジュール９０の厚みは、比較対象の電子回路モジュール９０Ｐの厚みよりも、大きくならない。すなわち、第１電子部品３１と第２電子部品３２とを重ねても、電子回路モジュール９０は、電子回路モジュール９０Ｐに対して大型化しない。
このように、本実施形態の実装型電子部品１０の構成を用いることによって、電子回路モジュール９０の電子回路としての機能要素を減らすことなく、電子回路モジュール９０を小型化できる。
（実装型電子部品１０の製造方法）
図５は、第１の実施形態に係る実装型電子部品の製造方法を示すフローチャートである。図６（Ａ）、図６（Ｂ）、図６（Ｃ）、図６（Ｄ）は、図５に示す実装型電子部品の製造方法における所定の工程での状態を示す側面断面図である。
まず、基板２０の第１主面２０１に第１電子部品３１を実装し、第２主面（主面２０２）に第２電子部品３２を実装する（Ｓ１１）。この際、第１電子部品３１は、電気的機能部が形成された一方面３１１が基板２０の第１主面２０１に対向するように実装される。第２電子部品３２は、電気的機能部が形成された一方面３２１が基板２０の第２主面２０２に対向するように実装される。
次に、基板２０の第２主面（主面２０２）側に端子導体５０を形成する（Ｓ１２）。例えば、具体的には、図６（Ｂ）に示すように、基板２０の主面２０２から、主面２０２に直交する方向に延びる柱状の端子導体５０を形成する。
次に、基板２０の両主面を絶縁性樹脂でモールドする（Ｓ１３）。例えば、具体的には、図６（Ｃ）に示すように、基板２０の主面２０１側に、モールド樹脂４１を形成する。この際、モールド樹脂４１は、第１電子部品３１の側面および他方面３１２を覆っている。また、基板２０の主面２０２側に、モールド樹脂４２を形成する。この際、モールド樹脂４２は、第２電子部品３２の側面および他方面３２２を覆っている。
次に、モールド樹脂および電子部品の他方面を研削する（Ｓ１４）。例えば、具体的には、図６（Ｄ）に示すように、モールド樹脂４１の基板２０側と反対側から研削していく。そして、モールド樹脂４１とともに第１電子部品３１を、他方面３１２側から所定の厚みで研削する。この研削は、第１電子部品３１の一方面３１１側の電気的機能部に影響を与えない程度で、第１電子部品３１を薄くするように行われる。ここで、モールド樹脂４１によって第１電子部品３１が保持されていることによって、第１電子部品３１のみの場合よりも、研削時の第１電子部品３１の破損を抑制でき、第１電子部品３１の厚みを、さらに小さくできる。
また、モールド樹脂４２の基板２０側と反対側から研削していく。そして、モールド樹脂４２とともに第２電子部品３２を、他方面３２２側から所定の厚みで研削する。この研削は、第２電子部品３２の一方面３２１側の電気的機能部に影響を与えない程度で、第２電子部品３２を薄くするように行われる。ここで、モールド樹脂４２によって第２電子部品３２が保持されていることによって、第２電子部品３２のみの場合よりも、研削時の第２電子部品３２の破損を抑制でき、第２電子部品３２の厚みを、さらに小さくできる。
このように、本実施形態の製造方法を用いることによって、厚みの小さな実装型電子部品１０を、より確実に製造できる。さらに、実装型電子部品１０の厚みをさらに小さくできる。
次に、本発明の第２の実施形態に係る実装型電子部品について、図を参照して説明する。図７は、第２の実施形態に係る実装型電子部品の構成を示す側面断面図である。
図７に示すように、第２の実施形態に係る実装型電子部品１０Ａは、第１の実施形態に係る実装型電子部品１０に対して、第１電子部品３１Ａおよび第２電子部品３２Ａの構成において異なる。実装型電子部品１０Ａの他の構成は、実装型電子部品１０と同様であり、同様の箇所の説明は省略する。
第１電子部品３１Ａは、圧電体基板３１３と支持基板３１４とを備える。支持基板３１４は、絶縁性を有する。圧電体基板３１３と支持基板３１４とは積層されている。第１電子部品３１Ａにおける圧電体基板３１３側の主面が、第１電子部品３１Ａの一方面３１１である。第１電子部品３１Ａにおける支持基板３１４側の主面が、第１電子部品３１Ａの他方面３１２である。一方面３１１には、ＳＡＷフィルタ等の電気的機能部を実現するための導体パターンが形成されている。
第２電子部品３２Ａは、圧電体基板３２３と支持基板３２４とを備える。支持基板３２４は、絶縁性を有する。圧電体基板３２３と支持基板３２４とは積層されている。第２電子部品３２Ａにおける圧電体基板３２３側の主面が、第２電子部品３２Ａの一方面３２１である。第２電子部品３２Ａにおける支持基板３２４側の主面が、第２電子部品３２Ａの他方面３２２である。一方面３２１には、ＳＡＷフィルタ等の電気的機能部を実現するための導体パターンが形成されている。
第１電子部品３１Ａは、一方面（圧電体基板３１３側の主面）３１１が基板２０の第１主面２０１に対向するように、基板２０に実装されている。第２電子部品３２Ａは、一方面（圧電体基板３２３側の主面）３２１が基板２０の主面２０２に対向するように、基板２０に実装されている。
第１電子部品３１Ａの他方面（支持基板３１４側の主面）３１２は、モールド樹脂４１に覆われていない。同様に、第２電子部品３２Ａの他方面（支持基板３２４側の主面）３２２は、モールド樹脂４２に覆われていない。
このような構成であっても、実装型電子部品１０Ａは、実装型電子部品１０と同様の作用効果を得られる。
なお、実装型電子部品１０Ａでは、複数の電子部品のそれぞれに圧電体基板を用いる態様を示し、実装型電子部品１０では、複数の電子部品のそれぞれに半導体基板を用いる態様を示した。しかしながら、実装型電子部品に、半導体基板を用いた電子部品と、圧電体基板を用いた電子部品との両方を用いることもできる。
次に、本発明の第３の実施形態に係る実装型電子部品について、図を参照して説明する。図８（Ａ）、図８（Ｂ）は、第３の実施形態に係る実装型電子部品の構成を示す側面断面図である。
図８（Ａ）、図８（Ｂ）に示すように、第３の実施形態に係る実装型電子部品１０Ｂおよび実装型電子部品１０Ｃは、第１の実施形態に係る実装型電子部品１０に対して、第１電子部品３１の個数が第２電子部品３２の個数よりも多い点で異なる。実装型電子部品１０Ｂの他の構成および実装型電子部品１０Ｃの他の構成は、実装型電子部品１０と同様であり、同様の箇所の説明は省略する。
図８（Ａ）に示すように、実装型電子部品１０Ｂは、２個の第１電子部品３１と、１個の第２電子部品３２とを備える。２個の第１電子部品３１の電気的機能は、同じであっても、異なっていてもよい。
２個の第１電子部品３１のそれぞれの平面面積と１個の第１電子部品３１の平面面積とは、例えば、略同じである。
２個の第１電子部品３１は、基板２０の第１主面２０１に実装されている。２個の第１電子部品３１は、第１主面２０１に沿って並んで実装されている。
第２電子部品３２は、基板２０の主面２０２に実装されている。第２電子部品３２は、実装型電子部品１０Ｂの厚み方向から視て、２個の第１電子部品３１のそれぞれに重なっている。言い換えれば、第２電子部品３２の一部は、１個の第１電子部品３１に重なっており、第２電子部品３２の他部は、別の１個の第１電子部品３１に重なっている。
複数の端子導体５０は、実装型電子部品１０Ｂを厚み方向から視て、第２電子部品３２を挟むように、配置されている。さらに、実装型電子部品１０Ｂを厚み方向から視て、複数の端子導体５０は、２個の第１電子部品３１のいずれかに重なっている。
図８（Ｂ）に示すように、実装型電子部品１０Ｃは、図８（Ａ）に示す実装型電子部品１０Ｂに対して、２個の第１電子部品３１に対する、第２電子部品３２および複数の端子導体５０の配置関係が異なるものである。
第２電子部品３２は、実装型電子部品１０Ｂの厚み方向から視て、２個の第１電子部品３１の一方に重なっている。複数の端子導体５０は、実装型電子部品１０Ｂを厚み方向から視て、２個の第１電子部品３１の他方に重なっている。この構成では、実装型電子部品１０Ｂの厚み方向から視て、複数の端子導体５０は、集中して配置される。
実装型電子部品１０Ｂおよび実装型電子部品１０Ｃに示すように、実装型電子部品に備える電子部品の個数が３以上の奇数になり、複数の電子部品の平面面積が略同じである場合、第１主面２０１に実装する第１電子部品３１の個数を、主面２０２に実装する第２電子部品３２の個数よりも多くする。特に、第１主面２０１に実装する第１電子部品３１の個数を、主面２０２に実装する第２電子部品３２の個数よりも１個多くするとよい。
この構成では、第２電子部品３２が実装されておらず、第１電子部品３１に重なる空きスペースが、主面２０２側に生じる。すなわち、基板２０の第１主面２０１側の電子部品の総面積（本発明の「第１電子部品の面積」）が、主面２０２側の電子部品の総面積（本発明の「第２電子部品の面積」）よりも大きければ、主面２０２側に、第１電子部品３１に重なる空きスペースが生じる。この空きスペースに、複数の端子導体５０を配置することによって、実装型電子部品の平面面積を、効果的に小さくできる。
なお、第１主面２０１に実装される第１電子部品３１の個数と、主面２０２に実装される第２電子部品３２の個数とに関係なく、第１主面２０１に実装される１個の第１電子部品３１の平面面積または複数の第１電子部品３１の総面積が、主面２０２に実装される１個の第２電子部品３２の平面面積または複数の第２電子部品３２の総面積よりも大きければ、実装型電子部品１０Ｂ、および、実装型電子部品１０Ｃと同様の端子導体５０の構成を採用できる。そして、実装型電子部品１０Ｂおよび実装型電子部品１０Ｃと同様に、効果的な小型化が可能になる。
次に、本発明の第４の実施形態に係る実装型電子部品について、図を参照して説明する。図９は、第４の実施形態に係る実装型電子部品の構成を示す側面断面図である。
図９に示すように、第４の実施形態に係る実装型電子部品１０Ｄは、第１の実施形態に係る実装型電子部品１０に対して、端子導体５０の態様において異なる。実装型電子部品１０Ｄの他の構成は、実装型電子部品１０と同様であり、同様の箇所の説明は省略する。
端子導体５０は、実装型電子部品１０Ｄの側面に露出している。すなわち、端子導体５０は、実装型電子部品１０Ｄの外部に露出する側面５１を有する。
このような構成では、端子導体５０における第２電子部品３２側と反対側に、モールド樹脂４２が存在しない。これにより、実装型電子部品１０Ｄの平面面積を小さくできる。更に、外部に露出する側面５１を有することによって、端子導体５０における実装型電子部品１０Ｄの底面（第２電子部品３２の他方面３２２と面一の面）への露出面積が小さくても、側面５１によって補うことができる。すなわち、実装型電子部品１０Ｄを小さくしても、他のモジュール用回路基板等への接合される面積の低下を抑制できる。
次に、本発明の第５の実施形態に係る実装型電子部品および電子回路モジュールについて、図を参照して説明する。図１０（Ａ）は、第５の実施形態に係る実装型電子部品の構成を示す側面断面図である。図１０（Ｂ）は、第５の実施形態に係る電子回路モジュールの構成を示す側面断面図である。
図１０（Ａ）に示すように、第５の実施形態に係る実装型電子部品１０Ｅは、第１の実施形態に係る実装型電子部品１０に対して、シールド膜６０を備える点で異なる。実装型電子部品１０Ｅの他の構成は、実装型電子部品１０と同様であり、同様の箇所の説明は省略する。
シールド膜６０は、導電性を有し、薄膜（導電性膜）である。シールド膜６０は、基板２０、第１電子部品３１、第２電子部品３２、モールド樹脂４１、および、モールド樹脂４２からなる構造体（第１の実施形態に係る実装型電子部品１０の構成）に対して、第２電子部品３２および端子導体５０側の外面以外を覆っている。シールド膜６０は、例えば、電子回路モジュール９０のモジュール用回路基板９１等を介して、グランド電位に接続されていることが好ましい。
このような構成によって、第１電子部品３１および第２電子部品３２から外部へのノイズの放射を抑制できる。また、外部からのノイズが第１電子部品３１および第２電子部品３２に受波されることを抑制できる。
図１０（Ｂ）に示すように、第５の実施形態に係る電子回路モジュール９０Ｅは、第１の実施形態に係る電子回路モジュール９０に対して、実装型電子部品１０Ｅを用いる点で異なる。電子回路モジュール９０Ｅの他の構成は、電子回路モジュール９０と同様であり、同様の箇所の説明は省略する。
電子回路モジュール９０Ｅ、実装型電子部品１０Ｅ、モジュール用回路基板９１、半導体回路基板９２、チップ型実装部品９３、モールド樹脂９４１、モールド樹脂９４２、および、端子導体９５を備える。
実装型電子部品１０Ｅおよびチップ型実装部品９３は、モジュール用回路基板９１の主面９１１に実装されている。実装型電子部品１０Ｅおよびチップ型実装部品９３は、モールド樹脂９４１で覆われている。
このような構成では、電子回路モジュール９０Ｅを、導電性のシールド膜で覆わなくても、第１電子部品３１および第２電子部品３２から外部へのノイズが放射されること、および、外部からのノイズが第１電子部品３１および第２電子部品３２に受波されることを、抑制できる。
また、電子回路モジュール９０Ｅが他の電子部品に近接しても、シールド膜がないので、当該シールド膜を介した短絡が生じない。これにより、電子回路モジュール９０Ｅに、他の電子部品を近接して配置することが可能になる。
なお、上述の各実施形態では、実装型電子部品に複数の電子部品のみが備えられた態様を示した。しかしながら、実装型電子部品には、基板に形成した導体パターン等によるコンデンサ、インダクタ、抵抗等を含むこともできる。また、電子部品よりも厚みの小さい形状であれば、実装型電子部品に実装型素子を配置してもよい。
また、上述の各実施形態では、複数の電子部品の他方面を樹脂でモールドしない態様を示した。しかしながら、実装型電子部品の厚みがチップ型実装部品よりも低ければ、他方面を樹脂でモールドすることも可能である。
また、上述の各実施形態の構成は、適宜組み合わせることができ、それぞれの組合せに応じた作用効果を得ることができる。
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ：実装型電子部品
２０：基板
３１、３１Ａ：第１電子部品
３２、３２Ａ：第２電子部品
３１Ｐ、３２Ｐ：電子部品
４１、４２、９４１、９４２：モールド樹脂
５０：端子導体
５１：側面
６０：シールド膜
９０、９０Ｅ、９０Ｐ：電子回路モジュール
９１：モジュール用回路基板
９２：半導体回路基板
９３：チップ型実装部品
９５：端子導体
２０１：第１主面
２０２：第２主面
３１１：一方面
３１２：他方面
３１３、３２３：圧電体基板
３１４、３２４：支持基板
３２１：一方面
３２２：他方面
９１１：主面
９１２：主面

Claims (11)

  1. 実装型電子部品と、
    チップ型実装部品と、
    前記実装型電子部品と、前記チップ型実装部品とが第１部品実装面に実装されたモジュール回路基板と、
    を備えた、電子回路モジュールであって、
    前記実装型電子部品は、
    第１主面と第２主面とを有し、配線導体を備える基板と、
    前記第１主面に実装され、一方面側に第１電気的機能部が形成され、他方面側に前記第１電気的機能部が形成されていない第１電子部品と、
    前記第２主面に実装され、一方面側に第２電気的機能部が形成され、他方面側に前記第２電気的機能部が形成されていない第２電子部品と、
    前記第１電子部品の少なくとも一部を覆う、前記第１主面に形成された第１モールド樹脂と、
    前記第２電子部品の少なくとも一部を覆う、前記第２主面に形成された第２モールド樹脂と、
    前記基板の前記配線導体を外部の回路に接続するための端子導体と、
    を備え、
    前記第１電子部品は、前記第１電気的機能部が形成される一方面が前記第１主面に対向するように、前記基板へ実装され、
    前記第２電子部品は、前記第２電気的機能部が形成される一方面が前記第２主面に対向するように、前記基板へ実装され、
    前記第１電子部品と前記第２電子部品は、前記基板の厚み方向から視て、少なくとも一部が重なっており、
    前記第１電子部品の他方面は、前記第１モールド樹脂から露出しており、
    前記第２電子部品の他方面は、前記第２モールド樹脂から露出しており、
    前記実装型電子部品の厚みは、前記チップ型実装部品の厚み以下である、
    電子回路モジュール。
  2. 実装型電子部品と、
    チップ型実装部品と、
    前記実装型電子部品と、前記チップ型実装部品とが第１部品実装面に実装されたモジュール回路基板と、
    を備えた、電子回路モジュールであって、
    前記実装型電子部品は、
    第１主面と第２主面とを有し、配線導体を備える基板と、
    前記第１主面に実装され、一方面側に第１電気的機能部が形成され、他方面側に前記第１電気的機能部が形成されていない第１電子部品と、
    前記第２主面に実装され、一方面側に第２電気的機能部が形成され、他方面側に前記第２電気的機能部が形成されていない第２電子部品と、
    前記第１電子部品の少なくとも一部を覆う、前記第１主面に形成された第１モールド樹脂と、
    前記第２電子部品の少なくとも一部を覆う、前記第２主面に形成された第２モールド樹脂と、
    前記基板の前記配線導体を外部の回路に接続するための端子導体と、
    を備え、
    前記第１電子部品は、前記第１電気的機能部が形成される一方面が前記第１主面に対向するように、前記基板へ実装され、
    前記第２電子部品は、前記第２電気的機能部が形成される一方面が前記第２主面に対向するように、前記基板へ実装され、
    前記第１電子部品と前記第２電子部品は、前記基板の厚み方向から視て、少なくとも一部が重なっており、
    前記基板には、前記第１電子部品と前記第２電子部品のみが実装されており、
    前記実装型電子部品の厚みは、前記チップ型実装部品の厚み以下である、
    電子回路モジュール。
  3. 前記モジュール回路基板の第２部品実装面に実装された半導体回路基板を備える、
    請求項１または請求項２に記載の電子回路モジュール。
  4. 前記モジュール回路基板を第１部品実装面および前記第２部品実装面に直交する方向に視て、
    前記実装型電子部品と前記半導体回路基板とは重なっている、
    請求項３に記載の電子回路モジュール。
  5. 前記モジュール回路基板を第１部品実装面および前記第２部品実装面に直交する方向に視て、
    前記半導体回路基板は、前記実装型電子部品と前記チップ型実装部品とに重なっている、
    請求項４に記載の電子回路モジュール。
  6. 前記第１電子部品、前記第１モールド樹脂、前記基板の側面、および、前記第２モールド樹脂の側面を覆い、且つ、前記第２電子部品における前記基板側と反対側の面、および、前記第２モールド樹脂における前記基板側と反対側の面を露出する、導電性膜を備える、
    請求項１乃至請求項５のいずれかに記載の電子回路モジュール。
  7. 前記第１電子部品の平面面積は、前記第２電子部品の平面面積よりも大きく、
    前記端子導体は、前記基板の前記第２主面側に形成され、前記厚み方向から視て、前記第１電子部品に、少なくとも一部が重なっている、
    請求項１乃至請求項６のいずれかに記載の電子回路モジュール。
  8. 前記第１電子部品、前記第２電子部品は、半導体素子である、
    請求項１乃至請求項７のいずれかに記載の電子回路モジュール。
  9. 前記第１電子部品、前記第２電子部品は、圧電体素子である、
    請求項１乃至請求項７のいずれかに記載の電子回路モジュール。
  10. 前記端子導体は、前記第２モールド樹脂の側面から露出している、
    請求項１乃至請求項９のいずれかに記載の電子回路モジュール。
  11. 前記端子導体は、前記厚み方向から視て、前記第２電子部品の一方の側面側のみに配置されている、
    請求項１乃至請求項１０のいずれかに記載の電子回路モジュール。
JP2020555698A 2018-11-12 2019-11-12 電子回路モジュール Active JP7156391B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018211880 2018-11-12
JP2018211880 2018-11-12
PCT/JP2019/044228 WO2020100849A1 (ja) 2018-11-12 2019-11-12 実装型電子部品、および、電子回路モジュール

Publications (2)

Publication Number Publication Date
JPWO2020100849A1 JPWO2020100849A1 (ja) 2021-09-02
JP7156391B2 true JP7156391B2 (ja) 2022-10-19

Family

ID=70731142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020555698A Active JP7156391B2 (ja) 2018-11-12 2019-11-12 電子回路モジュール

Country Status (4)

Country Link
US (1) US12201028B2 (ja)
JP (1) JP7156391B2 (ja)
CN (1) CN113016064A (ja)
WO (1) WO2020100849A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117296150A (zh) * 2021-06-07 2023-12-26 株式会社村田制作所 高频模块以及通信装置
WO2023047957A1 (ja) * 2021-09-27 2023-03-30 株式会社村田製作所 高周波モジュール、及び、通信装置
WO2024034278A1 (ja) * 2022-08-10 2024-02-15 株式会社村田製作所 回路モジュール

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353886A (ja) 2004-06-11 2005-12-22 Matsushita Electric Ind Co Ltd 半導体装置、インターポーザ、半導体装置の製造方法及び半導体装置の検査方法
JP2006019433A (ja) 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
JP2006060128A (ja) 2004-08-23 2006-03-02 Seiko Epson Corp 半導体装置
JP2012028486A (ja) 2010-07-22 2012-02-09 Panasonic Corp 樹脂封止基板装置と、それらの製造方法
WO2013035716A1 (ja) 2011-09-07 2013-03-14 株式会社村田製作所 モジュールの製造方法
JP2016119331A (ja) 2014-12-18 2016-06-30 マイクロン テクノロジー， インク． 半導体装置及び半導体装置の製造方法
JP2018137474A (ja) 2018-04-16 2018-08-30 ルネサスエレクトロニクス株式会社 電子装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794622A (ja) * 1993-09-21 1995-04-07 Toshiba Corp 半導体装置及び半導体装置の実装方法
JP3537400B2 (ja) 2000-03-17 2004-06-14 松下電器産業株式会社 半導体内蔵モジュール及びその製造方法
US7098580B2 (en) * 2004-01-29 2006-08-29 Kyocera Corporation Piezoelectric oscillator
WO2014017228A1 (ja) 2012-07-26 2014-01-30 株式会社村田製作所 モジュール
JP5788585B2 (ja) * 2013-05-13 2015-09-30 新電元工業株式会社 電子モジュールおよびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353886A (ja) 2004-06-11 2005-12-22 Matsushita Electric Ind Co Ltd 半導体装置、インターポーザ、半導体装置の製造方法及び半導体装置の検査方法
JP2006019433A (ja) 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
JP2006060128A (ja) 2004-08-23 2006-03-02 Seiko Epson Corp 半導体装置
JP2012028486A (ja) 2010-07-22 2012-02-09 Panasonic Corp 樹脂封止基板装置と、それらの製造方法
WO2013035716A1 (ja) 2011-09-07 2013-03-14 株式会社村田製作所 モジュールの製造方法
JP2016119331A (ja) 2014-12-18 2016-06-30 マイクロン テクノロジー， インク． 半導体装置及び半導体装置の製造方法
JP2018137474A (ja) 2018-04-16 2018-08-30 ルネサスエレクトロニクス株式会社 電子装置

Also Published As

Publication number Publication date
WO2020100849A1 (ja) 2020-05-22
JPWO2020100849A1 (ja) 2021-09-02
US12201028B2 (en) 2025-01-14
US20210265555A1 (en) 2021-08-26
CN113016064A (zh) 2021-06-22

Similar Documents

Publication Publication Date Title
US7613010B2 (en) Stereoscopic electronic circuit device, and relay board and relay frame used therein
JP4842346B2 (ja) 電子部品モジュールおよびその製造方法
US20070170582A1 (en) Component-containing module and method for producing the same
JP7156391B2 (ja) 電子回路モジュール
US10861757B2 (en) Electronic component with shield plate and shield plate of electronic component
JPWO2020017582A1 (ja) モジュール
CN112151530B (zh) 电子部件模块及电子部件模块的制造方法
JP7151906B2 (ja) 電子部品モジュール、および、電子部品モジュールの製造方法
US20130250528A1 (en) Circuit module
JP6102770B2 (ja) 高周波モジュール
KR101772490B1 (ko) 인쇄회로기판 어셈블리
US9538644B2 (en) Multilayer wiring substrate and module including same
JP2010123839A (ja) 半導体モジュール
JP2005197354A (ja) 半導体モジュール及びその製造方法
US10154597B2 (en) Component mount board
US20080315416A1 (en) A semiconductor package with passive elements embedded within a semiconductor chip
US12255224B2 (en) Electronic component module
JP6256575B2 (ja) 高周波モジュール
US12232269B2 (en) Electronic component module
WO2022102444A1 (ja) 電子部品モジュール、および、電子部品モジュールの製造方法
JPH0982826A (ja) 半導体素子封止用パッケージおよびそれを用いた回路装置の実装構造
WO2022080360A1 (ja) 電子部品モジュール、サブモジュールおよびその製造方法
JP2005191411A (ja) 高周波集積回路装置
KR100834835B1 (ko) 콘덴서를 내장한 반도체 장치 및 그 제조 방법
JP4292860B2 (ja) 積層型電子回路装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220919

R150 Certificate of patent or registration of utility model

Ref document number: 7156391

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150