[go: up one dir, main page]

KR101772490B1 - 인쇄회로기판 어셈블리 - Google Patents

인쇄회로기판 어셈블리 Download PDF

Info

Publication number
KR101772490B1
KR101772490B1 KR1020110098254A KR20110098254A KR101772490B1 KR 101772490 B1 KR101772490 B1 KR 101772490B1 KR 1020110098254 A KR1020110098254 A KR 1020110098254A KR 20110098254 A KR20110098254 A KR 20110098254A KR 101772490 B1 KR101772490 B1 KR 101772490B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
wafer
electronic components
flexible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020110098254A
Other languages
English (en)
Other versions
KR20130034310A (ko
Inventor
이용원
박태상
신효영
장지영
문영준
홍순민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110098254A priority Critical patent/KR101772490B1/ko
Priority to US13/610,145 priority patent/US8971047B2/en
Priority to BR102012023737A priority patent/BR102012023737A8/pt
Priority to EP12185845.0A priority patent/EP2575417B1/en
Priority to RU2012141224/07A priority patent/RU2012141224A/ru
Priority to CN201210367702.4A priority patent/CN103037619B/zh
Publication of KR20130034310A publication Critical patent/KR20130034310A/ko
Application granted granted Critical
Publication of KR101772490B1 publication Critical patent/KR101772490B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1015—Plug-in assemblages of components, e.g. IC sockets having exterior leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/065—Hermetically-sealed casings sealed by encapsulation, e.g. waterproof resin forming an integral casing, injection moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1053—Plug-in assemblages of components, e.g. IC sockets having interior leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/148—Arrangements of two or more hingeably connected rigid printed circuit boards, i.e. connected by flexible means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/055—Folded back on itself
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 발명의 일 측면은 웨이퍼 자체를 인쇄회로기판으로 사용하여 전기 부품을 웨이퍼 레벨로 실장할 수 있도록 한 인쇄회로기판 어셈블리를 개시한다. 인쇄회로기판 어셈블리는 복수의 전자 부품과, 복수의 전자 부품이 실장되는 인쇄회로기판과, 인쇄회로기판 전체를 덮는 보호체와, 일단이 상기 보호체의 외부로 노출되어 인쇄회로기판이 보호체 외부의 서브 기판과 전기적으로 연결될 수 있도록 구성된 연결 유닛을 포함하고, 인쇄회로기판은 웨이퍼로 형성되는 웨이퍼 인쇄회로기판을 포함하는 것을 특징으로 한다.

Description

인쇄회로기판 어셈블리{PRINTED CIRCUIT BOARD ASSEMBLY}
본 발명은 크기를 작게 하고 두께를 얇게 할 수 있는 인쇄회로기판 어셈블리에 관한 것이다.
최근 전자 제품에 대한 소비자의 요구는 고성능화, 다기능화에 더하여 경량화, 소형화 및 이로 인해 구현되는 디자인을 중시하는 경향이 강해지고 있다. 특히, 휴대 기기에 대해서는 경량화, 소형화 및 박형화가 소비자를 더욱 끌어들일 수 있는 중요한 요소로 간주된다.
위와 같이 전자 제품의 소형과 및 박형화를 위해서는 제품 내부에 위치한 인쇄회로기판(Printed Circuit Board;PCB) 및 이를 포함하는 인쇄회로기판 어셈블리(Printed Circuit Board Assembly;PCBA)의 두께를 얇게 하는 기술이 필수적이다.
위와 같은 목적을 달성할 수 있는 기술 중의 하나인 웨이퍼 레벨 패키지(Wafer Level Package;WLP)가 최근 대두되고 있다. 이러한 웨이퍼 레벨 패키지는 웨이퍼 내의 수많은 반도체 칩들을 동시에 패키지 가공할 수 있어 제조비용을 낮출 수 있고, 반도체 칩의 면적이 곧 패키지의 면적이 되므로 패키지가 더욱 소형화될 수 있는 장점을 가진다.
위와 같이 웨이퍼 레벨 패키지에 있어서, 반도체 칩을 종래의 일반적인 인쇄회로기판에 실장하는 경우 전기적 연결을 위해 별도의 인터포저나 별도의 배선이 필요하여 문제가 되었다.
나아가, 종래 인쇄회로기판에 의하면 미세한 패턴을 구현하는데 한계가 존재하였다.
본 발명의 일 측면은 웨이퍼 자체를 인쇄회로기판으로 사용하여 전기 부품을 웨이퍼 레벨로 실장할 수 있도록 한 인쇄회로기판 어셈블리를 개시한다.
본 발명의 다른 측면은 두 개의 인쇄회로기판을 이용하여 양면 인쇄회로기판을 구현한 인쇄회로기판 어셈블리를 개시한다.
본 발명의 사상에 따른 인쇄회로기판 어셈블리는 복수의 전자 부품;과, 상기 복수의 전자 부품이 실장되는 인쇄회로기판;과, 상기 인쇄회로기판 전체를 덮는 보호체;와, 일단이 상기 보호체의 외부로 노출되어, 상기 인쇄회로기판이 서브 기판과 전기적으로 연결될 수 있도록 구성된 연결 유닛;을 포함하고, 상기 인쇄회로기판은 웨이퍼로 형성되는 웨이퍼 인쇄회로기판을 포함하는 것을 특징으로 할 수 있다.
상기 웨이퍼 인쇄회로기판은 실리콘, 유리, 세라믹 또는 유기물 중 적어도 하나를 재료로 하여 형성되는 것을 특징으로 할 수 있다.
상기 유기물은 낮은 열팽창계수를 가진 유기물(Low CTE organic)을 포함하는 것을 특징으로 할 수 있다.
상기 복수의 전자 부품은 웨이퍼 레벨의 반도체 칩을 포함하는 것을 특징으로 할 수 있다.
상기 복수의 전자 부품은 웨이퍼 레벨에서 상기 웨이퍼 인쇄회로기판에 직접 실장되는 것을 특징으로 할 수 있다.
상기 연결 유닛은 연성 인쇄회로기판을 포함하는 것을 특징으로 할 수 있다.
상기 연성 인쇄회로기판은 그 단부에 상기 연성 인쇄회로기판이 상기 웨이퍼 인쇄회로기판과 전기적, 물리적으로 연결될 수 있도록 구성된 제1전극 단자를 포함하는 것을 특징으로 할 수 있다.
상기 제1전극 단자는 상기 웨이퍼 인쇄회로기판과 솔더 페이스트를 이용해 접착되어 연결되는 것을 특징으로 할 수 있다.
상기 제1전극 단자는 상기 웨이퍼 인쇄회로기판과 이방도전성필름을 이용해 접착되어 연결되는 것을 특징으로 할 수 있다.
상기 복수의 전자 부품은 상기 웨이퍼 인쇄회로기판의 양면에 실장되는 것을 특징으로 할 수 있다.
상기 웨이퍼 인쇄회로기판은 제1웨이퍼 인쇄회로기판과, 상기 제1웨이퍼 인쇄회로기판의 배면에 배치된 제2웨이퍼 인쇄회로기판을 포함하고, 상기 복수의 전자 부품은 상기 제1웨이퍼 인쇄회로기판과 상기 제2웨이퍼 인쇄회로기판 각각의 외측면에 실장되는 것을 특징으로 할 수 있다.
상기 제1웨이퍼 인쇄회로기판과 상기 제2웨이퍼 인쇄회로기판은 연성 인쇄회로기판으로 연결되는 것을 특징으로 할 수 있다.
또한, 본 발명의 사상에 따른 인쇄회로기판 어셈블리는 복수의 전자 부품이 실장되는 인쇄회로기판을 포함하는 인쇄회로기판 어셈블리에 있어서, 상기 인쇄회로기판은 웨이퍼로 형성되는 것을 특징으로 할 수 있다.
상기 인쇄회로기판의 기계적 강도를 향상시키고, 상기 인쇄회로기판에 실장된 상기 복수의 전자 부품을 보호하기 위하여 상기 인쇄회로기판 전체를 덥도록 마련된 보호체;를 더 포함하는 것을 특징으로 할 수 있다.
상기 인쇄회로기판이 외부의 서브 기판과 전기적으로 연결될 수 있도록 일단은 상기 보호체 내부에서 상기 인쇄회로기판에 연결되고 타단은 상기 보호체의 외부로 노출된 연성 인쇄회로기판;을 더 포함하는 것을 특징으로 할 수 있다.
상기 연성 인쇄회로기판의 일단은 상기 인쇄회로기판의 일면에 직접 접합되는 것을 특징으로 할 수 있다.
상기 복수의 전자 부품은 웨이퍼 레벨의 반도체 칩 상태로 상기 인쇄회로기판에 실장되는 것을 특징으로 할 수 있다.
또한, 본 발명의 사상에 따른 인쇄회로기판 어셈블리는 웨이퍼에 회로가 구현되어 형성되는 제1웨이퍼 인쇄회로기판;과, 웨이퍼에 회로가 구형되어 형성되며, 상기 제1웨이퍼 인쇄회로기판의 배면에 접촉되어 배치되는 제2웨이퍼 인쇄회로기판;과, 상기 제1웨이퍼 인쇄회로기판과 상기 제2웨이퍼 인쇄회로기판이 접하는 면과 반대되는 면 중 적어도 하나에 실장되는 복수의 전기 부품;과, 상기 제1웨이퍼 인쇄회로기판과 상기 제2웨이퍼 인쇄회로기판이 전기적으로 연결되도록 구성된 연성 인쇄회로기판;과, 접촉되어 결합된 상기 제1웨이퍼 인쇄회로기판과 상기 제2웨이퍼 인쇄회로기판 전체를 덮도록 형성된 보호체;를 포함하는 것을 특징으로 할 수 있다.
상기 복수의 전기 부품은 웨이퍼 레벨의 반도체 칩 자체로 상기 제1웨이퍼 인쇄회로기판과 상기 제2웨이퍼 인쇄회로기판에 직접 실장되는 것을 특징으로 할 수 있다.
상기 연성 인쇄회로기판은 상기 제1웨이퍼 인쇄회로기판과 상기 제2웨이퍼 인쇄회로기판과 직접 접합되는 것을 특징으로 할 수 있다.
또한, 본 발명의 사상에 따른 인쇄회로기판 어셈블리는 웨이퍼에 회로가 구현되어 형성되는 웨이퍼 인쇄회로기판;과, 상기 웨이퍼 인쇄회로기판의 양면 중 적어도 하나의 면에 웨이퍼 레벨로 직접 실장되는 복수의 반도체 칩;과, 상기 웨이퍼 인쇄회로기판 전체를 덮도록 형성된 보호체;를 포함하는 것을 특징으로 할 수 있다.
상기 웨이퍼 인쇄회로기판이 상기 보호체 외부의 기판과 전기적으로 연결될 수 있도록 하는 연성 인쇄회로기판을 더 포함하는 것을 특징으로 할 수 있다.
상기 연성 인쇄회로기판은 상기 웨이퍼 인쇄회로기판에 직접 접합되어 연결되는 것을 특징으로 할 수 있다.
인쇄회로기판을 웨이퍼로 형성하여 전기 부품을 인쇄회로기판에 웨이퍼 레벨로 실장하고, 연성 인쇄회로기판을 직접 접착, 연결하여 인쇄회로기판 어셈블리를 작고 얇게 구현할 수 있다.
인쇄회로기판 두 개를 겹치는 것과 같은 간단한 구조로 양면 인쇄회로기판을 구현할 수 있다.
도 1은 본 발명의 제1실시예에 따른 인쇄회로기판 어셈블리의 구성을 도시한 도면.
도 2는 도 1의 인쇄회로기판 어셈블리 내부의 전자 부품이 실장된 인쇄회로기판을 도시한 도면.
도 3은 도 2의 인쇄회로기판에 연성 인쇄회로기판이 연결된 것을 도시한 도면.
도 4는 도 1의 인쇄회로기판 어셈블리의 단면도.
도 5는 본 발명의 제2실시예에 따른 인쇄회로기판 어셈블리의 단면도.
도 6b는 본 발며의 제3실시예에 따른 몰딩되기 전 인쇄회로기판 어셈블리의 내부 구성을 도시한 도면.
도 6a는 도 6a에 따른 인쇄회로기판 어셈블리의 단면도.
도 7은 본 발명의 제4실시예에 따른 인쇄회로기판 어셈블리와 서브 기판의 연결관계를 나타낸 도면.
도 8는 본 발명의 제5실시예에 따른 인쇄회로기판 어셈블리와 서브 기판의 연결관계를 나타낸 도면.
이하에서는 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1 내지 도 4에 도시된 바와 같이, 인쇄회로기판 어셈블리(1)는 인쇄회로기판(100)과, 인쇄회로기판(100)에 실장된 전자 부품(111, 112)과, 인쇄회로기판(100)에 연결된 연성 인쇄회로기판(20)으로 구성된다.
종래 인쇄회로기판은 에폭시 수지 또는 베이클라이트 수지와 같은 절연체로 만든 얇은 기판을 베이스로 하여, 그 위에 구리박으로 배선을 형성한 후 푸른 색의 납 레지스트를 인쇄하여 형성한다.
본 발명의 실시예에 따른 인쇄회로기판은 웨이퍼 자체에 재배선 공정을 하여 형성된 웨이퍼 인쇄회로기판(100)이다.
웨이퍼 인쇄회로기판(100)에는 반도체 재배선 공정을 이용하여 회로를 형성한다. 따라서, 종래 인쇄회로기판에서 구현할 수 없었던 미세 피치 부품의 실장이 가능한 미세 패턴을 구현할 수 있다.
웨이퍼 인쇄회로기판(100)에 사용되는 웨이퍼의 재질은 실리콘, 유리, 세라믹 또는 유기물일 수 있다. 특히, 유기물은 낮은 열팽창계수를 가지는 유기물(Low CTE Organic)일 수 있다.
웨이퍼 인쇄회로기판(100)의 일면에는 전자 부품이 실장된다. 전자 부품(111, 112)은 일반적으로 사용되는 패키지 형태의 부품이거나, 웨이퍼 레벨의 반도체 칩일 수 있다. 다만, 본 발명은 인쇄회로기판 어셈블리(1)의 소형화 및 박형화를 위한 것이므로 전자 부품(111, 112)은 웨이퍼 레벨의 반도체 칩인 것이 바람직할 것이다.
전자 부품(111, 112)이 웨이퍼 레벨의 반도체 칩인 경우, 웨이퍼 인쇄회로기판(100)에 솔더볼 등을 이용하여 직접 실장될 수 있다. 웨이퍼 인쇄회로기판(100) 자체가 웨이퍼로 형성되어 있기 때문에 반도체 칩의 실장에 문제가 없다. 문제되던 배선 문제는 웨이퍼 인쇄회로기판(100)에 반도체 재배선 공정을 이용하여 회로를 형성할 수 있기 때문에 미세한 패턴의 회로 배선도 구현할 수 있다.
웨이퍼 인쇄회로기판(100)의 일측 가장자리에는 외부의 서브 기판(미도시)과 전기적 연결을 위한 접속용 전극 단자(120)가 마련되어 있다.
접속용 전극 단자(120)에는 연성 인쇄회로기판(Flexible PCB;FPCB)(20)이 접촉되어 연결된다. 연성 인쇄회로기판(20)은 유연성 있는 절연기판을 사용한 기판을 의미한다.
연성 인쇄회로기판(20)은 연성 재료인 폴리에스테르(polyester;PET) 또는 폴리이미드(polyimide;PI)와 같은 내열성 플라스틱 필름을 사용하여 형성될 수 있다.
연성 인쇄회로기판(20)의 일단에는 웨이퍼 인쇄회로기판(100)와 전기적, 물리적으로 연결되기 위한 내부 전극 단자(21)가 형성되고, 타단에는 외부 서브 기판(미도시)과 전기적, 물리적으로 연결되기 위한 외부 전극 단자(22)가 형성된다.
종래 인쇄회로기판에 연성 인쇄회로기판(20)을 연결하기 위해서는 별도의 커넥터가 필요하였으나, 웨이퍼 인쇄회로기판(100)은 커넥터 없이 직접 연성 인쇄회로기판(20)을 접합할 수 있다.
연성 인쇄회로기판(20)은 웨이퍼 인쇄회로기판(100)에 접합제를 이용하여 접합된다. 연성 인쇄회로기판(20)의 내부 전극 단자(21)와 웨이퍼 인쇄회로기판(100)의 접속용 전극 단자(120)가 맞닿아 접합되면 연성 인쇄회로기판(20)과 웨이퍼 인쇄회로기판(100)이 전기적, 물리적으로 연결된다.
접합제로는 솔더 페이스트 또는 이방도전성필름(Anisotropic Conductive Film;ACF)이 사용된다. 위 접합제 외에 연성 인쇄회로기판(20)을 웨이펀 인쇄회로기판(100)에 전기적, 물리적으로 연결되게 하는 접합제는 본 발명의 사상에 포함된다.
위와 같이 탑재 면적이 크고, 높이가 높은 커넥터를 사용하지 않고 연성 인쇄회로기판(20)을 전기적, 물리적으로 연결함에 따라, 인쇄회로기판 어셈블리(1)의 소형화 및 박형화를 달성할 수 있다.
전자 부품(111, 112)이 실장되고 연성 인쇄회로기판(20)이 연결된 웨이퍼 인쇄회로기판(100)은 외부의 충격에 약하기 때문에 웨이퍼 인쇄회로기판(100) 전체를 수지를 도포하여 형성되는 보호체(120)로 덮는다.
보호체(120)가 인쇄회로기판 어셈블리(1)을 덮더라도 연성 인쇄회로기판(20)의 외부 전극 단자(22)는 외부 서브 기판(미도시)와 연결되어야 하므로 보호체(120)외부로 노출된다.
위 보호체(120)에 의해 인쇄회로기판 어셈블리(1)는 충분한 기계적 강도를 확보하여 안정성을 가지는 동시에 전자 부품(111, 112)을 보호할 수 있다.
이하에서는 인쇄회로기판 어셈블리를 더 소형화하고 집적화하기 위해 양면 인쇄회로기판 어셈블리를 구현하는 구성에 대하여 설명한다.
도 5는 본 발명의 제2실시예에 따른 인쇄회로기판 어셈블리의 단면도이다.
도 5에 도시된 바와 같이, 웨이퍼 인쇄회로기판(200)은 양면에 회로 배선이 형성되어 양면에 전자 부품(111, 112, 113, 114)이 실장된다.
전자 부품(111, 112, 113, 114)은 웨이퍼 레벨의 반도체 칩으로서, 웨이퍼 인쇄회로기판(200)에 솔더볼 등을 이용하여 직접 실장된다.
웨이퍼 인쇄회로기판(100)의 일측 가장자리에는 외부의 서브 기판(미도시)과 전기적 연결을 위한 접속용 전극 단자(120, 도 3 참조)가 마련되고, 접속용 전극 단자(120)에 연성 인쇄회로기판(20)이 접촉되어 연결된다.
연성 인쇄회로기판(20)의 일단에는 웨이퍼 인쇄회로기판(200)와 전기적, 물리적으로 연결되고, 타단은 외부 서브 기판(미도시)과 전기적, 물리적으로 연결된다.
연성 인쇄회로기판(20)은 웨이퍼 인쇄회로기판(200)에 접합제를 이용하여 접합되고 별도의 커넥터는 필요없다.
도 6a는 본 발명의 제3실시예에 따른 몰딩되기 전 인쇄회로기판 어셈블리의 내부 구성을 도시한 도면이고, 도 6b는 도 6a에 따른 인쇄회로기판 어셈블리의 단면도이다.
도 6a에 도시된 바와 같이, 제1웨이퍼 인쇄회로기판(201)과 제2웨이퍼 인쇄회로기판(202)이 연결 연성인쇄회로기판(30)으로 전기적, 물리적으로 연결된다.
도면에 도시되지는 않았으나, 제1웨이퍼 인쇄회로기판(201)과 제2웨이퍼 인쇄회로기판(202) 각각에는 연결 연성인쇄회로기판(30)과 연결되기 위한 전극 단자가 마련된다.
연결 연성인쇄회로기판(30)은 제1웨이퍼 인쇄회로기판(201) 및 제2웨이퍼 인쇄회로기판(202)과 접합제를 이용하여 접합되고 별도의 커넥터는 필요없다.
제1웨이퍼 인쇄회로기판(201)과 제2웨이퍼 인쇄회로기판(202)의 일면에는 웨이퍼 레벨의 반도체 칩으로 형성된 전자 부품(111, 112, 113, 114)이 실장된다.
앞서 살펴본 바와 같이 전자 부품(111, 112, 113, 114)은 웨이퍼 인쇄회로기판(200)에 솔더볼 등을 이용하여 웨이퍼 레벨로 직접 실장된다.
제1웨이퍼 인쇄회로기판(201)의 일측 가장자리에는 외부의 서브 기판(미도시)과 전기적 연결을 위한 접속용 전극 단자(120, 도 3 참조)가 마련되고, 접속용 전극 단자(120)에 연성 인쇄회로기판(20)이 접촉되어 연결된다.
연성 인쇄회로기판(20)의 일단에는 웨이퍼 인쇄회로기판(200)와 전기적, 물리적으로 연결되고, 타단은 외부 서브 기판(미도시)과 전기적, 물리적으로 연결된다.
연성 인쇄회로기판(20)은 웨이퍼 인쇄회로기판(200)에 접합제를 이용하여 접합되고 별도의 커넥터는 필요없는 점은 앞서 설명한 바와 동일하다.
도 6b에 도시된 바와 같이, 도 6a의 전자 부품(111, 112, 113, 114)이 실장되지 않은 제1웨이퍼 인쇄회로기판(201)과 제2웨이퍼 인쇄회로기판(202)의 각각의 배면이 마주하며 접촉하도록 연결 연성인쇄회로기판(30)을 접으면 양면에 전자 부품(111, 112, 113, 114)이 실장된 것과 동일한 효과를 얻는다.
제1웨이퍼 인쇄회로기판(201)과 제2웨이퍼 인쇄회로기판(202) 자체의 두께가 두껍지 않기 때문에 두 개의 웨이퍼 인쇄회로기판(201, 202)을 겹쳐도 두께가 두꺼워 지지 않는다.
도 5에 나타난 제2실시예에 의한 양면 웨이퍼 인쇄회로기판을 제조하기 위해서는 별도의 공정이 필요하나, 본 제3실시예에 의하면 일반적인 단면 웨이퍼 인쇄회로기판을 사용하여 제2실시예와 동일한 집적도를 가지는 인쇄회로기판 어셈블리를 구현할 수 있다.
이와 같이 인쇄회로기판 어셈블리를 구성하는 경우 하나의 웨이퍼 인쇄회로기판의 각 면에 두 번 배선공정을 할 필요가 없기 때문에 비용 절감의 효과를 가져올 수 있다.
이와 같이 겹쳐진 제1웨이퍼 인쇄회로기판(201)과 제2웨이퍼 인쇄회로기판(202)의 전체를 수지를 사용하여 몰딩하여 보호체(120)를 형성한다. 보호체(120)에 의해 인쇄회로기판 어셈블리(2b)는 충분한 기계적 강도를 확보하여 안정성을 가지는 동시에 전자 부품(111, 112, 113, 114)을 보호할 수 있다.
도 6b에 명확히 도시되지는 않았으나, 앞서 살펴본 바와 같이 연성 인쇄회로기판(20)은 외부 서브 기판(미도시)과 연결되어야 하므로 보호체(120)외부로 노출되어야 한다.
이하에서 인쇄회로기판 어셈블리와 외부의 서브 기판과 연결 방법에 대해 설명한다.
도 7은 본 발명의 제4실시예에 따른 인쇄회로기판 어셈블리와 서브 기판의 연결관계를 나타낸 도면이다.
도 7에 도시된 바와 같이, 인쇄회로기판 어셈블리(3a)는 인쇄회로기판(200)과, 인쇄회로기판(200)에 실장된 전자 부품(111, 112)과, 인쇄회로기판(200)에 연결된 연성 인쇄회로기판(20, 40)으로 구성된다. 본 실시예에 다른 인쇄회로기판은 웨이퍼 자체에 재배선 공정을 하여 회로 배선이 형성된 웨이퍼 인쇄회로기판(200)을 의미한다.
웨이퍼 인쇄회로기판(200)의 일면에는 전자 부품이 실장된다. 전자 부품(111, 112)은 일반적인 패키지 형태의 부품이거나 웨이퍼 레벨의 반도체 칩일 수 잇다.
특히, 전자 부품이 반도체 칩과 같은 웨이퍼 레벨인 경우, 웨이퍼 인쇄회로기판(200)에 인터포저나 별도의 배선없이 직접 실장된다.
웨이퍼 인쇄회로기판(200)의 일측 가장자리에는 서브 기판(300)과 전기적, 물리적 연결을 위한 제1접속용 전극 단자(미도시)가 마련된다. 제1접속용 전극 단자(미도시)에는 제1연성 인쇄회로기판(20)이 접촉되어 연결된다.
웨이퍼 인쇄회로기판(200)의 타측 가장자리에도 또 다른 기판(미도시)과 전기적, 물리적으로 연결될 수 있도록 하는 제2접속용 전극 단자(미도시)가 마련된다. 제2접속용 전극 단자(미도시)에는 제2연성 인쇄회로기판(40)이 접촉되어 연결된다.
제1연성 인쇄회로기판(20) 및 제2연성 인쇄회로기판(40)은 웨이퍼 인쇄회로기판(200)과 연결을 위한 내부 전극 단자(21, 41)와 외부 기판과 연결을 위한 외부 전극 단자(22, 42)를 포함하여 구성된다.
제1연성 인쇄회로기판(20) 및 제2연성 인쇄회로기판(40)은 웨이퍼 인쇄회로기판(200)에 접합제를 이용하여 접합된다. 접합제로는 솔더 페이스트 또는 이방도전성필름(Anisotropic Conductive Film;ACF)이 사용된다.
커넥터를 사용하지 않고 연성 인쇄회로기판(20, 40)을 전기적, 물리적으로 연결함에 따라, 인쇄회로기판 어셈블리(3a)의 소형화 및 박형화를 달성할 수 있다.
전자 부품(111, 112)이 실장되고 제1연성 인쇄회로기판(20) 및 제2연성 인쇄회로기판(40)이 연결된 웨이퍼 인쇄회로기판(200) 전체를 수지로 몰딩한다. 이에 의해 인쇄회로기판 어셈블리(3a)의 외형을 형성하며 충격을 흡수하는 보호체(120)가 형성된다.
보호체(120)가 인쇄회로기판 어셈블리(3a)를 덮더라도 제1연성 인쇄회로기판(20)과 제2연성 인쇄회로기판(40) 각각의 외부 전극 단자(42)는 보호체(120)의 외부로 노출된다.
보호체(120) 외부로 노출된 제1연성 인쇄회로기판(20)의 외부 전극 단자(42)에는 서브 기판(300)에 연결된다.
본 실시예에 있어서, 서브 기판(300) 역시 웨이퍼로 형성되는 웨이퍼 인쇄회로기판이다. 서브 기판(300)이 웨이퍼 인쇄회로기판인 경우 제1연성 인쇄회로기판(20)의 외부 전극 단자(22)는 커넥터와 같은 구조 없이 서브 기판(300)에 직접 연결된다.
나아가, 서브 기판(300)에 실장되는 전자 부품(311, 312) 역시 웨이퍼 레벨의 반도체 칩 형태로 직접 서브 기판(300)에 실장될 수 있다.
이러한 서브 기판(300)은 인쇄회로기판 어셈블리(3a)와 같이 수지 몰딩을 통해 전체가 보호체(미도시)로 덮는 것이 바람직할 것이다.
도 8는 본 발명의 제5실시예에 따른 인쇄회로기판 어셈블리와 서브 기판의 연결관계를 나타낸 도면이다.
도 8에 도시된 바와 같이, 인쇄회로기판 어셈블리(3b)는 전자 부품이 실장된 웨이퍼 인쇄회로기판(미도시) 전체를 덮는 보호체(120)가 외형을 형성한다. 외부의 서브 기판(400)과 연결을 위한 제1연성 회로기판(20)과 제2연성 회로기판(40)의 단부가 보호체(120)의 외부로 노출된다.
제1연성 회로기판(20)의 단부에는 서브 기판(400)과 접속을 위한 외부 전극 단자(22)가 형성된다.
본 실시예에 의한 서브 기판(400)은 종래 에폭시 수지 또는 베이클라이트 수지를 베이스로 하여 형성되는 인쇄회로기판이다. 따라서 앞의 실시예와 같이 서브 기판(400)에 직접 제1연성 회로기판(20)의 외부 전극 단자(22)가 접촉되어 연결될 수 없다.
따라서, 제1연성 회로기판(20)과 전기적, 물리적 연결을 위한 커넥터(414)가 서브 기판(400) 상에 실장되어 있다.
커넥터(414)에 제1연성 회로기판(20)의 외부 전극 단자(22)가 삽입되면서, 제1연성 회로기판(20)과 서브 기판(400)이 연결된다. 그에 따라 인쇄회로기판 어셈블리(3b)와 서브 기판(400)은 전기적으로 연결된다.
서브 기판(400)은 종래의 인쇄회로기판이므로 전자 부품(411, 412, 413)이 웨이퍼 레벨로 실장될 수 없고, 일반적인 패키지된 전자 부품의 형태로 서브 기판(400)에 실장된다.
자세하게는 전자 부품(411, 412, 413)에는 서브 기판(400)과 전기적 연결을 위한 복수의 리드선(420)이 외부로 돌출되어 있어 이 리드선(42)이 서브 기판(400)에 솔더링되면서 전자 부품(411, 412, 413)이 서브기판(400)에 물리적으로 고정되는 동시에 전기적으로 연결된다.
전자 기기에서 메인보드를 작고 얇게 하는 것만으로도 전자 기기의 크기를 줄일 수 있다, 따라서, 메인 보드를 본 발명의 실시예에 따른 인쇄회로기판 어셈블리(3b)로 구성하고, 그 외의 서브 기판은 종래의 인쇄회로기판과 같이 구성하여도 전자 기기의 소형화 및 박형화를 달성할 수 있을 것이다.
1, 2a, 2b, 3a, 3b : 인쇄회로기판 어셈블리
20, 30 : 연성 인쇄회로기판
100, 200, 201, 202 : 웨이퍼 인쇄회로기판
300, 400 : 외부 서브 기판
111, 112, 113, 114 : 전자 부품(반도체 칩)
120 : 보호체
311, 312, 411, 412, 413 : 전자 부품
414 : 커넥터

Claims (23)

  1. 복수의 전자 부품;
    상기 복수의 전자 부품이 실장되는 인쇄회로기판;
    상기 인쇄회로기판의 전(全)면과 접촉하여 상기 인쇄회로기판 전체를 덮는 보호체;
    일단이 상기 보호체의 외부로 노출되어, 상기 인쇄회로기판이 서브 기판과 전기적으로 연결될 수 있도록 구성된 연결 유닛;을 포함하고,
    상기 보호체는 상기 인쇄회로기판의 전(全)면을 감싸도록 상기 인쇄회로기판에 수지를 몰딩하여 형성되고,
    상기 인쇄회로기판은 실리콘 또는 유기(Organic) 재질을 포함하고,
    상기 연결 유닛은 연성 인쇄회로기판을 포함하는 것을 특징으로 하는 인쇄회로기판 어셈블리.
  2. 제1항에 있어서,
    상기 인쇄회로기판은 유리 또는 세라믹 중 적어도 하나를 재료로 하여 형성되는 것을 특징으로 하는 인쇄회로기판 어셈블리.
  3. 삭제
  4. 제1항에 있어서,
    상기 복수의 전자 부품은 웨이퍼 레벨의 반도체 칩을 포함하는 것을 특징으로 하는 인쇄회로기판 어셈블리.
  5. 제4항에 있어서,
    상기 복수의 전자 부품은 웨이퍼 레벨에서 상기 인쇄회로기판에 직접 실장되는 것을 특징으로 하는 인쇄회로기판 어셈블리.
  6. 삭제
  7. 제1항에 있어서,
    상기 연성 인쇄회로기판은 그 단부에 상기 연성 인쇄회로기판이 상기 인쇄회로기판과 전기적, 물리적으로 연결될 수 있도록 구성된 제1전극 단자를 포함하는 것을 특징으로 하는 인쇄회로기판 어셈블리.
  8. 제7항에 있어서,
    상기 제1전극 단자는 상기 인쇄회로기판과 솔더 페이스트를 이용해 접착되어 연결되는 것을 특징으로 하는 인쇄회로기판 어셈블리.
  9. 제7항에 있어서,
    상기 제1전극 단자는 상기 인쇄회로기판과 이방도전성필름을 이용해 접착되어 연결되는 것을 특징으로 하는 인쇄회로기판 어셈블리.
  10. 제1항에 있어서,
    상기 복수의 전자 부품은 상기 인쇄회로기판의 양면에 실장되는 것을 특징으로 하는 인쇄회로기판 어셈블리.
  11. 제1항에 있어서,
    상기 인쇄회로기판은 제1웨이퍼 인쇄회로기판과, 상기 제1웨이퍼 인쇄회로기판의 배면에 배치된 제2웨이퍼 인쇄회로기판을 포함하고,
    상기 복수의 전자 부품은 상기 제1웨이퍼 인쇄회로기판과 상기 제2웨이퍼 인쇄회로기판 각각의 외측면에 실장되는 것을 특징으로 하는 인쇄회로기판 어셈블리.
  12. 제11항에 있어서,
    상기 제1웨이퍼 인쇄회로기판과 상기 제2웨이퍼 인쇄회로기판은 연성 인쇄회로기판으로 연결되는 것을 특징으로 하는 인쇄회로기판 어셈블리.
  13. 복수의 전자 부품이 실장되는 인쇄회로기판을 포함하는 인쇄회로기판 어셈블리에 있어서,
    상기 인쇄회로기판은 실리콘 또는 유기(Organic) 기판으로 형성되고,
    상기 인쇄회로기판의 기계적 강도를 향상시키고, 상기 인쇄회로기판에 실장된 상기 복수의 전자 부품을 보호하기 위하여 상기 인쇄회로기판의 전(全)면과 접촉하여 상기 인쇄회로기판 전체를 덮도록 수지를 몰딩하여 형성된 보호체; 및
    상기 인쇄회로기판이 외부의 서브 기판과 전기적으로 연결될 수 있도록 일단은 상기 보호체 내부에서 상기 인쇄회로기판에 연결되고 타단은 상기 보호체의 외부로 노출된 연성 인쇄회로기판;을 포함하는 것을 특징으로 하는 인쇄회로기판 어셈블리.
  14. 삭제
  15. 삭제
  16. 제13항에 있어서,
    상기 연성 인쇄회로기판의 일단은 상기 인쇄회로기판의 일면에 커넥터 없이 직접 접합되는 것을 특징으로 하는 인쇄회로기판 어셈블리.
  17. 제13항에 있어서,
    상기 복수의 전자 부품은 웨이퍼 레벨의 반도체 칩 상태로 상기 인쇄회로기판에 실장되는 것을 특징으로 하는 인쇄회로기판 어셈블리.
  18. 웨이퍼에 회로가 구현되어 형성되는 제1웨이퍼 인쇄회로기판;
    웨이퍼에 회로가 구형되어 형성되며, 상기 제1웨이퍼 인쇄회로기판의 배면에 접촉되어 배치되는 제2웨이퍼 인쇄회로기판;
    상기 제1웨이퍼 인쇄회로기판과 상기 제2웨이퍼 인쇄회로기판이 접하는 면과 반대되는 면 중 적어도 하나에 실장되는 복수의 전기 부품;
    상기 제1웨이퍼 인쇄회로기판과 상기 제2웨이퍼 인쇄회로기판이 전기적으로 연결되도록 구성된 연성 인쇄회로기판;
    접촉되어 결합된 상기 제1웨이퍼 인쇄회로기판과 상기 제2웨이퍼 인쇄회로기판의 외면과 접촉하여 상기 외면 전체를 덮도록 형성된 보호체;를 포함하는 것을 특징으로 하는 인쇄회로기판 어셈블리.
  19. 제18항에 있어서,
    상기 복수의 전기 부품은 웨이퍼 레벨의 반도체 칩 자체로 상기 제1웨이퍼 인쇄회로기판과 상기 제2웨이퍼 인쇄회로기판에 직접 실장되는 것을 특징으로 하는 인쇄회로기판 어셈블리.
  20. 제18항에 있어서,
    상기 연성 인쇄회로기판은 상기 제1웨이퍼 인쇄회로기판과 상기 제2웨이퍼 인쇄회로기판과 커넥터 없이 직접 접합되는 것을 특징으로 하는 인쇄회로기판 어셈블리.
  21. 웨이퍼에 회로가 구현되어 형성되는 웨이퍼 인쇄회로기판;
    상기 웨이퍼 인쇄회로기판의 양면 중 적어도 하나의 면에 웨이퍼 레벨로 직접 실장되는 복수의 반도체 칩;
    상기 웨이퍼 인쇄회로기판의 전(全)면과 접촉하여 상기 웨이퍼 인쇄회로기판 전체를 덮도록 형성된 보호체; 및
    상기 웨이퍼 인쇄회로기판이 상기 보호체 외부의 기판과 전기적으로 연결될 수 있도록 하는 연성 인쇄회로기판;을 포함하고,
    상기 웨이퍼 인쇄회로기판은 실리콘 또는 유기(Organic) 재질을 포함하고,
    상기 보호체는 상기 웨이퍼 인쇄회로기판의 전(全)면을 감싸도록 상기 인쇄회로기판에 수지를 몰딩하여 형성되는 것을 특징으로 하는 인쇄회로기판 어셈블리.
  22. 삭제
  23. 제21항에 있어서,
    상기 연성 인쇄회로기판은 상기 웨이퍼 인쇄회로기판에 커넥터 없이 직접 접합되어 연결되는 것을 특징으로 하는 인쇄회로기판 어셈블리.
KR1020110098254A 2011-09-28 2011-09-28 인쇄회로기판 어셈블리 Expired - Fee Related KR101772490B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020110098254A KR101772490B1 (ko) 2011-09-28 2011-09-28 인쇄회로기판 어셈블리
US13/610,145 US8971047B2 (en) 2011-09-28 2012-09-11 Printed circuit board assembly
BR102012023737A BR102012023737A8 (pt) 2011-09-28 2012-09-20 conjunto de placa de circuito impresso
EP12185845.0A EP2575417B1 (en) 2011-09-28 2012-09-25 Printed circuit board assembly
RU2012141224/07A RU2012141224A (ru) 2011-09-28 2012-09-26 Сборка на печатной плате
CN201210367702.4A CN103037619B (zh) 2011-09-28 2012-09-28 印刷电路板组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110098254A KR101772490B1 (ko) 2011-09-28 2011-09-28 인쇄회로기판 어셈블리

Publications (2)

Publication Number Publication Date
KR20130034310A KR20130034310A (ko) 2013-04-05
KR101772490B1 true KR101772490B1 (ko) 2017-08-30

Family

ID=46940379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110098254A Expired - Fee Related KR101772490B1 (ko) 2011-09-28 2011-09-28 인쇄회로기판 어셈블리

Country Status (6)

Country Link
US (1) US8971047B2 (ko)
EP (1) EP2575417B1 (ko)
KR (1) KR101772490B1 (ko)
CN (1) CN103037619B (ko)
BR (1) BR102012023737A8 (ko)
RU (1) RU2012141224A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020080879A1 (en) * 2018-10-19 2020-04-23 Samsung Electronics Co., Ltd. Circuit board assembly and electronic device including the same
US11439011B2 (en) 2020-10-23 2022-09-06 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing electronic device module

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991616B2 (en) * 2016-03-18 2018-06-05 Apple Inc. SMT connection of rigid and flexible printed circuit boards
CN107403784B (zh) * 2016-05-19 2020-04-24 胡川 线路板制作方法及结构
US10276487B1 (en) * 2017-10-18 2019-04-30 Micron Technology, Inc. Semiconductor device with flexible circuit for enabling non-destructive attaching and detaching of device to system board
CN109561649B (zh) * 2018-12-20 2024-04-26 苏州光韵达自动化设备有限公司 一种自动拼板机

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020014699A1 (en) * 2000-05-10 2002-02-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device, function setting method thereof, and evaluation method thereof
KR100476558B1 (ko) * 2002-05-27 2005-03-17 삼성전기주식회사 이미지 센서 모듈 및 그 제작 공정
KR100718324B1 (ko) 2005-10-20 2007-05-17 (주) 에프원미디어 블루투스 모듈 인쇄회로기판

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3934074A (en) 1974-04-22 1976-01-20 Trw Inc. Ceramic circuit board mounted in housing and method of fabrication thereof
US5108819A (en) 1990-02-14 1992-04-28 Eli Lilly And Company Thin film electrical component
US5247423A (en) 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
RU2190284C2 (ru) 1998-07-07 2002-09-27 Закрытое акционерное общество "Техно-ТМ" Двусторонний электронный прибор
JP3673422B2 (ja) 1999-03-12 2005-07-20 株式会社オートネットワーク技術研究所 分岐接続箱
US6501525B2 (en) * 2000-12-08 2002-12-31 Industrial Technology Research Institute Method for interconnecting a flat panel display having a non-transparent substrate and devices formed
KR100410946B1 (ko) * 2001-05-16 2003-12-18 삼성전기주식회사 이미지 센서 모듈 및 그 제조 방법
JP2003080694A (ja) 2001-06-26 2003-03-19 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
US20040178514A1 (en) 2003-03-12 2004-09-16 Lee Sang-Hyeop Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method
DE10336634B3 (de) * 2003-08-08 2005-02-03 Siemens Ag Elektronisches Gerät
JP2006294902A (ja) 2005-04-12 2006-10-26 Matsushita Electric Ind Co Ltd 差動増幅回路及び無線通信装置
RU2312474C2 (ru) 2005-07-13 2007-12-10 Геннадий Андреевич Блинов Прецизионный гибкий шлейф и способ высокоплотного монтажа электронных приборов с помощью таких шлейфов
KR20070103141A (ko) 2006-04-18 2007-10-23 삼성전자주식회사 반사판 일체형 회로 기판 및 이를 이용한 액정표시장치
TWI329915B (en) 2006-06-02 2010-09-01 Chiplus Semiconductor Corp Method and structure for fabricating circuit board via wafer
US7739791B2 (en) * 2007-10-26 2010-06-22 Delphi Technologies, Inc. Method of producing an overmolded electronic module with a flexible circuit pigtail
KR20090057720A (ko) * 2007-12-03 2009-06-08 엘지전자 주식회사 플라즈마 디스플레이 장치
KR20100011584A (ko) 2008-07-25 2010-02-03 삼성전기주식회사 경연성 인쇄회로기판
JP2010223690A (ja) * 2009-03-23 2010-10-07 Seiko Epson Corp フレキシブル基板、並びに電気光学装置及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020014699A1 (en) * 2000-05-10 2002-02-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device, function setting method thereof, and evaluation method thereof
KR100476558B1 (ko) * 2002-05-27 2005-03-17 삼성전기주식회사 이미지 센서 모듈 및 그 제작 공정
KR100718324B1 (ko) 2005-10-20 2007-05-17 (주) 에프원미디어 블루투스 모듈 인쇄회로기판

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020080879A1 (en) * 2018-10-19 2020-04-23 Samsung Electronics Co., Ltd. Circuit board assembly and electronic device including the same
US11677132B2 (en) 2018-10-19 2023-06-13 Samsung Electronics Co., Ltd Circuit board assembly and electronic device including the same
US12237561B2 (en) 2018-10-19 2025-02-25 Samsung Electronics Co., Ltd Circuit board assembly and electronic device including the same
US11439011B2 (en) 2020-10-23 2022-09-06 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing electronic device module

Also Published As

Publication number Publication date
BR102012023737A8 (pt) 2018-05-15
KR20130034310A (ko) 2013-04-05
EP2575417B1 (en) 2018-10-31
EP2575417A3 (en) 2014-09-10
CN103037619B (zh) 2018-08-03
EP2575417A2 (en) 2013-04-03
RU2012141224A (ru) 2014-04-10
CN103037619A (zh) 2013-04-10
US20130077265A1 (en) 2013-03-28
US8971047B2 (en) 2015-03-03
BR102012023737A2 (pt) 2013-11-12

Similar Documents

Publication Publication Date Title
JP6822940B2 (ja) 回路基板
CN104241255B (zh) 电子组件模块及其制造方法
JP2006060128A (ja) 半導体装置
US20150062854A1 (en) Electronic component module and method of manufacturing the same
KR101772490B1 (ko) 인쇄회로기판 어셈블리
JP6783724B2 (ja) 回路基板
KR20150009728A (ko) 전자 소자 모듈 및 그 실장 구조
US9585260B2 (en) Electronic component module and manufacturing method thereof
US20150187676A1 (en) Electronic component module
US9929116B2 (en) Electronic device module and method of manufacturing the same
JP2008113894A (ja) 半導体装置及び、電子装置
CN106358415B (zh) 电子装置模块及其制造方法
US9633923B2 (en) Electronic device module and manufacturing method thereof
US10219380B2 (en) Electronic device module and manufacturing method thereof
US10154597B2 (en) Component mount board
JP2019040903A (ja) 回路基板及び半導体モジュール
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
US10431548B2 (en) Electronic component module and method of manufacturing the same
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JP2004288815A (ja) 半導体装置及びその製造方法
KR101392765B1 (ko) 반도체 패키지 및 그 제조 방법
KR100926088B1 (ko) 카트리지를 이용한 임베디드 반도체 패키지 및 그 제조 방법
KR20160051424A (ko) 적층 패키지
KR101681400B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20150058779A (ko) 전자 소자 모듈

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110928

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20140915

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110928

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20151106

Patent event code: PE09021S01D

AMND Amendment
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160524

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20161121

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20160524

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20151106

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20161121

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20160725

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20160106

Comment text: Amendment to Specification, etc.

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20170113

Patent event code: PE09021S02D

AMND Amendment
PX0701 Decision of registration after re-examination

Patent event date: 20170522

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20170214

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20161221

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20161121

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20160725

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20160106

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170823

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170824

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20200730

Start annual number: 4

End annual number: 4

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20220603