JP7004503B2

JP7004503B2 - 自動利得制御回路（ａｇｃ）、逆拡散回路及び受信データの再生方法

Info

Publication number: JP7004503B2
Application number: JP2017013354A
Authority: JP
Inventors: 貴光羽深
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2017-01-27
Filing date: 2017-01-27
Publication date: 2022-01-21
Anticipated expiration: 2037-01-27
Also published as: US20180219520A1; US10594282B2; JP2018121294A; CN108365854A; CN108365854B

Description

本発明は、スペクトラム拡散受信機に用いられる自動利得制御（ＡＧＣ）及び当該ＡＧＣ回路を備えた逆拡散回路、並びに受信データの再生方法に関する。

耐ノイズ性、耐干渉性に優れた通信方式として、スペクトラム拡散（Spread Spectrum）方式が知られている。スペクトラム拡散受信機においては、変動する受信レベルに対して、相関器への入力信号の信号レベルを制御する自動利得制御回路（ＡＧＣ：Automatic Gain Control）が設けられる。

例えば、特許文献１には、有効ビット数に基づき、相関器から出力されたｍビットのデータからｎビット（ｍ＞ｎ）のデータを取り出し、復調器のビット幅を少なくすることができる自動利得制御回路（ＡＧＣ）及びスペクトラム拡散受信機が開示されている。また、特許文献２には、変調信号の信号レベルのクリッピング頻度が高いほど、増幅回路の増幅率を高く補正する自動利得制御（ＡＧＣ）回路が開示されている。

特開平１１－０８８２３２号公報特開２００９－２３２２３５号公報

上記したように、復調器のビット幅を少なくすることができる自動利得制御回路（ＡＧＣ）においては、出力信号の分解能の低下を招来し、受信性能が劣化するという問題があった。

本発明は上記問題を解決するためなされたものであり、量子化誤差が小さく、出力信号の分解能が高い自動利得制御（ＡＧＣ）回路、高い受信性能を確保することが可能な逆拡散回路及び受信データの再生方法を提供することを目的とする。

本発明に係る自動利得制御回路は、受信信号の振幅に基づいて基準レベルを算出する基準レベル算出器と、前記基準レベルの大きさを調整するための所定の調整値を格納するレジスタと、前記基準レベルの大きさを前記レジスタに格納されている前記調整値を用いて調整する処理を前記基準レベルに施して、調整基準レベルを生成する基準レベル調整器と、前記調整基準レベルに基づいて、前記受信信号のビット幅を低減するビット幅変換をなすビット幅変換回路と、を有する。

また、本発明に係る逆拡散回路は、上記の自動利得制御回路と、ビット幅変換回路によりビット幅変換がなされたビット幅変換信号と拡散系列との相関値を表す相関値信号を生成する相関器と、相関値信号と閾値との比較を行い、比較結果を表す比較信号を生成する比較回路と、比較信号に基づいて同期信号を生成する同期制御回路と、同期信号及び比較信号に基づいてシンボルタイミングを示すシンボルタイミング信号および受信クロックを生成するシンボルタイミング生成回路と、相関値信号及びシンボルタイミング信号に基づいて受信データを生成するデータ再生回路と、を有する。

また、本発明に係る受信データの再生方法は、受信信号の振幅に基づいて基準レベルを算出するステップと、基準レベルの大きさを調整するための所定の複数の調整値を保持するステップと、受信信号の同期信号を受信するステップと、同期信号に基づいて、受信信号への非同期時に当該複数の調整値から第１の調整値を選択し、基準レベルから第１の調整値を減算して調整基準レベルを生成するステップと、同期信号に応答して、受信信号への同期時に第１の調整値よりも大なる第２の調整値を当該複数の調整値から選択し、基準レベルから第２の調整値を減算して調整基準レベルを生成するステップと、調整基準レベルに基づいて、受信信号のビット幅を低減するビット幅変換をなしビット幅変換信号を生成するステップと、記ビット幅変換信号と拡散系列との相関値を表す相関値信号を生成するステップと、相関値信号と閾値との比較を行い、比較結果を表す比較信号を生成するステップと、比較信号に基づいて同期信号を生成するステップと、同期信号及び比較信号に基づいてシンボルタイミングを示すシンボルタイミング信号および受信クロックを生成するステップと、相関値信号及びシンボルタイミング信号に基づいて受信データを生成するステップと、を有する。

本発明によれば、量子化誤差が小さく、出力信号の分解能が高い自動利得制御（ＡＧＣ）回路を提供することができる。また、信号未受信時においても、高い分解能でビット幅変換が可能なＡＧＣ回路を提供することができる。また、受信性能の劣化が抑制された逆拡散回路及び受信データの再生方法を提供することができる。

図１は、スペクトラム拡散（SS: Spread Spectrum）を用いた受信機１１の構成の一例を示すブロック図である。実施例１の逆拡散回路の構成の一例を示すブロック図である。相関器２２の回路構成の一例を示すブロック図である。実施例１のＡＧＣ回路３０の構成の一例を示すブロック図である。基準レベル算出器３４により算出された基準レベルＲＬ０と、レジスタ３６からの出力であるレベル低減値（ＲＶ）を基準レベルＲＬ０から減算して得られた調整基準レベルＲＬとを模式的に示す図である。調整基準レベルＲＬを基準としてビット幅変換を行った後の信号ＳＢｉ又はＳＢｑのデータ値を模式的に示す図である。実施例１の比較例を示し、調整前の基準レベルＲＬ０を基準としてビット幅変換を行う場合を模式的に示す図である。図６Ａに示した場合の、ビット幅変換後の信号ＳＢｉ又はＳＢｑのデータ値を模式的に示す図である。実施例２のＡＧＣ回路４０の構成の一例を示すブロック図である。信号未受信（又は熱雑音受信）時から信号受信時に切り替わるときの同期信号ＳＳ及びセレクタ４１の出力状態を模式的に示す図である。同期信号ＳＳに応じてセレクタ４１からのレベル低減値ＲＶ１、ＲＶ２が切り替わり、調整基準レベルがＲＬ１からＲＬ２に切り替わること（上段）、及び３ビット幅変換後のデータ（下段）を模式的に示す図である。実施例２の比較例を示し、レベル低減値（ＲＶ０）が信号未受信（又は熱雑音受信）時及び信号受信時において不変であること（上段）、信号未受信時に変換後の信号分解能が低下すること（下段）を模式的に示す図である。

以下に、本発明の実施例を図面を参照しつつ詳細に説明するが、これらを適宜改変し、組合せてもよい。また、以下の説明及び添付の図面において、実質的に同一又は等価な部分には同一の参照符を付して説明する。

図１は、スペクトラム拡散（SS: Spread Spectrum）を用いた受信機１１の構成の一例を示すブロック図である。スペクトラム拡散受信機１１は、例えば直接拡散（DS: Direct Sequence）によりスペクトラム拡散された送信信号を受信する。

スペクトラム拡散受信機１１のアンテナＡＮＴにより受信された受信信号は低雑音増幅回路（ＬＮＡ）１２に入力される。ＬＮＡ１２は受信信号の増幅を行い、増幅された受信信号Ｓ１はミキサ回路（ＭＩＸ１）１３によりＲＦ周波数から中間周波数（ＩＦ周波数）に周波数変換が行われる。

周波数変換後のＩＦ信号Ｓ２はそれぞれ第１のアナログ－デジタル変換器（ＡＤＣ回路）１４によりアナログ－デジタル変換され、デジタル化される。なお、スペクトラム拡散受信機１１において、各信号は同相信号（Ｉ信号）および直交信号（Ｑ信号）等からなる信号として処理されてもよい。

ＡＤＣ回路１４によりデジタル化されたＩＦ信号Ｓ３は第２のミキサ回路（ＭＩＸ２）１５に入力され、ＩＦ周波数からベースバンド信号Ｓ４に変換される。ベースバンド信号Ｓ４はそれぞれローパスフィルタ（ＬＰＦ）回路１６に入力され、ＬＰＦ回路１６において所望の周波数チャネルの信号成分のみが抽出される。

ＬＰＦ回路１６により帯域制限されて抽出された信号Ｓ５は逆拡散回路２０に入力される。逆拡散回路２０では相関器を用いて拡散系列（ＰＮ系列）と帯域制限後の受信信号Ｓ５との相関値を生成し、相関値を元に送信されたデータを復元する逆拡散処理を行う。逆拡散処理により生成された受信データＳ６、受信クロックＳ７は、同期ワード検出、およびユーザデータの抽出を行うパケット処理回路１８に入力される。

図２は、実施例１の逆拡散回路２０の構成の一例を示すブロック図である。逆拡散回路２０は、自動利得制御（ＡＧＣ：Automatic Gain Control）回路３０、相関器２２、比較回路２３、同期制御回路２４、シンボルタイミング再生回路２５及びデータ再生回路２６を有している。

逆拡散回路２０に入力された信号Ｓ５である受信信号ＳＡは、同相信号（Ｉ信号）ＳＡｉ及び直交信号（Ｑ信号）ＳＡｑからなり、自動利得制御（ＡＧＣ）回路３０により利得制御がなされる。ＡＧＣ回路３０によって利得制御された信号は、相関器２２に供給される。相関器２２は、ＡＧＣ回路３０からの信号と拡散系列（ＰＮ系列）との相関値を生成する。

比較回路２３は、相関器２２からの相関値信号ＣＲＲと閾値との比較を行い、比較結果を表す比較信号ＣＭＰを生成する。比較回路２３からの比較信号ＣＭＰは同期制御回路２４に供給される。

同期制御回路２４は、相関値信号ＣＲＲが示す相関値が閾値以上であった場合、同期状態とみなして同期信号ＳＳ（例えば、"Ｌ"レベルから"Ｈ" レベルに遷移する信号）を生成する。同期信号ＳＳは、シンボルタイミング生成回路２５及びＡＧＣ回路３０に供給される。

シンボルタイミング生成回路２５は、同期制御回路２４からの同期信号ＳＳおよび比較回路２３からの比較信号ＣＭＰに基づいてシンボルタイミングを示すシンボルタイミング信号ＳＴおよび受信クロックＣＬＫを生成する。

データ再生回路２６は、相関器２２からの相関値信号ＣＲＲ及びシンボルタイミング信号ＳＴから受信データＤＡＴＡを生成する。

図３は、相関器２２の回路構成の一例を示すブロック図である。シフトレジスタ２２Ａは入力データ（ＳＡｉ又はＳＡｑ）をチップレート周期でシフトする。なお、拡散系列が６４チップ（Ｃ１～Ｃ６４）からなる場合を例に説明するがこれに限定されない。

シフトレジスタ２２Ａの各段の出力は拡散系列（Ｃ１，Ｃ２，・・・，Ｃ６４）のそれぞれと乗算器２２Ｂによって乗算される。加算器２２Ｃは、乗算器２２Ｂからの乗算値を加算し、相関値として出力する。

図４は、実施例１のＡＧＣ回路３０の構成の一例を示すブロック図である。ＡＧＣ回路３０には受信信号ＳＡ（ＳＡｉ，ＳＡｑ）が入力され、ＡＧＣ回路３０は受信信号ＳＡのビット幅（データのビット数）を変換した信号ＳＢ（ＳＢｉ，ＳＢｑ）を出力する。

より詳細には、ＡＧＣ回路３０は、ＡＧＣ回路３０に入力されたｍビット幅の信号ＳＡｉ，ＳＡｑをｎビット幅（ｍ＞ｎ）の信号ＳＢｉ，ＳＢｑに変換（すなわちビット幅を低減）して出力する。以下においては、信号ＳＡｉ，ＳＡｑが１０ビット幅の信号であり（ｍ＝１０）、信号ＳＢｉ，ＳＢｑが３ビット幅の信号である場合について説明する。しかし、ビット幅はこれに限定されず、ｍ＞ｎを満たすように設定することができる。

より詳細には、乗算器３２Ａ及び３２Ｂは、それぞれ入力信号ＳＡｉ，ＳＡｑの振幅（それぞれ、Ｉ，Ｑ）の自乗値（それぞれ、Ｉ²，Ｑ²）を算出し、加算器３３に供給する。加算器３３は、これらの値を加算し、加算信号（Ｉ²＋Ｑ²）を得る。

基準レベル算出器３４は、受信信号の振幅に基づいてビット幅変換の基準レベル（リファレンスレベル）を算出する。本実施例においては、加算器３３からの加算値（Ｉ²＋Ｑ²）に基づいて基準レベルＲＬ０を算出する。基準レベル算出器３４は、例えば除算器からなり、加算値（Ｉ²＋Ｑ²）を所定の固定値（例えば２^m-1、本実施例では２^10-1＝512）で除算して、基準レベルＲＬ０を算出する。

基準レベル算出器３４により算出された基準レベルＲＬ０は、基準レベル調整器３５に供給される。基準レベル調整器３５は、基準レベルＲＬ０を低減する調整（補正）を行う。具体的には、基準レベル調整器３５は、例えば減算器からなり、基準レベルＲＬ０からレジスタ３６に格納された設定値（調整値）であるレベル低減値ＲＶ（固定値）を減算して調整基準レベルＲＬを生成する。

なお、基準レベル調整器３５は、例えば除算器又は乗算器から構成され、基準レベルＲＬ０をレジスタ３６からの出力値ＲＶ（固定値）で除算又は乗算して基準レベル（調整前の基準レベル）ＲＬ０を低減した調整基準レベルＲＬを生成するように構成されていてもよい。

また、レジスタ３６にはレジスタ値指定信号端子３６Ａが設けられ、レジスタ値指定信号ＲＩを受信し、レジスタ値指定信号ＲＩに基づいて出力値ＲＶを変更できるように構成されていてもよい。従って、基準レベル調整器３５は、レジスタ３６からの出力値ＲＶに基づいて、調整基準レベルＲＬを変更できるように構成されていてもよい。なお、レジスタ３６は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）など、基準レベル調整用の値を格納できるメモリであってもよい。

基準レベル調整器３５によって算出された調整基準レベルＲＬは、第１のビット幅変換回路３７Ａ及び第２のビット幅変換回路３７Ｂに供給される。第１のビット幅変換回路３７Ａ及び第２のビット幅変換回路３７Ｂのそれぞれは、基準レベル調整器３５によって得られた調整基準レベルＲＬを基準として、ｍビット幅の信号ＳＡｉ，ＳＡｑをｎビット幅の信号ＳＢｉ，ＳＢｑに変換（ダウンコンバート）して出力する。

図５Ａは、基準レベル算出器３４により算出された基準レベルＲＬ０と、レジスタ３６からの出力であるレベル低減値（ＲＶ）を基準レベルＲＬ０から減算して得られた調整基準レベルＲＬとを模式的に示す図である。また、１０ビット幅の信号ＳＡｉ又はＳＡｑのデータ値をドット（黒丸）で示し、信号ＳＡｉ又はＳＡｑに対応する信号を破線（図では正弦波状信号）で模式的に示している。

図５Ａに示すように、調整基準レベルＲＬが基準として用いられ、信号振幅の正負側を調整基準レベルＲＬの０．５倍、１倍、１．５倍の値（-1.5×ＲＬ，-ＲＬ，-0.5×ＲＬ， 0.5×ＲＬ，ＲＬ，1.5×ＲＬ）を境界として７つの領域に分割し、十進数で－３，－２，－１，０，１，２，３（２進数で、101, 110, 111, 000, 001, 010, 011）の値にビット幅変換がなされる。

すなわち、信号ＳＡｉ及びＳＡｑのデータ値は、それぞれ第１のビット幅変換回路３７Ａ及び第２のビット幅変換回路３７Ｂによって、３ビット幅の値（十進数で、-3, -2, -1, 0, 1, 2, 3）に変換される。

図５Ｂは、調整基準レベルＲＬを基準としてビット幅変換を行った後の信号ＳＢｉ又はＳＢｑのデータ値を模式的に示している。この構成によれば、高い分解能でビット幅変換がなされることが理解される。

ビット幅変換の分解能について、本実施例の比較例を示す図６Ａ及び図６Ｂを参照してより詳細に以下に説明する。図６Ａは、調整前の基準レベルＲＬ０を基準としてビット幅変換を行う場合を模式的に示す図である。基準レベルＲＬ０を基準としている点で図５Ａ及び図５Ｂに示した場合と異なる。この場合、７つの信号振幅の領域（十進数で、-3, -2, -1, 0, 1, 2, 3）の各幅（振幅方向の各間隔）は調整基準レベルＲＬを基準とした場合よりも広い。

図６Ｂは、調整前の基準レベルＲＬ０を基準としてビット幅変換を行った後の信号ＳＢｉ又はＳＢｑのデータ値を模式的に示している。図６Ａも参照すると、基準レベル調整器３５によって調整（補正）が行われなかった基準レベルＲＬ０を基準とした場合、振幅方向の分解能の低下が生じ、量子化誤差が大きくなることが理解される。

ところで、相関器よりも後段の受信回路では３ビットで表現された信号（ＳＢｉ，ＳＢｑ）によって受信データ及び受信クロックが復調される。相関器を用いた復調において、振幅方向の分解能が下がる、すなわち量子化誤差が大きくなることにより、受信データとリファレンスデータ（すなわち、相関器にて受信信号と相関を取るデータ）との差が顕著となり、相関値が低下する。受信感度点のように受信レベルが低い場合には、より相関値が下がる傾向となり、相関値が相関閾値を超えず、正しく復調できなくなる。これは受信性能が低下することを意味する。したがって、ビット幅変換後の信号の分解能低下は、相関器以降の受信回路の受信性能の劣化を引き起こす要因となる。

本実施例によれば、調整（補正）された基準レベルＲＬを基準としてビット幅変換を行うことによって、量子化誤差が小さく、高い分解能でビット幅変換を行うことができる。また、ＡＧＣ回路において高い分解能でビット幅変換がなされた受信データが供給されることで、精度の高い復調が可能な逆拡散回路を提供することができる。

図７は、実施例２のＡＧＣ回路４０の構成の一例を示すブロック図である。実施例１のＡＧＣ回路３０とは、第１及び第２のレジスタ３６Ａ、３６Ｂ、セレクタ４１が設けられている点において異なっている。他の構成要素については実施例１と同様である。

なお、実施例１の場合と同様に、ＡＧＣ回路４０は、ＡＧＣ回路３０に入力されたｍビット幅の信号ＳＡｉ，ＳＡｑをｎビット幅（ｍ＞ｎ）の信号ＳＢｉ，ＳＢｑに変換して出力する。また、信号ＳＡｉ，ＳＡｑが１０ビット幅の信号であり（ｍ＝１０）、信号ＳＢｉ，ＳＢｑが３ビット幅の信号である場合について説明する。しかし、ビット幅は、これに限定されず、ｍ＞ｎを満たすように設定することができる。

第１及び第２のレジスタ３６Ａ、３６Ｂには、それぞれ第１及び第２の調整値（設定値）ＲＶ１及びＲＶ２が格納され、セレクタ４１に供給される。セレクタ４１には、逆拡散回路２０の同期制御回路２４で得られた同期信号ＳＳ（例えば、同期時に"Ｌ"レベルから"Ｈ" レベルに遷移する信号）が同期信号受信端４２から入力される。

図８は、信号未受信（又は熱雑音受信）時から信号受信時に切り替わるときの同期信号ＳＳ及びセレクタ４１の出力状態を模式的に示している。セレクタ４１は、同期信号ＳＳに応じて第１及び第２のレジスタ３６Ａ、３６Ｂからの出力値ＲＶ１、ＲＶ２の切り替え、基準レベル調整器３５に出力する。すなわち、セレクタ４１は、信号未受信時には値ＲＶ１を基準レベル調整器３５に出力し、信号受信時には値ＲＶ２を基準レベル調整器３５に出力する。

図９Ａは、基準レベル算出器３４により算出された基準レベルＲＬ０と、同期信号ＳＳに応じてセレクタ４１からの出力値（レベル低減値）ＲＶ１、ＲＶ２が切り替わり、基準レベルＲＬ０から減算して得られた調整基準レベルがＲＬ１からＲＬ２に切り替わることを上段にプロットして示している。

信号未受信時のレベル低減値又は減算値（第１の調整値）ＲＶ１は、信号受信時のレベル低減値又は減算値（第２の調整値）ＲＶ２よりも小さく設定されている（ＲＶ１＜ＲＶ２）。図９Ａの下段のプロットに示すように、信号未受信時においても、高い分解能で３ビット幅への変換がなされていることが分かる。

図９Ｂは、本実施例の比較例を示しており、レベル低減値（ＲＶ０）が信号未受信（又は熱雑音受信）時及び信号受信時において不変（一定）である場合を模式的に示している（図の上段）。

信号未受信（又は熱雑音受信）時においても信号受信時と同一の基準レベルの低減値（ＲＶ０）を用いると、そのビット幅変換時の基準レベルは非常に小さな値となり、変換後の信号分解能が低下する。図９Ｂには、信号未受信時に３ビット変換後のデータの殆どが－３，０，３の３値に変換されることを示している（図の下段）。

このような場合、復調処理（相関器の後段の受信回路）において、熱雑音受信時にも関わらず算出された相関値は相関閾値を上回り、熱雑音を所望の信号と誤って処理（信号の誤検出）される場合がある。

本実施例においては、同期状態（同期又は非同期）に応じて異なる基準レベル（調整基準レベル）を適用し、ビット幅変換を行うように構成されている。すなわち、信号未受信（又は熱雑音受信）と信号受信時に対し、それぞれ個別の減算値（基準レベル調整値）を適用し、上記した信号の誤検出を防ぎつつ、かつ所望の信号受信時はビット幅変換後の信号分解能を高く保つことができ、受信性能の劣化を防ぐことができる。

また、信号未受信時は調整前の基準レベルＲＬ０が小さくなるため、調整後の基準レベルを熱雑音に対して高くすることにより、熱雑音を熱雑音として検出できる振幅分解能を確保することができる。また、信号受信時は調整前の基準レベルＲＬ０が高くなるため、信号に対して調整後の基準レベルを低くすることで、信号処理に最適な分解能を確保することができる。

なお、第１及び第２のレジスタ３６Ａ、３６Ｂが設けられ、第１及び第２の調整値ＲＶ１及びＲＶ２が格納されている場合を例に説明したが、これに限らない。例えば、複数の調整値を格納又は保持するするレジスタ（又はメモリなど）が設けられ、セレクタ４１はレジスタから１つの調整値を選択し、基準レベル調整器３５はセレクタ４１によって選択された調整値に基づいて調整基準レベルを生成するように構成されていてもよい。

この場合、受信信号への非同期時には、レジスタに格納された複数の調整値から第１の調整値を選択し、基準レベルから第１の調整値を減算して調整基準レベルを生成する。また、受信信号への同期時には、第１の調整値よりも大なる第２の調整値をレジスタに格納された複数の調整値から選択し、基準レベルから第２の調整値を減算して調整基準レベルを生成する。

また、上記したように、減算器を用いて調整基準レベルを生成する場合に限られない。例えば、基準レベル調整器３５は、除算器又は乗算器等の演算器から構成されていてもよい。すなわち、例えば乗算器を用いる場合、非同期時には基準レベルＲＬ０に第１の調整値（例えば、１未満の値）を係数として乗算し、同期時には（同期に応答して）基準レベルＲＬ０に第２の調整値（例えば、１未満の値）を係数として乗算して調整基準レベルＲＬ１，ＲＬ２を生成するように構成してもよい。この場合、第１の調整値（非同期時）が第２の調整値（同期時）よりも小なる値として適宜設定することによって、非同期時（信号未受信時）においても、量子化誤差が小さく、高い分解能でビット幅変換を行うことができるよう構成される。

上記したように本実施例によれば、非同期状態及び同期状態のいずれにおいても、量子化誤差が小さく、高い分解能でビット幅変換を行うことができる。また、ＡＧＣ回路において高い分解能でビット幅変換がなされた受信データが供給されることで、精度の高い復調が可能な逆拡散回路を提供することができる。また、高い分解能及び精度で受信データを再生することができる再生方法を提供することができる。

２０：逆拡散回路、２２：相関器、２３：比較回路、２４：同期制御回路、２５：シンボルタイミング再生回路、２６：データ再生回路、３０：ＡＧＣ回路、３３：加算器、３４：基準レベル算出器、３５：基準レベル調整器、３６：レジスタ、３６Ａ：第１のレジスタ、３６Ｂ：第２のレジスタ、３７Ａ：第１のビット幅変換回路、３７Ｂ：第２のビット幅変換回路、４１：セレクタ、４２：同期信号受信端、ＣＬＫ：受信クロック、ＣＭＰ：比較信号、ＣＲＲ：相関値信号、ＳＳ：同期信号、ＳＴ：シンボルタイミング信号、ＤＡＴＡ：受信データ

Claims

受信信号の振幅に基づいて基準レベルを算出する基準レベル算出器と、
前記基準レベルの大きさを調整するための所定の調整値を格納するレジスタと、
前記基準レベルの大きさを前記レジスタに格納されている前記調整値を用いて調整する処理を前記基準レベルに施して、調整基準レベルを生成する基準レベル調整器と、
前記調整基準レベルに基づいて、前記受信信号のビット幅を低減するビット幅変換をなすビット幅変換回路と、を有する自動利得制御回路。
前記受信信号の同期信号を受信する同期信号受信端と、
セレクタと、を有し、
前記レジスタは前記基準レベルについての複数の前記調整値を格納し、前記セレクタは前記同期信号に応じて前記レジスタから１つの調整値を選択し、前記基準レベル調整器は前記１つの調整値に基づいて前記調整基準レベルを生成する請求項１に記載の自動利得制御回路。
前記基準レベル調整器は前記基準レベルから前記所定の調整値を減算して前記調整基準レベルを生成する請求項１に記載の自動利得制御回路。
前記基準レベル調整器は前記基準レベルから前記１つの調整値を減算して前記調整基準レベルを生成する減算器を有し、
前記受信信号への非同期時に前記レジスタから第１の調整値を選択して前記減算器に供給し、前記同期信号に応答して前記第１の調整値よりも大なる第２の調整値を前記レジスタから選択して前記減算器に供給する請求項２に記載の自動利得制御回路。
請求項１ないし４のいずれか１に記載の自動利得制御回路と、
前記ビット幅変換回路によりビット幅変換がなされたビット幅変換信号と拡散系列との相関値を表す相関値信号を生成する相関器と、
前記相関値信号と閾値との比較を行い、比較結果を表す比較信号を生成する比較回路と、
前記比較信号に基づいて同期信号を生成する同期制御回路と、
前記同期信号及び前記比較信号に基づいてシンボルタイミングを示すシンボルタイミング信号および受信クロックを生成するシンボルタイミング生成回路と、
前記相関値信号及び前記シンボルタイミング信号に基づいて受信データを生成するデータ再生回路と、を有する逆拡散回路。
前記セレクタは前記同期制御回路からの前記同期信号に応じて前記レジスタから前記１つの調整値を選択する請求項５に記載の逆拡散回路。
受信信号の振幅に基づいて基準レベルを算出するステップと、
前記基準レベルの大きさを調整するための所定の複数の調整値を保持するステップと、
前記受信信号の同期信号を受信するステップと、
前記同期信号に基づいて、前記受信信号への非同期時に前記複数の調整値から第１の調整値を選択し、前記基準レベルから前記第１の調整値を減算して調整基準レベルを生成するステップと、
前記同期信号に応答して、前記受信信号への同期時に前記第１の調整値よりも大なる第２の調整値を前記複数の調整値から選択し、前記基準レベルから前記第２の調整値を減算して調整基準レベルを生成するステップと、
前記調整基準レベルに基づいて、前記受信信号のビット幅を低減するビット幅変換をなしビット幅変換信号を生成するステップと、
前記ビット幅変換信号と拡散系列との相関値を表す相関値信号を生成するステップと、
前記相関値信号と閾値との比較を行い、比較結果を表す比較信号を生成するステップと、
前記比較信号に基づいて同期信号を生成するステップと、
前記同期信号及び前記比較信号に基づいてシンボルタイミングを示すシンボルタイミング信号および受信クロックを生成するステップと、
前記相関値信号及び前記シンボルタイミング信号に基づいて受信データを生成するステップと、を有する受信データの再生方法。