JP2005260337A - 復調回路および無線通信システム - Google Patents

Abstract

【課題】 パケット受信から復調データ出力までの遅延時間を小さくできるＯＦＤＭ復調回路を内蔵した通信用半導体集積回路とそれを用いた無線通信システムを提供する。
【解決手段】 直交周波数分割多重方式で変調され、２以上の固定信号系列が連続したプリアンブルを含むパケットの受信信号を復調する復調回路において、受信した前記プリアンブルを用いて受信信号の周波数誤差を推定し受信信号を補正する周波数誤差推定・補正処理機能（２１０）と、補正された受信信号から時間軸情報を周波数軸情報に変換する高速フーリエ変換処理機能（ＦＦＴ部２２０）と、変換された信号から伝送路の状態を推定し受信信号を補正する伝送路応答推定・補正処理機能（２３０）と、周波数誤差補正後の受信信号の平均を取る平均化処理機能（２１４）とを設け、前記平均化処理が前記高速フーリエ変換処理の前に実行されるように構成した。
【選択図】 図４

Description

本発明は、ＯＦＤＭ(Orthogonal Frequency Division Multiplexing:直交周波数分割多重)変調方式を用いた復調回路および無線通信システムに関し、特に受信処理遅延時間の短縮に有効な技術に関するものである。

近年、無線通信やデジタル放送の送信信号の変調方式の一つにＯＦＤＭ変調方式を用いものがある。ＯＦＤＭ変調方式は直交性を有する複数のキャリアを用いるデジタル変調方式であるため、一般にマルチパス干渉に対して優れた特性を有している。しかし、複数のキャリアを用いる為に周波数誤差による信号歪みが大きく、高精度の周波数同期が必要である。また、マルチパス干渉に対して優れた特性を生かすためには、各サブキャリアの伝送路応答（ゴーストなど周囲の状況に応じて変化する受信状態）を適切に補正する必要がある。

また、ＯＦＤＭ変調方式を採用する無線ＬＡＮなどはデータの伝送をパケット方式で行なうが、パケット伝送では高速にパケットの検出や同期処理を行う必要がある。そのため、一般にＯＦＤＭパケット信号では、パケット先頭に既知パターンの繰り返し信号(プリアンブル信号：以降プリアンブルと記述)が付加されており、プリアンブルを用いてパケット検出、同期処理、伝送路応答補正が行われる。一例として図２に、５GHz帯無線ＬＡＮの規格であるIEEE802.11aで規定されているパケットの構成を示す。

図２に示されているように、IEEE802.11aパケットは、ショートプリアンブル部ＳＰＡ（ｔ1〜ｔ10）、ロングプリアンブル部ＬＰＡ（Ｔ１，Ｔ２）、シグナル部（SIGNAL）、データ部（DATA）からなる。このうち、ショートプリアンブル部ＳＰＡは、0.8μs期間の固定パターンが１０回繰り返されており、主にタイミング検出、受信同期処理に用いられる。ロングプリアンブルＬＰＡは3.2μs期間の固定パターンが２回繰り返されている。ロングプリアンブルＬＰＡの終端３２サンプル分(1.6μs)のコピーが、ガードインターバルＧＩとしてロングプリアンブルの先頭に付加され、全体で８μsの長さとされており、主に周波数誤差補正、伝送路応答補正等に用いられる。シグナル部（SIGNAL）は、これに続いて送られるデータ部（DATA）のデータ転送レートとデータ長等が格納されたシンボルで、データ部（DATA）とともに、そのシンボルの終端１６サンプル分(0.8μs)のコピーがガードインターバルＧＩとしてシンボルの先頭に付加され、それぞれ全体で４μsの長さとされている。図２のようなパケット構成を持つ無線通信信号に関する伝送路応答推定方式については、例えば非特許文献１に開示されている。
社団法人電子情報通信学会発行、信学技報"TECHNICAL REPORT OF IEICE RCS2000-34(2000-06)" 「ＯＦＤＭ通信システムにおける伝送路推定方式に関する検討」

図１にはＯＦＤＭ変調信号復調回路のこの発明に先立って本発明者によって検討された構成が示され、図３にはこの発明に先立って本発明者によって検討された復調回路における周波数誤差推定・補正部２１０と等化部２３０の詳細が示されている。アンテナ２０１で受信されたパケットはＲＦ部２０２でベースバンド信号にダウンコンバートされ、Ａ／Ｄ変換部２０３にてデジタル信号に変換される。その後、受信信号はＦＩＲ(Finite Impulse Response:有限インパルス応答型)フィルタ２０４にて帯域外の高周波成分が除去される。ＲＦ部２０２は、受信信号のレベルがＡ／Ｄ変換部２０３のダイナミック・レンジに入るようにＡＧＣ(Auto Gain Control:自動利得制御)部２０５によってゲイン設定が行われる。

同期部２０６では、デジタル信号に変換された受信パケットのプリアンブルの繰り返しパターンを用いて、同期検出部２０７により同期位置検出および同期処理を行い、周波数誤差推定・補正部２１０により周波数誤差の推定および周波数誤差補正を行う。また、この時点でガードインターバルの除去が行われる。ＦＦＴ(Fast Fourier Transform:高速フーリエ変換)部２２０では、受信信号を時間軸情報から周波数軸情報へ変換する処理を行う。

等化部２３０では、周波数軸情報に変換された受信プリアンブルパターンと既知プリアンブルパターンとを比較することで伝送路応答を推定し、伝送路応答の補正を行う。この時、通常受信パケットには伝送路応答とノイズの両方が含まれた状態で受信されるため、単純に既知プリアンブルパターンと比較するとノイズ分が伝送路応答推定誤差として現れ、伝送路応答の補正を正確に行うことができない。そのため、プリアンブルパターンが複数回繰り返されていることを利用して、図３に示すようにＦＦＴ部２２０で周波数軸情報に変換された受信プリアンブルパターンを平均化部２３４で平均化してノイズ低減を行い、伝送路応答推定部２３１での推定誤差を少なくする。

図１及び３で示された復調方式では、パケットが受信されてから伝送路応答の補正が行われるまでの遅延時間が大きく、アンテナ端で受信完了してから、復調したパケットに対する送信を開始までの時間が長くなるという不具合がある。以下に、上記不具合を解消する上で問題となる課題を説明する。

図１１（Ｂ）にこの発明に先立って本発明者によって検討されたＯＦＤＭ変調信号復調部でのタイミングチャートを示す。伝送路応答補正出力まで遅延時間Ｔｄを大きくしている要因は、第一に、周波数誤差推定・補正部２１０で繰り返しパターン（プリアンブルＴ１，Ｔ２）に対する補正を順番に行っていること、第２に、周波数誤差推定・補正部２１０で周波数誤差を推定するために繰り返しパターンを受信データ保持部２１１で一度保持し、さらに等化部２３０で伝送路応答の推定を行う際に繰り返しパターンを平均化する為に平均化部２３４で保持していること、にある。

第二の課題は、以下の点にある。上述したように、パケットを受信すると自動利得制御でＡ／Ｄ変換のダイナミック・レンジに収まるようにゲイン設定が行われるが、パケット受信からゲイン設定までの時間が大きくなると、その分ダイナミック・レンジを無視した受信データで復調することになる。そのため、より早くパケットを受信したことを検知し、適正なゲイン設定をすることが重要となる。一般に、受信信号の検知はＲＳＳＩ(Received Signal Strength Indicator:受信信号強度表示)や受信信号を用いた電力計算等により行われる。受信データは、同期検出、周波数補正処理を行う前に図２０に示すようなＦＩＲフィルタを通して帯域外の高周波成分を取り除く。通常、このＦＩＲフィルタ出力を用いて電力計算が行われる。この時、ＦＩＲフィルタのタップ数（遅延素子と掛け算器の組の数）を多くすると、受信信号が通過する遅延素子の数が多くなるため、信号がフィルタに入力されてから出力されるまでの遅延時間が大きくなりパケット検出までの時間も大きくなる。逆にタップ数を少なくすると遅延時間は減少するが、フィルタ性能が劣化して十分な復調処理ができなくなる。

第三の課題は、以下の点にある。ＦＦＴ（高速フーリエ変換部）では一般にバタフライ演算が行われるが、回路規模を抑えて処理を行うには図１９のような構成が採用される。すなわち、時間軸方向のデータは一度入力データ格納用メモリ２２１に格納され、演算に必要なデータが揃うとセレクタ２２５を通ってバタフライ演算部２２２でバタフライ演算を行い、その演算結果を演算結果格納用メモリ２２３に格納する(第１ステージ)。次にセレクタ２２５を切り替え演算結果格納用メモリ２２３からデータを読み出し、再びバタフライ演算部２２２で演算を行い、演算結果を演算結果格納用メモリ２２３に格納する(第２ステージ)。さらに格納したデータから、もう一度バタフライ演算部２２２で演算を行い、その演算結果を周波数軸方向のデータとして出力する(第三ステージ)。従って、図９（Ｂ）に示すように、各ステージの処理をシリアルに行うことになる為、処理時間が大きい。バタフライ演算部２２２は加算器と複素乗算器等で構成されており、処理時間を抑える為には、各ステージ処理を並列処理する必要があるが、並列処理をするには複数の加算器と複素乗算器等が必要であり、回路規模が極めて大きくなる。

本発明の目的は、上記のような課題を解決することで、パケット受信から復調データ出力までの遅延時間を小さくできるＯＦＤＭ復調回路を内蔵した通信用半導体集積回路とそれを用いた無線通信システムを提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、本出願に係る発明は、固定信号系列を一区間とし、該固定信号系列の少なくともニ区間以上の繰り返しを含むプリアンブルを送信パケットに有するＯＦＤＭ変調信号の伝送システムに適用され、受信側で前記プリアンブルの受信信号を用いて周波数誤差の推定と補正を行う周波数誤差補正機能と、前記プリアンブルの受信信号を用いて伝送路応答の推定と補正を行う伝送路応答補正機能を有するＯＦＤＭ復調回路において、受信したプリアンブルを遅延させる為の遅延手段と、受信したプリアンブルと前記遅延手段を用いて遅延させたプリアンブルとから周波数誤差推定を行い、該推定信号をもとに周波数誤差補正を行う周波数誤差補正機能と、前記周波数誤差補正機能で補正した受信プリアンブルをＦＦＴ処理前に平均化処理する平均化手段と、該平均化処理されたプリアンブルのＦＦＴ処理結果に基づいて伝送路応答の推定を行い、該伝送路応答の推定結果からＯＦＤＭ変調信号を復調する伝送路応答補正機能とを有することを特徴とする。

上記した手段によれば、プリアンブルの平均化処理が時間軸において行われ、周波数軸情報に変換されるのは平均化された後のプリアンブルとなるため、パケットが受信されてから伝送路応答補正までの遅延時間を短縮することができる。前記周波数誤差補正機能は、遅延手段を用いて遅延させたプリアンブルとその後受信したプリアンブルに対して前記周波数誤差推定に基づいて同時に周波数誤差補正を行ってから平均化するように構成（図４）しても良いし、前記遅延手段とは別個に周波数誤差補正された受信プリアンブルを遅延させる為の第２の遅延手段を設け、複数のプリアンブルを順次別々に周波数誤差補正し、前のプリアンブルのサンプルを第２の遅延手段で遅延して、後から受信したプリアンブルのサンプルの補正出力と同時に平均化するように構成（図１２）しても良い。

また、本出願に係る発明は、受信したプリアンブルを保持する為の記憶手段と、受信したプリアンブルと記憶手段を用いて保持したプリアンブルとから周波数誤差推定を行い、該推定信号をもとに周波数誤差を行う周波数誤差補正機能と、前記周波数誤差補正機能で補正した受信プリアンブルをＦＦＴ処理前に平均化処理する平均化手段と、該平均化処理されたプリアンブルのＦＦＴ処理結果に基づいて伝送路応答の推定を行い、該伝送路応答の推定結果からＯＦＤＭ変調信号を復調する伝送路応答補正機能とを有することを特徴とする。受信したプリアンブルを保持する記憶手段を設けることによって、記憶したプリアンブルを任意のタイミングで読み出すことができるため、時間的に離れたプリアンブルに基づいて周波数誤差推定を行うことができるようになり、これによってより精度の高い推定が可能となる。

さらに、本出願に係る発明は、受信信号のゲイン調整を行うゲイン調整手段と、ゲイン調整された受信信号をアナログ信号からデジタル信号に変換するデジタル変換手段と、前記デジタル変換された受信信号の帯域外信号を除去する有限インパルス応答型フィルタ（ＦＩＲフィルタ）と、該ＦＩＲフィルタの出力から前記ゲイン調整手段を用いて自動利得制御を行う自動利得制御を有し、利得制御を行う前後で上記ＦＩＲフィルタの段数を切り替えることを特徴とする。フィルタの段数を切り替え可能に構成することで、自動利得制御の際にＦＩＲフィルタの段数を減らして遅延時間を少なくすることができ、それによって利得制御に要する時間を短縮することができるようになる。

さらにまた、本出願に係る発明は、前記周波数誤差補正を行った受信信号を時間軸情報から周波数軸情報に変換する高速フーリエ変換（ＦＦＴ）処理機能を有し、該ＦＦＴ処理にバタフライ演算を用い、バタフライ演算の一部を並列に実行することを特徴とする。ＦＦＴ処理におけるバタフライ演算は、複雑な演算を行うステージと単純な演算を行う複数のステージからなるので、そのうち演算が複雑なステージは共通の演算回路を用いて時分割で実行し、演算が単純なステージは別個の専用の演算回路を用いて実行することで、回路規模の増加を抑えつつ、処理時間を短縮することができる。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
パケットが受信されてからベースバンド信号に変換された後、復調された信号が得られるまでの遅延時間を短縮することができる。

以下、本発明を、一例としてIEEE802.11a規格に準拠した無線ＬＡＮシステムを構成するＯＦＤＭ復調回路に適用した場合の実施例を示す。

（実施例１）
図４は、ＯＦＤＭ復調回路の第１の実施例を示す。本実施例のＯＦＤＭ復調回路は、この発明に先立って本発明者によって検討されたＯＦＤＭ復調回路と同様に、Ａ／Ｄ変換された受信信号Ｉ，Ｑから帯域外の高周波成分を除去するＦＩＲフィルタ２０４と、周波数誤差の推定と補正を行う周波数誤差推定・補正部２１０と、受信信号を時間軸情報から周波数軸情報に変換するＦＦＴ部２２０と、周波数軸情報に変換された受信パケットのプリアンブルパターンと既知プリアンブルパターンとを比較することで伝送路応答を推定し、伝送路応答の補正を行う等化部２３０などから構成されている。

周波数誤差推定・補正部２１０は、遅延素子で構成され受信した受信パケットのショートプリアンブルを１６サンプル周期だけ遅延させる遅延部２１１と、遅延されたショートプリアンブルのパターンと続いて受信されたショートプリアンブルのパターンとから周波数誤差の推定を行う周波数誤差推定部２１２と、検出された周波数推定値と遅延されたショートプリアンブルのパターンおよび続いて受信されたショートプリアンブルのパターンとから周波数誤差の補正を行う周波数誤差補正部２１３と、補正後の受信信号の時間平均を取る平均化部２１４とから構成されている。

図５に周波数誤差推定部２１２のブロック図、図６に周波数誤差推定部２１２の動作タイミングチャートを示す。周波数誤差推定部２１２は、自己相関演算部１２１と粗周波数誤差保持部１２２と周波数誤差演算部１２３とから構成されている。

この実施例の周波数誤差推定部２１２における周波数誤差の推定は、受信パケットのショートプリアンブルとロングプリアンブルにおいて繰り返しパターン信号間の相関を利用して、繰り返し信号区間（１６サンプル周期）だけ遅延させた信号の複素共役信号とその後に続く繰り返し信号との複素乗算を行って位相回転量を検出することで行うことができる。具体的には、１６サンプル周期遅延されたショートプリアンブルの繰り返しパターンｔaと、続いて受信されたショートプリアンブルの繰り返しパターンｔbとからそれらの相関を自己相関演算部１２１でとる。

ここで、自己相関値は、１６サンプル周期遅延させたショートプリアンブルの受信信号Ｉ，Ｑをそれぞれshort00_i,short00q、続けて受信されてくるショートプリアンブルの受信信号Ｉ，Ｑをそれぞれshort16_i,short16_qとすると、
I成分相関値：(short00_i×short16_i)＋(short00_q×short16_q)
Q成分相関値：(short00_i×short16_q)−(short00_q×short16_i)
であり、ノイズの影響を低減する為に、上記相関値を１６サンプル分それぞれ加算したものをquad16_i，quad16_qとすると、粗い周波数誤差推定値Δθ_SHORTは、
Δθ_SHORT＝arctan(quad16_q／quad16_i)
で求められる。

こうして求められた粗周波数誤差推定値Δθ_SHORTは、粗周波数誤差保持部１２２に格納される。次に、続いて受信されたロングプリアンブルＴ１を遅延部２１１で６４サンプル周期遅延させたものを、続いて受信されてくるロングプリアンブルＴ２ とともに自己相関演算部１２１に入力し、６４サンプルの各サンプルから相関を取り、先に推定した粗周波数誤差と合わせて周波数誤差演算部１２３で、より精密な周波数誤差推定を行う。

６４サンプル周期遅延させたロングプリアンブルの受信信号Ｉ，Ｑをそれぞれlong00_i,long00_qとし、続いて入力されてくるロングプリアンブルの受信信号Ｉ，Ｑをそれぞれ、long64_i,long64_qとすると、
I成分相関値：(long00_i×long64_i)＋(long00_q×long64_q)
Q成分相関値：(long00_i×long64_q)−(long00_q×long64_i)
であり、ノイズの影響を低減する為に、上記相関値を３２サンプル分それぞれ加算したものをquad64_i，quad64_qとすると、密周波数推定値Δθ_LONGは、
Δθ_LONG＝arctan(quad64_q/quad64_i)+α(Δθ_SHORT,quad64_i,quad64_q)
で求められる。

ここで、α(Δθ_SHORT,quad64_i,quad64_q)はΔθ_SHORT,quad64_i,quad64_qの値によって決まる位相補正値である。こうして求められた周波数誤差推定値Δθ_LONGは周波数誤差補正部２１３に入力される。

図７に周波数誤差補正部２１３及び平均化部２１４の構成例を示す。
周波数誤差補正部２１３は、周波数誤差補正値演算部１３１と２つの複素乗算器１３２，１３３とからなり、前記遅延部２１１にて６４サンプル周期遅延されたロングプリアンブルが入力パスＡ１から一方の複素乗算器１３２に入力され、続けて受信されたロングプリアンブルが入力パスＢ１から他方の複素乗算器１３３に入力され、同時に周波数補正が行われる。周波数誤差補正値演算部１３１では、シンボルタイミングからのサンプル位置をk(k=0,1,…,63)とすると、一番目のロングプリアンブルに対応した周波数誤差補正値A２としてcos(Δθ_LONG×k) ,sin(Δθ_LONG×k)を出力し、2番目のロングプリアンブルに対応した周波数誤差補正値Ｂ２としてcos(Δθ_LONG×(64+k)), sin(Δθ_LONG×(64+k))を出力する。

複素乗算器１３２，１３３では、補正する前の６４サンプル周期遅延のロングプリアンブルのサンプル位置ｋでのI成分，Q成分をそれぞれlong0_i[k],long0_q[k]とし、補正後の６４サンプル周期遅延のロングプリアンブルのサンプル位置ｋでのI成分、Q成分をそれぞれlong0f_i[k],long0f_q[k]とすると、
long0f_i[k]=long0_i[k]×cos(Δθ_LONG×k)−long0_q[k]×sin(Δθ_LONG×k)
long0f_q[k]=long0_i[k]×sin(Δθ_LONG×k)＋long0_q[k]×cos(Δθ_LONG×k)
で周波数誤差の補正がなされる。

また、続けて受信されてきたロングプリアンブルの補正前のサンプル位置ｋでのI成分，Q成分をそれぞれ、long1_i[k],long1_q[k]とし、続けて受信されてきたロングプリアンブルの補正後のサンプル位置ｋでのI成分，Q成分をlong1f_i[k],long1f_q[k]とすると、
long1f_i[k]＝long1_i[k]×cos(Δθ_LONG×(64+k))
−long1_q[k]×sin(Δθ_LONG×(64+k))
long1f_q[k]＝long1_i[k]×sin(Δθ_LONG×(64+k))
＋long1_q[k]×cos(Δθ_LONG×(64+k))
で周波数誤差の補正がなさる。

上記周波数誤差補正部２１３で周波数誤差補正されたそれぞれのロングプリアンブルは平均化部２１４に入力される。平均化部２１４は、２つの加算器１４１，１４２と２つの１／２回路１４３，１４４と２つのセレクタ１４５，１４６とからなり、周波数誤差補正されたそれぞれのロングプリアンブル６４サンプルについて各サンプルタイミング毎に加算部１４１，１４２による加算と１／２回路１４３，１４４による１／２演算を行うことで平均化し、出力する。

ロングプリアンブルに続くシグナルシンボルSIGNAL、データシンボルDATAは平均化処理が不要の為、平均化したロングプリアンブルを出力した以降は、入力パスＢ１からの受信データと周波数誤差補正値Ｂ２を複素乗算器１３２，１３３へ入力して周波数補正を行い、セレクタ１４５，１４６を切り替えて平均化せずにそのまま出力する。なお、この時点で出力されるのは1シンボル当り６４サンプルであり、ガードインターバルは除去されている。

上記のようにして平均化されたロングプリアンブルはＦＦＴ部２２０に入力され、時間軸方向のＯＦＤＭ変調信号から周波数軸方向のサブキャリア信号に変換するマルチキャリア復調が行われる。サブキャリア信号に変換されたロングプリアンブルは等化部２３０に入力され、伝送路応答推定部２３１で伝送路応答の推定と補正が行われる。

図８に本実施例におけるＦＦＴ部２２０の構成例を示す。
本実施例のＦＦＴ部２２０は、周波数誤差推定補正部２１０からの入力を一時保持するためのメモリ２２１と、バタフライ演算を行う演算部２２２と、演算結果を保持するメモリ２２３およびメモリ２２４と、周波数誤差推定補正部２１０からの入力またはメモリ２２３に保持されている演算結果をバタフライ演算部２２２へ選択的に入力するためのセレクタ２２５と、符号変換と加算を行う加算部２２６とから構成されている。ＦＦＴにおけるバタフライ演算には、Radix2の バタフライ演算とRadix4のバタフライ演算が知られているが、本実施例においては、バタフライ演算部２２２はRadix4のバタフライ演算を行うように構成されている。Radix4のバタフライ演算は３つのステージ演算からなる。

以下、６４ポイントＦＦＴによるRadix4のバタフライ演算x[n] → X[k] (n=0,1,…,63; k=0,1,…,63)のアルゴリズムを説明する。

[第１ステージ]
Radix4の第１ステージの演算を数式１に示す。本実施例のＦＦＴ部２２０では、この演算をバタフライ演算部２２２で行い、演算結果をメモリ２２３に格納する。

[第２ステージ]
Radix4の第２ステージの演算を数式２に示す。本実施例のＦＦＴ部２２０では、この演算をメモリ２２３に格納されている値を読み出してセレクタ２２５を介してバタフライ演算部２２２へ入力させて行い、演算結果をメモリ２２４に格納する。

[第３ステージ]
Radix4の第３ステージの演算を数式３に示す。本実施例のＦＦＴ部２２０では、この演算を演算部２２６で行い、演算結果を出力する。

上記アルゴリズムにおいて第３ステージに着目すると、数式３の中のW₄ ^nkの項は数式４で表わされ、数式４中のｃｏｓ，ｓｉｎの値として−１，０，１のいずれの値しか取らない。

従って、第３ステージの乗算処理はそれぞれ符号反転、０、変換無しのいずれかで実現できるため、実質的に乗算処理が不要で、符号変換と加算処理のみで実行することができるので、第１ステージ，第２ステージに比べ演算処理が軽くなる。そこで、本実施例のＦＦＴ部２２０では、演算部２２６を乗算器に比べて回路規模が小さな加算器で構成するとともに、第３ステージの演算は第２ステージの演算と並列に行うようにしている。

本実施例のＦＦＴ部２２０では、前記周波数誤差推定・補正部２１０にて周波数誤差補正された受信信号がメモリ２２１に格納され、第１ステージの演算に必要なデータが入力されるまで一時保持する。必要なデータが揃うと演算部２２２で第１ステージの演算（数式１）を行い、その結果をメモリ２２３に格納し、第１ステージの演算が完了するまで一時保持する。次に、セレクタ２２５を切り替えて第１ステージの演算結果を用いて演算部２２２で第２ステージの演算（数式２）を行い、その結果をメモリ２２４に格納する。この時、メモリ２２４には第３ステージの演算に必要最小限な分だけ保持し、第２ステージの完了を待つことなく加算部２２６で第３ステージの演算（数式３）を行う。

このようにすることで、図９（Ａ）のタイミングチャートに示すように、第２ステージの演算処理と第３ステージの演算処理とを並列に行うことができる。図１９にこの発明に先立って本発明者によって検討されたＦＦＴ部の構成例を示す。この発明に先立って本発明者によって検討されたＦＦＴ部は、メモリ２２４と加算部２２６がなく、上記第１〜第３のステージの演算をすべて１つの演算部２２２により時分割で順に行うようになっていた。従って、この発明に先立って本発明者によって検討されたＦＦＴ部のタイミングチャートを示す図９（Ｂ）におけるデータ入力の開始からデータ出力の開始までのＦＦＴ処理時間と比較して、図９（Ａ）に示す本実施例におけるデータ入力の開始からデータ出力までのＦＦＴ処理時間の方が、約１ステージ分だけ短縮される。

また、第１ステージの演算を行う演算部と第２ステージの演算を行う演算部とを別個に設けることにより全ステージを並列できるように構成することもできるが、本実施例のように、第３ステージのみ並列処理化したことにより第２ステージの演算を行う演算部が不要となり、全ステージを並列化する場合に比べて回路規模の増加が抑えられる。前述したように、第３ステージの演算は簡単な符号変換と加算処理で行えるので、本実施例のように第３ステージの演算を行う回路（加算器２２６）を追加したとしても回路規模の増加はわずかなもので済む。

図１０には、伝送路応答推定部２３１及び伝送路応答補正部２３２のブロック図を示す。伝送路応答推定部２３１では、ロングプリアンブルパターン生成部３１１により既知のロングプリアンブルの符号情報が生成されて符号正負変換部３１２へ供給され、受信ロングプリアンブルの符号をあわせることで伝送路応答の推定値が求められる。その後、各サブキャリア毎にパワー演算部３１３にて推定値の大きさ（推定値の２乗|・|²）を、また複素乗算・除算部３１４で推定値の逆数を求めることで伝送路応答補正値が算出され、補正データ保持用のメモリ３２１に格納される。次に、ＦＦＴ部２２０にてサブキャリア信号に変換された、ロングプリアンブルの後続のシグナルシンボルSIGNALとデータシンボルDATAが、メモリ３２１に格納されている伝送路応答補正値を用いて複素乗算器３２２で複素乗算され、伝送路応答の補正が行われる。

上記処理を、図１１（Ａ）に示すタイミングチャートで説明する。なお、図１１（Ａ）のタイミングチャートでは、ショートプリアンブルについては図示を省略している。

ロングプリアンブルＴ１，Ｔ２から周波数誤差を推定し、ロングプリアンブルの周波数誤差補正出力では周波数誤差補正されたプリアンブルＴ１’，Ｔ２’が同時に出力される。この後、平均化処理を行い、ＦＦＴ出力ではノイズ低減されたロングプリアンブルＴ’がサブキャリア信号として出力される。従って、Ｔ’の出力と同時に伝送路応答の推定を開始することができ、続いてやってくるシグナルシンボルSIGNALから伝送路応答補正を行うことが可能となる。これによって、図３のような構成を有するこの発明に先立って本発明者によって検討された復調回路のタイミングチャートを示す図１１（Ｂ）と比較すると分かるように、受信パケットのシグナルシンボルSIGNALの入力からシグナルシンボルSIGNALの伝送路応答補正出力までの遅延時間Ｔｄが、図１１（Ａ）に示すように１シンボル分だけ短いＴｄ’に短縮される。

さて、ここでＦＦＴ処理前での平均化とＦＦＴ処理後での平均化が等価であることを示す。
２つの異なる時間において、同一期間をサンプリングした信号(サンプリング数N)を、x(n)=(x₀,x₁,x₂,…,x_N-1)，y(n)=(y₀,y₁,y₂,…,y_N-1)とおき、それぞれの信号について離散フーリエ変換を行うと、次の数式５のようになる。

IEEE802.11a規格ではサンプリング周波数誤差が±２０ppm以内であることが規定されており、平均化を行う2つの期間は、時間的に同一シンボル(ロングプリアンブル)内で連続していることを考慮すると、サンプリング周波数誤差については無視できるほど小さい。従って、ｋ＝ｋ_x＝ｋ_yとみなすことができる。また、プリアンブルでの伝送路応答の時間的変化は無視できるものとする。これらを周波数軸上で各サブキャリア毎に平均すると、数式６のようになる。

この数式は、時間軸上で各サンプルタイミング毎に平均した後に離散フーリエ変換したものを表した式と等価であり、上述した条件の下ではＦＦＴ処理前で平均化した場合とＦＦＴ処理後で平均化した場合とで違いは発生しないことが分かる。従って、本実施例のようにＦＦＴ処理の前でロングシンボルの平均化処理を行なうことが可能である。

（変形例）
実施例１（図４）の遅延素子からなる遅延部２１１は、ＲＡＭ（ランダム・アクセス・メモリ）のようなメモリに置き換えることが可能である。かかる変形例では、ショートプリアンブルｔa を一時的にメモリに格納し、格納したショートプリアンブルｔaを、続いて入力されてくるショートプリアンブルｔbと共に周波数誤差推定部２１２に入力する。周波数誤差推定部２１２は実施例１と同様な構成を有しており、自己相関演算部１２１で繰り返しパターンの１６サンプルの各サンプルからｔaとｔbの相関を取り、粗く周波数誤差の推定し、粗周波数誤差保持部１２２に格納する。

次に、続いて入力されてくるロングプリアンブルＴ１を一時的にメモリに格納し、格納したロングプリアンブルＴ１を続いて入力されてくるロングプリアンブルＴ２と共に自己相関演算部１２１に入力し、６４サンプルの各サンプルからＴ１とＴ２の相関を取り、先に推定した粗周波数誤差と合わせて周波数誤差演算部１２３で、より精密な周波数誤差推定を行い、推定値を出力する。それ以降の処理は実施例１と同様であるので、説明を省略する。

この変形例の場合、入力される受信信号を遅延する遅延部の代わりに受信信号を記憶するメモリを用いた構成としているため、受信信号を一度格納すると任意のタイミングで読み出すことが可能となる。そのため、例えば前段のＲＦ部２０２において高速なゲイン設定により適正レベルのショートプリアンブルがより長く得られるような場合、粗周波数誤差推定において、図６の連続するショートプリアンブルｔaとｔbの自己相関を取る代わりに、ｔaとその２つ後のショートプリアンブルｔcによる３２サンプル間隔での自己相関を取ること、あるいはｔaとｔdによる４８サンプル間隔での自己相関を取ることも可能となる。これによって、より精度の高い誤差推定が可能となる。

これに対し、実施例１（図４）のように周波数誤差推定補正部２１０の入力部を遅延素子からなる遅延部２１１で構成すると、３２サンプル間隔での自己相関を取る場合には、ショートプリアンブルｔaとｔbの２つのショートプリアンブル分遅延素子が必要となり、１６サンプル間隔での自己相関を取る場合と比べて回路規模が増加するが、本変形例の場合はメモリへの書込み・読み出しタイミングを制御することで、１６サンプル間隔での自己相関を取る場合と比べて回路規模の増加を伴うことなくサンプル間隔の異なる相関を取ることができる。

（実施例２）
本発明に係るＯＦＤＭ復調回路の第２の実施例を図１２に示す。この実施例は、周波数誤差推定補正部２１０に、周波数誤差推定を行う為にショートプリアンブル又はロングプリアンブルを保持する遅延部２１１とは別に、ロングプリアンブルの平均化処理を行う為に補正後のロングプリアンプルを遅延する遅延部２１５を設けたものである。周波数誤差推定値出力までは実施例１と同様であるので説明は省略する。周波数誤差補正部２１３は、図１３のように構成される。実施例１における周波数誤差補正部２１３の構成を示す図７と比較すると明らかなように、この実施例では、複素乗算器が１つ少なくて済む。

また、実施例１では周波数誤差補正値演算部１３１は６４サンプル分先の周波数誤差を加味して周波数誤差補正値を求める必要があったが、本実施例ではその必要がなく、周波数誤差補正演算部１３１は最初のロングプリアンブル開始点を基準に各サンプルに対応した周波数誤差補正値Ａ２を逐次出力すれば良い。そして、複素乗算器１３２にて上記補正値Ａ２で周波数誤差補正された最初のロングプリアンブルＴ１’は遅延部２１５にて一時保持される。次に、２回目のロングプリアンブルＴ２を各サンプルに対し周波数誤差補正を行うと同時に、遅延部２１５に保持されている周波数誤差補正済みの最初のロングプリアンブルＴ１’の対応するサンプルを出力し、平均化部２１４にて補正後のプリアンブルＴ２’との平均化を行う。

上記処理を、図１４に示すタイミングチャートで説明する。なお、図１４のタイミングチャートでは、ショートプリアンブルについては図示を省略している。
入力されたロングプリアンブルＴ１，Ｔ２に基づいて周波数誤差を推定し、ロングプリアンブルの周波数誤差補正出力では周波数誤差補正されたプリアンブルＴ１’，Ｔ２’が順次に出力される。そして、Ｔ２’の出力と並行して平均化処理を行い、ＦＦＴ出力ではノイズ低減されたロングプリアンブルＴ’がサブキャリア信号として出力される。この実施例では、ＦＦＴの出力Ｔ’の開始と同時に伝送路応答の推定を開始することができ、続いてやってくるシグナルシンボルSIGNALの先頭から伝送路応答補正を行うことが可能となる。

（実施例３）
図１５には本発明に係るＯＦＤＭ復調回路の第３の実施例で用いられるＦＩＲ部の構成例を、図１６にはそのＦＩＲ部を適用したＯＦＤＭ復調回路を無線ＬＡＮの復調部に使用した場合のシステム構成例を示す。

本実施例におけるＦＩＲ部２０４は、図１５に示すように、受信信号Ｉ用のフィルタ４１０と受信信号Ｑ用のフィルタ４２０とからなり、各フィルタは、複数（ｎ個）の遅延素子４６１ａ〜４６１ｎが直列に接続された遅延段と、それぞれの遅延素子に対応して設けられ遅延された信号と所定の係数ａ1〜ａnとを掛け算する乗算器４６２ａ〜４６２ｎからなる掛け算部と、各乗算器４６２ａ〜４６２ｎの出力を加算する加算部４７０などからなる。さらに、この実施例のＦＩＲ部２０４においては、ｍ番目の遅延素子４６１ｂとｍ＋１番目の遅延素子４６１ｃとの間に、入力信号を遅延素子４６１ａから４６１ｂまでを通さずに直接ｍ＋１番目の遅延素子４６１ｃに入力させるためのセレクタ４８１と、ｍ＋１番目以降の遅延素子４６１ｃ〜４６１ｎに対応した乗算器４６２ｃ〜４６２ｎに、係数ａｍ＋１〜ａnに代えて係数ｂｍ＋１〜ｂnを与えるセレクタ４８３ｃ〜４８３ｎが設けられている。なお、この発明に先立って本発明者によって検討されたＦＩＲフィルタは、セレクタ４８１と４８３ｃ〜４８３ｎがなく、タップ数（段数）は固定で１つの係数ａ1〜ａｎのみで動作する構成とされる。

図１６の実施例のシステムは、アンテナ部２０１で受信した信号がＲＦ部２０２でベースバンド信号にダウンコンバートされて増幅され、受信信号Ｉ，Ｑと受信信号の強度を示すRSSI信号とがＲＦ部２０２から出力される。出力された受信信号Ｉ，ＱとRSSI信号は、Ａ／Ｄ変換部２０３内のＡ／Ｄ変換器３０１，３０２，３０３でデジタル信号に変換される。デジタル信号に変換されたRSSI信号は、パケット検出部５０１にて随時監視され、所定の判断基準を満たすかどうかでパケットを受信したか否かが決定される。パケット検出部５０１がパケットの受信を検出すると、その時のRSSI信号の値からＡＧＣ設定部５０２でＲＦ部２０２内のＡＧＣ回路の大まかなゲインが決定され、ゲイン設定制御信号がＲＦ部２０２へ供給される。

この実施例のシステムでは、受信開始の際にＦＩＲ部２０４は、図１５に示されている受信信号I用フィルタ４１０，受信信号Q用フィルタ４２０のそれぞれのセレクタ４８１を制御して見かけ上の遅延段の段数を減らした状態に設定しておき、フィルタの入力から出力までの遅延時間を短縮するようにしている。そのため、ＲＦ部２０２にて増幅された受信信号Ｉ，ＱはＡ／Ｄ変換部２０３でデジタル変換され、ＦＩＲ部２０４に入力され帯域外の高周波成分を除去されるが、ＦＩＲ部２０４は遅延段の段数が少ない状態に設定されているため、遅延時間が短くされる。

次に、受信パケットが検出されると、ＦＩＲフィルタから出力される受信信号に基づいて自動利得制御部２０５内の電力計算部５０３が受信電力を計算し、その値からＲＦ部２０３内のＡＧＣ回路の精密なゲインを決定して設定を行う。この時ＡＧＣゲイン設定終了信号をＦＩＲ部２０４に伝達し、セレクタ４８１及び加算部４７０、係数選択用セレクタ４８３ａ〜４８３ｎを通常動作に必要な性能となる段数と係数に切り替える。このようにすることで、パケット受信からＡＧＣゲイン設定までの所要時間を短縮することが可能となる。

図１７（Ａ）には本実施例のＦＩＲフィルタを適用したシステムにおける処理のタイミングチャートが、図１７（Ｂ）にはこの発明に先立って本発明者によって検討されたＦＩＲフィルタを適用したシステムにおける処理のタイミングチャートが示されている。

本実施例を適用したシステムでは、パケットを受信してからＡＧＣのゲイン設定を行うまでの間、ＦＩＲフィルタは段数が少ない状態で動作するため、ショートプリアンブルは段数の多いこの発明に先立って本発明者によって検討されたＦＩＲフィルタを適用したシステムに比べてＡＧＣの粗設定までの時間が短縮されることが分かる。なお、その後、ＦＩＲフィルタの段数を通常動作に必要な性能に切り替えるため、ＡＧＣ設定後のショートプリアンブルとロングプリアンブル，データは同一の遅延をもって出力される。従って、適正レベルの受信信号がより早く得られることになる。また、適正レベルのショートプリアンブルをより長く受信することができるようになるため、実施例２で述べた３２サンプル間隔でのショートプリアンブルの自己相関による周波数誤差推定も容易となる。

図１８は、本発明に係るＯＦＤＭ復調回路を、IEEE802.11a規格に準拠した無線ＬＡＮシステムに適用した場合のシステム全体の構成例を示す。アンテナ２０１ａまた２０１ｂで受信された信号は、ダイバーシティ・送受信切り替えスイッチ６０１を通り、バンドパスフィルタ６０２で不要波が抑制されて、ＲＦ−ＩＣ２０４に入力される。ＲＦ−ＩＣ２０４でベースバンド信号に周波数変換されＡＧＣ回路で増幅された受信信号は、前記実施例のＯＦＤＭ復調回路および変調回路を内蔵したベースバンドＬＳＩ６１０に入力され、Ａ／Ｄ変換器６１１でデジタル信号に変換された後、ベースバンドプロセッサ６１２で復調処理が行われる。復調された信号は媒体アクセス制御部(Medium Access Control,MAC)６１３に入力され、プロトコルに則ったデータアクセス制御が行われ、Ｉ／Ｏインタフェース６１４を通して上位層とデータのやり取りが行われる。

以上の実施例によれば、時間軸においてプリアンブルの平均化処理を行うことにより、周波数軸情報に変換するのは平均化されたプリアンブルとなるため、パケットが受信されてからベースバンド信号に変換された後、伝送路応答補正復調された信号が得られるまでの遅延時間を短縮することができる。

また、パケット受信時の自動利得制御においてＦＩＲフィルタを切り替えて段数を減らすことにより自動利得制御完了までの時間を短縮することができる。

さらに、ＦＦＴ処理におけるバタフライ演算の一部を並列に実行することにより、回路規模の増加を抑え、処理時間を短縮することができる。これらの結果、パケット受信から復調データ出力までの遅延時間を大幅に短縮することができる。

送信時は上位層からＩ／Ｏインタフェース６１４を通してアクセス制御部６１３に送られプロトコルに則ったデータアクセス制御が行われ、ベースバンドプロセッサ６１２に送信データが送られる。ベースバンドプロセッサ６１２では送信データをＯＦＤＭ信号に変調し、Ｄ／Ａ変換器６１５でアナログ信号に変換した後、ＲＦ−ＩＣ２０４に入力され、ＲＦ−ＩＣ２０４で５ＧＨｚ帯の信号に周波数変換され、送信用バンドパスフィルタ６０３で不要波を抑制した後、パワーアンプ６０４で送信信号を所望の信号強度まで電力増幅し、ダイバーシティ・送受切り替えスイッチ６０１を通してアンテナ２０１ａまたは２０１ｂから送信される。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば前記実施例では、バタフライ演算としてRadix4を使用しているが、Radix2を用いるようにしても良い。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるIEEE802.11a規格の無線ＬＡＮシステムにおけるＯＦＤＭ復調回路に適用した場合を説明したが、本発明はそれに限定されるものでなく、ＯＦＤＭ変調方式を用いた無線通信システムにおける復調回路や放送システムにおける復調回路に利用することができる。

この発明に先立って本発明者によって検討されたＯＦＤＭ復調回路の構成例を示すブロック図である。 IEEE802.11a規格で規定されているパケットの構成を示す説明図である。 この発明に先立って本発明者によって検討されたＯＦＤＭ復調回路における周波数誤差推定・補正部から等化部までの構成を示すブロック図である。 本発明に係るＯＦＤＭ復調回路における周波数誤差推定・補正部から等化部までの構成を示すブロック図である。 実施例のＯＦＤＭ復調回路における周波数誤差推定部の構成を示すブロック図である。 実施例のＯＦＤＭ復調回路における周波数誤差推定のタイミングチャートである。 実施例のＯＦＤＭ復調回路における周波数誤差補正部及び平均化部の構成を示すブロック図である。 実施例のＯＦＤＭ復調回路におけるＦＦＴ部の構成を示すブロック図である。 （Ａ）は実施例のＯＦＤＭ復調回路のＦＦＴ部におけるタイミングチャート、（Ｂ）はこの発明に先立って本発明者によって検討されたＯＦＤＭ復調回路のＦＦＴ部におけるタイミングチャートである。 実施例のＯＦＤＭ復調回路における伝送路応答推定部及び伝送路応答補正部の構成を示すブロック図である。 （Ａ）は実施例のＯＦＤＭ復調回路におけるタイミングチャート、（Ｂ）はこの発明に先立って本発明者によって検討されたＯＦＤＭ復調回路におけるタイミングチャートである。 ＯＦＤＭ復調回路の第２の実施例を示すブロック図である。 第２の実施例のＯＦＤＭ復調回路における周波数誤差補正部及び平均化部及び遅延部の構成を示すブロック図である。 第２の実施例のＯＦＤＭ復調回路におけるタイミングチャートである。 第３の実施例のＯＦＤＭ復調回路におけるＦＩＲフィルタ部の構成を示すブロック図である。 第３の実施例のＯＦＤＭ復調回路の構成を示すブロック図である。 （Ａ）は第３の実施例のＯＦＤＭ復調回路におけるタイミングチャート、（Ｂ）はこの発明に先立って本発明者によって検討されたＯＦＤＭ復調回路におけるタイミングチャートである。 本発明に係るＯＦＤＭ復調回路を、IEEE802.11a規格に準拠した無線ＬＡＮシステムに適用した場合のシステム全体の構成例を示すブロック図である。 この発明に先立って本発明者によって検討されたＯＦＤＭ復調回路におけるＦＦＴ部の構成を示すブロック図である。 この発明に先立って本発明者によって検討されたＯＦＤＭ復調回路におけるＦＩＲフィルタ部の構成を示すブロック図である。

符号の説明

２０１ アンテナ
２０２ ＲＦ部
２０３ Ａ／Ｄ変換部
２０４ ＦＩＲ部
２１０ ２１２ 周波数誤差推定・補正部
２１１ 遅延部
２１２ 周波数誤差推定部
２１３ 周波数誤差補正部
２１４ 平均化部
２２０ ＦＦＴ部
２３０ 等化部
２３１ 伝送路応答推定部
２３２ 伝送路応答補正部
４６１ 遅延素子
４６２ 乗算器
４７０ 加算部
４８１ 段数切り替え用セレクタ
４８３ 係数選択用セレクタ

Claims (20)

1. 直交周波数分割多重方式で変調され、２以上の固定信号系列が連続したプリアンブルを含むパケットの受信信号を復調する復調回路であって、
   受信した前記プリアンブルを用いて受信信号の周波数誤差を推定し受信信号を補正する周波数誤差推定・補正処理機能と、
   補正された受信信号を時間軸情報から周波数軸情報の信号に変換する高速フーリエ変換処理機能と、
   変換された信号から伝送路の状態を推定し受信信号を補正する伝送路応答推定・補正処理機能と、
   周波数誤差補正後の受信信号の平均を取る平均化処理機能とを備え、
   前記平均化処理が前記高速フーリエ変換処理の前に実行されるように構成された復調回路が１つの半導体チップに形成されてなることを特徴とする通信用半導体集積回路。
2. 受信したプリアンブルを所定時間だけ遅延する遅延手段を備え、
   該遅延手段により遅延されたプリアンブルと該プリアンブルの受信後に受信したプリアンブルとに基づいて周波数誤差推定・補正処理が行われるように構成されていることを特徴とする請求項１に記載の通信用半導体集積回路。
3. 前記周波数誤差推定・補正処理により補正された後のプリアンブルを遅延する第２の遅延手段を備え、
   連続したプリアンブルを周波数誤差推定・補正処理により順次補正し、
   補正されたプリアンブルを前記第２の遅延手段で遅延させ、
   該遅延されたプリアンブルと前記周波数誤差推定・補正処理により補正されたプリアンブルとを用いて前記平均化処理を行い、該平均化処理が前記高速フーリエ変換処理の前に実行されるように構成されていることを特徴とする請求項２に記載の通信用半導体集積回路。
4. 受信したプリアンブルを保持するメモリ回路を備え、
   該メモリ回路に格納されているプリアンブルと該プリアンブルの受信後に受信したプリアンブルとに基づいて周波数誤差推定・補正処理が行われるように構成されていることを特徴とする請求項１に記載の通信用半導体集積回路。
5. 前記パケットは前記プリアンブルとシグナルとデータで構成され、
   前記シグナルは前記データのデータ転送レートとデータ長を指し示す情報を含み、
   前記平均化処理は前記シグナルが入力されている間に行われるように構成されていることを特徴とする請求項１ないし４に記載の通信用半導体集積回路。
6. 前記平均化処理は、２つのプリアンブルを加算して２で割る信号ことを特徴とする請求項１ないし５に記載の通信用半導体集積回路。
7. 前記平均化処理は、連続する２つのプリアンブルの時間平均を取る処理であることを特徴とする請求項１ないし５に記載の通信用半導体集積回路。
8. 受信信号を順次遅延させる直列形態の複数の遅延段と、
   各遅延段に対応された掛け算器とからなり受信信号から帯域外の周波数成分を除去する有限インパルス応答型フィルタを備え、
   前記有限インパルス応答型フィルタは受信信号が通過する前記遅延段の数が切替え可能に構成されていることを特徴とする請求項１ないし７に記載の通信用半導体集積回路。
9. 前記有限インパルス応答型フィルタは、いずれか１または２以上の前記遅延段を通過せずに受信信号を伝達させるバイパス経路と、該バイパス経路を通過した受信信号または前記いずれか１または２以上の前記遅延段を通過した受信信号のいずれか一方を選択する選択手段を備えていることを特徴とする請求項８に記載の通信用半導体集積回路。
10. 前記高速フーリエ変換処理機能は、バタフライ演算の複素乗算が可能な第１演算手段と、該第１演算手段による演算結果を保持するメモリ回路と、高速フーリエ変換処理のいずれかのステージの演算が可能な第２演算手段とを備え、
    前記第２演算手段の演算は前記第１演算手段の演算よりも単純な演算であることを特徴とする請求項１ないし９に記載の通信用半導体集積回路。
11. 前記第１演算手段は、入力信号に基づく第１ステージの演算と前記メモリ回路に保持されている演算結果に基づく第２ステージの演算とを順次実行し、前記第２演算手段は前記第１演算手段における第２ステージの演算と並行して第３ステージの演算を実行するように構成されていることを特徴とする請求項１０に記載の通信用半導体集積回路。
12. 直交周波数分割多重方式で変調され、２以上の固定信号系列が連続したプリアンブルを含むパケットの受信信号を復調する復調回路であって、
    受信した前記プリアンブルを用いて受信信号の周波数誤差を推定し受信信号を補正する周波数誤差推定・補正処理機能と、
    補正された受信信号から時間軸情報を周波数軸情報に変換する高速フーリエ変換処理機能と、
    変換された信号から伝送路の状態を推定し受信信号を補正する伝送路応答推定・補正処理機能と、
    周波数誤差補正後の受信信号の平均を取る平均化処理機能と、受信信号から帯域外の周波数成分を除去するためのフィルタとを備え、
    前記フィルタは受信信号を順次遅延させる直列形態の複数の遅延段と、前記各遅延段に対応された掛け算器とからなり受信信号が通過する前記遅延段の数が切替え可能に構成された復調回路が１つの半導体チップに形成されてなることを特徴とする通信用半導体集積回路。
13. 前記フィルタは、いずれか１または２以上の遅延段を通過せずに受信信号を伝達させるバイパス経路と、該バイパス経路を通過した受信信号または前記いずれか１または２以上の前記遅延段を通過した受信信号のいずれか一方を選択する選択手段を備えていることを特徴とする請求項１２に記載の通信用半導体集積回路。
14. 前記パケットには、第１の固定信号系列が連続した第１のプリアンブルに続いて前記第１の固定信号系列よりも長い第２の固定信号系列が連続した第２のプリアンブルが含まれ、
    前記フィルタは前記第１のプリアンブルを処理する際に受信信号が通過する前記遅延段の数が減少するように制御されることを特徴とする請求項１２または１３に記載の通信用半導体集積回路。
15. 直交周波数分割多重方式で変調され、２以上の固定信号系列が連続したプリアンブルを含むパケットの受信信号を復調する復調回路であって、
    受信した前記プリアンブルを用いて受信信号の周波数誤差を推定し受信信号を補正する周波数誤差推定・補正処理機能と、
    補正された受信信号から時間軸情報を周波数軸情報に変換する高速フーリエ変換処理機能と、
    変換された信号から伝送路の状態を推定し受信信号を補正する伝送路応答推定・補正処理機能と、
    周波数誤差補正後の受信信号の平均を取る平均化処理機能とを備え、
    前記高速フーリエ変換処理機能は、バタフライ演算の複素乗算が可能な第１演算手段と、該第１演算手段による演算結果を保持するメモリ回路と、高速フーリエ変換処理のいずれかのステージの演算が可能な第２演算手段とを備え、
    前記第２演算手段の演算は前記第１演算手段の演算よりも単純な演算である復調回路が１つの半導体チップに形成されてなることを特徴とする通信用半導体集積回路。
16. 前記第１演算手段は、入力信号に基づく第１ステージの演算と前記メモリ回路に保持されている演算結果に基づく第２ステージの演算とを順次実行し、前記第２演算手段は前記第１演算手段における第２ステージの演算と並行して第３ステージの演算を実行するように構成されていることを特徴とする請求項１５に記載の通信用半導体集積回路。
17. 請求項１ないし１６に記載の復調回路と、
    受信信号をデジタル信号に変換して前記復調回路に入力するＡ／Ｄ変換回路と、
    直交周波数分割多重方式の変調を行なう変調回路と、
    該変調回路により変調された信号をアナログ信号に変換して出力するＤ／Ａ変換回路とが１つの半導体チップに形成されてなることを特徴とする通信用半導体集積回路。
18. 請求項１ないし１７に記載の通信用半導体集積回路と、
    受信信号をベースバンド信号に周波数変換する周波数変換回路および周波数変換された受信信号を所定のレベルに増幅する可変利得増幅回路と送信信号を高周波信号に周波数変換する周波数変換回路とを有する高周波用半導体集積回路とを備え、
    前記可変利得増幅回路は前記通信用半導体集積回路から供給されるゲイン設定信号に基づいて増幅率が設定されるようにされていることを特徴とする無線通信システム。
19. 前記高周波用半導体集積回路は受信した前記パケットに含まれるプリアンブルに基づいて受信信号の強度を検出して外部へ検出信号を出力する受信強度検出回路を備え、
    前記通信用半導体集積回路は前記受信強度検出回路から出力された検出信号に基づいて前記可変利得増幅回路のゲインを決定しゲイン設定信号を生成して出力するゲイン設定回路を備えることを特徴とする請求項１８に記載の無線通信システム。
20. 前記ゲイン設定回路は前記復調回路に入力された受信信号に基づいて受信信号の強度を検出して前記可変利得増幅回路のゲインを決定しゲイン設定信号を生成して出力する機能を備え、
    前記受信強度検出回路から出力された検出信号に基づいて前記可変利得増幅回路のゲインを粗く設定するための第１ゲイン設定信号を生成して出力した後、前記復調回路に入力された受信信号に基づいて前記可変利得増幅回路のゲインを精密に設定するための第２ゲイン設定信号を生成して出力することを特徴とする請求項１９に記載の無線通信システム。

Images