[go: up one dir, main page]

JP6880669B2 - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP6880669B2
JP6880669B2 JP2016223539A JP2016223539A JP6880669B2 JP 6880669 B2 JP6880669 B2 JP 6880669B2 JP 2016223539 A JP2016223539 A JP 2016223539A JP 2016223539 A JP2016223539 A JP 2016223539A JP 6880669 B2 JP6880669 B2 JP 6880669B2
Authority
JP
Japan
Prior art keywords
silicon carbide
region
semiconductor device
type silicon
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016223539A
Other languages
English (en)
Other versions
JP2018082058A (ja
Inventor
直之 大瀬
直之 大瀬
内海　誠
誠 内海
大西　泰彦
泰彦 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016223539A priority Critical patent/JP6880669B2/ja
Priority to US15/796,890 priority patent/US11233124B2/en
Publication of JP2018082058A publication Critical patent/JP2018082058A/ja
Application granted granted Critical
Publication of JP6880669B2 publication Critical patent/JP6880669B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/153—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
近年、珪素（以下Ｓｉと記す）に代わる半導体材料の一つとして炭化珪素（ＳｉＣ）が注目されている。ＳｉＣは、バンドギャップが４Ｈ−ＳｉＣで３．２５ｅＶと、Ｓｉのバンドギャップ（１．１２ｅＶ）に比べて３倍近く大きいため、動作上限温度を高くできる。また、絶縁破壊電界強度が４Ｈ−ＳｉＣで３．０ＭＶ／ｃｍと、Ｓｉの絶縁破壊電界強度（０．２５ＭＶ／ｃｍ）に比べて約１桁大きいため、絶縁破壊電界強度の３乗の逆数となるオン抵抗を低減でき、定常状態での電力損失を低減できる。また、熱伝導度も４Ｈ−ＳｉＣで４．９Ｗ／ｃｍＫと、Ｓｉの熱伝導度（１．５Ｗ／ｃｍＫ）に比べて３倍以上高いので、熱冷却効果が高く冷却装置を小型化できるという利点も生まれる。さらに、飽和ドリフト速度が２×１０7ｃｍ／ｓと大きいため、高速動作にも優れている。このようなことからＳｉＣは、電力用半導体素子（以下パワーデバイスと呼ぶ）や高周波デバイス、高温動作デバイスなどへの応用が期待されている。
現在、ＳｉＣを用いたＭＯＳＦＥＴ、ｐｎダイオード、ショットキーダイオード等が試作され、絶縁耐圧とオン抵抗（＝通電時の順方向電圧／順方向電流）に関してはＳｉの特性を超えるデバイスが続出している。これらの素子作成には、選択された領域において導電型やキャリア濃度を制御する技術が必要であり、その方法としては、熱拡散法とイオン注入法がある。ＳｉＣ中においては不純物の拡散係数が非常に小さいため、Ｓｉ半導体素子で広く用いられている熱拡散法はＳｉＣには適用が難しい。
そのため、ＳｉＣでは通常イオン注入法が用いられている。注入されるイオン種としては、ｎ型に対しては窒素（以下Ｎと記す）、リン（以下Ｐと記す）が用いられ、ｐ型に対してはアルミニウム（以下Ａｌと記す）または、ホウ素（以下Ｂと記す）が多く用いられる。
大容量・高耐圧のパワーデバイスは、素子の縦方向、つまり素子の表面から裏面に向かって電流が流れ、表面と裏面の間に電圧が印加されるという縦型の素子構造をしている。そのために、半導体素子の表面と裏面のそれぞれに電極を有する構成となっている。例えば、ショットキーダイオードの場合、素子の表面にショットキー電極を、裏面（第二の主面）にオーミック電極を有する構成となっている。また、縦型ＭＯＳＦＥＴの場合、基板表面にソース電極及びゲート電極を、裏面にオーミック電極であるドレイン電極を有する構成となっている。
一方で、ＳｉＣ基板には製造過程で形成される欠陥類が多種あり、欠陥種の中の一部はＭＯＳデバイスのリーク電流に寄与することが報告されている（例えば、下記非特許文献１参照。）。
「パワーエレクトロニクスインバータ基盤技術開発プロジェクト」（事後評価）第1回分科会 資料５−２（２）、インターネット［ｈｔｔｐ：／／ｗｗｗ．ｎｅｄｏ．ｇｏ．ｊｐ／ｃｏｎｔｅｎｔ／１０００９５４２８．ｐｄｆ］、平成２８年１１月１日検索
発明者らが４Ｈ−ＳｉＣ基板を用いダイオードを作成したところ、このダイオードにおいても上記非特許文献と同様にリーク電流が生じることが確認された。現在、所定種、例えば、貫通螺旋転位（ＴＳＤ：ｔｈｒｅａｄｉｎｇ ｓｃｒｅｗ ｄｉｓｌｏｃａｔｉｏｎ）の欠陥が発生したＳｉＣ基板では、リーク電流を低減することができない。
この発明は、上述した従来技術による問題点を解消するため、リークの発生要因と考えられている欠陥を含む基板であっても、リーク電流の発生を抑えることができることを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、ｎ型炭化珪素基板上に設けられるｐ型炭化珪素領域の上の少なくとも一部にｎ型炭化珪素領域を有する縦型のＭＯＳＦＥＴの炭化珪素半導体装置において、前記ｐ型炭化珪素領域はチャネル領域であり、前記ｎ型炭化珪素領域がソース領域であり、前記チャネル領域の不純物濃度が１．０×１０ 18 ｃｍ -3 以下であり、前記ソース領域は、表面からみて深い位置にヒ素を含み、それ以外の浅い位置にリンを含むことを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、ｎ型炭化珪素基板上に設けられるｐ型炭化珪素領域の上の少なくとも一部にｎ型炭化珪素領域を有する縦型のＭＯＳＦＥＴの炭化珪素半導体装置において、前記ｐ型炭化珪素領域はチャネル領域であり、前記ｎ型炭化珪素領域がソース領域であり、前記ソース領域のうち、チャネルを決定する領域はリンを含み、当該リンを含む領域以外の隣接する領域はヒ素を含むことを特徴とする。
また、前記ｐ型炭化珪素領域はエピタキシャル成長法により形成されることを特徴とする。
また、前記ソース領域のヒ素濃度は１．０×１０19ｃｍ-3〜５．０×１０20ｃｍ-3であることを特徴とする。
また、前記ソース領域のヒ素濃度は表面側の濃度が高く、表面から奥行方向に減少する傾向を有することを特徴とする。
また、前記ソース領域のヒ素濃度は表面側が低く、表面から奥行方向に増加する傾向を有することを特徴とする。また、前記ヒ素濃度のピーク値が表面から１００ｎｍ〜２００ｎｍの間にあることを特徴とする。
また、前記ｎ型炭化珪素基板の貫通螺旋転位上の前記ソース領域はヒ素を含むことを特徴とする。
また、前記ｎ型炭化珪素基板の貫通螺旋転位の面密度は１個／ｃｍ2〜３０００個／ｃｍ2であることを特徴とする。
また、前記炭化珪素半導体装置が縦型のＭＯＳＦＥＴであり、前記ｐ型炭化珪素領域がチャネル領域であり、前記ｎ型炭化珪素領域がソース領域であることを特徴とする。
また、前記炭化珪素半導体装置がトレンチＭＯＳＦＥＴであることを特徴とする。
この発明にかかる炭化珪素半導体装置の製造方法は、ｎ型炭化珪素基板上にチャネル領域のｐ型炭化珪素領域が形成され、前記ｐ型炭化珪素領域の上の少なくとも一部にソース領域のｎ型炭化珪素領域が形成される縦型のＭＯＳＦＥＴの炭化珪素半導体装置の製造方法において、前記チャネル領域のｐ型炭化珪素領域を、不純物濃度が１．０×１０ 18 ｃｍ -3 以下で形成し、前記チャネル領域のｐ型炭化珪素領域上の前記ソース領域は、表面からみて深い位置にヒ素を含むイオン注入で形成し、それ以外の浅い位置にリンを含むイオン注入で形成することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、ｎ型炭化珪素基板上にチャネル領域のｐ型炭化珪素領域が形成され、前記ｐ型炭化珪素領域の上の少なくとも一部にソース領域のｎ型炭化珪素領域が形成される縦型のＭＯＳＦＥＴの炭化珪素半導体装置の製造方法において、前記ソース領域のうち、チャネルを決定する領域はリンを含むイオン注入で形成し、当該リンを含む領域以外の隣接する領域はヒ素を含むイオン注入で形成することを特徴とする。
また、前記ｐ型炭化珪素領域をエピタキシャル成長法により形成することを特徴とする。
また、前記ｎ型炭化珪素領域のヒ素濃度は１×１０19ｃｍ-3〜５×１０20ｃｍ-3であることを特徴とする。
また、前記ｎ型炭化珪素基板の貫通螺旋転位上の前記ｎ型炭化珪素領域をヒ素を含み形成したことを特徴とする。
また、前記ｎ型炭化珪素基板の貫通螺旋転位の面密度は１個／ｃｍ2〜３０００個／ｃｍ2であることを特徴とする。
上記構成によれば、不純物濃度が１．０×１０18ｃｍ-3以下のｐ型炭化珪素領域の上のｎ型半導体領域がヒ素を含むことにより、リーク電流の要因となるＴＳＤを含むＳｉＣ基板を用いた場合においても、リーク電流の発生を抑えることができる。
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、リーク電流の要因となるＴＳＤを含むＳｉＣ基板を用いた場合においても、リーク電流の発生を抑えた炭化珪素半導体装置を実現できるという効果を有する。
図１は、実施の形態１にかかる炭化珪素半導体装置の構成を示す断面図である。 図２Ａは、本発明の実施の形態１にかかる半導体装置の製造工程を示す断面図である。（その１） 図２Ｂは、本発明の実施の形態１にかかる半導体装置の製造工程を示す断面図である。（その２） 図２Ｃは、本発明の実施の形態１にかかる半導体装置の製造工程を示す断面図である。（その３） 図２Ｄは、本発明の実施の形態１にかかる半導体装置の製造工程を示す断面図である。（その４） 図２Ｅは、本発明の実施の形態１にかかる半導体装置の製造工程を示す断面図である。（その５） 図２Ｆは、本発明の実施の形態１にかかる半導体装置の製造工程を示す断面図である。（その６） 図２Ｇは、本発明の実施の形態１にかかる半導体装置の製造工程を示す断面図である。（その７） 図３は、実施の形態１により作成したＭＯＳＦＥＴのリーク電流値を示す図表である。 図４は、実施の形態３にかかる炭化珪素半導体装置の構成を示す断面図である。 図５は、実施の形態４にかかる炭化珪素半導体装置のＡｓの濃度プロファイルを示す図表である。 図６は、実施の形態５にかかる炭化珪素半導体装置のＡｓの濃度プロファイルを示す図表である。
以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。＋および−を含めたｎやｐの表記が同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数をあらわしている。また、以下の各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型として説明する。
発明者らは本発明の効果を確認するために、以下の実験を行い、結果を導き出した。本発明にかかる半導体装置は、ワイドバンドギャップ半導体を用いて構成される。以下の各実施の形態においては、ワイドバンドギャップ半導体として例えば炭化珪素（ＳｉＣ）を用いて作製された炭化珪素半導体装置について、ＭＯＳＦＥＴを例に説明する。
図１は、実施の形態１にかかる炭化珪素半導体装置の構成を示す断面図である。図１に示すように、実施の形態１にかかる炭化珪素半導体装置は、第１の導電型であるｎ+型炭化珪素基板（ワイドバンドギャップ半導体基板）１の第１主面、例えば（０００１）面（Ｓｉ面）に、ｎ型炭化珪素エピタキシャル層（ワイドバンドギャップ半導体堆積層）２が堆積されている。
ｎ+型炭化珪素基板１は、例えば窒素（Ｎ）がドーピングされた炭化珪素単結晶基板である。ｎ型炭化珪素エピタキシャル層２は、ｎ+型炭化珪素基板１よりも低い不純物濃度で、例えば窒素がドーピングされている低濃度ｎ型ドリフト層である。ｎ型炭化珪素エピタキシャル層２の第１主面側は濃いｎ型（ｎ+）領域５が形成されており、濃いｎ型領域５は、ｎ+型炭化珪素基板１よりも低くｎ型炭化珪素エピタキシャル層２よりも高い不純物濃度で、例えば窒素がドーピングされている。以下、ｎ+型炭化珪素基板１単体、またはｎ+型炭化珪素基板１とｎ型炭化珪素エピタキシャル層２、またはｎ+型炭化珪素基板１とｎ型炭化珪素エピタキシャル層２と後述するｐベース領域とを併せて炭化珪素半導体装置基体とする。
図１に示すように、ｎ+型炭化珪素基板１のφ２の主面（炭化珪素半導体装置基体の裏面）には、裏面電極１３が設けられている。裏面電極１３は、ドレイン電極を構成する。
炭化珪素半導体装置基体の第１主面側には、トレンチ構造が形成されている。具体的には、第２導電型（ｐ型）のワイドバンドギャップ層６のｎ+型炭化珪素基板１側に対して反対側（炭化珪素半導体装置基体の第１主面側）の表面からｐ型ワイドバンドギャップ層６を貫通してｎ型炭化珪素エピタキシャル層２に達する。トレンチの表面に沿って、トレンチの底部および側部には、ゲート絶縁膜９が形成されており、ゲート絶縁膜９によりｎ型炭化珪素エピタキシャル層２およびｐ型ワイドバンドギャップ層６と絶縁されているゲート電極１０がトレンチ内部に形成されている。ゲート電極１０の一部はトレンチ外部に突出していても良い。
ｎ型炭化珪素エピタキシャル層２のｎ+型炭化珪素基板１側に対して反対側（炭化珪素半導体装置基体の第１主面側）の表面層には、第２導電型の第１ｐ（ｐ+）ベース領域（第１の第２導電型半導体領域）３と、第２ｐ（ｐ+）ベース領域４が選択的に設けられており、第２ｐベース領域４はトレンチ下に形成されている。第１ｐベース領域３と第２ｐベース領域４は、例えばアルミニウムがドーピングされている。第１ｐベース領域３の一部をトレンチ側に引き伸ばすことで第２ｐベース領域４に接続した構造となっていても良い。
ｎ型炭化珪素エピタキシャル層２の第１主面側には、ｐ型ワイドバンドギャップ層６が設けられており、ｐ型ワイドバンドギャップ層６の第１主面側にｎ+ソース領域７およびｐ++コンタクト領域８が設けられている。また、ｎ+ソース領域７およびｐ++コンタクト領域８は互いに接する。また、ｎ型炭化珪素エピタキシャル層２の表面層の第１ｐベース領域３と第２ｐベース領域４に挟まれた領域と、ｐ型ワイドバンドギャップ層６と第２ｐベース領域４に挟まれた領域には濃いｎ型領域５が設けられている。
図１では、２つのトレンチＭＯＳ構造のみを図示しているが、さらに多くのトレンチＭＯＳ構造が並列に配置されていてもよい。
層間絶縁膜１１は、炭化珪素半導体装置基体の第１主面側の全面に、トレンチに埋め込まれたゲート電極１０を覆うように設けられている。ソース電極１２は、層間絶縁膜１１に開口されたコンタクトホールを介して、ｎ+ソース領域７およびｐ++コンタクト領域８に接する。ソース電極１２は、層間絶縁膜１１によって、ゲート電極１０と電気的に絶縁されている。ソース電極１２上には、電極パッド１４が設けられている。
（実施の形態１にかかる半導体装置の製造方法の一例）
図２Ａ〜図２Ｇは、本発明の実施の形態１にかかる半導体装置の製造工程を示す断面図である。まず、図２Ａに示すように、ｎ+型炭化珪素基板１の第１主面上に、窒素等のｎ型不純物をドーピングした第１炭化珪素エピタキシャル層２を、例えば１０μｍの厚さで形成する。第１炭化珪素エピタキシャル層２の不純物濃度が３×１０15／ｃｍ3程度となるように設定してもよい。
次いで、第１炭化珪素エピタキシャル層２の表面上に、厚さ１．５μｍの酸化珪素膜をプラズマＣＶＤ等の方法で堆積し、フォトリソグラフィによって所定の開口部を有するイオン注入用マスクを形成する。そして、図２Ｂに示すように、アルミニウム等のｐ型の不純物を、酸化珪素膜の開口部に注入し、深さ０．５μｍ程度のｐベース領域４を形成する。ｐベース領域３ａと同時に、トレンチの底部となるｐベース領域４を形成しても良い。ｐベース領域３ａおよびｐベース領域４の不純物濃度は、例えば５．０×１０18／ｃｍ3程度に設定する。後述するが、ｐベース領域３は、積層される複数のｐベース領域３ａ，３ｂよりなる。ｐベース領域３は第１ｐベース領域３、ｐベース領域４は第２ｐベース領域４である。
次に、イオン注入用マスクの一部を除去し、開口部に窒素等のｎ型の不純物をイオン注入し、第１炭化珪素エピタキシャル層１の表面領域の一部に、例えば深さ０．５μｍ程度の濃いｎ型領域５ａを設ける。濃いｎ型領域５ａは、不純物濃度を例えば１．０×１０17／ｃｍ3程度に設定する。
次に、図２Ｃに示すように、第１炭化珪素エピタキシャル層２の表面上に、窒素等のｎ型の不純物をドーピングした第２炭化珪素エピタキシャル層２ｂを、０．５μｍ程度の厚さで形成する。第２炭化珪素エピタキシャル層２ｂの不純物濃度が３．０×１０15／ｃｍ3程度となるように設定する。以後、第１炭化珪素エピタキシャル層２には、第２炭化珪素エピタキシャル層２ｂが含まれることとする。
次いで、第２炭化珪素エピタキシャル層２の表面上に、厚さ１．５μｍの酸化珪素膜をプラズマＣＶＤ等の方法で堆積し、フォトリソグラフィによって所定の開口部を有するイオン注入用マスクを形成する。そして、アルミニウム（Ａｌ）等のｐ型の不純物を、酸化珪素膜の開口部に注入し、深さ０．５μｍ程度のｐベース領域３ｂを、ｐベース領域３ａに重なるように形成する。ｐベース領域３ａと３ｂは連続した領域を形成し、ｐベース領域３となる。ｐベース領域３ｂは、不純物濃度を例えば５．０×１０18／ｃｍ3程度となるように設定する。
次に、イオン注入用マスクの一部を除去し、開口部に窒素等のｎ型の不純物をイオン注入し、第２炭化珪素エピタキシャル層１の表面領域の一部に、例えば深さ０．５μｍ程度の濃いｎ型領域５ｂを設ける。濃いｎ型領域５ｂは、不純物濃度を例えば１．０×１０17／ｃｍ3程度に設定する。これらｎ型領域５ｂとｎ型領域５ａは少なくとも一部が接するように形成され、濃いｎ型領域５を形成する。
次に、図２Ｄに示すように、第２炭化珪素エピタキシャル層２の表面上に、アルミニウム等のｐ型不純物をドーピングした第３炭化珪素エピタキシャル層（ｐ型ワイドバンドギャップ層）６を１．３μｍ程度の厚さで形成する。第３炭化珪素エピタキシャル層６の不純物濃度は４．０×１０17／ｃｍ3程度に設定する。
次に、第３炭化珪素エピタキシャル層６上にフォトリソグラフィにより素子中央部にフォトレジストを形成し、このフォトレジストをマスクとして、ＳＦ６等のフッ素系ガスを用いたドライエッチングを行い、第３炭化珪素エピタキシャル層６の周囲を１．３μｍ程度の深さで除去し、メサを作製する。
次に、図２Ｄに示すように第３炭化珪素エピタキシャル層６の表面上に、厚さ１．５μｍの酸化珪素膜をプラズマＣＶＤ等の方法で堆積し、フォトリソグラフィによって所定の開口部を有するイオン注入用マスクを形成する。この開口部にリン等のｎ型の不純物をイオン注入し、第３炭化珪素エピタキシャル層６の表面の一部にｎ+ソース領域７を設ける。ｎ+ソース領域７の不純物濃度は、第３炭化珪素エピタキシャル層６の不純物濃度より高くなるように設定する。
次に、ｎ+ソース領域７形成に用いたイオン注入用マスクを除去した後、所定の開口部を有するイオン注入用マスクを同様の方法で形成し、第３炭化珪素エピタキシャル層６の表面の一部にアルミニウム等のｐ型の不純物をイオン注入し、ｐ++コンタクト領域８を設ける。ｐ++コンタクト領域８の不純物濃度は、第３炭化珪素エピタキシャル層３の不純物濃度より高くなるように設定する。
次に、第３炭化珪素エピタキシャル層６およびメサ形成部の表面上に、厚さ１．５μｍの酸化珪素膜をプラズマＣＶＤ等の方法で堆積し、フォトリソグラフィによって所定の開口部を有するイオン注入用マスクを形成する。この開口部にアルミニウム等のｐ型の不純物をイオン注入し、露出した第２炭化珪素エピタキシャル層２の表面の低不純物濃度の耐圧構造領域を設ける。耐圧構造領域は、ｐベース領域４の端部から素子の外側の領域に形成する構造や、メサ側面から素子の外側の領域に形成する構造をとることができる。
次いで、以上の工程で製作した炭化珪素半導体装置に対し、１７００℃程度の不活性ガス雰囲気で熱処理を行い、第１ｐベース領域３、第２ｐベース領域４、ｎ+ソース領域７、ｐ++コンタクト領域８の活性化処理を実施する。その後、第３炭化珪素エピタキシャル層６および露出した第２炭化珪素エピタキシャル層２の表面上に、厚さ１．５μｍの酸化珪素膜をプラズマＣＶＤ等の方法で堆積し、フォトリソグラフィによって所定の開口部を有するトレンチ形成用マスクを作製する。
次に、図２Ｅに示すように、ドライエッチングによって第３炭化珪素エピタキシャル層６を貫通し、第２炭化珪素エピタキシャル層２に達するトレンチを形成する。トレンチの底部は第１炭化珪素エピタキシャル層に形成されたｐベース領域４に達しても良い。次に、トレンチ形成用マスクを除去する。
次に、ｎ+ソース領域７、ｐ++コンタクト領域８、トレンチの表面に沿ったトレンチの底部および側部に酸化膜（トレンチ部分はゲート絶縁膜９）を形成する。この酸化膜は、酸素雰囲気中において１０００℃程度の温度の熱処理によって熱酸化によって形成してもよい。また、この酸化膜はプラズマＣＶＤ法や、ＨＴＯのような気相成長法によって堆積してもよい。
次に、図２Ｆに示すように、ゲート絶縁膜９上に、例えばリン原子がドーピングされた多結晶シリコン層を設ける。この多結晶シリコン層は、トレンチ内を埋めるように形成しても良い。この多結晶シリコン層をフォトリソグラフィによりパターニングし、トレンチ内部に残すことによって、ゲート電極１０を設ける。ゲート電極１０の一部はトレンチ外部に突出していても良い。
次いで、ゲート絶縁膜９及びゲート電極１０を覆うように、例えばリンガラスを１μｍ程度の厚さで成膜し、層間絶縁膜１１を設ける。そして、層間絶縁膜１１及びゲート絶縁膜９をフォトリソグラフィによりパターニングしｎ+ソース領域７及びｐ++コンタクト領域８を露出させたコンタクトホールを形成する。その後、熱処理（リフロー）を行って層間絶縁膜１１を平坦化する。
次に、図２Ｇに示すように、コンタクトホール内及び層間絶縁膜１１の上にソース電極１２となるＮｉ等の導電性の膜を設ける。この導電性の膜をフォトリソグラフィによりパターニングし、コンタクトホール内にのみソース電極１２を残す。
次いで、炭化珪素半導体装置基板１の第２主面上に、ニッケル等のドレイン電極１３を設ける。この後、１０００℃程度の不活性ガス雰囲気で熱処理を行って、ｎ+ソース領域７及びｐ++コンタクト領域８および炭化珪素半導体装置基板１とオーミック接合するソースコンタクト電極およびドレイン電極を形成する。
次いで、炭化珪素半導体装置基板１の第１主面上に、スパッタ法によって５μｍ程度の厚さのアルミニウム膜を堆積し、フォトリソグラフィによりソース電極１２及び層間絶縁膜１１を覆うようにアルミニウムを除去し、電極パッド１４を形成する。次いで、ドレイン電極１３の表面に、例えばチタン、ニッケル及び金を順に積層することによって、ドレイン電極パッド１５を設ける。以上のようにして、図１に示すＭＯＳＦＥＴが完成する。
図３は、実施の形態１により作成したＭＯＳＦＥＴのリーク電流値を示す図表である。横軸はＸ線トポグラフィーにより計測した基板のＴＳＤ密度、縦軸はデバイスに２００Ｖを印加した際のリーク電流密度である。
図３に示すように、上記実施の形態１に示す作製方法において、ｎ+ソース領域７にリン（Ｐ）がイオン注入によってドーピングされている素子を実施例Ａ、ｎ+ソース領域７にヒ素（Ａｓ）を用いた場合を実施例Ｂとしたデバイスを作製し、それぞれ評価を行った。なお、これらの実施例Ａ，Ｂでは、トレンチ形成プロセスの影響を無くすため、トレンチ形成工程は実施していない。
ｎ+ソース領域７にＰを用いてイオン注入した実施例Ａでは、ＴＳＤ面密度によらず、大きなリーク電流値が流れてしまうのに対し、ｎ+ソース領域７にＡｓを用いた実施例Ｂでは、リーク電流値を大幅に低減できる改善効果が見られた。
このリーク電流低減の効果は、転位中のＰとＡｓの拡散しやすさによるものと考えられる。転位中あるいは転位周辺部にＰが拡散し、エピタキシャル形成されたｐ型ワイドバンドギャップ層６を反転させ、リークパスを形成すると考えられる。
さらに、ｐ型ワイドバンドギャップ層６の不純物濃度を変化させてリーク電流への影響を調査した。具体的にはｐ型ワイドバンドギャップ層６のＡｌ濃度が３．０×１０18ｃｍ-3，１．０×１０18ｃｍ-3，３．０×１０17ｃｍ-3の場合について、同様の試作を行った。３．０×１０18ｃｍ-3の場合にのみ、閾値電圧Ｖｔｈの高い不良、および単位面積当たりのオン抵抗ＲｏｎＡの増大が確認され、１．０×１０18ｃｍ-3，３．０×１０17ｃｍ-3の場合にはこれらの不良が見られなかった。
また、同様にＡｓの注入ドーズ量の影響も調査した。具体的には、Ａｓのイオン注入時、ＢＯＸ注入のピーク濃度を１．０×１０17ｃｍ-3，１．０×１０18ｃｍ-3，１．０×１０19ｃｍ-3，５．０×１０20ｃｍ-3としデバイスを試作した。これらのすべての素子でリーク電流は１×１０-6Ａ／ｃｍ2以下であることが確認できたが、Ａｓのピーク濃度が１．０×１０17ｃｍ-3の素子はコンタクト抵抗が著しく増加してしまい、実デバイスには適用できないと判断した。
（実施の形態２）
実施の形態２では、実施の形態１とほぼ同じ構成および製造方法により作成したＭＯＳＦＥＴであるが、ｎ+ソース領域７内において、素子の表面側からみて深い位置にＡｓを使用し、それ以外にはＰを使用したイオン注入を行うものである。
深い位置にあるＡｓは、素子の表面側からのＰの拡散を防止する効果を期待できる構造である。そして、以下のようにビーム電流を確保し難いＡｓについてのイオン注入量（段数）を減らすことでイオン注入時間を改善できる。例えば、５段注入の一番深い注入のみをＡｓとし、残り４段をＰ注入とすると、ビーム電流の取れ量の差から１ロット当たり数十分程度の工程時間を短縮できる改善効果が得られる。さらには、Ａｓのイオン注入について、これまで一般的に広く使用されているＰ注入との共用が可能になることによる工程時間の短縮が図れるようになる。
（実施の形態３）
実施の形態３では、チャネルを決定する領域のみのｎ+ソース領域をＰイオン注入で形成し、それ以外の領域をＡｓの注入で形成する構造としたものである。一般的に、リークの発生位置を特定すると、デバイスの構造が表面側からｎ++／ｐ+／ｎ+となっている部分で生じたＴＳＤがリーク起因となっていることが確認されている。この場合の不純物濃度は、例えばｎ++：３．０×１０19ｃｍ-3，ｐ+：１．０×１０18ｃｍ-3，ｎ+：３．０×１０18ｃｍ-3程度である。
実施の形態１で説明したようなトレンチ構造のデバイスの場合は、ｎ+ソース領域７を形成する工程で、ゲートチャネル幅も規定しているため、チャネル長の短縮のためにはイオン注入の加速エネルギーを高くする必要がある。ところが、イオン注入装置の構造として、Ｐのビーム電流に比べてＡｓのビーム電流は確保し難いことが一般的である。さらに、ＰはＡｓに比べ原子半径が大きいことから、ＳｉＣ中の飛程が短い。
図４は、実施の形態３にかかる炭化珪素半導体装置の構成を示す断面図である。図４は実施の形態１（図１参照）と比べて基本構造は同じであるが、上述したイオン注入の制約等の状況から、実施の形態３では、チャネルを決定する領域のみのｎ+ソース領域７をＰイオンの注入４０１で形成し、それ以外のｎ+ソース領域７をＡｓの注入４０２で形成する構造としている点が異なる。
このような実施の形態３の構造では、Ｐを適用したｎ+ソース領域７の直下にはｐベース領域４が存在することが特徴である。リーク電流の起因と考えられるＰがこの位置に存在する欠陥中を拡散してもｐベース領域３部分を反転させることは無く、リーク経路は形成されない。
さらに、ＰはＡｓよりも飛程が大きく、同じ加速エネルギーにおいても深く注入することが可能であるため、チャネル長を短く設計することが可能となる。チャネル長はｐ型ワイドバンドギャップ層６の膜厚により変わるが、今回作成したデバイスではＡｓ注入のみだとチャネル長が０．８５μｍであったのに対し、深いＰを用いることで０．７０μｍに短縮することができた。
（実施の形態４）
ＳｉＣは不純物の拡散が起こりにくいため、一般的に拡散を用いたプロセスが用いられず、イオン注入によりドーパントを多段に注入することで不純物層を形成する。そのためイオン注入装置には製造負荷がかかり、リードタイムの短縮の要求が強い。Ａｓを注入する層の役割はオーミックコンタクトの形成と、チャネルの形成であるが、前者には高濃度が必要であるが、後者は比較的低濃度しか必要としない。そのため、実施の形態４では、Ａｓの濃度プロファイルについて表面側を高濃度、深さ方向に次第に低濃度化させるＡｓプロファイルの改善を行った。
図５は、実施の形態４にかかる炭化珪素半導体装置のＡｓの濃度プロファイルを示す図表である。横軸は第１主面側からの深さ、縦軸はドーピング濃度である。図５に示す例では、最表面の濃度を３．０×１０19ｃｍ-3とし、深さ方向に濃度が減少するプロファイルでデバイスを形成した。具体的には１段目は加速エネルギー３５０ｋｅＶ，ドーズ量３．３×１０13ｃｍ-2、２段目は加速エネルギー２００ｋｅＶ，ドーズ量６．０×１０13ｃｍ-2，３段目は加速エネルギー８０ｋｅＶ，ドーズ量６．０×１０13ｃｍ-2，４段目は加速エネルギー３０ｋｅＶ，ドーズ量５．０×１０13ｃｍ-2の条件で注入を行った。
このようにＡｓの濃度プロファイルについて表面側を高濃度、深さ方向に次第に低濃度化させるＡｓプロファイルにより、オーミックコンタクトおよびチャネルの形成に適した濃度プロファイルとしつつ、イオン注入装置の製造負荷を軽減し、リードタイムを短縮できるようになる。
（実施の形態５）
実施の形態５ではｎ+ソース領域７に対してＡｓのみの注入を行うが、イオン注入時に加速エネルギーを増やさずに、注入深さを深くすることを目的としている。このため、ｎ+ソース領域７の最表面側から３．０×１０19ｃｍ-3の濃度でＡｓ注入を実施し、最も加速の大きい（例えば３５０ｋｅＶ）にて３．０×１０20ｃｍ-3の濃度の注入を実施する。
図６は、実施の形態５にかかる炭化珪素半導体装置のＡｓの濃度プロファイルを示す図表である。実施の形態５によるＡｓ注入では、Ａｓのプロファイルは最表面側から深さ方向につれて増加するプロファイルを示し、結果としてｐ型ワイドバンドギャップ層６とのｐ／ｎ界面の最表面からの深さを深くすることができる。これはチャネル長の短縮化につながり、デバイス特性の向上が期待できる。具体的には、１段目は加速エネルギー３５０ｋｅＶ，ドーズ量３．３×１０15ｃｍ-2、２段目は加速エネルギー８０ｋｅＶ，ドーズ量６．０×１０13ｃｍ-2，３段目は加速エネルギー３０ｋｅＶ，ドーズ量２．０×１０13ｃｍ-2の条件で注入を行った。
以上説明した各実施の形態２〜５についても、実施の形態１と同様に、欠陥を有するＳｉＣ基板にイオン注入でソース領域を形成する構造において、リーク電流を低減できる効果が確認された。また、上述した各実施の形態１〜５で使用した４Ｈ−ＳｉＣ基板は、通常市販されているデバイスグレードの３ｉｎｃｈ基板を用いた。これらの基板を測定すると、基板面内のＴＳＤ密度にはバラツキが見られた。例えば、異なるウエハの中から無作為に測定した２００ポイント（１ポイントは３ｍｍ×３ｍｍのエリア）における、ＴＳＤ密度は、数個／ｃｍ2レベルのものから、多いもので３０００個／ｃｍ2のものが含まれていた。しかしながら、上記の実施の形態１〜５に説明した各構造を適用することで、どのレベルの基板を用いても、リーク電流による不良を発生させることなく、デバイスを作製することができるようになる。
以上説明した実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。例えば、ｎ+型炭化珪素基板１の裏面にｐ型領域を設けたＩＧＢＴについても本発明を適用することができる。
以上のように、本発明にかかる炭化珪素半導体装置は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体素子に有用である。
１ ｎ+型炭化珪素基板
２ ｎ型炭化珪素エピタキシャル層
３，４ ｐベース領域
５ 濃いｎ型領域
６ ｐ型ワイドバンドギャップ層
７ ｎ+ソース領域
８ ｐ++コンタクト領域
９ ゲート絶縁膜
１０ ゲート電極
１１ 層間絶縁膜
１２ ソース電極
１３ ドレイン電極
１４ 電極パッド
１５ ドレイン電極パッド

Claims (16)

  1. ｎ型炭化珪素基板上に設けられるｐ型炭化珪素領域の上の少なくとも一部にｎ型炭化珪素領域を有する縦型のＭＯＳＦＥＴの炭化珪素半導体装置において、
    前記ｐ型炭化珪素領域はチャネル領域であり、前記ｎ型炭化珪素領域がソース領域であり、
    前記チャネル領域の不純物濃度が１．０×１０18ｃｍ-3以下であり、
    前記ソース領域は、表面からみて深い位置にヒ素を含み、それ以外の浅い位置にリンを含むことを特徴とする炭化珪素半導体装置。
  2. ｎ型炭化珪素基板上に設けられるｐ型炭化珪素領域の上の少なくとも一部にｎ型炭化珪素領域を有する縦型のＭＯＳＦＥＴの炭化珪素半導体装置において、
    前記ｐ型炭化珪素領域はチャネル領域であり、前記ｎ型炭化珪素領域がソース領域であり、
    前記チャネル領域の不純物濃度が１．０×１０18ｃｍ-3以下であり、
    前記ソース領域のうち、チャネルを決定する領域はリンを含み、当該リンを含む領域以外の隣接する領域はヒ素を含むことを特徴とする炭化珪素半導体装置。
  3. 前記チャネル領域はエピタキシャル成長法により形成されることを特徴とする請求項１または２に記載の炭化珪素半導体装置。
  4. 前記ソース領域のヒ素濃度は１．０×１０19ｃｍ-3〜５．０×１０20ｃｍ-3であることを特徴とする請求項１〜３のいずれか一つに記載の炭化珪素半導体装置。
  5. 前記ソース領域のヒ素濃度は表面側の濃度が高く、表面から奥行方向に減少する傾向を有することを特徴とする請求項１〜４のいずれか一つに記載の炭化珪素半導体装置。
  6. 前記ソース領域のヒ素濃度は表面側が低く、表面から奥行方向に増加する傾向を有することを特徴とする請求項１〜４のいずれか一つに記載の炭化珪素半導体装置。
  7. 前記ヒ素濃度のピーク値が表面から１００ｎｍ〜２００ｎｍの間にあることを特徴とする請求項６に記載の炭化珪素半導体装置。
  8. 前記ｎ型炭化珪素基板の貫通螺旋転位上の前記ソース領域はヒ素を含むことを特徴とする請求項１〜７のいずれか一つに記載の炭化珪素半導体装置。
  9. 前記ｎ型炭化珪素基板の貫通螺旋転位の面密度は１個／ｃｍ2〜３０００個／ｃｍ2であることを特徴とする請求項１〜８のいずれか一つに記載の炭化珪素半導体装置。
  10. 前記炭化珪素半導体装置がトレンチＭＯＳＦＥＴであることを特徴とする請求項１〜９のいずれか一つに記載の炭化珪素半導体装置。
  11. ｎ型炭化珪素基板上にチャネル領域のｐ型炭化珪素領域が形成され、前記ｐ型炭化珪素領域の上の少なくとも一部にソース領域のｎ型炭化珪素領域が形成される縦型のＭＯＳＦＥＴの炭化珪素半導体装置の製造方法において、
    前記チャネル領域のｐ型炭化珪素領域を、不純物濃度が１．０×１０18ｃｍ-3以下で形成し、
    前記チャネル領域のｐ型炭化珪素領域上の前記ソース領域は、表面からみて深い位置にヒ素を含むイオン注入で形成し、それ以外の浅い位置にリンを含むイオン注入で形成することを特徴とする炭化珪素半導体装置の製造方法。
  12. ｎ型炭化珪素基板上にチャネル領域のｐ型炭化珪素領域が形成され、前記ｐ型炭化珪素領域の上の少なくとも一部にソース領域のｎ型炭化珪素領域が形成される縦型のＭＯＳＦＥＴの炭化珪素半導体装置の製造方法において、
    前記チャネル領域のｐ型炭化珪素領域を、不純物濃度が１．０×１０18ｃｍ-3以下で形成し、
    前記チャネル領域のｐ型炭化珪素領域上の前記ソース領域のうち、チャネルを決定する領域はリンを含むイオン注入で形成し、当該リンを含む領域以外の隣接する領域はヒ素を含むイオン注入で形成することを特徴とする炭化珪素半導体装置の製造方法。
  13. 前記チャネル領域のｐ型炭化珪素領域をエピタキシャル成長法により形成することを特徴とする請求項１１または１２に記載の炭化珪素半導体装置の製造方法。
  14. 前記ソース領域のヒ素濃度は１×１０19ｃｍ-3〜５×１０20ｃｍ-3であることを特徴とする請求項１１〜１３のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  15. 前記ｎ型炭化珪素基板の貫通螺旋転位上の前記ソース領域をヒ素を含み形成したことを特徴とする請求項１１〜１４のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  16. 前記ｎ型炭化珪素基板の貫通螺旋転位の面密度は１個／ｃｍ2〜３０００個／ｃｍ2であることを特徴とする請求項１５に記載の炭化珪素半導体装置の製造方法。
JP2016223539A 2016-11-16 2016-11-16 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Active JP6880669B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016223539A JP6880669B2 (ja) 2016-11-16 2016-11-16 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US15/796,890 US11233124B2 (en) 2016-11-16 2017-10-30 Silicon carbide semiconductor device and manufacturing method for silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016223539A JP6880669B2 (ja) 2016-11-16 2016-11-16 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018082058A JP2018082058A (ja) 2018-05-24
JP6880669B2 true JP6880669B2 (ja) 2021-06-02

Family

ID=62107688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016223539A Active JP6880669B2 (ja) 2016-11-16 2016-11-16 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11233124B2 (ja)
JP (1) JP6880669B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023112547A1 (ja) 2021-12-17 2023-06-22 富士電機株式会社 半導体装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016226237B4 (de) 2016-02-01 2024-07-18 Fuji Electric Co., Ltd. Siliziumcarbid-halbleitervorrichtung
JP6115678B1 (ja) 2016-02-01 2017-04-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6927138B2 (ja) * 2018-05-07 2021-08-25 豊田合成株式会社 半導体装置の製造方法
JP7275573B2 (ja) * 2018-12-27 2023-05-18 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN113396481B (zh) 2019-02-04 2024-08-09 住友电气工业株式会社 碳化硅半导体器件
DE102019210681A1 (de) * 2019-05-31 2020-12-03 Robert Bosch Gmbh Leistungstransistorzelle und Leistungstransistor
IT201900021204A1 (it) * 2019-11-14 2021-05-14 St Microelectronics Srl Dispositivo mosfet in 4h-sic e relativo metodo di fabbricazione
JP7297709B2 (ja) * 2020-03-19 2023-06-26 株式会社東芝 半導体装置及び半導体回路
JP7577947B2 (ja) * 2020-09-03 2024-11-06 富士電機株式会社 半導体装置
JP7537377B2 (ja) 2021-03-11 2024-08-21 株式会社デンソー 電界効果トランジスタとその製造方法
CN113471276A (zh) * 2021-07-16 2021-10-01 嘉兴斯达半导体股份有限公司 一种双工作模式碳化硅功率器件结构及其制作方法
CN114496784B (zh) * 2022-04-18 2022-07-12 深圳芯能半导体技术有限公司 一种底部保护接地沟槽型碳化硅mosfet及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305304A (ja) * 2001-04-05 2002-10-18 Toshiba Corp 電力用半導体装置
JP2010087397A (ja) * 2008-10-02 2010-04-15 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
US8188484B2 (en) * 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device
JP5750948B2 (ja) * 2011-03-11 2015-07-22 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2013004539A (ja) * 2011-06-10 2013-01-07 Toshiba Corp 半導体装置、金属膜の製造方法及び半導体装置の製造方法
JP2014236120A (ja) * 2013-06-03 2014-12-15 トヨタ自動車株式会社 半導体装置及びその製造方法
JP6230323B2 (ja) * 2013-08-01 2017-11-15 株式会社東芝 半導体装置
JP2015072999A (ja) * 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置
US20150162411A1 (en) * 2013-12-10 2015-06-11 Infineon Technologies Ag Method of manufacturing a semiconductor structure and semiconductor structure
JP6470214B2 (ja) * 2016-03-16 2019-02-13 株式会社東芝 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023112547A1 (ja) 2021-12-17 2023-06-22 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US11233124B2 (en) 2022-01-25
US20180138274A1 (en) 2018-05-17
JP2018082058A (ja) 2018-05-24

Similar Documents

Publication Publication Date Title
JP6880669B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN109841616B (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
US8653535B2 (en) Silicon carbide semiconductor device having a contact region that includes a first region and a second region, and process for production thereof
JP2017139440A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6766512B2 (ja) 半導体装置および半導体装置の製造方法
JP2004247545A (ja) 半導体装置及びその製造方法
JP2017092368A (ja) 半導体装置および半導体装置の製造方法
JP6988175B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN107039268B (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
US10516017B2 (en) Semiconductor device, and manufacturing method for same
WO2013001677A1 (ja) 半導体装置とその製造方法
US11824093B2 (en) Silicon carbide semiconductor device
WO2017138221A1 (ja) 炭化珪素半導体装置およびその製造方法
US20180366549A1 (en) Semiconductor device and method of manufacturing a semiconductor device
US11424126B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7310184B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5059989B1 (ja) 半導体装置とその製造方法
JP7543950B2 (ja) 超接合炭化珪素半導体装置の製造方法
CN117242581A (zh) 碳化硅半导体装置及其制造方法
JP2018110163A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2018082017A (ja) 炭化珪素半導体装置の製造方法
JP6822088B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20210151597A1 (en) Semiconductor device
JP7276407B2 (ja) 炭化珪素半導体装置
JP2024153517A (ja) 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210419

R150 Certificate of patent or registration of utility model

Ref document number: 6880669

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250