[go: up one dir, main page]

JP6685870B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6685870B2
JP6685870B2 JP2016180129A JP2016180129A JP6685870B2 JP 6685870 B2 JP6685870 B2 JP 6685870B2 JP 2016180129 A JP2016180129 A JP 2016180129A JP 2016180129 A JP2016180129 A JP 2016180129A JP 6685870 B2 JP6685870 B2 JP 6685870B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor layer
region
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016180129A
Other languages
English (en)
Other versions
JP2018046168A (ja
Inventor
将央 小山
将央 小山
尚史 齋藤
尚史 齋藤
清水　達雄
達雄 清水
布上　真也
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2016180129A priority Critical patent/JP6685870B2/ja
Priority to US15/439,278 priority patent/US10103231B2/en
Publication of JP2018046168A publication Critical patent/JP2018046168A/ja
Application granted granted Critical
Publication of JP6685870B2 publication Critical patent/JP6685870B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置に関する。
窒化物半導体を用いたトランジスタなどの半導体装置がある。半導体装置において、使い易いことが求められている。
米国特許第６９４９７６９号明細書
本発明の実施形態は、使い易さを向上できる半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第１素子部を含む。前記第１素子部は、第１半導体層と、第１電極と、第２半導体層と、第１絶縁層と、第２電極と、第３電極と、を含む。前記第１半導体層は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む。前記第１電極は、前記第１半導体層から第１方向に離れ前記第１半導体層の[０００−１]方向に位置する。前記第１電極は、Ａｌ及びＢのいずれかの窒化物の多結晶を含む。前記第２半導体層は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（ｘ１＜ｘ２＜１）を含む。前記第２半導体層は、第１〜第３領域を含む。前記第１方向に対して交差する第２方向において第１領域は前記第２領域及び第３領域の間に位置する。前記第１領域は前記第１半導体層と前記第１電極との間に設けられる。前記第１絶縁層は、前記第１領域と前記第１電極との間に設けられる。前記第２電極は、前記第２領域と電気的に接続される。前記第３電極は、前記第３領域と電気的に接続される。前記第１電極は、Ｓｉ、Ｇｅ、Ｃ及びＯからなる群から選択された少なくとも１つの第１元素を含む。
第１の実施形態に係る半導体装置する模式的断面図である。 図２（ａ）〜図２（ｃ）は、半導体装置におけるバンド構造を例示する模式図である。 図３（ａ）〜図３（ｃ）は、半導体装置におけるバンド構造を例示する模式図である。 第１の実施形態に係る別の半導体装置を例示する模式図である。 第２の実施形態に係る別の半導体装置を例示する模式図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、本実施形態に係る半導体装置１１０は、第１素子部７１を含む。この例では、第２素子部７２も設けられている。後述するように、実施形態において、第１素子部７１が設けられ、第２素子部７２が設けられなくても良い。以下、まず、第１素子部７１について説明する。
第１素子部７１は、第１半導体層１０、第２半導体層２０、第１〜第３電極５１〜５３、及び、第１絶縁層５８Ａを含む。
第１半導体層１０は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む。第１半導体層１０におけるＡｌの組成比ｘ１は、例えば、０．０１以下である。組成比ｘ１は、実質的に０でも良い。第１半導体層１０は、例えばＧａＮ層でも良い。
第１電極５１は、第１半導体層１０から第１方向Ｄ１に離れている。第１方向Ｄ１は、第１半導体層１０から第１電極５１に向かう方向である。
第１方向Ｄ１をＺ１方向とする。Ｚ１方向に対して垂直な１つの方向をＸ１方向とする。Ｚ１方向及びＸ１方向に対して垂直な方向をＹ１方向とする。第１半導体層１０は、例えば、Ｘ１−Ｙ１平面に対して平行に広がる。
第１電極５１は、第１半導体層１０の[０００−１]方向に位置する。例えば、第１半導体層１０は、第１電極５１の側の面１０ａ（図１において上面）を有する。面１０ａは、例えば、ＧａＮ層のＮ面である。[０００−１]方向は、第１方向Ｄ１に対して傾斜していても良い。
第１電極５１は、Ａｌ及びＢのいずれかの窒化物の多結晶を含む。例えば、第１電極５１の少なくとも一部は、ＡｌＮの多結晶、及び、ＢＮの多結晶の少なくともいずれかを有する。結晶において、例えば、透過電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）観察またはＸ線回折（ＸＲＤ：X‐ray diffraction）解析において、複数の結晶粒像が観察できる。例えば、上記の観察または解析において、結晶方位が観察できる。
第２半導体層２０は、第１〜第３領域Ｒ１〜Ｒ３を含む。第２方向において、第１領域Ｒ１は、第２領域Ｒ２及び第３領域Ｒ３の間に位置する。第２方向は、第１方向Ｄ１に対して交差する。この例では、第２方向は、Ｘ１方向である。第１領域Ｒ１は、第１半導体層１０と第１電極５１との間に設けられる。
第２半導体層は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（ｘ１＜ｘ２＜１）を含む。第２半導体層２０におけるＡｌの組成比は、例えば、０．１以上０．４以下である。第２半導体層２０は、例えばＡｌＧａＮ層である。第２半導体層２０は、例えば、第１半導体層１０に物理的に接する。
第１絶縁層５８Ａは、第２半導体層２０の第１領域Ｒ１と、第１電極５１との間に設けられる。
第２電極５２は、第２領域Ｒ２と電気的に接続される。第３電極５３は、第３領域Ｒ３と電気的に接続される。例えば、第２電極５２は、第２領域Ｒ２とオーミック接触する。例えば、第３電極５３は、第３領域Ｒ３とオーミック接触する。
例えば、第２電極５２と第１半導体層１０との間に第２領域Ｒ２が設けられる。例えば、第３電極５３と第１半導体層１０との間に第３領域Ｒ３が設けられる。第２半導体層２０のうちの、第１電極５１と第１半導体層１０との間に位置する部分が、第１領域Ｒ１の少なくとも一部となる。第２半導体層２０のうちの、第２電極５２と第１半導体層１０との間に位置する部分が、第２領域Ｒ２の少なくとも一部となる。第２半導体層２０のうちの、第３電極５３と第１半導体層１０との間に位置する部分が、第３領域Ｒ３の少なくとも一部となる。第１〜第３領域Ｒ１〜Ｒ３は、互いに連続しており、境界は明確ではない。
第１素子部７１は、例えばトランジスタである。第１電極５１は、例えば、ゲート電極として機能する。第２電極５２は、例えば、ソース電極として機能する。第３電極５３は、例えば、ドレイン電極として機能する。第１絶縁層５８Ａは、ゲート絶縁膜として機能する。
例えば、第１絶縁層５８Ａは、酸化シリコン（例えばＳｉＯ２）、酸化マグネシウム（ＭｇＯ）、酸化アルミニウム（例えばＡｌ２Ｏ３）、窒化シリコン（例えばＳｉＮ）、窒化アルミニウム（ＡｌＮ）及び窒化ホウ素（ＢＮ）からなる群から選択された少なくとも１つを含む。
この例では、第１絶縁層５８Ａは、複数の膜（積層膜）を含む。第１絶縁層５８Ａは、第１絶縁膜５８ａ及び第２絶縁膜５８ｂを含む。第２絶縁膜５８ｂは、第１絶縁膜５８ａと第１電極５１との間に設けられる。例えば、第１絶縁膜５８ａは、窒化物を含む。第２絶縁膜５８ｂは、酸化物を含む。例えば、第１絶縁膜５８ａは、窒化シリコン、窒化アルミニウム及び窒化ホウ素よりなる群から選択された少なくとも１つを含む。第２絶縁膜５８ｂは、酸化シリコン、酸化アルミニウム、酸化ジルコニウム及び酸化マグネシウムよりなる群から選択された少なくとも１つを含む。第１絶縁膜５８ａは、例えば、第２半導体層２０の保護膜として機能する。第２絶縁膜５８ｂは、例えば、ゲート絶縁膜として機能する。
第１電極５１は、例えば、Ｓｉ、Ｇｅ、Ｃ及びＯからなる群から選択された少なくとも１つの第１元素を含む。第１元素は、例えば、不純物である。第１電極５１における第１元素の濃度は、例えば、１０１５ｃｍ−３以上１０２２ｃｍ−３以下である。第１元素は、第１電極５１において、ｎ形不純物として機能する。例えば、第１素子部７１にけるしきい値を高くすることができる。
第１素子部７１は、例えば、ノーマリオフ動作のｐ−ＭＩＳＦＥＴ（p-type Metal Insulator Semiconductor Field Effect Transistor)である。これにより、動作は安全である。使い易さを向上できる。
第１素子部７１の特性の例については、後述する。以下、第２素子部７２について説明する。
第２素子部７２は、第３半導体層３０、第４半導体層４０、第４〜第６電極５４〜５６、及び、第２絶縁層５８Ｂを含む。
第３半導体層３０は、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０≦ｘ３＜１）を含む。第３半導体層３０におけるＡｌ組成比ｘ３は、例えば、０．０１以下である。ｘ３は、実質的に０でも良い。第３半導体層３０は、例えば、ＧａＮ層である。
第４電極５４は、第３半導体層３０から第３方向Ｄ３に離れる。第３方向Ｄ３は、第３半導体層３０から第４電極５４に向かう方向である。
第３方向Ｄ３をＺ２方向とする。Ｚ２方向に対して垂直な１つの方向をＸ２方向とする。Ｚ２方向及びＸ２方向に対して垂直な方向をＹ２方向とする。第３半導体層３０は、例えば、Ｘ２−Ｙ２平面に対して平行に広がる。
第４電極５４は、第３半導体層３０の[０００１]方向に位置する。例えば、第３半導体層３０は、第４電極５４の側の面３０ａを有する。面３０ａは、例えば、ＧａＮ層のＧａ面である。[０００１]方向は、第３方向Ｄ３に対して傾斜していても良い。
第３方向Ｄ３は、第１方向Ｄ１に対して実質的に平行でも良い。第３方向Ｄ３は、第１方向Ｄ１と交差しても良い。第３方向Ｄ３は、第１方向Ｄ１に対して傾斜しても良い。第３方向Ｄ３は、第１方向Ｄ１とは逆の成分を有しても良い。
第４電極５４は、Ａｌ及びＢのいずれかの窒化物の多結晶を含む。
第４半導体層４０は、第４〜第６領域Ｒ４〜Ｒ６を含む。第４方向において、第４領域Ｒ４は、第５領域Ｒ５及び第６領域Ｒ６の間に位置する。第４方向は、第３方向Ｄ３に対して交差する。この例では、第４方向は、Ｘ２方向である。第４領域Ｒ４は、第３半導体層３０と第４電極５４との間に設けられる。
第４半導体層４０は、Ａｌｘ４Ｇａ１−ｘ４Ｎ（ｘ３＜ｘ４＜１）を含む。第４半導体層４０におけるＡｌ組成比ｘ４は、例えば、０．１以上０．４以下である。第４半導体層４０は、例えば、ＡｌＧａＮ層である。
第２絶縁層５８Ｂは、第４領域Ｒ４と第４電極５４との間に設けられる。
第５電極５５は、第５領域Ｒ５と電気的に接続される。第６電極５６は、第６領域Ｒ６と電気的に接続される。例えば、第５電極５５は、第５領域Ｒ５とオーミック接触する。例えば、第６電極５６は、第６領域Ｒ６とオーミック接触する。
例えば、第５電極５５と第３半導体層３０との間に第５領域Ｒ５が設けられる。例えば、第６電極５６と第３半導体層３０との間に第６領域Ｒ６が設けられる。第４半導体層４０のうちの、第４電極５４と第３半導体層３０との間に位置する部分が、第４領域Ｒ４の少なくとも一部となる。第４半導体層４０のうちの、第５電極５５と第３半導体層３０との間に位置する部分が、第５領域Ｒ５の少なくとも一部となる。第４半導体層４０のうちの、第６電極５６と第３半導体層３０との間に位置する部分が、第６領域Ｒ６の少なくとも一部となる。第４〜第６領域Ｒ４〜Ｒ６は、互いに連続しており、境界は明確ではない。
第２素子部７２は、例えばトランジスタである。第４電極５４は、例えば、ゲート電極として機能する。第５電極５５は、例えば、ソース電極として機能する。第６電極５６は、例えば、ドレイン電極として機能する。第２絶縁層５８Ｂは、ゲート絶縁膜として機能する。
例えば、第２絶縁層５８Ｂも、酸化シリコン（例えばＳｉＯ２）、酸化マグネシウム（ＭｇＯ）、酸化アルミニウム（例えばＡｌ２Ｏ３）、窒化シリコン（例えばＳｉＮ）、窒化アルミニウム（ＡｌＮ）及び窒化ホウ素（ＢＮ）からなる群から選択された少なくとも１つを含む。
この例でも、第２絶縁層５８Ｂは、複数の膜（積層膜）を含む。第２絶縁層５８Ｂは、第３絶縁膜５８ｃ及び第４絶縁膜５８ｄを含む。第４絶縁膜５８ｄは、第３絶縁膜５８ｃと第４電極５４との間に設けられる。例えば、第３絶縁膜５８ｃは、窒化物を含む。第４絶縁膜５８ｄは、酸化物を含む。例えば、第３絶縁膜５８ｃは、窒化シリコン、窒化アルミニウム及び窒化ホウ素よりなる群から選択された少なくとも１つを含む。第４絶縁膜５８ｄは、酸化シリコン、酸化アルミニウム、酸化ジルコニウム及び酸化マグネシウムよりなる群から選択された少なくとも１つを含む。第３絶縁膜５８ｃは、例えば、第４半導体層４０の保護膜として機能する。第４絶縁膜５８ｄは、例えば、ゲート絶縁膜として機能する。
第４電極５４は、例えば、Ｍｇ、Ｂｅ、Ｚｎ及びＣからなる群から選択された少なくとも１つの第２元素を含む。第２元素は、例えば、不純物である。第４電極５４における第２元素の濃度は、例えば、１０１５ｃｍ−３以上１０２２ｃｍ−３以下である。第２元素は、第４電極５４において、ｐ形不純物として機能する。例えば、第２素子部７２にけるしきい値を高くすることができる。
第２素子部７２は、例えば、ノーマリオフ動作のｎ−ＭＩＳＦＥＴ（n-type Metal Insulator Semiconductor Field Effect Transistor)である。これにより、動作は安全である。使い易さを向上できる。
この例では、基体６０が設けられている。基体６０は、例えば、基板６１ｓ及び基板６２ｓを含んでも良い。基板６１ｓ及び基板６２ｓの少なくともいずれかは、例えば、ＧａＮ基板、サファイア基板、ＳｉＣ基板またはＳｉ基板などを含む。例えば、基板６１ｓがシリコンを含む場合、基板６１ｓと第１半導体層１０との間に、第１バッファ層６１ｂが設けられても良い。例えば、基板６２ｓがシリコンを含む場合、基板６２ｓと第３半導体層３０との間に、第２バッファ層６２ｂが設けられても良い。これらのバッファ層は、例えば、積層された複数の窒化物半導体層を含んでも良い。例えば、歪が調整され、クラックが抑制される。例えば、転位密度が低くできる。
図１に示すように、例えば、第１素子部７１において、例えば、第１半導体層１０の面１０ａは、第２半導体層２０と接する。面１０ａの近傍に２次元ホールガス２ＤＨＧ（Two Dimensional Hole Gas）が生じる。このように、ヘテロ接合界面の一部に２次元ホールガス２ＤＨＧが生じる。例えば、２次元ホールガス２ＤＨＧは、チャネルの少なくとも一部となる。例えば、第１電極５１に電圧が印加されないときに、第１電極５１の下においては、２次元ホールガス２ＤＨＧが生じない。第１素子部７１は、ノーマリオフ動作する。
例えば、第２素子部７２において、例えば、第３半導体層３０の面３０ａは、第４半導体層４０と接する。面３０ａの近傍に２次元電子ガス２ＤＥＧが生じる。このように、ヘテロ接合界面の一部に２次元電子ガス２ＤＥＧ（Two Dimensional Electron Gas）が生じる。例えば、２次元電子ガス２ＤＥＧは、チャネルの少なくとも一部となる。例えば、第４電極５４に電圧が印加されないときに、第４電極５４の下においては、２次元電子ガス２ＤＥＧが生じない。第２素子部７２は、ノーマリオフ動作する。
第１素子部７１において、第１電極５１に、多結晶のワイドギャップ材料が用いられる。これにより、ノーマリオフ動作が得られる。
第２素子部７２において、第４電極５４に、多結晶のワイドギャップ材料が用いられる。これにより、ノーマリオフ動作が得られる。
一方、リセス型のｐ−ＭＯＳＦＥＴの第１参考例がある。この第１参考例においては、第２半導体層２０の一部が除去され、除去された部分に、第１電極５１及び第１絶縁層５８Ａが埋め込まれる。第１絶縁層５８Ａと第１半導体層１０との間に第２半導体層２０は設けられていない。この第１参考例においても、ノーマリオフ動作が得られる。しかしながら、第１参考例においては、例えば、しきい値電圧は、ゲート電極として用いられる金属の仕事関数によって決定される。このため、第１参考例においては、しきい値電圧に、制限が生じる。これに対して、実施形態に係る第１素子部７１においては、しきい値電圧は、多結晶ワイドギャップ材料へのドーピング濃度により制御できる。このため、実施形態においては、しきい値電圧の調整の自由度が広い。
一方、リセス型のｎ−ＭＯＳＦＥＴの第２参考例がある。この第２参考例においては、第４半導体層４０の一部が除去され、除去された部分に、第４電極５４及び第２絶縁層５８Ｂが埋め込まれる。第２絶縁層５８Ｂと第３半導体層３０との間に第４半導体層４０は設けられていない。この第２参考例においても、ノーマリオフ動作が得られる。しかしながら、第２参考例においては、例えば、しきい値電圧は、ゲート電極として用いられる金属の仕事関数によって決定される。このため、第２参考例においては、しきい値電圧に、制限が生じる。これに対して、実施形態に係る第２素子部７２においては、しきい値電圧は、多結晶ワイドギャップ材料へのドーピング濃度により制御できる。このため、実施形態においては、しきい値電圧の調整の自由度が広い。
さらに、第１素子部７１の構成において、第１電極５１として金属が用いられた第３参考例がある。この参考例においては、仕事関数が、約５ｅＶである。このため、第２電極５２及び第３電極５３の下に加えて、第１電極５１の下においても２次元ホールガス２ＤＨＧが生じる。このため、第３参考例は、ノーマリオン動作の半導体装置である。これに対して、実施形態に係る第１素子部７１においては、ノーマリオフ動作が得られる。安全な半導体装置が提供できる。使い易さを向上できる。
第２素子部７２の構成において、第４電極５４として金属が用いられた第４参考例がある。この参考例においては、仕事関数が、約５ｅＶである。このため、第５電極５５及び第６電極５６の下に加えて、第４電極５４の下においても２次元電子ガス２ＤＥＧが生じる。このため、第４参考例は、ノーマリオン動作の半導体装置である。これに対して、実施形態に係る第２素子部７２においては、ノーマリオフ動作が得られる。安全な半導体装置が提供できる。使い易さを向上できる。
以下、半導体装置のバンド構造の例について説明する。
図２（ａ）〜図２（ｃ）は、半導体装置におけるバンド構造を例示する模式図である。 図２（ａ）は、第１の実施形態に係る第１素子部７１に対応する。図２（ａ）は、ノーマリオフ動作のｐ−ＭＯＳＦＥＴのバンド構造の例に対応する。図２（ｂ）は、参考例のｐ−ＭＯＳＦＥＴのバンド構造の例である。この参考例においては、ゲート電極が金属であり、ノーマリオン動作である。図２（ｃ）は、リセス型の参考例のｐ−ＭＯＳＦＥＴのバンド構造の例である。
図３（ａ）〜図３（ｃ）は、半導体装置におけるバンド構造を例示する模式図である。 図３（ａ）は、第１の実施形態に係る第２素子部７２に対応する。図３（ａ）は、ノーマリオフ動作のｎ−ＭＯＳＦＥＴのバンド構造の例に対応する。図３（ｂ）は、参考例のｎ−ＭＯＳＦＥＴのバンド構造の例である。この参考例においては、ゲート電極が金属であり、ノーマリオン動作である。図３（ｃ）は、リセス型の参考例のｎ−ＭＯＳＦＥＴのバンド構造の例である。
実施形態に係る第１素子部７１及び第２素子部７２は、例えば、「ＨＥＭＴ（High Electron Mobility Transistor）構造」を有する。これらの素子部は、上記のようなリセス構造を有しない。「ＨＥＭＴ構造」を有するため、例えば、高速動作が可能である。そして、実施形態においては、構造が簡単であるため、製造が容易になり易い。
実施形態においては、ゲート電極が、多結晶の窒化アルミニウム及び多結晶の窒化ホウ素の少なくともいずれかが用いられる。これにより、「ＨＥＭＴ構造」において、ノーマリオフ動作が実現される。
実施形態においては、このようなゲート電極の材料に含まれる不純物が適正化される。これにより、ゲート電極の仕事関数が適正に設定できる。これにより、しきい値電圧を適正にすることができる。ゲート電極の抵抗を低くすることができる。実施形態に係る半導体装置は、例えば、インバータなどに応用できる。しきい値電圧を所望の状態にし易くでき、使い易さを向上できる。
実施形態において、第１電極５１は、ＡｌＮの多結晶を含むことが好ましい。例えば、第１半導体層１０、第２半導体層２０、第１絶縁層５８Ａ及び第１電極５１の積層構造において、ノーマリオフ動作を実現するバンドアライメントが得られ易くなる。良好な特性が得やすくなる。
実施形態において、第４電極５４は、ＢＮの多結晶を含むことが好ましい。例えば、第３半導体層３０、第４半導体層４０、第２絶縁層５８Ｂ及び第４電極５４の積層構造において、ノーマリオフ動作を実現するバンドアライメントが得られ易くなる。良好な特性が得やすくなる。
例えば、第１素子部７１が基板（例えば基板６１ｓ）の上面に形成され、第２素子部７２が基板（例えば基板６１ｓ）の下面に形成されても良い。例えば、第１素子部７１（ｐ−ＭＩＳＦＥＴ）がＧａＮ基板のＧａ面に形成され、第２素子部７２（ｎ−ＭＩＳＦＥＴ）がＧａＮ基板のＮ面に形成されても良い。
第２電極５２及び第３電極５３の少なくともいずれかは、例えば、第１電極５１と同じ材料を含んでも良い。第２電極５２及び第３電極５３の少なくともいずれかは、例えば、第１電極５１とは異なる材料を含んでも良い。第２電極５２及び第３電極５３の少なくともいずれかは、例えば、金属（例えば、Ａｌ、Ｔｉ、Ｎｉ、Ａｕ、Ｃｕ、Ｍｏ及びＰｔよりなる群から選択された少なくとも１つなど）を含んでも良い。
第５電極５５及び第６電極５６の少なくともいずれかは、例えば、第４電極５４と同じ材料を含んでも良い。第５電極５５及び第６電極５６の少なくともいずれかは、例えば、第４電極５４とは異なる材料を含んでも良い。第５電極５５及び第６電極５６の少なくともいずれかは、例えば、金属（例えば、Ａｌ、Ｔｉ、Ｎｉ、Ａｕ、Ｃｕ、Ｍｏ及びＰｔよりなる群から選択された少なくとも１つなど）を含んでも良い。
図４は、第１の実施形態に係る別の半導体装置を例示する模式図である。
図４に示すように、本実施形態に係る半導体装置１１１は、上記の第１素子部７１及び第２素子部７２に加えて、第１配線Ｗ１をさらに含む。
第１配線Ｗ１は、第１電極５１を第４電極５４と電気的に接続する。
例えば、半導体装置１１１は、ＮＯＴ回路として機能する。例えば、第１配線Ｗ１が第１端子Ｔ１に電気的に接続される。第２電極５２が、例えば、第１電圧Ｖｄｄに設定される。第５電極５５が、例えば、第２電圧Ｖｓｓに設定される。第１電圧Ｖｄｄは、第２電圧Ｖｓｓよりも高い。例えば、第２配線Ｗ２により、第３電極５３及び第６電極５６が第２端子Ｔ２に電気的に接続される。
例えば、第１端子Ｔ１に入力された値の反転が、第２端子Ｔ２に出力される。
上記は、本実施形態に係る半導体装置の利用状態の例である。本実施形態に係る半導体装置の利用状態は、任意である。
（第２の実施形態）
図５は、第２の実施形態に係る別の半導体装置を例示する模式図である。
図５に示すように、本実施形態に係る半導体装置１２０は、第１半導体層１０、第２半導体層２０、第１〜第３電極５１〜５３、及び、第１絶縁層５８Ａを含む。半導体装置１２０においては、第１電極５１が、第１半導体層１０の[０００１]方向に位置している。そして、第１電極５１は、Ｍｇ、Ｂｅ、Ｚｎ及びＣからなる群から選択された少なくとも１つの第１元素を含む。これ以外は、図１に関して説明した第１素子部７１と同様である。
半導体装置１２０において、第１半導体層１０は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む。第１半導体層１０におけるＡｌの組成比ｘ１は、例えば、０．０１以下である。組成比ｘ１は、実質的に０でも良い。第１半導体層１０は、例えばＧａＮ層でも良い。
第１電極５１は、第１半導体層１０から第１方向Ｄ１に離れている。第１電極５１は、第１半導体層１０の[０００１]方向に位置する。例えば、第１半導体層１０の面１０ａは、例えば、ＧａＮ層のＮ面である。[０００１]方向は、第１方向Ｄ１に対して傾斜していても良い。第１電極５１は、Ａｌ及びＢのいずれかの窒化物の多結晶を含む。
第２半導体層２０は、第１〜第３領域Ｒ１〜Ｒ３を含む。第２方向において、第１領域Ｒ１は、第２領域Ｒ２及び第３領域Ｒ３の間に位置する。第２方向は、第１方向Ｄ１に対して交差する。第１領域Ｒ１は、第１半導体層１０と第１電極５１との間に設けられる。
第２半導体層は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（ｘ１＜ｘ２＜１）を含む。第２半導体層２０におけるＡｌの組成比は、例えば、０．１以上０．４以下である。第２半導体層２０は、例えばＡｌＧａＮ層である。第２半導体層２０は、例えば、第１半導体層１０に物理的に接する。
第１絶縁層５８Ａは、第２半導体層２０の第１領域Ｒ１と、第１電極５１との間に設けられる。
第２電極５２は、第２領域Ｒ２と電気的に接続される。第３電極５３は、第３領域Ｒ３と電気的に接続される。例えば、第２電極５２は、第２領域Ｒ２とオーミック接触する。例えば、第３電極５３は、第３領域Ｒ３とオーミック接触する。
例えば、第１絶縁層５８Ａは、酸化シリコン（例えばＳｉＯ２）、酸化マグネシウム（ＭｇＯ）、酸化アルミニウム（例えばＡｌ２Ｏ３）、窒化シリコン（例えばＳｉＮ）、窒化アルミニウム（ＡｌＮ）及び窒化ホウ素（ＢＮ）からなる群から選択された少なくとも１つを含む。
この例では、第１絶縁層５８Ａは、第１絶縁膜５８ａ及び第２絶縁膜５８ｂを含む。第２絶縁膜５８ｂは、第１絶縁膜５８ａと第１電極５１との間に設けられる。例えば、第１絶縁膜５８ａは、窒化物を含む。第２絶縁膜５８ｂは、酸化物を含む。例えば、第１絶縁膜５８ａは、窒化シリコン、窒化アルミニウム及び窒化ホウ素よりなる群から選択された少なくとも１つを含む。第２絶縁膜５８ｂは、酸化シリコン、酸化アルミニウム、酸化ジルコニウム及び酸化マグネシウムよりなる群から選択された少なくとも１つを含む。
第１電極５１は、Ｍｇ、Ｂｅ、Ｚｎ及びＣからなる群から選択された少なくとも１つの元素を含む。この元素は、例えば、不純物である。第１電極５１におけるこの元素の濃度は、例えば、１０１５ｃｍ−３以上１０２２ｃｍ−３以下である。この元素は、第１電極５１において、ｐ形不純物として機能する。例えば、第１素子部７１にけるしきい値を高くすることができる。
半導体装置１２０は、例えば、ノーマリオフ動作する。半導体装置１２０は、例えば、ノーマリオフ動作のｎ−ＭＩＳＦＥＴ（n-type Metal Insulator Semiconductor Field Effect Transistor)である。
半導体装置１２０においても、使い易さを向上できる半導体装置が提供できる。
実施形態によれば、使い易さを向上できる半導体装置が提供できる。
本明細書において、「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含む。上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、本明細書に記載された「窒化物半導体」に含まれる。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体層、電極、基体、基板、バッファ層及び配線などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
２ＤＥＧ…２次元電子ガス、 ２ＤＨＧ…２次元ホールガス、 １０…第１半導体層、 １０ａ…面、 ２０…第２半導体層、 ３０…第３半導体層、 ３０ａ…面、 ４０…第４半導体層、 ５１〜５６…第１〜第６電極、 ５８Ａ、５８Ｂ…第１、第２絶縁層、 ５８ａ〜５８ｄ…第１〜第４絶縁膜、 ６０…基体、 ６１ｂ…第１バッファ層、 ６１ｓ…基板、 ６２ｂ…第２バッファ層、 ６２ｓ…基板、 ７１…第１素子部、 ７２…第２素子部、 １１０、１１１、１２０…半導体装置、 Ｄ１…第１方向、 Ｄ３…第３方向、 Ｒ１〜Ｒ６…第１〜第６領域、 Ｔ１、Ｔ２…端子、 Ｖｄｄ、Ｖｓｓ…電圧、 Ｗ１、Ｗ２…第１、第２配線

Claims (7)

  1. Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体層と、
    前記第１半導体層から第１方向に離れ前記第１半導体層の[０００−１]方向に位置し、Ａｌ及びＢのいずれかの窒化物の多結晶を含む第１電極と、
    Ａｌｘ２Ｇａ１−ｘ２Ｎ（ｘ１＜ｘ２＜１）を含む第２半導体層であって、第１〜第３領域を含み、前記第１方向に対して交差する第２方向において第１領域は前記第２領域及び第３領域の間に位置し、前記第１領域は前記第１半導体層と前記第１電極との間に設けられた、前記第２半導体層と、
    前記第１領域と前記第１電極との間に設けられた第１絶縁層と、
    前記第２領域と電気的に接続された第２電極と、
    前記第３領域と電気的に接続された第３電極と、
    を含む第１素子部を備え、
    前記第１電極は、Ｓｉ、Ｇｅ、Ｃ及びＯからなる群から選択された少なくとも１つの第１元素を含む、半導体装置。
  2. 前記第１絶縁層は、
    窒化物を含む第１絶縁膜と、
    前記第１絶縁膜と前記第１電極との間に設けられ酸化物を含む第２絶縁膜と、
    を含む、請求項１記載の半導体装置。
  3. 前記第１絶縁膜は、窒化シリコン、窒化アルミニウム及び窒化ホウ素よりなる群から選択された少なくとも１つを含み、
    前記第２絶縁膜は、酸化シリコン、酸化アルミニウム、酸化ジルコニウム及び酸化マグネシウムよりなる群から選択された少なくとも１つを含む、
    請求項２記載の半導体装置。
  4. Ａｌｘ３Ｇａ１−ｘ３Ｎ（０≦ｘ３＜１）を含む第３半導体層と、
    前記第３半導体層から第３方向に離れ前記第３半導体層の[０００１]方向に位置し、Ａｌ及びＢのいずれかの窒化物の多結晶を含む第４電極と、
    Ａｌｘ４Ｇａ１−ｘ４Ｎ（ｘ３＜ｘ４＜１）を含む第４半導体層であって、第４〜第６領域を含み、前記第３方向に対して交差する第４方向において第４領域は前記第５領域及び第６領域の間に位置し、前記第４領域は前記第３半導体層と前記第４電極との間に設けられた、前記第４半導体層と、
    前記第４領域と前記第４電極との間に設けられた第２絶縁層と、
    前記第５領域と電気的に接続された第５電極と、
    前記第６領域と電気的に接続された第６電極と、
    を含む第２素子部をさらに備え、
    前記第４電極は、Ｍｇ、Ｂｅ、Ｚｎ及びＣからなる群から選択された少なくとも１つの第２元素を含む、請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記第２絶縁層は、
    窒化物を含む第３絶縁膜と、
    前記第３絶縁膜と前記第４電極との間に設けられ酸化物を含む第４絶縁膜と、
    を含む、請求項４記載の半導体装置。
  6. 前記第３絶縁膜は、窒化シリコン、窒化アルミニウム及び窒化ホウ素よりなる群から選択された少なくとも１つを含み、
    前記第４絶縁膜は、酸化シリコン、酸化アルミニウム、酸化ジルコニウム及び酸化マグネシウムよりなる群から選択された少なくとも１つを含む、
    請求項５記載の半導体装置。
  7. 前記第１電極を前記第４電極と電気的に接続する第１配線をさらに備えた、請求項４〜６のいずれか１つに記載の半導体装置。
JP2016180129A 2016-09-15 2016-09-15 半導体装置 Active JP6685870B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016180129A JP6685870B2 (ja) 2016-09-15 2016-09-15 半導体装置
US15/439,278 US10103231B2 (en) 2016-09-15 2017-02-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016180129A JP6685870B2 (ja) 2016-09-15 2016-09-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2018046168A JP2018046168A (ja) 2018-03-22
JP6685870B2 true JP6685870B2 (ja) 2020-04-22

Family

ID=61561022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016180129A Active JP6685870B2 (ja) 2016-09-15 2016-09-15 半導体装置

Country Status (2)

Country Link
US (1) US10103231B2 (ja)
JP (1) JP6685870B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335799B2 (en) * 2015-03-26 2022-05-17 Chih-Shu Huang Group-III nitride semiconductor device and method for fabricating the same
US11295992B2 (en) 2017-09-29 2022-04-05 Intel Corporation Tunnel polarization junction III-N transistors
US11355652B2 (en) 2017-09-29 2022-06-07 Intel Corporation Group III-nitride polarization junction diodes
WO2019066916A1 (en) * 2017-09-29 2019-04-04 Intel Corporation GROUP III COMPLEMENTARY TYPE NITRIDE TRANSISTORS WITH COMPLEMENTARY POLARIZATION JUNCTIONS
WO2019066921A1 (en) 2017-09-29 2019-04-04 Intel Corporation GROUP III NITRIDE ELECTROLUMINESCENT DEVICES COMPRISING POLARIZATION JUNCTION
KR102072580B1 (ko) * 2018-11-06 2020-02-03 한국과학기술연구원 헥사고날 보론 니트라이드 박막의 제조 방법 및 이를 이용한 다층 구조의 제조 방법 및 스위칭 소자의 제조 방법
CN109742072B (zh) * 2019-01-04 2019-08-16 苏州汉骅半导体有限公司 集成增强型和耗尽型的hemt及其制造方法
DE102019120692A1 (de) 2019-07-31 2021-02-04 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren
JP7298779B2 (ja) * 2020-04-23 2023-06-27 日本電信電話株式会社 半導体装置およびその製造方法
CN113571516B (zh) * 2020-04-29 2024-02-06 广东致能科技有限公司 一种iii族氮化物半导体集成电路结构、制造方法及其应用
US20230090106A1 (en) * 2021-09-21 2023-03-23 Intel Corporation Gallium nitride (gan) layer transfer for integrated circuit technology
WO2024034007A1 (ja) * 2022-08-09 2024-02-15 国立大学法人東北大学 半導体装置およびその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6830953B1 (en) 2002-09-17 2004-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Suppression of MOSFET gate leakage current
JP2004311869A (ja) * 2003-04-10 2004-11-04 Mitsubishi Electric Corp 窒化物半導体系電界効果トランジスタとその製造方法
JP2006202860A (ja) * 2005-01-19 2006-08-03 Toshiba Corp 半導体装置及びその製造方法
JP5397825B2 (ja) * 2007-05-18 2014-01-22 サンケン電気株式会社 電界効果半導体装置
JP5100413B2 (ja) * 2008-01-24 2012-12-19 株式会社東芝 半導体装置およびその製造方法
US8390000B2 (en) * 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
JP5112404B2 (ja) * 2009-09-01 2013-01-09 日本電信電話株式会社 ダイヤモンド電界効果トランジスタ
US8022488B2 (en) 2009-09-24 2011-09-20 International Business Machines Corporation High-performance FETs with embedded stressors
JP2012124215A (ja) 2010-12-06 2012-06-28 Panasonic Corp 半導体装置及びその製造方法
JP5810521B2 (ja) * 2010-12-08 2015-11-11 日亜化学工業株式会社 高電子移動度トランジスタ
JP5654884B2 (ja) * 2011-01-26 2015-01-14 株式会社東芝 窒化物半導体装置の製造方法
JP5749580B2 (ja) 2011-06-16 2015-07-15 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5662367B2 (ja) * 2012-03-26 2015-01-28 株式会社東芝 窒化物半導体装置およびその製造方法
US9006791B2 (en) 2013-03-15 2015-04-14 The Government Of The United States Of America, As Represented By The Secretary Of The Navy III-nitride P-channel field effect transistor with hole carriers in the channel
JP6113542B2 (ja) * 2013-03-21 2017-04-12 株式会社東芝 半導体装置
US9343562B2 (en) * 2013-12-06 2016-05-17 Infineon Technologies Americas Corp. Dual-gated group III-V merged transistor
JP6189235B2 (ja) * 2014-03-14 2017-08-30 株式会社東芝 半導体装置
US9425301B2 (en) * 2014-04-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall passivation for HEMT devices
CN105097474B (zh) * 2014-05-09 2018-03-06 中国科学院微电子研究所 一种半导体器件的制造方法
JP6591168B2 (ja) * 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法
JP6591169B2 (ja) 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法
JP6523885B2 (ja) * 2015-09-11 2019-06-05 株式会社東芝 半導体装置
JP6659283B2 (ja) 2015-09-14 2020-03-04 株式会社東芝 半導体装置
JP6649208B2 (ja) 2016-08-29 2020-02-19 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20180076291A1 (en) 2018-03-15
JP2018046168A (ja) 2018-03-22
US10103231B2 (en) 2018-10-16

Similar Documents

Publication Publication Date Title
JP6685870B2 (ja) 半導体装置
US10084077B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6214978B2 (ja) 半導体装置
JP5793120B2 (ja) 集積されたダイオードを有するｓｏｉ基板を備える複合半導体装置
JP5654512B2 (ja) 窒化物半導体装置
US20160268410A1 (en) Semiconductor device
JP6649208B2 (ja) 半導体装置
CN102623498A (zh) 半导体元件
CN104916679A (zh) 半导体装置
JP2020113572A (ja) 半導体装置
US20220130986A1 (en) Semiconductor device
JP2016058682A (ja) 半導体装置
US9865724B1 (en) Nitride semiconductor device
JP6989660B2 (ja) 半導体装置及びその製造方法
JP7203361B2 (ja) 双方向スイッチ素子
JP2015035534A (ja) 半導体装置及び半導体装置の製造方法
TWI826172B (zh) 高電子遷移率電晶體
US12087823B2 (en) Semiconductor device
US12119396B2 (en) Semiconductor device
JP7258735B2 (ja) 半導体装置
US11329135B2 (en) Semiconductor device
US20220140125A1 (en) Semiconductor device
JP6313509B2 (ja) 半導体装置
US20250056826A1 (en) Semiconductor device
JP6139494B2 (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200401

R151 Written notification of patent or utility model registration

Ref document number: 6685870

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151