[go: up one dir, main page]

JP6593416B2 - 電気光学装置および電子機器 - Google Patents

電気光学装置および電子機器 Download PDF

Info

Publication number
JP6593416B2
JP6593416B2 JP2017204206A JP2017204206A JP6593416B2 JP 6593416 B2 JP6593416 B2 JP 6593416B2 JP 2017204206 A JP2017204206 A JP 2017204206A JP 2017204206 A JP2017204206 A JP 2017204206A JP 6593416 B2 JP6593416 B2 JP 6593416B2
Authority
JP
Japan
Prior art keywords
electrode
capacitor
interlayer insulating
insulating film
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017204206A
Other languages
English (en)
Other versions
JP2019078825A (ja
Inventor
彰太郎 井澤
智 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2017204206A priority Critical patent/JP6593416B2/ja
Priority to US16/166,318 priority patent/US10761384B2/en
Publication of JP2019078825A publication Critical patent/JP2019078825A/ja
Application granted granted Critical
Publication of JP6593416B2 publication Critical patent/JP6593416B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/01—Function characteristic transmissive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、一方側基板に画素トランジスターおよび保持容量が設けられた電気光学装置、および電子機器に関するものである。
投射型表示装置のライトバルブ等として用いられる電気光学装置（液晶装置）は、画素電極、画素トランジスターおよび保持容量が形成された一方側基板と、対向電極が形成された他方側基板と、一方側基板と対向電極との間に設けられた電気光学層（液層層）とを有している。かかる電気光学装置において、一方側基板では、画素トランジスターの半導体層に対して画素電極の側に走査線が形成されており、走査線の一部によってゲート電極が構成されている。また、走査線に対して画素電極の側にはドレイン電極（下部電極）、誘電体層、および容量線（上部電極）によって保持容量が構成されている（特許文献１参照）。一方、層間絶縁膜に形成された凹部の底部および内壁に対して、ドレイン電極に電気的に接続された下部電極、誘電体層、および共通電位が印加された容量線（上部電極）を積層して保持容量を構成する技術が提案されている（特許文献２参照）。かかる構成によれば、狭い平面積内に静電容量の高い保持容量を形成することができる。
特開２０１７−５８５３７号公報 特開２００８−４０３９９号公報
特許文献２に記載の保持容量を特許文献１に記載の電気光学装置に適用すれば、高い保持容量を得ることができるが、その場合、ゲート電極と画素電極との間に位置する層間絶縁膜（第２層間絶縁膜）においてゲート電極と平面視で重なる領域に保持容量を構成するための凹部が形成される。ここで、層間絶縁膜に凹部を形成するには、層間絶縁膜を厚くする必要があるため、その分、ゲート電極と、ドレイン電位が印加される電極との間に介在する層間絶縁膜（第１層間絶縁膜）については、膜厚を薄くする必要がある。それ故、走査信号が供給されるゲート電極と、ドレイン電位が印加される下部電極との間で電気的なカップリングが発生しやすくなり、かかるカップリングは、画素トランジスターを誤動作させるおそれがあるため、好ましくない。
以上の問題点に鑑みて、本発明の課題は、ゲート電極と平面視で重なる領域に凹部を利用した保持容量を形成した場合でも、ゲートとドレインとの電気的なカップリングの発生を抑制することができる電気光学装置、および電子機器を提供することにある。
上記課題を解決するために、本発明の電気光学装置の一態様は、第１基板の一方面側に画素電極が設けられた一方側基板と、前記一方側基板に対向する第２基板の前記一方側基板側の面に共通電位が印加される共通電極が設けられた他方側基板と、前記一方側基板と前記他方側基板との間に設けられた電気光学層と、を有し、前記一方側基板は、前記第１基板と前記画素電極との間に設けられた半導体層、前記半導体層に対して前記画素電極側に設けられたゲート電極、前記画素電極と前記半導体層との間に設けられ、前記半導体層のソース領域に電気的に接続されたソース電極、および前記画素電極と前記半導体層との間に設けられ、前記半導体層のドレイン領域に電気的に接続されたドレイン電極を備えた画素トランジスターと、前記第１方向に延在し、前記ゲート電極に電気的に接続する第１走査線と、前記半導体層と前記画素電極との間で前記第１方向に対して交差する第２方向に延在し、前記ソース電極に電気的に接続するデータ線と、前記ゲート電極を前記画素電極側から覆う第１層間絶縁膜と、前記第１層間絶縁膜の前記画素電極側の面で前記ゲート電極に平面視で重なるように延在し、前記共通電位が印加される第１容量線と、前記第１容量線を前記画素電極側から覆い、前記第１容量線と平面視で重なる第１凹部が形成された第２層間絶縁膜と、前記第１凹部の底部から前記第２層間絶縁膜の前記画素電極側の面まで設けられ、前記第１凹部の底部で前記第１容量線に電気的に接続された第１容量電極と、前記第１容量電極に前記画素電極側から重なり、前記ドレイン電極および前記画素電極に電気的に接続された第２容量電極と、前記第１容量電極と前記第２容量電極との間に設けられ、前記第１容量電極および前記第２容量電極と第１保持容量を構成する第１誘電体層と、を有することを特徴とする。
本発明において、第１保持容量は、第２層間絶縁膜に形成された第１凹部の底部や内壁等で重なる第１容量電極、第１誘電体層、および第２容量電極によって構成されているため、占有する平面積が狭い場合でも、大きな静電容量を有している。かかる構成の場合、第２層間絶縁膜については、厚くする必要があるため、第１層間絶縁膜については、膜厚を薄くする必要があるが、第１層間絶縁膜の画素電極側の面に形成されているのは、第１容量線であり、ドレイン電位が印加される第２容量電極とゲート電極との間は、第１容量線によってシールドされている。従って、ゲートとドレインとの電気的なカップリングの発生を抑制することができる。
本発明において、前記ソース電極および前記ドレイン電極は、前記第１層間絶縁膜の前記画素電極側の面に前記第１容量線と同一の導電層によって構成されている態様を採用することができる。かかる態様によれば、同一の導電層によって、ソース電極、ドレイン電極、および第１容量線を同一の工程で形成することができる。
本発明において、前記一方側基板は、前記第２容量電極と前記画素電極との間で延在し、前記共通電位が印加される第２容量線と、前記第２容量線を前記画素電極側から覆い、前記第２容量線と平面視で重なる第２凹部が形成された第３層間絶縁膜と、前記第２凹部の底部から前記第３層間絶縁膜の前記画素電極側の面まで設けられ、前記第２凹部の底部で前記第２容量線に電気的に接続された第３容量電極と、前記第２容量電極に前記画素電極側から重なり、前記ドレイン電極および前記画素電極に電気的に接続された第４容量電極と、前記第３容量電極と前記第４容量電極との間に設けられ、前記第３容量電極および前記第４容量電極と第２保持容量を構成する第２誘電体層と、を有する態様を採用することができる。かかる態様によれば、一方側基板には、第３層間絶縁膜に形成された第２凹部の底部や内壁等で重なる第３容量電極、第２誘電体層、および第４容量電極によって第２保持容量が形成されており、第２保持容量は、占有する平面積が狭い場合でも、大きな静電容量を有している。従って、本発明を適用した電気光学装置は、並列に電気的に接続された第１保持容量と第２保持容量とを有するため、保持容量の静電容量が大きい。それ故、品位の高い画像を表示することができる。
本発明において、前記第２容量線は、前記データ線と重なるように前記第２方向に延在している態様を採用することができる。かかる態様によれば、第２容量線を、データ線とともに、画素電極側からの半導体層に対する遮光に利用することができる。
本発明において、前記第２層間絶縁膜の前記画素電極側の面が平面になっている態様を採用することができる。かかる態様によれば、第１容量電極、第１誘電体層、および第２容量電極を適正に形成することができるとともに、第２容量線、第３容量電極、第２誘電体層、および第４容量電極を適正に形成することができる。
本発明において、前記第１走査線は、前記半導体層と前記第１層間絶縁膜との間で前記第１方向に延在しており、前記第１容量線は、前記第１走査線に平面視で重なるように前記第１方向に延在している態様を採用することができる。本発明によれば、第１走査線と、ドレイン電位が印加された電極との間の電気的なカップリングの発生を抑制することができるので、第１容量線を、第１走査線とともに、画素電極側からの半導体層に対する遮光に利用することができる。
本発明において、前記一方側基板は、前記第１基板と前記半導体層との間で前記第１走査線と重なるように前記第１方向に延在する第２走査線と、前記半導体層と前記第２走査線との間に設けられた第４層間絶縁膜と、を有し、前記第１走査線は、前記第４層間絶縁膜を貫通する第１コンタクトホールを介して前記第２走査線と電気的に接続されている態様を採用することができる。かかる態様によれば、第１走査線および第２走査線によって冗長配線を構成することができるとともに、第２走査線を第１基板側からの半導体層に対する遮光に利用することができる。
本発明において、前記第１層間絶縁膜は、前記半導体層と前記第１容量線との間に設けられた第５層間絶縁膜と、前記第５層間絶縁膜と前記第１容量線との間に設けられた第６層間絶縁膜と、を備え、前記ゲート電極は、前記第１層間絶縁膜のうち、前記第５層間絶縁膜と前記半導体層との間に設けられ、前記第１走査線は、前記第１層間絶縁膜のうち、前記第５層間絶縁膜と前記第６層間絶縁膜との間に設けられ、前記第５層間絶縁膜には、前記第１走査線と前記ゲート電極とを電気的に接続する第２コンタクトホールが形成されている態様を採用することができる。かかる態様によれば、ゲート電極の形状等にかかわらず、第１走査線の形状等を信号の伝達や遮光に適正した構成とすることができる。
本発明に係る電気光学装置は、各種電子機器に用いられる。本発明では、電子機器のうち、投射型表示装置に電気光学装置を用いる場合、投射型表示装置には、電気光学装置に供給される光を出射する光源部と、電気光学装置によって変調された光を投射する投射光学系と、が設けられる。
本発明を適用した電気光学装置の平面図である。 図１に示す電気光学装置の断面図である。 図１に示す電気光学装置の電気的構成を示すブロック図である。 図１に示す電気光学装置において隣り合う複数の画素の平面図である。 図１に示す電気光学装置のＦ−Ｆ′断面図である。 図１に示す電気光学装置のＧ−Ｇ′断面図である。 図５および図６に示す走査線、半導体層、およびゲート電極等の平面図である。 図５および図６に示す第１容量線、ソース電極およびドレイン電極等の平面図である。 図５および図６に示す第１容量電極および第２容量電極等の平面図である。 図５および図６に示すデータ線および中継電極等の平面図である。 図５および図６に示す第２容量線、第３容量電極および第４容量電極等の平面図である。 図５および図６に示す画素電極等の平面図である。 図５および図６に示す第２走査線等の平面図である。 本発明を適用した電気光学装置を用いた投射型表示装置（電子機器）の概略構成図である。
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、以下の説明において、一方側基板に形成される層を説明する際、上層側あるいは表面側とは基板が位置する側とは反対側（他方側基板が位置する側）を意味し、下層側とは基板が位置する側を意味する。
（電気光学装置の構成）
図１は、本発明を適用した電気光学装置１００の平面図である。図２は、図１に示す電気光学装置１００の断面図である。図１および図２に示すように、電気光学装置１００では、一方側基板１０と他方側基板２０とが所定の隙間を介してシール材１０７によって貼り合わされており、一方側基板１０と他方側基板２０とが対向している。シール材１０７は他方側基板２０の外縁に沿うように枠状に設けられており、一方側基板１０と他方側基板２０との間でシール材１０７によって囲まれた領域に液晶層等の電気光学層８０が配置されている。従って、電気光学装置１００は液晶装置として構成されている。シール材１０７は、光硬化性を備えた接着剤、あるいは光硬化性および熱硬化性を備えた接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。一方側基板１０および他方側基板２０はいずれも四角形であり、電気光学装置１００の略中央には、表示領域１０ａが四角形の領域として設けられている。かかる形状に対応して、シール材１０７も略四角形に設けられ、シール材１０７の内周縁と表示領域１０ａの外周縁との間には、矩形枠状の周辺領域１０ｂが設けられている。
一方側基板１０は、基板本体として、石英基板やガラス基板等の透光性の第１基板１９を有している。第１基板１９の他方側基板２０側の一方面１９ｓ側において、表示領域１０ａの外側には、一方側基板１０の一辺に沿ってデータ線駆動回路１０１および複数の端子１０２が形成され、この一辺に隣接する他の辺に沿って走査線駆動回路１０４が形成されている。端子１０２には、フレキシブル配線基板（図示せず）が接続されており、一方側基板１０には、フレキシブル配線基板を介して各種電位や各種信号が入力される。
第１基板１９の一方面１９ｓにおいて、表示領域１０ａには、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜等からなる透光性の複数の画素電極９ａ、および複数の画素電極９ａの各々に電気的に接続する画素トランジスター（図２には図示せず）がマトリクス状に形成されている。画素電極９ａに対して他方側基板２０側には第１配向膜１８が形成されており、画素電極９ａは、第１配向膜１８によって覆われている。
他方側基板２０は、基板本体として、石英基板やガラス基板等の透光性の第２基板２９を有している。第２基板２９において一方側基板１０と対向する一方面２９ｓ側には、ＩＴＯ膜等からなる透光性の共通電極２１が形成されており、共通電極２１に対して一方側基板１０側には第２配向膜２８が形成されている。共通電極２１は、第２基板２９の略全面に形成されており、第２配向膜２８によって覆われている。第２基板２９の一方面２９ｓ側には、共通電極２１に対して一方側基板１０とは反対側に、樹脂、金属または金属化合物からなる遮光性の遮光層２７が形成され、遮光層２７と共通電極２１との間に透光性の保護層２６が形成されている。遮光層２７は、例えば、表示領域１０ａの外周縁に沿って延在する額縁状の見切り２７ａとして形成されている。遮光層２７は、隣り合う画素電極９ａにより挟まれた領域と平面視で重なる領域に遮光層２７ｂ（ブラックマトリクス）としても形成されている。一方側基板１０の周辺領域１０ｂのうち、見切り２７ａと平面視で重なるダミー画素領域１０ｃには、画素電極９ａと同時形成されたダミー画素電極９ｂが形成されている。
第１配向膜１８および第２配向膜２８は、ＳｉＯｘ（ｘ＜２）、ＳｉＯ２、ＴｉＯ２、ＭｇＯ、Ａｌ２Ｏ３等の斜方蒸着膜からなる無機配向膜（垂直配向膜）であり、電気光学層８０に用いた負の誘電率異方性を備えた液晶分子を傾斜配向させている。このため、液晶分子は、一方側基板１０および他方側基板２０に対して所定の角度を成している。このようにして、電気光学装置１００は、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードの液晶装置として構成されている。
一方側基板１０には、シール材１０７より外側において他方側基板２０の角部分と重なる領域に、一方側基板１０と他方側基板２０との間で電気的導通をとるための基板間導通用電極１０９が形成されている。基板間導通用電極１０９には、導電粒子を含んだ基板間導通材１０９ａが配置されており、他方側基板２０の共通電極２１は、基板間導通材１０９ａおよび基板間導通用電極１０９を介して、一方側基板１０側に電気的に接続されている。このため、共通電極２１は、一方側基板１０の側から共通電位が印加されている。
本形態の電気光学装置１００において、画素電極９ａおよび共通電極２１がＩＴＯ膜（透光性導電膜）により形成されており、電気光学装置１００は、透過型液晶装置として構成されている。かかる電気光学装置１００では、一方側基板１０および他方側基板２０のうち、一方側の基板から電気光学層８０に入射した光が他方側の基板を透過して出射される間に変調されて画像を表示する。本形態では、矢印Ｌで示すように、他方側基板２０から入射した光が一方側基板１０を透過して出射される間に電気光学層８０によって画素毎に変調され、画像を表示する。
（電気光学装置１００の電気的構成）
図３は、図１に示す電気光学装置１００の電気的構成を示すブロック図である。図３において、電気光学装置１００は、ＶＡモードの液晶パネル１００ｐを備えており、液晶パネル１００ｐは、その中央領域に複数の画素１００ａがマトリクス状に配列された表示領域１０ａを備えている。液晶パネル１００ｐにおいて、図１および図２等を参照して説明した一方側基板１０では、表示領域１０ａの内側には、第１方向Ｘに延在する複数の走査線３ａと、第２方向Ｙに延在する複数のデータ線６ａとが形成されており、複数の走査線３ａと複数のデータ線６ａとの各交差に対応して複数の画素１００ａが構成されている。複数の走査線３ａは、走査線駆動回路１０４に電気的に接続され、複数のデータ線６ａは、データ線駆動回路１０１に接続されている。また、複数本のデータ線６ａには、第２方向Ｙにおいてデータ線駆動回路１０１とは反対側で検査回路１０５が電気的に接続している。
複数の画素１００ａの各々には、電界効果型トランジスター等からなる画素トランジスター３０、および画素トランジスター３０に電気的に接続された画素電極９ａが形成されている。画素トランジスター３０のソースにはデータ線６ａが電気的に接続され、画素トランジスター３０のゲートには走査線３ａが電気的に接続され、画素トランジスター３０のドレインには、画素電極９ａが電気的に接続されている。データ線６ａには画像信号が供給され、走査線３ａには走査信号が供給される。本形態では、走査線駆動回路１０４は、表示領域１０ａに対してＸ方向の一方側Ｘ１および他方側Ｘ２に走査線駆動回路１０４ｓ、１０４ｔとして構成されており、Ｘ方向の一方側Ｘ１の走査線駆動回路１０４ｓは、奇数番目の走査線３ａを駆動し、Ｘ方向の他方側Ｘ２の走査線駆動回路１０４ｔは、偶数番目の走査線３ａを駆動する。
各画素１００ａにおいて、画素電極９ａは、図１および図２を参照して説明した第２基板２９の共通電極２１と電気光学層８０を介して対向し、液晶容量５０ａを構成している。各画素１００ａには、液晶容量５０ａで保持される画像信号の変動を防ぐために、液晶容量５０ａと並列に保持容量５５が付加されている。本実施形態では、保持容量５５を構成するために、第１基板１９には、複数の画素１００ａに跨って延在する容量線５ｂが形成されており、容量線５ｂには共通電位が供給されている。
図３では、１本の容量線５ｂが第１方向Ｘに延在するように示されているが、本形態において、容量線５ｂは、以下に説明するように、第１方向Ｘに延在する第１容量線５１ａと、第２方向Ｙに延在する第２容量線５２ａとによって構成されている。また、図３では、１つの保持容量５５が示されているが、本形態において、保持容量５５は、以下に説明するように、第１容量線５１ａとの間に形成された第１保持容量５５１と、第２容量線５２ａとの間に形成された第２保持容量５５２とによって構成されている。
（画素の具体的構成）
図４は、図１に示す電気光学装置１００において隣り合う複数の画素の平面図である。図５は、図１に示す電気光学装置１００のＦ−Ｆ′断面図であり、データ線６ａに沿って切断したときの断面図である。図６は、図１に示す電気光学装置１００のＧ−Ｇ′断面図であり、走査線３ａに沿って切断したときの断面図である。なお、図６では、画素電極９ａに対するコンタクトホール１７ｄを通る位置で切断した様子を示してある。なお、図４および後述する図７〜図１３では、各層を以下の線で表してある。また、図４および図７〜図１３では、互いの端部が平面視で重なり合う層については、層の形状等が分かりやすいように、端部の位置をずらしてある。
第２走査線３３ａ＝太い破線
半導体層１ａ＝細くて短い点線
第１走査線３２ａ＝太さが中位の実線
ゲート電極３１ａ＝太い実線
第１容量線５１ａ、ソース電極５１ｓ、ドレイン電極５１ｄ＝太い一点鎖線
第１容量電極４１ａ＝細い実線
第２容量電極４３ａ＝細い二点鎖線
データ線６ａ、中継電極６ｂ＝細い一点鎖線
第２容量線５２ａ＝細くて長い破線
第３容量電極７１ａ＝中位の太さの実線
第４容量電極７３ａ＝太い二点鎖線
画素電極９ａ＝太くて短い点線
コンタクトホール＝実線
図４に示すように、一方側基板１０において他方側基板２０と対向する面には、複数の画素の各々に画素電極９ａが形成されており、隣り合う画素電極９ａにより挟まれた画素間領域に沿ってデータ線６ａおよび走査線３ａ（第１走査線３２ａおよび第２走査線３３ａ）が形成されている。走査線３ａは、画素間領域において第１方向Ｘに延在し、データ線６ａは、画素間領域において第２方向Ｙに延在している。データ線６ａと走査線３ａとの交差に対応して画素トランジスター３０が形成されている。また、第１容量線５１ａは、走査線３ａに平面視で重なるように第１方向Ｘに延在し、第２容量線５２ａは、データ線６ａに平面視で重なるように第２方向Ｙに延在している。ここで、走査線３ａ、データ線６ａ、第１容量線５１ａ、および第２容量線５２ａは、遮光性を有している。従って、走査線３ａ、データ線６ａ、第１容量線５１ａ、および第２容量線５２ａが形成された領域は、光が通過しない遮光領域１０８ａであり、遮光領域１０８ａで囲まれた領域は、光が透過する開口領域１０８ｂ（透光領域）である。
図５および図６に示すように、一方側基板１０において、第１基板１９の一方面１９ｓ側には、第２走査線３３ａ、半導体層１ａ、ゲート絶縁層２、ゲート電極３１ａ、第１走査線３２ａ、第１容量線５１ａ、第１容量電極４１ａ、第１誘電体層４２ａ、第２容量電極４３ａ、データ線６ａ、第２容量線５２ａ、第３容量電極７１ａ、第２誘電体層７２ａ、第４容量電極７３ａ、および画素電極９ａが順に積層されている。画素トランジスター３０は、第１基板１９と画素電極９ａとの間に設けられた半導体層１ａと、半導体層１ａに対して画素電極９ａ側に設けられたゲート電極３１ａと、画素電極９ａと半導体層１ａとの間に設けられたソース電極５１ｓと、画素電極９ａと半導体層１ａとの間に設けられたドレイン電極５１ｄとを有している。
第２走査線３３ａと半導体層１ａとの間には層間絶縁膜１１が形成され、ゲート電極３１ａと第１容量線５１ａとの間には層間絶縁膜１２が形成され、第１容量線５１ａと第１容量電極４１ａとの間には層間絶縁膜１３が形成されている。第２容量電極４３ａとデータ線６ａとの間には層間絶縁膜１４が形成され、データ線６ａと第２容量線５２ａとの間には層間絶縁膜１５が形成されている。第２容量線５２ａと第３容量電極７１ａとの間には層間絶縁膜１６が形成され、第４容量電極７３ａと画素電極９ａとの間には層間絶縁膜１７が形成されている。層間絶縁膜１１〜１７はいずれも、シリコン酸化膜等からなる透光性の絶縁膜である。本形態において、層間絶縁膜１２は、層間絶縁膜１２１、１２２の積層膜からなる。層間絶縁膜１３は、層間絶縁膜１３１、１３２、１３３の積層膜からなる。層間絶縁膜１３１の画素電極９ａ側の面は、ＣＭＰ処理等の平坦化処理が行われており、平面になっている。従って、層間絶縁膜１３３の画素電極９ａ側の面、および層間絶縁膜１３２の画素電極９ａ側の面（層間絶縁膜１３の画素電極９ａ側の面）は平面になっている。
層間絶縁膜１４は、層間絶縁膜１４１、１４２の積層膜からなる。層間絶縁膜１５は、層間絶縁膜１５１、１５２の積層膜からなる。層間絶縁膜１５１の画素電極９ａ側の面は、ＣＭＰ処理等の平坦化処理が行われており、平面になっている。従って、層間絶縁膜１５２の画素電極９ａ側の面（層間絶縁膜１５の画素電極９ａ側の面）は平面になっている。また、層間絶縁膜１１、１７の画素電極９ａ側の面は、ＣＭＰ処理等の平坦化処理が行われており、平面になっている。
ここで、本発明における「第１層間絶縁膜」、「第２層間絶縁膜」、「第３層間絶縁膜」、「第４層間絶縁膜」、「第５層間絶縁膜」、および「第６層間絶縁膜」は、上記の層間絶縁膜１１〜１７と以下の対応関係を有している。
第１層間絶縁膜＝層間絶縁膜１２
第２層間絶縁膜＝層間絶縁膜１３
第３層間絶縁膜＝層間絶縁膜１６
第４層間絶縁膜＝層間絶縁膜１１
第５層間絶縁膜＝層間絶縁膜１２１
第６層間絶縁膜＝層間絶縁膜１２２
（各層の詳細説明）
図５および図６を参照するとともに、以下の図７〜図１３を適宜、参照して、一方側基板１０の詳細構成を説明する。図７は、図５および図６に示す走査線３ａ、半導体層１ａ、およびゲート電極３１ａ等の平面図である。図８は、図５および図６に示す第１容量線５１ａ、ソース電極５１ｓおよびドレイン電極５１ｄ等の平面図である。図９は、図５および図６に示す第１容量電極４１ａおよび第２容量電極４３ａ等の平面図である。図１０は、図５および図６に示すデータ線６ａおよび中継電極６ｂ等の平面図である。図１１は、図５および図６に示す第２容量線５２ａ、第３容量電極７１ａおよび第４容量電極７３ａ等の平面図である。図１２は、図５および図６に示す画素電極９ａ等の平面図である。図１３は、図５および図６に示す第２走査線３３ａ等の平面図である。なお、図７〜図１２には、それらの図に示す電極等の電気的な接続に関連するコンタクトホールを示すとともに、基準となる位置を示すために半導体層１ａを示してある。
まず、図５、図６および図７に示すように、一方側基板１０において、第１基板１９と半導体層１ａとの間には、第１方向Ｘに延在する遮光性の第２走査線３３ａが形成されており、半導体層１ａと第２走査線３３ａとの間には、層間絶縁膜１１（第４層間絶縁膜）が形成されている。第２走査線３３ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、第２走査線３３ａは、タングステンシリサイド（ＷＳｉ）、タングステン、窒化チタン等の遮光膜からなる。第２走査線３３ａは、第１方向Ｘに延在する本線部分３３０ａと、本線部分３３０ａからデータ線６ａに沿って第２方向Ｙの両側に突出する突出部３３１ａ、３３２ａとを有している。
層間絶縁膜１１の画素電極９ａ側の面には、画素トランジスター３０の半導体層１ａが形成されており、半導体層１ａは、画素電極９ａ側からゲート絶縁層２で覆われている。半導体層１ａは、ポリシリコン膜（多結晶シリコン膜）等によって構成されており、データ線６ａの延在方向に長辺方向を向けている。ゲート絶縁層２は、半導体層１ａを熱酸化したシリコン酸化膜からなる第１ゲート絶縁層と、減圧ＣＶＤ法等により形成されたシリコン酸化膜からなる第２ゲート絶縁層との２層構造からなる。
ゲート絶縁層２の画素電極９ａ側の面には遮光性のゲート電極３１ａが形成されており、第１走査線３２ａは、半導体層１ａと層間絶縁膜１２との間で第１方向Ｘに延在し、ゲート電極３１ａに電気的に接続されている。第１走査線３２ａは遮光層からなる。本形態において、第１走査線３２ａは、第１方向Ｘに延在する本線部分３２０ａと、本線部分３２０ａからデータ線６ａに沿って第２方向Ｙの両側に突出する突出部３２１ａ、３２２ａとを有している。
ゲート電極３１ａは、半導体層１ａの長さ方向の中央部分に重なっている。半導体層１ａは、ゲート電極３１ａに対してゲート絶縁層２を介して対向するチャネル領域１ｉを備え、チャネル領域１ｉの両側にソース領域１ｂおよびドレイン領域１ｃを備えている。画素トランジスター３０は、ＬＤＤ構造を有している。従って、ソース領域１ｂおよびドレイン領域１ｃは各々、チャネル領域１ｉの両側に低濃度領域１ｄ、１ｅを備え、低濃度領域に対してチャネル領域１ｉとは反対側で隣接する領域に高濃度領域１ｆ、１ｇを備えている。ゲート電極３１ａおよび第１走査線３２ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、ゲート電極３１ａおよび第１走査線３２ａは、例えば、Ｔｉ（チタン）層／ＴｉＮ（窒化チタン）層／Ａｌ（アルミニウム）層／ＴｉＮ（窒化チタン）層の多層構造や、ＴｉＮ層／Ａｌ層／ＴｉＮ層の多層構造からなる。
本形態において、ゲート電極３１ａは、層間絶縁膜１２（第１層間絶縁膜）のうち、下層側の層間絶縁膜１２１（第５層間絶縁膜）と半導体層１ａとの間に設けられ、第１走査線３２ａは、層間絶縁膜１２（第１層間絶縁膜）のうち、層間絶縁膜１２１（第５層間絶縁膜）と層間絶縁膜１２２（第６層間絶縁膜）との間に形成されている。
層間絶縁膜１２１および層間絶縁膜１１には、層間絶縁膜１２１および層間絶縁膜１１を貫通して第１走査線３２ａと第２走査線３３ａとを電気的に接続するコンタクトホール１２ａ（第１コンタクトホール）が形成されている。また、層間絶縁膜１２１には、層間絶縁膜１２１を貫通して第１走査線３２ａとゲート電極３１ａとを電気的に接続するコンタクトホール１２ｂ（第２コンタクトホール）が形成されている。本形態において、コンタクトホール１２ａとコンタクトホール１２ｂとは平面視で繋がって一体のコンタクトホール１２ｃを構成している。
図５、図６および図８に示すように、層間絶縁膜１２の画素電極９ａ側の面には、ゲート電極３１ａに平面視で重なる遮光性の第１容量線５１ａが形成されており、第１容量線５１ａには共通電位が印加されている。第１容量線５１ａは、第１方向Ｘに延在して、第１走査線３２ａと平面視で重なっている。また、層間絶縁膜１２の画素電極９ａ側の面には、第１容量線５１ａに対して第２方向Ｙで離間する位置にソース電極５１ｓおよびドレイン電極５１ｄが形成されており、ソース電極５１ｓおよびドレイン電極５１ｄは、第１容量線５１ａと同一の導電層によって構成されている。ここで、ソース電極５１ｓおよびドレイン電極５１ｄは各々、層間絶縁膜１２を貫通するコンタクトホール１２ｓ、１２ｄを介してソース領域１ｂおよびドレイン領域１ｃに電気的に接続している。第１容量線５１ａ、ソース電極５１ｓおよびドレイン電極５１ｄは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、第１容量線５１ａ、ソース電極５１ｓおよびドレイン電極５１ｄは、例えば、Ｔｉ（チタン）層／ＴｉＮ（窒化チタン）層／Ａｌ（アルミニウム）層／ＴｉＮ（窒化チタン）層の多層構造や、ＴｉＮ層／Ａｌ層／ＴｉＮ層の多層構造からなる。
図５、図６および図９に示すように、層間絶縁膜１３には、第１容量線５１ａと平面視で重なる第１凹部４４ａが形成されている。また、第１凹部４４ａと重なる領域には、第１凹部４４ａの底部から層間絶縁膜１３の画素電極９ａ側の面まで延在する遮光性の第１容量電極４１ａと、第１容量電極４１ａに画素電極９ａ側から重なる遮光性の第２容量電極４３ａとが形成されている。ここで、第２容量電極４３ａは、ドレイン電極５１ｄおよび画素電極９ａに電気的に接続されている。第１容量電極４１ａ、および第２容量電極４３ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、第１容量電極４１ａ、および第２容量電極４３ａは、ＴｉＮ（窒化チタン）層等からなる。
第１容量電極４１ａは、第１凹部４４ａの底部で第１容量線５１ａに電気的に接続されている。より具体的には、第１凹部４４ａの底部には、層間絶縁膜１３を貫通するコンタクトホール１３ａが形成されており、第１容量電極４１ａは、コンタクトホール１３ａを介して第１容量線５１ａに電気的に接続されている。ここで、第１容量電極４１ａと第２容量電極４３ａとの間には第１誘電体層４２ａが形成されており、第１容量電極４１ａ、第１誘電体層４２ａ、および第２容量電極４３ａによって、保持容量５５の第１保持容量５５１が構成されている。第１誘電体層４２ａとしては、シリコン酸化膜やシリコン窒化膜等のシリコン化合物を用いることができる他、アルミニウム酸化膜、チタン酸化膜、タンタル酸化膜、ニオブ酸化膜、ハフニウム酸化膜、ランタン酸化膜、ジルコニウム酸化膜等の高誘電率の誘電体層を用いることができる。
層間絶縁膜１３の画素電極９ａ側の面において、第１容量電極４１ａに対して第２方向Ｙで離間する位置には、ソース電極５１ｓに平面視で重なる中継電極４１ｓが形成されている。中継電極４１ｓは、第１容量電極４１ａと同一の導電層によって構成されている。中継電極４１ｓは、層間絶縁膜１３を貫通するコンタクトホール１３ｓを介してソース電極５１ｓに電気的に接続している。第２容量電極４３ａは、層間絶縁膜１３を貫通するコンタクトホール１３ｄを介してドレイン電極５１ｄに電気的に接続している。
図５、図６および図１０に示すように、層間絶縁膜１４の画素電極９ａ側の面には、遮光性のデータ線６ａが第２方向Ｙに延在するように形成されており、データ線６ａは、層間絶縁膜１４を貫通するコンタクトホール１４ｓを介して中継電極４１ｓに電気的に接続している。従って、データ線６ａは、中継電極４１ｓ、およびソース電極５１ｓを介してソース領域１ｂに電気的に接続されている。データ線６ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、データ線６ａは、例えば、Ｔｉ（チタン）層／ＴｉＮ（窒化チタン）層／Ａｌ（アルミニウム）層／ＴｉＮ（窒化チタン）層の多層構造や、ＴｉＮ層／Ａｌ層／ＴｉＮ層の多層構造からなる。
また、データ線６ａに対して第１方向Ｘの他方側Ｘ２で離間する位置には、第２容量電極４３ａに平面視で重なる中継電極６ｂが形成されている。中継電極６ｂは、層間絶縁膜１４を貫通するコンタクトホール１４ｄを介して第２容量電極４３ａに電気的に接続している。中継電極６ｂは、データ線６ａと同一の導電層によって構成されている。
図５、図６および図１１に示すように、層間絶縁膜１５の画素電極９ａ側の面には、データ線６ａに平面視で重なるように第２方向Ｙに延在する遮光性の第２容量線５２ａが形成されている。第２容量線５２ａには共通電位が印加されている。また、層間絶縁膜１６には、第２容量線５２ａと平面視で重なる貫通穴からなる第２凹部７４ａが形成されている。また、第２凹部７４ａと重なる領域には、第２凹部７４ａの底部から層間絶縁膜１６の画素電極９ａ側の面まで延在する遮光性の第３容量電極７１ａと、第３容量電極７１ａに画素電極９ａ側から重なる遮光性の第４容量電極７３ａとが形成されている。第２容量線５２ａは、データ線６ａに沿って第２方向Ｙに向けて延在する本体部分５２０ａと、本体部分５２０ａから第１方向Ｘの一方側Ｘ１および他方側Ｘ２に突出した突出部５２１ａ、５２２ａとを有している。第３容量電極７１ａおよび第４容量電極７３ａは各々、データ線６ａに沿って第２方向Ｙの一方側Ｙ１に向けて延在する本体部分７１０ａ、７３０ａと、本体部分７１０ａ、７３０ａから第１方向Ｘの一方側Ｘ１および他方側Ｘ２に突出した突出部７１１ａ、７１２ａ、７３１ａ、７３２ａとを有している。第２凹部７４ａは、第２方向Ｙの一方側Ｙ１に向けて延在している。
第４容量電極７３ａは、ドレイン電極５１ｄおよび画素電極９ａに電気的に接続されている。より具体的には、第４容量電極７３ａは、層間絶縁膜１５、１６を貫通するコンタクトホール１６ｄを介して中継電極６ｂに電気的に接続されている。第２容量線５２ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、第２容量線５２ａ、ソース電極５１ｓおよびドレイン電極５１ｄは、例えば、Ｔｉ（チタン）層／ＴｉＮ（窒化チタン）層／Ａｌ（アルミニウム）層／ＴｉＮ（窒化チタン）層の多層構造や、ＴｉＮ層／Ａｌ層／ＴｉＮ層の多層構造からなる。
本形態において、層間絶縁膜１４は、コンタクトホール１６ｄと平面視で重なる領域に画素電極９ａの側に突出した凸部１４３が形成されている。従って、層間絶縁膜１６のコンタクトホール１６ｄが形成されている部分の膜厚が周辺より薄い。従って、コンタクトホール１６ｄのアスペクト比を低減できるので、第４容量電極７３ａを中継電極６ｂに適正に電気的に接続することができる。かかる態様は、例えば、層間絶縁膜１５を形成した後、コンタクトホール１６ｄが形成されている部分以外の層間絶縁膜１５をエッチング等により薄くすることによって実現することができる。
第３容量電極７１ａは、第２凹部７４ａの底部で第２容量線５２ａに電気的に接続されている。ここで、第３容量電極７１ａと第４容量電極７３ａとの間には第２誘電体層７２ａが形成されており、第３容量電極７１ａ、第２誘電体層７２ａ、および第４容量電極７３ａによって、保持容量５５の第２保持容量５５２が構成されている。第２誘電体層７２ａとしては、シリコン酸化膜やシリコン窒化膜等のシリコン化合物を用いることができる他、アルミニウム酸化膜、チタン酸化膜、タンタル酸化膜、ニオブ酸化膜、ハフニウム酸化膜、ランタン酸化膜、ジルコニウム酸化膜等の高誘電率の誘電体層を用いることができる。第３容量電極７１ａおよび第４容量電極７３ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、第３容量電極７１ａおよび第４容量電極７３ａは、ＴｉＮ（窒化チタン）層等からなる。
図５、図６および図１２に示すように、層間絶縁膜１７の第１基板１９とは反対側の面には画素電極９ａが形成されている。画素電極９ａは、層間絶縁膜１７を貫通するコンタクトホール１７ｄを介して第４容量電極７３ａに電気的に接続されている。従って、画素電極９ａは、第４容量電極７３ａ、中継電極６ｂ、第２容量電極４３ａ、およびドレイン電極５１ｄを介してドレイン領域１ｃに電気的に接続されている。
図５、図６および図１３に示すように、第２走査線３３ａと第１基板１９との間には、半導体層１ａと平面視で重なる遮光層３３ｅが形成されている。本形態において、遮光層３３ｅは、遮光層３３ｅと平面視で重なる領域において、半導体層１ａと平面視で重なるように第２方向Ｙに延在している。それ故、半導体層１ａに対する第２走査線３３ａの遮光性が高い。
（本形態の主な効果）
以上説明したように、本形態の電気光学装置１００において、第１保持容量５５１は、層間絶縁膜１３（第２層間絶縁膜）に形成された第１凹部４４ａの底部や内壁等で重なる第１容量電極４１ａ、第１誘電体層４２ａ、および第２容量電極４３ａによって構成されているため、占有する平面積が狭い場合でも、大きな静電容量を有している。かかる構成の場合、層間絶縁膜１３（第２層間絶縁膜）については、第１凹部４４ａの内壁を第１保持容量５５１の形成に利用するため、ある程度、厚くする必要がある。このため、層間絶縁膜１２（第１層間絶縁膜）については、膜厚を薄くする必要があるが、層間絶縁膜１２の画素電極９ａ側の面に形成されているのは、第１容量線５１ａであり、ドレイン電位が印加される第２容量電極４３ａとゲート電極３１ａとの間、およびドレイン電位が印加される第２容量電極４３ａと第１走査線３２ａとの間は、第１容量線５１ａによってシールドされている。従って、ゲートとドレインとの電気的なカップリングの発生を抑制することができる。
また、ソース電極５１ｓおよびドレイン電極５１ｄは、第１容量線５１ａと同一の導電層によって構成されているため、ソース電極５１ｓ、ドレイン電極５１ｄ、および第１容量線５１ａを同一の工程で形成することができる。
また、一方側基板１０では、層間絶縁膜１６（第３層間絶縁膜）に形成された第２凹部７４ａの底部や内壁等で重なる第３容量電極７１ａ、第２誘電体層７２ａ、および第４容量電極７３ａによって第２保持容量５５２が形成されており、第２保持容量５５２は、占有する平面積が狭い場合でも、大きな静電容量を有している。従って、保持容量５５は、並列に電気的に接続された第１保持容量５５１と第２保持容量５５２とを有するため、静電容量が大きい。従って、本形態によれば、品位の高い画像を表示することができる。
第１容量線５１ａは、第１走査線３２ａと重なるように第１方向Ｘに延在し、第２容量線５２ａは、データ線６ａと重なるように第２方向Ｙに延在している。従って、第１容量線５１ａおよび第２容量線５２ａを、第１走査線３２ａおよびデータ線６ａとともに、画素電極９ａ側からの半導体層１ａに対する遮光に利用することができる。それ故、画素トランジスター３０が光電流に起因する誤動作を発生させることを抑制することができる。
また、層間絶縁膜１３（第２層間絶縁膜）の画素電極９ａ側の面が平面になっているため、第１容量電極４１ａ、第１誘電体層４２ａ、および第２容量電極４３ａを適正に形成することができるとともに、第２容量線５２ａ、第３容量電極７１ａ、第２誘電体層７２ａ、および第４容量電極７３ａを適正に形成することができる。
また、一方側基板１０は、第１基板１９と半導体層１ａとの間で第１走査線３２ａと重なるように第１方向Ｘに延在する第２走査線３３ａを有しており、第１走査線３２ａは、第２走査線３３ａと電気的に接続されている。従って、第１走査線３２ａおよび第２走査線３３ａによって冗長配線を構成することができるとともに、第２走査線３３ａを第１基板１９側からの半導体層１ａに対する遮光に利用することができる。それ故、画素トランジスター３０が光電流に起因する誤動作を発生させることを抑制することができる。
また、一方側基板１０において、ゲート電極は、層間絶縁膜１２のうち、層間絶縁膜１２１（第５層間絶縁膜）と半導体層１ａとの間に設けられ、第１走査線３２ａは、層間絶縁膜１２のうち、層間絶縁膜１２１（第５層間絶縁膜）と層間絶縁膜１２２（第６層間絶縁膜）との間に設けられている。従って、ゲート電極３１ａの形状等にかかわらず、第１走査線３２ａの形状等を信号の伝達や遮光に適正した構成とすることができる。
［他の実施形態］
上記実施形態では、第１走査線３２ａと第２走査線３３ａとが冗長配線を構成していたが、第１走査線３２ａおよび第２走査線３３ａの一方のみが形成されている場合に本発明を適用してもよい。また、第１走査線３２ａとゲート電極３１ａとが別の層に形成されていたが、ゲート電極３１ａが第１走査線３２ａの一部からなる場合に本発明を適用してもよい。上記実施形態では、第１保持容量５５１および第２保持容量５５２が形成されていたが、第１保持容量５５１のみが形成されている場合に本発明を適用してもよい。上記実施形態では、他方側基板２０側から光源光が入射する場合を例示したが、一方側基板１０側から光源光が入射する場合に本発明を適用してもよい。
［電子機器への搭載例］
上述した実施形態に係る電気光学装置１００を用いた電子機器について説明する。図１４は、本発明を適用した電気光学装置１００を用いた投射型表示装置（電子機器）の概略構成図である。図１４に示す投射型表示装置２１００は、電気光学装置１００を用いた電子機器の一例である。投射型表示装置２１００において、電気光学装置１００がライトバルブとして用いられ、装置を大きくすることなく高精細で明るい表示が可能である。この図に示されるように、投射型表示装置２１００の内部には、ハロゲンランプ等の白色光源を有するランプユニット２１０２（光源部）が設けられている。ランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離される。分離された投射光は、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれ、変調される。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４を有するリレーレンズ系２１２１を介して導かれる。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、ダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に反射し、Ｇ色の光は透過する。したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ群２１１４（投射光学系）によってカラー画像が投射される。
（他の投射型表示装置）
なお、投射型表示装置については、光源部として、各色の光を出射するＬＥＤ光源等を用い、かかるＬＥＤ光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。
（他の電子機器）
本発明を適用した電気光学装置１００を備えた電子機器は、上記実施形態の投射型表示装置２１００に限定されない。例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ等の電子機器に用いてもよい。
１ａ…半導体層、１ｂ…ソース領域、１ｃ…ドレイン領域、１ｉ…チャネル領域、２…ゲート絶縁層、３ａ…走査線、５ｂ…容量線、６ａ…データ線、６ｂ、４１ｓ…中継電極、９ａ…画素電極、１０…一方側基板、１０ａ…表示領域、１１…層間絶縁膜（第４層間絶縁膜）、１２…層間絶縁膜（第１層間絶縁膜）、１３…層間絶縁膜（第２層間絶縁膜）、１６…層間絶縁膜（第３層間絶縁膜）、１８…第１配向膜、１９…第１基板、２０…他方側基板、２１…共通電極、２９…第２基板、３０…画素トランジスター、３１ａ…ゲート電極、３２ａ…第１走査線、３３ａ…第２走査線、４１ａ…第１容量電極、４２ａ…第１誘電体層、４３ａ…第２容量電極、４４ａ…第１凹部、８０…電気光学層、５１ａ…第１容量線、５１ｄ…ドレイン電極、５１ｓ…ソース電極、５２ａ…第２容量線、５５…保持容量、７１ａ…第３容量電極、７２ａ…第２誘電体層、７３ａ…第４容量電極、７４ａ…第２凹部、１００…電気光学装置、１００Ｂ、１００Ｇ、１００Ｒ…ライトバルブ、１００ａ…画素、１０８ａ…遮光領域、１０８ｂ…開口領域、１２１…層間絶縁膜（第５層間絶縁膜）、１２２…層間絶縁膜（第６層間絶縁膜）、５５１…第１保持容量、５５２…第２保持容量、２１００…投射型表示装置、２１０２…ランプユニット（光源部）、２１１４…投射レンズ群（投射レンズ系）、Ｘ…第１方向、Ｙ…第２方向。

Claims (8)

  1. 第１基板の一方面側に画素電極が設けられた一方側基板と、前記一方側基板に対向する第２基板の前記一方側基板側の面に共通電位が印加される共通電極が設けられた他方側基板と、前記一方側基板と前記他方側基板との間に設けられた電気光学層と、を有し、
    前記一方側基板は、
    前記第１基板と前記画素電極との間に設けられた半導体層、前記半導体層に対して前記画素電極側に設けられたゲート電極、前記画素電極と前記半導体層との間に設けられ、前記半導体層のソース領域に電気的に接続されたソース電極、および前記画素電極と前記半導体層との間に設けられ、前記半導体層のドレイン領域に電気的に接続されたドレイン電極を備えた画素トランジスターと、
    第１方向に延在し、前記ゲート電極に電気的に接続する第１走査線と、
    前記半導体層と前記画素電極との間で前記第１方向に対して交差する第２方向に延在し、前記ソース電極に電気的に接続するデータ線と、
    前記ゲート電極を前記画素電極側から覆う第１層間絶縁膜と、
    前記第１層間絶縁膜の前記画素電極側の面で前記ゲート電極に平面視で重なるように延在し、前記共通電位が印加される第１容量線と、
    前記第１容量線を前記画素電極側から覆い、前記第１容量線と平面視で重なる第１凹部が形成された第２層間絶縁膜と、
    前記第１凹部の底部から前記第２層間絶縁膜の前記画素電極側の面まで設けられ、前記第１凹部の底部で前記第１容量線に電気的に接続された第１容量電極と、
    前記第１容量電極に前記画素電極側から重なり、前記ドレイン電極および前記画素電極に電気的に接続された第２容量電極と、
    前記第１容量電極と前記第２容量電極との間に設けられ、前記第１容量電極および前記第２容量電極と第１保持容量を構成する第１誘電体層と、
    を有し、
    前記ソース電極および前記ドレイン電極は、前記第１層間絶縁膜の前記画素電極側の面に前記第１容量線と同一の導電層によって構成されていることを特徴とする電気光学装置。
  2. 請求項１に記載の電気光学装置において、
    前記一方側基板は、
    前記第２容量電極と前記画素電極との間で延在し、前記共通電位が印加される第２容量線と、
    前記第２容量線を前記画素電極側から覆い、前記第２容量線と平面視で重なる第２凹部が形成された第３層間絶縁膜と、
    前記第２凹部の底部から前記第３層間絶縁膜の前記画素電極側の面まで設けられ、前記第２凹部の底部で前記第２容量線に電気的に接続された第３容量電極と、
    前記第２容量電極に前記画素電極側から重なり、前記ドレイン電極および前記画素電極に電気的に接続された第４容量電極と、
    前記第３容量電極と前記第４容量電極との間に設けられ、前記第３容量電極および前記第４容量電極と第２保持容量を構成する第２誘電体層と、
    を有することを特徴とする電気光学装置。
  3. 請求項２に記載の電気光学装置において、
    前記第２容量線は、前記データ線と重なるように前記第２方向に延在していることを特徴とする電気光学装置。
  4. 請求項１から３までの何れか一項に記載の電気光学装置において、
    前記第２層間絶縁膜の前記画素電極側の面が平面になっていることを特徴とする電気光学装置。
  5. 請求項１から４までの何れか一項に記載の電気光学装置において、
    前記第１走査線は、前記半導体層と前記第１層間絶縁膜との間で前記第１方向に延在しており、
    前記第１容量線は、前記第１走査線に平面視で重なるように前記第１方向に延在していることを特徴とする電気光学装置。
  6. 請求項５に記載の電気光学装置において、
    前記一方側基板は、
    前記第１基板と前記半導体層との間で前記第１走査線と重なるように前記第１方向に延在する第２走査線と、
    前記半導体層と前記第２走査線との間に設けられた第４層間絶縁膜と、
    を有し、
    前記第１走査線は、前記第４層間絶縁膜を貫通する第１コンタクトホールを介して前記第２走査線と電気的に接続されていることを特徴とする電気光学装置。
  7. 第１基板の一方面側に画素電極が設けられた一方側基板と、前記一方側基板に対向する第２基板の前記一方側基板側の面に共通電位が印加される共通電極が設けられた他方側基板と、前記一方側基板と前記他方側基板との間に設けられた電気光学層と、を有し、
    前記一方側基板は、
    前記第１基板と前記画素電極との間に設けられた半導体層、前記半導体層に対して前記画素電極側に設けられたゲート電極、前記画素電極と前記半導体層との間に設けられ、前記半導体層のソース領域に電気的に接続されたソース電極、および前記画素電極と前記半導体層との間に設けられ、前記半導体層のドレイン領域に電気的に接続されたドレイン電極を備えた画素トランジスターと、
    第１方向に延在し、前記ゲート電極に電気的に接続する第１走査線と、
    前記半導体層と前記画素電極との間で前記第１方向に対して交差する第２方向に延在し、前記ソース電極に電気的に接続するデータ線と、
    前記ゲート電極を前記画素電極側から覆う第１層間絶縁膜と、
    前記第１層間絶縁膜の前記画素電極側の面で前記ゲート電極に平面視で重なるように延在し、前記共通電位が印加される第１容量線と、
    前記第１容量線を前記画素電極側から覆い、前記第１容量線と平面視で重なる第１凹部が形成された第２層間絶縁膜と、
    前記第１凹部の底部から前記第２層間絶縁膜の前記画素電極側の面まで設けられ、前記第１凹部の底部で前記第１容量線に電気的に接続された第１容量電極と、
    前記第１容量電極に前記画素電極側から重なり、前記ドレイン電極および前記画素電極に電気的に接続された第２容量電極と、
    前記第１容量電極と前記第２容量電極との間に設けられ、前記第１容量電極および前記第２容量電極と第１保持容量を構成する第１誘電体層と、
    を有し、
    前記第１層間絶縁膜は、前記半導体層と前記第１容量線との間に設けられた第５層間絶縁膜と、前記第５層間絶縁膜と前記第１容量線との間に設けられた第６層間絶縁膜と、を備え、
    前記ゲート電極は、前記第１層間絶縁膜のうち、前記第５層間絶縁膜と前記半導体層との間に設けられ、
    前記第１走査線は、前記第１層間絶縁膜のうち、前記第５層間絶縁膜と前記第６層間絶縁膜との間に設けられ、
    前記第５層間絶縁膜には、前記第１走査線と前記ゲート電極とを電気的に接続する第２コンタクトホールが形成されていることを特徴とする電気光学装置。
  8. 請求項１から７までの何れか一項に記載の電気光学装置を備えていることを特徴とする電子機器。
JP2017204206A 2017-10-23 2017-10-23 電気光学装置および電子機器 Active JP6593416B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017204206A JP6593416B2 (ja) 2017-10-23 2017-10-23 電気光学装置および電子機器
US16/166,318 US10761384B2 (en) 2017-10-23 2018-10-22 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017204206A JP6593416B2 (ja) 2017-10-23 2017-10-23 電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
JP2019078825A JP2019078825A (ja) 2019-05-23
JP6593416B2 true JP6593416B2 (ja) 2019-10-23

Family

ID=66169864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017204206A Active JP6593416B2 (ja) 2017-10-23 2017-10-23 電気光学装置および電子機器

Country Status (2)

Country Link
US (1) US10761384B2 (ja)
JP (1) JP6593416B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7463872B2 (ja) 2020-06-17 2024-04-09 セイコーエプソン株式会社 電気光学装置および電子機器
JP7476695B2 (ja) * 2020-07-08 2024-05-01 セイコーエプソン株式会社 電気光学装置及び電子機器
JP7396223B2 (ja) * 2020-07-28 2023-12-12 セイコーエプソン株式会社 電気光学装置、および電子機器
CN112992937B (zh) * 2021-02-22 2022-07-15 京东方科技集团股份有限公司 显示基板、显示装置、显示基板以及显示装置制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6654073B1 (en) * 1999-09-01 2003-11-25 Nec Lcd Technologies, Ltd. Liquid crystal display having storage capacitance electrodes and method of fabricating the same
KR100481593B1 (ko) * 2000-04-21 2005-04-08 세이코 엡슨 가부시키가이샤 전기 광학 장치
US6636284B2 (en) 2000-08-11 2003-10-21 Seiko Epson Corporation System and method for providing an electro-optical device having light shield layers
JP4063260B2 (ja) * 2000-08-31 2008-03-19 セイコーエプソン株式会社 電気光学装置及び投射型表示装置
JP4428059B2 (ja) * 2004-01-19 2010-03-10 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2006138960A (ja) * 2004-11-10 2006-06-01 Nec Corp 液晶表示装置及びその製造方法並びに投射表示装置
JP2008040399A (ja) 2006-08-10 2008-02-21 Seiko Epson Corp 電気光学装置用基板及び電気光学装置、並びに電子機器
TWI367381B (en) * 2008-02-01 2012-07-01 Chimei Innolux Corp Thin film transistor substrate and method of fabricating same
CN102221761B (zh) * 2010-04-16 2014-04-02 中芯国际集成电路制造(上海)有限公司 硅基液晶器件及其制作方法
CN102064180A (zh) * 2010-09-26 2011-05-18 友达光电股份有限公司 有源元件、像素结构以及显示面板
JP5834705B2 (ja) * 2011-09-28 2015-12-24 セイコーエプソン株式会社 電気光学装置、及び電子機器
JP6303748B2 (ja) * 2014-04-14 2018-04-04 セイコーエプソン株式会社 電気光学装置、光学ユニット、及び電子機器
JP3197990U (ja) 2015-03-31 2015-06-11 セイコーエプソン株式会社 電気光学装置、及び電子機器
JP2016218382A (ja) * 2015-05-26 2016-12-22 セイコーエプソン株式会社 電気光学装置、及び電子機器
JP2017058537A (ja) 2015-09-17 2017-03-23 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、および電子機器

Also Published As

Publication number Publication date
JP2019078825A (ja) 2019-05-23
US10761384B2 (en) 2020-09-01
US20190121209A1 (en) 2019-04-25

Similar Documents

Publication Publication Date Title
JP6593416B2 (ja) 電気光学装置および電子機器
JP2019040153A (ja) 電気光学装置用基板、電気光学装置、および電子機器
US11209691B2 (en) Electro-optical device and electronic apparatus
US20200312890A1 (en) Electro-optical device and electronic apparatus
JP6642614B2 (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
JP2019139252A (ja) 電気光学装置用基板、電気光学装置、および電子機器
US11662640B2 (en) Electro-optical device with interlayer insulating layers and contact holes, and electronic apparatus
JP7497641B2 (ja) 電気光学装置、および電子機器
JP7388219B2 (ja) 電気光学装置および電子機器
JP2019040151A (ja) 電気光学装置用基板、電気光学装置、および電子機器
JP6562056B2 (ja) 透過型電気光学装置および電子機器
JP2022055921A (ja) 電気光学装置、および電子機器
JP2020095077A (ja) 電気光学装置および電子機器
JP2020086343A (ja) 電気光学装置および電子機器
JP7396223B2 (ja) 電気光学装置、および電子機器
JP2021119373A (ja) 電気光学装置、および電子機器
JP7447724B2 (ja) 電気光学装置、および電子機器
JP7028236B2 (ja) 電気光学装置および電子機器
JP7434996B2 (ja) 電気光学装置、および電子機器
JP6593522B2 (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
JP2018163190A (ja) 電気光学装置、電子機器および電気光学装置の製造方法
JP2019040073A (ja) 電気光学装置および電子機器
JP2020170025A (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
JP2021119372A (ja) 電気光学装置、および電子機器
JP2020052156A (ja) 電気光学装置、および電子機器

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20180910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181018

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181018

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190226

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190402

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190909

R150 Certificate of patent or registration of utility model

Ref document number: 6593416

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150