[go: up one dir, main page]

JP6566879B2 - 電子部品内蔵基板 - Google Patents

電子部品内蔵基板 Download PDF

Info

Publication number
JP6566879B2
JP6566879B2 JP2016014726A JP2016014726A JP6566879B2 JP 6566879 B2 JP6566879 B2 JP 6566879B2 JP 2016014726 A JP2016014726 A JP 2016014726A JP 2016014726 A JP2016014726 A JP 2016014726A JP 6566879 B2 JP6566879 B2 JP 6566879B2
Authority
JP
Japan
Prior art keywords
substrate
pad
electronic component
diameter
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016014726A
Other languages
English (en)
Other versions
JP2017135290A5 (ja
JP2017135290A (ja
Inventor
聡史 白木
聡史 白木
功一 田中
功一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2016014726A priority Critical patent/JP6566879B2/ja
Priority to US15/409,766 priority patent/US9935053B2/en
Publication of JP2017135290A publication Critical patent/JP2017135290A/ja
Publication of JP2017135290A5 publication Critical patent/JP2017135290A5/ja
Application granted granted Critical
Publication of JP6566879B2 publication Critical patent/JP6566879B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、電子部品内蔵基板に関する。
近年、半導体チップ等の電子部品を有した基板の小型化や省スペース化等のため、半導体チップ等の電子部品が埋め込まれた所謂電子部品内蔵型の配線基板（以降、電子部品内蔵基板とする）が提案されている。
電子部品内蔵基板の一例としては、半導体チップ等の電子部品が実装された第１基板上に、はんだボール等の基板接続部材を介して第２基板を積層し、第１基板と第２基板との間を樹脂封止した構造を挙げることができる。基板接続部材は、第１基板に形成されたソルダーレジスト層の開口部内に露出するパッドと、第２基板に形成されたソルダーレジスト層の開口部内に露出するパッドとの間に配置される。
国際公開第０７／０６９６０６号パンフレット
ところで、最近では基板接続部材の狭ピッチ化が進んでおり、これに伴い、第１基板のパッド間のクリアランスが小さくなり、第１基板のパッド間に配線パターンを通すことが困難となっていた。
本発明は、上記に鑑みてなされたもので、第１基板のパッド間のクリアランスを確保することが可能な電子部品内蔵基板を提供することを課題とする。
本電子部品内蔵基板は、第１パッド、前記第１パッド上に形成され、前記第１パッドを選択的に露出する第１開口部を備えた第１ソルダーレジスト層、及び、前記第１ソルダーレジスト層上に形成され、前記第１開口部を介して前記第１パッドと電気的に接続された接続パッド、を備えた第１基板と、第２パッド、及び、前記第２パッド上に形成され、前記第２パッドを選択的に露出する第２開口部を備えた第２ソルダーレジスト層、を備えた第２基板と、前記第１基板の前記第１ソルダーレジスト層上に実装された電子部品と、を有し、前記第２基板は、前記第２パッドを前記接続パッド側に向け、前記電子部品を挟んで前記第１基板上に積層され、前記接続パッドと前記第２パッドとは、基板接続部材を介して電気的に接続され、前記第１パッドの直径は、前記第２パッドの直径よりも小さく、前記接続パッドの直径は、前記第１パッドの直径及び前記第２開口部の直径よりも大きいことを要件とする。
開示の技術によれば、第１基板のパッド間のクリアランスを確保することが可能な電子部品内蔵基板を提供できる。
第１の実施の形態に係る電子部品内蔵基板を例示する断面図である。 基板接続部１７を設ける効果について説明する図である。 第１の実施の形態に係る電子部品内蔵基板の製造工程を例示する図（その１）である。 第１の実施の形態に係る電子部品内蔵基板の製造工程を例示する図（その２）である。 第２の実施の形態に係る電子部品内蔵基板を例示する断面図である。 第２の実施の形態に係る電子部品内蔵基板の製造工程を例示する図である。 第１の実施の形態の応用例に係る電子部品装置を例示する断面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る電子部品内蔵基板の構造］
まず、第１の実施の形態に係る電子部品内蔵基板の構造について説明する。図１は、第１の実施の形態に係る電子部品内蔵基板を例示する断面図であり、（ｂ）は（ａ）のＡ部を拡大したものである。
図１を参照するに、電子部品内蔵基板１は、第１基板１０と、基板接続部材２０と、第２基板３０と、半導体チップ４０と、アンダーフィル樹脂５０と、モールド樹脂６０とを有している。電子部品内蔵基板１において、第１基板１０と第２基板３０とが、第１基板１０と第２基板３０とを電気的に接続する基板接続部材２０を介して積層されている。
なお、本実施の形態では、便宜上、電子部品内蔵基板１において、第２基板３０のソルダーレジスト層３４側を上側又は一方の側、第１基板１０のソルダーレジスト層１６側を下側又は他方の側とする。又、各部位のソルダーレジスト層３４側の面を上面又は一方の面、ソルダーレジスト層１６側の面を下面又は他方の面とする。但し、電子部品内蔵基板１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物をソルダーレジスト層３４の一方の面の法線方向から視ることを指し、平面形状とは対象物をソルダーレジスト層３４の一方の面の法線方向から視た形状を指すものとする。
第１基板１０は、絶縁層１１と、配線層１２及び１３と、貫通配線１４と、ソルダーレジスト層１５及び１６と、基板接続部１７とを有している。
第１基板１０において、絶縁層１１としては、例えば、ガラスクロスにエポキシ系樹脂等の絶縁性樹脂を含浸させた所謂ガラスエポキシ基板等を用いることができる。絶縁層１１として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂やポリイミド系樹脂等の絶縁性樹脂を含浸させた基板等を用いてもよい。絶縁層１１の厚さは、例えば、３０〜２００μｍ程度とすることができる。なお、各図において、ガラスクロス等の図示は省略されている。
配線層１２は、絶縁層１１の一方の面に形成されている。配線層１２の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１２の厚さは、例えば、５〜２０μｍ程度とすることができる。配線層１２は、第１パッド１２ａと、電子部品接続用パッド１２ｂと、配線パターン１２ｃとを有している。第１パッド１２ａの平面形状は、例えば、直径が６０〜８０μｍ程度の円形とすることができる。電子部品接続用パッド１２ｂの平面形状は、例えば、直径が２０〜１２０μｍ程度の円形とすることができる。
配線パターン１２ｃは、例えば、隣接する第１パッド１２ａ間に配置することができる。配線パターン１２ｃのライン／スペースは、例えば、１０μｍ／１０μｍ〜１０μｍ／９０μｍ程度とすることができる。なお、ライン／スペースにおけるラインとは配線幅を表し、スペースとは隣り合う配線同士の間隔（配線間隔）を表す。例えば、ライン／スペースが１０μｍ／１０μｍと記載されていた場合、配線幅が１０μｍ、隣り合う配線同士の間隔が１０μｍであることを表す。
配線層１３は、絶縁層１１の他方の面に形成されている。配線層１２と配線層１３とは、絶縁層１１を貫通する貫通配線１４を介して電気的に接続されている。なお、貫通配線１４の一端は、第１パッド１２ａ、電子部品接続用パッド１２ｂ、及び配線パターン１２ｃの何れと接続しても構わない。配線層１３及び貫通配線１４の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１３の厚さは、例えば、５〜２０μｍ程度とすることができる。
ソルダーレジスト層１５は、絶縁層１１の一方の面に、配線層１２を覆うように形成されている。ソルダーレジスト層１５は、第１パッド１２ａを選択的に露出する開口部１５ｘと、電子部品接続用パッド１２ｂを選択的に露出する開口部１５ｙとを備えている。ソルダーレジスト層１５は、本発明に係る第１ソルダーレジスト層の代表的な一例である。又、開口部１５ｘは本発明に係る第１開口部の代表的な一例であり、開口部１５ｙは本発明に係る第３開口部の代表的な一例である。
ソルダーレジスト層１６は、絶縁層１１の他方の面に、配線層１３を覆うように形成されている。ソルダーレジスト層１６は、配線層１３を選択的に露出する開口部１６ｘを備えている。開口部１６ｘ内に露出する配線層１３は、マザーボード等の実装基板等（図示せず）と電気的に接続されるパッドとして機能する。
ソルダーレジスト層１５及び１６の材料としては、例えば、感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いることができる。ソルダーレジスト層１５及び１６の夫々の厚さは、例えば、１０〜４０μｍ程度とすることができる。開口部１５ｘの平面形状は、例えば、直径が４０〜６０μｍ程度の円形とすることができる。開口部１５ｘの深さは、例えば、５〜２０μｍ程度とすることができる。
必要に応じ、開口部１６ｘ内に露出する配線層１３に金属層を形成したり、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理によりアゾール化合物やイミダゾール化合物等からなる有機被膜を形成したりしてもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。又、開口部１６ｘ内に露出する配線層１３に、はんだボール等の外部接続端子９０を形成してもよい。
基板接続部１７は、ソルダーレジスト層１５の一方の面に形成された接続パッド１７ａ、及び接続パッド１７ａと一体に形成され開口部１５ｘ内に充填されたビア配線１７ｂを含んで構成されている。接続パッド１７ａの下面はソルダーレジスト層１５に接し、接続パッド１７ａの上面と側面がソルダーレジスト層１５から露出している。接続パッド１７ａは、開口部１５ｘ内に形成されたビア配線１７ｂを介して、第１パッド１２ａと電気的に接続されている。接続パッド１７ａ、ビア配線１７ｂ、第１パッド１２ａは、平面視で重複して設けられている。接続パッド１７ａと配線パターン１２ｃの一部又は全部とを、平面視で重複して設けてもよい。
接続パッド１７ａの平面形状は、例えば、直径が８０〜２４０μｍ程度の円形とすることができる。接続パッド１７ａの厚さは、例えば、５〜１０５μｍ程度とすることができる。なお、接続パッド１７ａを第１パッド１２ａよりも厚さの厚い柱状（金属ポスト）としてもよい。この場合には、より小径の基板接続部材２０を用いても、第１基板１０と第２基板３０との間隔を確保することができる。
ビア配線１７ｂの平面形状（＝開口部１５ｘの平面形状）は、例えば、直径が４０〜６０μｍ程度の円形とすることができる。ビア配線１７ｂの厚さ（＝開口部１５ｘの深さ）は、例えば、５〜２０μｍ程度とすることができる。
なお、電子部品内蔵基板１では、接続パッド１７ａの直径は、第１パッド１２ａの直径よりも大きく設計されている。又、接続パッド１７ａの直径は、後述の開口部３５ｘの直径よりも大きく設計されている。
第１基板１０のソルダーレジスト層１５上には、半導体チップ４０がフェイスダウン状態で（回路形成面を第１基板１０の一方の面側に向けて）フリップチップ実装されている。より詳しくは、半導体チップ４０は、半導体集積回路を備えたチップ本体４１と、接続端子である突起電極４２とを有している。そして、半導体チップ４０の突起電極４２は、開口部１５ｙを介して、第１基板１０の電子部品接続用パッド１２ｂと、はんだ等（図示せず）により電気的に接続されている。突起電極４２としては、例えば、金バンプやはんだ付き銅ポスト等を用いることができる。突起電極４２の高さは、例えば、２０〜３０μｍ程度とすることができる。半導体チップ４０の厚さは、例えば、５０〜１００μｍ程度とすることができる。
なお、電子部品内蔵基板１に内蔵される電子部品は半導体チップには限定されず、半導体チップに代えて、キャパシタ、インダクタ、抵抗等の受動素子を内蔵してもよい。又、半導体チップに再配線を形成した所謂ＣＳＰ（chip size package）を内蔵してもよい。或いは、これらが混在してもよい。
半導体チップ４０の回路形成面（突起電極４２側の面）と第１基板１０の一方の面との間にはアンダーフィル樹脂５０が充填されており、アンダーフィル樹脂５０は半導体チップ４０の各側面にも延在している。半導体チップ４０の背面（回路形成面の反対側の面であり、第２基板３０と対向する面）は、アンダーフィル樹脂５０から露出している。アンダーフィル樹脂５０の材料としては、例えば、熱硬化性のエポキシ系樹脂等の絶縁性樹脂を用いることができる。アンダーフィル樹脂５０は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
第２基板３０は、絶縁層３１と、配線層３２及び３３と、ソルダーレジスト層３４及び３５とを有している。
第２基板３０において、絶縁層３１には、ビアホール３１ｘが形成されている。ビアホール３１ｘは、例えば、ソルダーレジスト層３５側に開口されていると共に、配線層３２の他方の面によって底面が形成された、開口の面積が底面の面積よりも大となる円錐台状の凹部とすることができる。絶縁層３１の材料は、例えば、絶縁層１１と同様とすることができる。
配線層３２は、絶縁層３１の一方の面に形成されている。配線層３２の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層３２の厚さは、例えば、１０〜２５μｍ程度とすることができる。
配線層３３は、絶縁層３１の他方の側に形成されている。配線層３３の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層３３は、基板接続部材接続用の第２パッド３３ａと、配線パターン３３ｃとを有している。第２パッド３３ａ及び配線パターン３３ｃの厚さは、例えば、１０〜２５μｍ程度とすることができる。第２パッド３３ａの平面形状は、例えば、直径が９０〜１４０μｍ程度の円形とすることができる。第２パッド３３ａ及び配線パターン３３ｃの全部又は一部は、第２パッド３３ａ又は配線パターン３３ｃと一体に形成されビアホール３１ｘ内に充填されたビア配線３３ｂを介して配線層３２と電気的に接続されている。
ソルダーレジスト層３４は、絶縁層３１の一方の面に、配線層３２を覆うように形成されている。ソルダーレジスト層３４は、配線層３２を選択的に露出する開口部３４ｘを備えている。開口部３４ｘ内に露出する配線層３２は、半導体チップや半導体パッケージ等の電子部品（図示せず）と電気的に接続されるパッドとして機能する。
ソルダーレジスト層３５は、絶縁層３１の他方の面に、配線層３３を覆うように形成されている。ソルダーレジスト層３５は、第２パッド３３ａを選択的に露出する開口部３５ｘを備えている。ソルダーレジスト層３５は、本発明に係る第２ソルダーレジスト層の代表的な一例である。又、開口部３５ｘは本発明に係る第２開口部の代表的な一例である。
ソルダーレジスト層３４及び３５の材料としては、例えば、感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いることができる。ソルダーレジスト層３４及び３５の夫々の厚さは、例えば、２０〜５０μｍ程度とすることができる。開口部３５ｘの平面形状は、例えば、直径が７０〜１２０μｍ程度の円形とすることができる。開口部３５ｘの深さは、例えば、１０〜２５μｍ程度とすることができる。
必要に応じ、開口部３４ｘ内に露出する配線層３２に、開口部１６ｘ内に露出する配線層１３と同様の金属層や有機被膜を形成してもよい。
基板接続部材２０は、略球状に形成された導電性部材である。第２基板３０が、第２パッド３３ａを接続パッド１７ａ側に向け、半導体チップ４０を挟んで第１基板１０上に積層され、接続パッド１７ａと第２パッド３３ａとが、基板接続部材２０を介して電気的に接続されている。
第１基板１０と第２基板３０とが平面視において略矩形状である場合には、基板接続部材２０は、例えば、第１基板１０及び第２基板３０の周縁にペリフェラル状に配置することができる。基板接続部材２０は、一列としてもよいし、複数列としてもよい。基板接続部材２０は、第１基板１０と第２基板３０とを電気的に接続すると共に、第１基板１０と第２基板３０との間に所定の間隔（ギャップ）を確保する機能を有する。
本実施の形態では、一例として、基板接続部材２０としてコア付きのはんだボールを用いている。基板接続部材２０は、略球状のコア２１及びコア２１の外周面を被覆する導電材料２２を備えており、コア２１が接続パッド１７ａの上面及び第２パッド３３ａの下面と接するように配置されている。従って、接続パッド１７ａの上面と第２パッド３３ａの下面との間隔が、コア２１の直径と同等になる。
コア２１としては、例えば、銅等の金属からなる金属コアや樹脂からなる樹脂コア等を用いることができる。導電材料２２としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＳｂの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等のはんだ材料を用いることができる。コア２１の直径は、例えば、６０〜１６０μｍ程度とすることができる。又、溶融前の導電材料２２の直径は、例えば、９０〜２００μｍ程度とすることができる。
なお、基板接続部材２０は、コア２１及びコア２１の外周面を被覆する導電材料２２を備えたコア付きのはんだボールには限定されず、例えば、コアを有していない、はんだボール等を用いても構わない。コアを有していない、はんだボール等を用いた場合には、電子部品内蔵基板１の製造時に、所定の治具を用いて、第１基板１０と第２基板３０との間隔を制御できる。
モールド樹脂６０は、基板接続部材２０、半導体チップ４０、アンダーフィル樹脂５０を封止するように、第１基板１０と第２基板３０の夫々の対向する面の間に充填されている。モールド樹脂６０は、接続パッド１７ａの側面を被覆している。モールド樹脂６０としては、例えば、フィラーを含有した熱硬化性のエポキシ系樹脂等の絶縁性樹脂を用いることができる。
電子部品内蔵基板１では、ソルダーレジスト層１５上に接続パッド１７ａを形成し、開口部１５ｘを介して第１パッド１２ａと電気的に接続している。そして、接続パッド１７ａの直径は、第１パッド１２ａの直径よりも大きく設計されている。接続パッド１７ａの直径を大きくすることにより、比較的直径の大きな基板接続部材２０を用いることが可能となり、半導体チップ４０上にモールド樹脂６０を充填するための間隔を容易に確保できる。これにより、半導体チップ４０と第２基板３０との間隔が狭くてモールド樹脂６０の充填不良が生じるおそれを低減できる。但し、接続パッド１７ａによる嵩上げにより、従来よりも直径の小さな基板接続部材２０を用いても、半導体チップ４０と第２基板３０との間隔を十分に確保することができる。又、基板接続部材２０の狭ピッチ化が可能となる。
又、接続パッド１７ａの直径を大きくすることにより、第１基板１０上に第２基板３０を搭載する際の位置ずれの許容量を拡大することができる。又、接続パッド１７ａ上にはソルダーレジスト層が形成されていないため、従来のように、基板接続部材２０がソルダーレジスト層に乗り上げる問題も発生しない。
又、図２（ａ）（図１（ａ）の部分拡大図）に示すように、電子部品内蔵基板１では、ソルダーレジスト層１５上に接続パッド１７ａを形成し、開口部１５ｘ内のビア配線１７ｂを介して第１パッド１２ａと電気的に接続している。そのため、接続パッド１７ａの直径と第１パッド１２ａの直径とを独立して設計できる点で好適である。この点について、比較例を交えて説明する。
図２（ｂ）は、比較例に係る電子部品内蔵基板を示している。比較例では、ソルダーレジスト層１５上に接続パッド１７ａが形成されていないため、ソルダーレジスト層１５の開口部１５ｘ内に露出する第１パッド１２ａが、第２基板３０との接続パッドとなる。この場合、基板接続部材２０が大径化された場合、基板接続部材２０の直径に合わせ、第１パッド１２ａの直径を拡大する必要がある。よって、隣接する第１パッド１２ａ間のクリアランスを確保することが困難となり、隣接する第１パッド１２ａ間に配線パターン１２ｃを引き回すことができなくなる。
これに対して、図２（ａ）の電子部品内蔵基板１では、接続パッド１７ａの直径と第１パッド１２ａの直径とは独立して設計できるため、接続パッド１７ａの直径を大きくしても、第１パッド１２ａの直径は小さくすることができる。これにより、基板接続部材２０が大径化された場合に接続パッド１７ａの直径を大きくしても、第１パッド１２ａの直径は小さいままでよい。よって、隣接する第１パッド１２ａ間のクリアランスを確保することが可能となり、隣接する第１パッド１２ａ間に配線パターン１２ｃを引き回すことができる。
なお、第１パッド１２ａの直径は、開口部３５ｘの直径よりも小さくすることができる。又、第１パッド１２ａの直径は、第２パッド３３ａの直径よりも小さくすることができる。又、第１パッド１２ａの直径は、基板接続部材２０の直径よりも小さくすることができる。又、第１パッド１２ａの直径は、コア２１の直径よりも小さくすることができる。このように、接続パッド１７ａを設けることにより、第１パッド１２ａの直径を第１基板１０と第２基板３０との接続に係るどの部分よりも小径化できるため、隣接する第１パッド１２ａ間に配線パターン１２ｃを引き回すことが容易となる。
又、電子部品内蔵基板１では、接続パッド１７ａの直径は、開口部３５ｘの直径よりも大きく設計されている。後述のように、基板接続部材２０は、先に第２基板３０に接合され、その後第１基板１０に接合される。開口部３５ｘの直径を大きくしておくと、基板接続部材２０を第２基板３０に接合する際に、導電材料２２が第２パッド３３ａ側に多く接合してしまい、基板接続部材２０を第１基板１０に接合する際に、接続パッド１７ａ側に接合する導電材料２２の量が減ってしまう。その結果、基板接続部材２０と接続パッド１７ａとの接続信頼性が低下する。開口部３５ｘの直径をある程度絞り、接続パッド１７ａの直径を大きくすることで、導電材料２２が接続パッド１７ａ側にも十分に接合するため、基板接続部材２０と接続パッド１７ａとの接続信頼性を向上できる。
又、開口部３５ｘの直径より基板接続部材２０の直径を大きくすると、接続信頼性の面で好適である。この場合、第１基板１０と第２基板３０との接合の際に、接続パッド１７ａ側に接合する導電材料２２の量がより増加するため、接続信頼性が向上する。
又、開口部３５ｘの直径より、基板接続部材２０のコア２１の直径を大きくすると、接続信頼性の面で好適である。この場合、導電材料２２を溶融させ基板接続部材２０を第２基板３０に搭載する際に、コア２１が開口部３５ｘの縁に接触することで、第２パッド３３ａに対する基板接続部材２０の位置ずれを防止できる。よって、第１基板１０と第２基板３０との接合の際に、接続パッド１７ａと基板接続部材２０との位置ずれも防止され、第１基板１０と第２基板３０との接続信頼性が向上する。
［第１の実施の形態に係る電子部品内蔵基板の製造方法］
次に、第１の実施の形態に係る電子部品内蔵基板の製造方法について説明する。図３及び図４は、第１の実施の形態に係る電子部品内蔵基板の製造工程を例示する図である。
図３（ａ）〜図３（ｄ）に示す工程では、第１基板１０を作製する。まず、図３（ａ）に示す工程では、基板接続部１７を除く部分を作製する。例えば、両面銅箔付きガラスエポキシ基板（絶縁層１１の両面に銅箔を設けた基板）を準備し、レーザ加工やドリル加工等で両面銅箔付きガラスエポキシ基板を貫通する貫通孔を形成する。そして、貫通孔内壁や両面の銅箔表面にめっき層（無電解めっき層及び電解銅めっき層）を形成する。次に、銅箔及びめっき層をエッチングでパターニングし、配線層１２、配線層１３、及び貫通配線１４を形成する。配線層１２、配線層１３、及び貫通配線１４の材料や厚さは、前述の通りである。
次に、絶縁層１１の一方の面に配線層１２を被覆するソルダーレジスト層１５を、絶縁層１１の他方の面に配線層１３を被覆するソルダーレジスト層１６を形成する。ソルダーレジスト層１５及び１６は、例えば、液状又はペースト状の感光性のエポキシ系樹脂等の絶縁性樹脂を、絶縁層１１の一方の面及び他方の面にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。或いは、液状又はペースト状の樹脂の塗布に代えて、例えば、フィルム状の感光性のエポキシ系樹脂等の絶縁性樹脂をラミネートしてもよい。
そして、塗布又はラミネートした絶縁性樹脂を露光及び現像することでソルダーレジスト層１５及び１６に開口部１５ｘ及び１５ｙ並びに開口部１６ｘを形成する（フォトリソグラフィ法）。なお、開口部１５ｘ及び１５ｙ並びに開口部１６ｘは、レーザ加工法やブラスト処理により形成してもよい。ソルダーレジスト層１５及び１６の厚さや各開口部の形状等は、前述の通りである。
次に、図３（ｂ）〜図３（ｄ）に示す工程では、基板接続部１７を形成する。基板接続部１７を形成するには、まず、開口部１５ｘ内及び開口部１５ｙ内を含むソルダーレジスト層１５上の全面に、スパッタ法等により、シード層を形成する。シード層としては、例えば、チタン膜上に銅膜が積層された積層膜を用いることができる。
次に、図３（ｂ）に示すように、シード層（図示せず）上の全面に感光性のレジスト層３００を形成する。又、ソルダーレジスト層１６上の全面に、レジスト層３１０を形成する。そして、露光及び現像によりレジスト層３００に開口部３００ｘを形成し、基板接続部１７の接続パッド１７ａを形成する部分のシード層を開口部３００ｘ内に露出させる。レジスト層３１０には開口部は設けない。
次に、図３（ｃ）に示すように、シード層を給電層に利用した電解めっき法により、開口部３００ｘに露出するシード層上に銅（Ｃｕ）等からなる電解めっきを析出させ、電解めっき層を形成する。
次に、図３（ｄ）に示すように、レジスト層３００を除去し、電解めっき層をマスクにして、電解めっき層に覆われていない部分のシード層をエッチングにより除去する。これにより、シード層上に電解めっき層が積層された基板接続部１７が形成される。必要に応じ、基板接続部１７の接続パッド１７ａの上面をＣＭＰ法（Chemical Mechanical Polishing）等により平坦化してもよい。なお、以上の製造工程で形成された基板接続部１７は、シード層上に電解めっき層が積層された構造となるが、各図において、シード層の図示は省略されている。
次に、図４（ａ）に示す工程では、第１基板１０上に半導体チップ４０をフリップチップ実装し、アンダーフィル樹脂５０を形成する。具体的には、半導体集積回路を備えたチップ本体４１と、接続端子である突起電極４２とを有する半導体チップ４０を準備する。そして、半導体チップ４０を第１基板１０上にフェイスダウンで配置する。そして、電子部品接続用パッド１２ｂに、はんだにより半導体チップ４０の突起電極４２を接続する。その後、半導体チップ４０の回路形成面と第１基板１０の一方の面との間にアンダーフィル樹脂５０を充填する。
なお、第１基板１０上に、先にフィルム状のアンダーフィル樹脂５０を形成後、アンダーフィル樹脂５０に対し半導体チップ４０を押圧し、電子部品接続用パッド１２ｂに突起電極４２を接続してもよい。
次に、図４（ｂ）に示す工程では、第２基板３０を作製し、第２基板３０の第２パッド３３ａ上に基板接続部材２０を搭載する。具体的には、所謂ガラスエポキシ基板等を用いた絶縁層３１を準備し、絶縁層３１の一方の面に配線層３２を形成する。次に、レーザ加工法等により、絶縁層３１に配線層３２の他方の面を露出するビアホール３１ｘを形成し、更に絶縁層３１の他方の面に配線層３３を形成する。配線層３２と配線層３３とは、ビアホール３１ｘ内に配線層３３の一部が充填されて形成されたビア配線により電気的に接続される。
ビアホール３１ｘを形成後、デスミア処理を行い、ビアホール３１ｘの底部に露出する配線層３２の表面に付着した樹脂残渣を除去することが好ましい。配線層３２及び３３は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できる。次に、図３（ａ）に示す工程と同様にして、ソルダーレジスト層３４及び３５を形成し、更に開口部３４ｘ及び３５ｘを形成する。以上で、第２基板３０が完成する。
次に、第２基板３０のソルダーレジスト層３５の開口部３５ｘ内に露出する第２パッド３３ａ上に基板接続部材２０を載置する。そして、所定の温度に加熱し、基板接続部材２０を構成する導電材料２２を溶融させ、その後硬化させて、第２パッド３３ａと接合する。基板接続部材２０を構成するコア２１は、第２パッド３３ａと接する。第２パッド３３ａ及び基板接続部材２０は、例えば、ペリフェラル状に配置することができる。
次に、図４（ｃ）に示す工程では、図４（ａ）の工程で作製した、半導体チップ４０を搭載した第１基板１０と、図４（ｂ）に示す工程で作製した、基板接続部材２０を搭載した第２基板３０を準備する。そして、基板接続部材２０の導電材料２２が、基板接続部１７の接続パッド１７ａの上面に接するように、第１基板１０上に第２基板３０を積層する。つまり、半導体チップ４０及びアンダーフィル樹脂５０と、基板接続部材２０とが内側に向くように、第１基板１０上に第２基板３０を積層する。
そして、導電材料２２を加熱しながら、第２基板３０を第１基板１０側に押圧する。これにより、基板接続部材２０を構成するコア２１の上側は第２基板３０の第２パッド３３ａの下面と接し、下側は第１基板１０の接続パッド１７ａの上面と接した状態で、第１基板１０と第２基板３０とが基板接続部材２０を介して電気的に接続される。又、基板接続部材２０のコア２１により、第１基板１０と第２基板３０との間に所定の間隔が確保される。
接続パッド１７ａの直径を第１パッド１２ａの直径や開口部３５ｘの直径より大きくすることにより、第１基板１０上に第２基板３０を搭載する際の位置ずれの許容量が拡大されているため、第１基板１０上に容易に第２基板３０を積層できる。
次に、図４（ｄ）に示す工程では、導電材料２２が硬化後、基板接続部材２０、半導体チップ４０、及びアンダーフィル樹脂５０を封止するように、第１基板１０と第２基板３０との間にモールド樹脂６０を充填する。モールド樹脂６０としては、例えば、フィラーを含有した熱硬化性のエポキシ系樹脂等の絶縁性樹脂を用いることができる。モールド樹脂６０は、例えば、封止金型を用いたトランスファーモールド法により形成できる。
図４（ｄ）に示す工程の後、必要に応じて、開口部１６ｘ内に露出する配線層１３に、はんだボール等の外部接続端子９０を形成することにより、図１に示す電子部品内蔵基板１が完成する。
なお、以上の工程では、１つの第１基板１０上に１つの第２基板３０を実装する例を示したが、第１基板１０となる複数の領域を備えたシート状第１基板を準備し、シート状第１基板の各領域に第２基板３０を実装し、モールド樹脂６０で封止後に個片化する工程としてもよい。或いは、シート状第１基板よりも少ない個数の第２基板３０となる領域を備えたシート状第２基板を準備し、１枚のシート状第１基板上に複数のシート状第２基板を実装し、モールド樹脂６０で封止後に個片化する工程としてもよい。これらの場合も、接続パッド１７ａの直径を大きくすることにより、各第１基板１０と各第２基板３０との位置ずれの許容量を拡大することができる。
〈第２の実施の形態〉
第２の実施の形態では、第１の実施の形態とは異なる基板接続部材を用いる例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
図５は、第２の実施の形態に係る電子部品内蔵基板を例示する断面図であり、（ｂ）は（ａ）のＢ部を拡大したものである。図５を参照するに、第２の実施の形態に係る電子部品内蔵基板２は、基板接続部材２０が基板接続部材７０に置換された点が、第１の実施の形態に係る電子部品内蔵基板１（図１参照）と相違する。
基板接続部材７０は、柱状（例えば、円柱状）に形成された導電性部材であり、例えば、銅ポスト等の金属ポストを用いることができる。基板接続部材７０は、直径の寸法より高さが高い柱状である。又、基板接続部材７０は、接続パッド１７ａ、第１パッド１２ａ、及び第２パッド３３ａの厚さより高く形成されている。又、半導体チップ４０の搭載工程で支障とならないように、接続パッド１７ａの高さは制限されるが、基板接続部材７０にはそのような制限がないため、接続パッド１７ａより高さを高くできる。
基板接続部材７０の一端は、ソルダーレジスト層３５の開口部３５ｘ内に露出する第２パッド３３ａと直接接合されている。又、基板接続部材７０の他端は、接続層８０を介して、接続パッド１７ａと接合されている。接続層８０としては、例えば、導電材料２２と同様のはんだ材料を用いることができる。
基板接続部材７０の直径は、例えば、５０〜１３５μｍ程度とすることができる。基板接続部材７０の高さは、例えば、７５〜２００μｍ程度とすることができる。基板接続部材７０は柱状であるため、基板接続部材２０と同じ高さを得る場合、略球状である基板接続部材２０よりも直径を小さくすることが可能である。それに伴って、第２パッド３３ａや開口部３５ｘも、第１の実施の形態よりも小径化することができる。第２パッド３３ａの直径は、例えば、６０〜８０μｍ程度とすることができる。又、開口部３５ｘの直径は、例えば、４０〜６０μｍ程度とすることができる。
開口部３５ｘの直径より、基板接続部材７０の直径を大きくすると好適である。又、開口部１５ｘの直径より、基板接続部材７０の直径を大きくすると好適である。これらの関係により、基板接続部材７０と接続パッド１７ａとの接続面積が増加する。又、基板接続部材７０の直径より、接続パッド１７ａの直径を大きくすると好適である。これにより、第１基板１０上に第２基板３０を搭載する際の位置ずれの許容量を増大できる。これらにより、第１基板１０と第２基板３０との接続信頼性が向上する。
基板接続部材７０は、第１の実施の形態の図４（ｂ）に示す工程において、第２基板３０のソルダーレジスト層３５の開口部３５ｘ内に露出する第２パッド３３ａ上に形成することができる。
具体的には、まず、開口部３５ｘ内を含むソルダーレジスト層３５上の全面に、スパッタ法等により、シード層を形成する。シード層としては、例えば、チタン膜上に銅膜が積層された積層膜を用いることができる。
次に、図６に示すように、シード層（図示せず）上の全面に感光性のレジスト層４００を形成する。又、ソルダーレジスト層３４上の全面に、レジスト層４１０を形成する。そして、露光及び現像によりレジスト層４００に開口部４００ｘを形成し、基板接続部材７０を形成する部分のシード層を開口部４００ｘ内に露出させる。なお、レジスト層４１０には開口部は設けない。次に、シード層を給電層に利用した電解めっき法により、開口部４００ｘに露出するシード層上に銅（Ｃｕ）等からなる電解めっきを析出させ、電解めっき層を形成する。
図６に示す工程の後、レジスト層４００を除去し、電解めっき層をマスクにして、電解めっき層に覆われていない部分のシード層をエッチングにより除去する。これにより、シード層上に電解めっき層が積層された基板接続部材７０が形成される。必要に応じ、基板接続部材７０の上面をＣＭＰ法（Chemical Mechanical Polishing）等により平坦化してもよい。なお、以上の製造工程で形成された基板接続部材７０は、シード層上に電解めっき層が積層された構造となるが、各図において、シード層の図示は省略されている。
第１基板１０に第２基板３０を積層するには、最初に、第１基板１０の基板接続部１７の接続パッド１７ａ上に接続層８０となるペースト状のはんだ材料を塗布する。次いで、基板接続部材７０の下端部が、接続パッド１７ａの上面に接するように、第１基板１０上に第２基板３０を積層する。つまり、半導体チップ４０及びアンダーフィル樹脂５０と、基板接続部材７０とが内側に向くように、第１基板１０上に第２基板３０を積層する。
そして、接続層８０となるはんだ材料を加熱しながら、第２基板３０を第１基板１０側に押圧する。これにより、基板接続部材７０の下端部が第１基板１０の接続パッド１７ａの上面と接した状態で、第１基板１０と第２基板３０とが基板接続部材７０を介して電気的に接続される。又、基板接続部材７０により、第１基板１０と第２基板３０との間に所定の間隔が確保される。この後、第１基板１０と第２基板３０との間にモールド樹脂６０を充填する。
このように、第２の実施の形態に係る電子部品内蔵基板２では、基板接続部材７０は柱状であるため、電子部品内蔵基板１の略球状である基板接続部材２０よりも直径を小さくすることが可能である。これにより、隣接する基板接続部材７０を狭ピッチ化することができる。
又、基板接続部材７０が第２パッド３３ａ及び接続パッド１７ａと接する部分の面積を、基板接続部材２０のコア２１が第２パッド３３ａ及び接続パッド１７ａと接する面積よりも大きくできる。これにより、第１基板１０と第２基板３０とを低抵抗で接続可能となり、電気的な接続の信頼性を向上することができる。その他の効果については、第１の実施の形態と同様である。
〈第１の実施の形態の応用例〉
第１の実施の形態の応用例では、第１の実施の形態に係る電子部品内蔵基板に半導体パッケージが搭載された電子部品装置の例を示す。なお、第１の実施の形態の応用例において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
図７は、第１の実施の形態の応用例に係る電子部品装置を例示する断面図である。図７を参照するに、電子部品装置３は、図１に示す電子部品内蔵基板１と、半導体パッケージ（配線基板１００、半導体チップ１５１、バンプ１５２、及びアンダーフィル樹脂１５３を含む）と、バンプ２００とを有する。
配線基板１００は、絶縁層１０１と、配線層１０２及び１０３と、ソルダーレジスト層１０４及び１０５とを有している。配線層１０２と配線層１０３とは、絶縁層１０１に形成されたビア配線により電気的に接続されている。半導体チップ１５１は、バンプ１５２を介して、配線層１０２のソルダーレジスト層１０４から露出する部分（パッド）と接続（フリップチップ実装）されている。アンダーフィル樹脂１５３は、半導体チップ１５１と配線基板１００の上面との間に充填されている。
半導体チップ１５１がフリップチップ実装された配線基板１００の、配線層１０３のソルダーレジスト層１０５から露出する部分（パッド）は、バンプ２００を介して、電子部品内蔵基板１のソルダーレジスト層３４の開口部３４ｘ内に露出する配線層３２（パッド）と接続されている。
このように、第１の実施の形態に係る電子部品内蔵基板に半導体パッケージを搭載することにより、電子部品装置を実現できる。
以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
例えば、第１基板や第２基板として、より多層の配線層や絶縁層が形成されたビルドアップ基板等を用いても構わない。その際、コアレスのビルドアップ基板等を用いても構わない。或いは、第１基板や第２基板として、シリコン基板やセラミック基板等を用いても構わない。
１、２ 電子部品内蔵基板
３ 電子部品装置
１０ 第１基板
１１、３１、１０１ 絶縁層
１２、１３、３２、３３、１０２、１０３ 配線層
１２ａ 第１パッド
１２ｂ 電子部品接続用パッド
１２ｃ 配線パターン
１４ 貫通配線
１５、１６、３４、３５、１０４、１０５ ソルダーレジスト層
１５ｘ、１５ｙ、１６ｘ、３４ｘ、３５ｘ 開口部
１７ 基板接続部
１７ａ 接続パッド
１７ｂ、３３ｂ ビア配線
２０、７０ 基板接続部材
２１ コア
２２ 導電材料
３０ 第２基板
３３ａ 第２パッド
３３ｃ 配線パターン
３１ｘ ビアホール
４０、１５１ 半導体チップ
４１ チップ本体
４２ 突起電極
５０、１５３ アンダーフィル樹脂
６０ モールド樹脂
８０ 接続層
９０ 外部接続端子
１００ 配線基板
１５２、２００ バンプ

Claims (8)

  1. 第１パッド、
    前記第１パッド上に形成され、前記第１パッドを選択的に露出する第１開口部を備えた第１ソルダーレジスト層、
    及び、前記第１ソルダーレジスト層上に形成され、前記第１開口部を介して前記第１パッドと電気的に接続された接続パッド、を備えた第１基板と、
    第２パッド、
    及び、前記第２パッド上に形成され、前記第２パッドを選択的に露出する第２開口部を備えた第２ソルダーレジスト層、を備えた第２基板と、
    前記第１基板の前記第１ソルダーレジスト層上に実装された電子部品と、を有し、
    前記第２基板は、前記第２パッドを前記接続パッド側に向け、前記電子部品を挟んで前記第１基板上に積層され、
    前記接続パッドと前記第２パッドとは、基板接続部材を介して電気的に接続され、
    前記第１パッドの直径は、前記第２パッドの直径よりも小さく、
    前記接続パッドの直径は、前記第１パッドの直径及び前記第２開口部の直径よりも大きい電子部品内蔵基板。
  2. 前記第２開口部の直径は、前記第１パッドの直径よりも大きい請求項１に記載の電子部品内蔵基板。
  3. 前記基板接続部材及び前記電子部品を封止して、前記第１基板と前記第２基板との間に充填された樹脂を有し、
    前記樹脂は、前記接続パッドの側面を被覆している請求項１又は２に記載の電子部品内蔵基板。
  4. 前記第１パッドを複数個備え、
    隣接する前記第１パッド間に配線パターンが配置されている請求項１乃至３の何れか一項に記載の電子部品内蔵基板。
  5. 前記第１パッドと同一配線層に電子部品接続用パッドを有し、
    前記第１ソルダーレジスト層は、前記電子部品接続用パッドを選択的に露出する第３開口部を備え、
    前記電子部品は、前記第３開口部を介して前記電子部品接続用パッドと電気的に接続されている請求項１乃至４の何れか一項に記載の電子部品内蔵基板。
  6. 前記基板接続部材は、コアと、前記コアの外周面を被覆する導電材料と、を備えたコア付きのはんだボールである請求項１乃至５の何れか一項に記載の電子部品内蔵基板。
  7. 前記基板接続部材は、直径の寸法より高さが高い柱状の金属ポストである請求項１乃至５の何れか一項に記載の電子部品内蔵基板。
  8. 前記電子部品は半導体チップであり、
    前記半導体チップは、回路形成面を前記第１基板側に向けてフリップチップ実装されている請求項１乃至７の何れか一項に記載の電子部品内蔵基板。
JP2016014726A 2016-01-28 2016-01-28 電子部品内蔵基板 Active JP6566879B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016014726A JP6566879B2 (ja) 2016-01-28 2016-01-28 電子部品内蔵基板
US15/409,766 US9935053B2 (en) 2016-01-28 2017-01-19 Electronic component integrated substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016014726A JP6566879B2 (ja) 2016-01-28 2016-01-28 電子部品内蔵基板

Publications (3)

Publication Number Publication Date
JP2017135290A JP2017135290A (ja) 2017-08-03
JP2017135290A5 JP2017135290A5 (ja) 2019-01-17
JP6566879B2 true JP6566879B2 (ja) 2019-08-28

Family

ID=59387036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016014726A Active JP6566879B2 (ja) 2016-01-28 2016-01-28 電子部品内蔵基板

Country Status (2)

Country Link
US (1) US9935053B2 (ja)
JP (1) JP6566879B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10177011B2 (en) * 2017-04-13 2019-01-08 Powertech Technology Inc. Chip packaging method by using a temporary carrier for flattening a multi-layer structure
JP7202785B2 (ja) * 2018-04-27 2023-01-12 新光電気工業株式会社 配線基板及び配線基板の製造方法
KR102592327B1 (ko) * 2018-10-16 2023-10-20 삼성전자주식회사 반도체 패키지
WO2020122014A1 (ja) * 2018-12-10 2020-06-18 凸版印刷株式会社 半導体装置用配線基板とその製造方法、及び半導体装置
US11122678B2 (en) * 2019-01-07 2021-09-14 Tesla, Inc. Packaged device having imbedded array of components
JP7451880B2 (ja) * 2019-05-20 2024-03-19 Ｔｏｐｐａｎホールディングス株式会社 半導体パッケージおよび製造方法
US12148867B2 (en) * 2021-01-15 2024-11-19 Foshan Nationstar Optoelectronics Co., Ltd Light-emitting device and displayer
JP2023006023A (ja) * 2021-06-30 2023-01-18 新光電気工業株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1962342A4 (en) 2005-12-14 2010-09-01 Shinko Electric Ind Co SUBSTRATE WITH INTEGRATED CHIP AND METHOD FOR MANUFACTURING THE SAME
JP2008078343A (ja) * 2006-09-21 2008-04-03 Cmk Corp プリント配線板及びその製造方法
JP5054440B2 (ja) * 2007-06-15 2012-10-24 新光電気工業株式会社 電子部品内蔵基板の製造方法及び電子部品内蔵基板
JP2010232616A (ja) * 2009-03-30 2010-10-14 Nec Corp 半導体装置及び配線基板
JP2015076465A (ja) * 2013-10-08 2015-04-20 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
KR20150092881A (ko) * 2014-02-06 2015-08-17 엘지이노텍 주식회사 인쇄회로기판, 패키지 기판 및 이의 제조 방법
JP6375121B2 (ja) * 2014-02-27 2018-08-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2015162660A (ja) * 2014-02-28 2015-09-07 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
JP2015170725A (ja) * 2014-03-07 2015-09-28 イビデン株式会社 複合基板

Also Published As

Publication number Publication date
US20170221829A1 (en) 2017-08-03
JP2017135290A (ja) 2017-08-03
US9935053B2 (en) 2018-04-03

Similar Documents

Publication Publication Date Title
JP6566879B2 (ja) 電子部品内蔵基板
JP6752553B2 (ja) 配線基板
JP6230794B2 (ja) 電子部品内蔵基板及びその製造方法
JP3813402B2 (ja) 半導体装置の製造方法
JP5221315B2 (ja) 配線基板及びその製造方法
JP5026400B2 (ja) 配線基板及びその製造方法
TWI501714B (zh) 多層印刷配線板及其製造方法
JP4901384B2 (ja) 樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置
JP2012146793A (ja) 配線基板及びその製造方法
JP6550260B2 (ja) 配線基板及び配線基板の製造方法
JP2011249759A (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP2018125349A (ja) 半導体装置及びその製造方法
JP2015159197A (ja) 配線基板及びその製造方法
JP6532750B2 (ja) 配線基板及びその製造方法
JP2020155631A (ja) 配線基板及びその製造方法、半導体パッケージ
JP6454384B2 (ja) 電子部品内蔵基板及びその製造方法
JP6671256B2 (ja) 配線基板及びその製造方法
CN111293101B (zh) 半导体封装
JP7596623B2 (ja) 配線基板及びその製造方法
JP6220799B2 (ja) 配線基板及びその製造方法
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP7265877B2 (ja) 配線基板
TWI420989B (zh) 印刷電路板及其製造方法
JP2023125723A (ja) 電子部品内蔵基板及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181128

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190718

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190730

R150 Certificate of patent or registration of utility model

Ref document number: 6566879

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150