[go: up one dir, main page]

JP6317059B2 - 半導体装置及び表示装置 - Google Patents

半導体装置及び表示装置 Download PDF

Info

Publication number
JP6317059B2
JP6317059B2 JP2012252106A JP2012252106A JP6317059B2 JP 6317059 B2 JP6317059 B2 JP 6317059B2 JP 2012252106 A JP2012252106 A JP 2012252106A JP 2012252106 A JP2012252106 A JP 2012252106A JP 6317059 B2 JP6317059 B2 JP 6317059B2
Authority
JP
Japan
Prior art keywords
insulating film
film
conductive film
electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012252106A
Other languages
English (en)
Other versions
JP2014103142A (ja
Inventor
三宅　博之
博之 三宅
山崎　舜平
舜平 山崎
棚田　好文
好文 棚田
佐藤　学
学 佐藤
俊成 佐々木
俊成 佐々木
岡崎　健一
健一 岡崎
純一 肥塚
純一 肥塚
拓哉 松尾
拓哉 松尾
広志 松木薗
広志 松木薗
庸輔 神崎
庸輔 神崎
森　重恭
重恭 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012252106A priority Critical patent/JP6317059B2/ja
Priority to US14/077,390 priority patent/US9349750B2/en
Publication of JP2014103142A publication Critical patent/JP2014103142A/ja
Application granted granted Critical
Publication of JP6317059B2 publication Critical patent/JP6317059B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Description

本発明は、半導体装置及び表示装置に関する。なお、本明細書において、半導体装置とは、半導体素子自体または半導体素子を含むものをいい、このような半導体素子として、例えばトランジスタ（薄膜トランジスタなど）が挙げられる。また、液晶表示装置などの表示装置も半導体装置に含まれる。
近年、液晶パネルを用いる表示装置や有機ＥＬパネルを用いる表示装置の開発が盛んである。この表示装置には、大別して画素制御用のトランジスタ（画素トランジスタ）のみを基板上に形成して走査回路（駆動回路）は周辺ＩＣで行うものと、画素トランジスタとともに走査回路を同一基板上に形成するものに分類される。
表示装置の狭額縁化または周辺ＩＣのコスト低減のため、駆動回路一体型の表示装置の方が、有利である。しかしながら、駆動回路に用いるトランジスタとしては、画素トランジスタに用いられる電気特性（例えば、電界効果移動度（μＦＥ）またはしきい値電圧等）よりも、高い電気特性が求められる。
トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている（例えば特許文献１，２）。例えば、トランジスタに用いる半導体薄膜として、電子キャリア濃度が１０１８／ｃｍ３未満であるインジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが注目されている。
酸化物半導体を半導体層に用いるトランジスタは、シリコン系半導体材料である非晶質シリコンを半導体層に用いるトランジスタよりも電界効果移動度が大きいため、動作速度が速く、駆動回路一体型の表示装置には好適であり、且つ多結晶シリコンを半導体層に用いるトランジスタよりも製造工程が容易である。
しかし、酸化物半導体を半導体層に用いるトランジスタは、酸化物半導体に水素、水分等の不純物が入り込むことによってキャリアが形成され、該トランジスタの電気特性の一であるしきい値電圧が変動するという問題がある。
特開２００７−１２３８６１号公報 特開２００７−０９６０５５号公報
本発明の一態様は、トランジスタのしきい値電圧を制御することができる、信頼性の高い半導体装置を提供することを課題の一とする。また、本発明の一態様は、トランジスタのしきい値電圧を制御することができる、信頼性の高い半導体装置を備えた表示装置を提供することを課題の一とする。
本発明の一態様は、トランジスタのしきい値電圧を制御するために、バックゲートを設けた半導体装置である。
本発明の一態様は、ゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体層と、前記半導体層上に形成されたソース電極及びドレイン電極と、を含むトランジスタと、前記トランジスタ上に無機材料で形成された第１の絶縁膜と、前記第１の絶縁膜上に有機材料で形成された第２の絶縁膜と、前記第２の絶縁膜上に形成され、且つ前記半導体層と重畳する領域に形成された第１の導電膜と、前記第１の導電膜上に無機材料で形成された第３の絶縁膜と、前記第３の絶縁膜上に形成され、且つ前記第１の導電膜と重畳する領域に形成された第２の導電膜と、を有し、前記第１の導電膜に与えられる第１の電位の絶対値が、前記第２の導電膜に与えられる第２の電位の絶対値よりも大きいことを特徴とする半導体装置である。
また、上記の本発明の一態様において、前記半導体層が酸化物半導体層であるとよい。
また、上記の本発明の一態様において、前記第１の絶縁膜は酸化物絶縁膜であるとよい。
本発明の一態様は、駆動回路部を有する半導体装置において、前記駆動回路部は、上記の本発明の一態様に記載の半導体装置を有することを特徴とする半導体装置である。
また、上記の本発明の一態様において、前記半導体装置は、前記駆動回路部によって信号が供給される画素部を有し、前記画素部は画素電極を有し、前記画素電極は、前記第１の導電膜と電気的に接続されているとよい。これにより、第１の導電膜を画素電極と同電位にすることができる。
本発明の一態様は、画素部を有する半導体装置において、前記画素部は、上記の本発明の一態様に記載の半導体装置を有することを特徴とする半導体装置である。
本発明の一態様は、画素部と、前記画素部に信号を供給する駆動回路部とを有する半導体装置において、前記画素部及び前記駆動回路部それぞれは、上記の本発明の一態様に記載の半導体装置を有することを特徴とする半導体装置である。
また、上記の本発明の一態様において、前記画素部は画素電極を有し、前記画素電極は、前記第１の導電膜と電気的に接続されているとよい。これにより、第１の導電膜を画素電極と同電位にすることができる。
また、上記の本発明の一態様において、前記画素部は共通電極を有し、前記共通電極は、前記第２の導電膜と電気的に接続されているとよい。これにより、第２の導電膜を共通電極と同電位にすることができる。
また、上記の本発明の一態様において、前記第２の導電膜上に液晶層が形成されているとよい。これにより、第１の導電膜に与えられた第１の電位は、第３の絶縁膜及び第２の導電膜により遮蔽され、第１の導電膜から液晶層へ与えられる電位が緩和される。
また、上記の本発明の一態様において、前記酸化物半導体層は、酸化インジウム、酸化スズ、及び酸化亜鉛の群から選択された少なくとも一つの酸化物を含む層であるとよい。
また、上記の本発明の一態様において、前記酸化物半導体層はＩｎ−Ｇａ−Ｚｎ系酸化物半導体層であるとよい。
また、上記の本発明の一態様において、前記酸化物半導体層は、結晶部を含み、前記結晶部は、ｃ軸が前記酸化物半導体層の被形成面の法線ベクトルに平行な方向に揃うとよい。
本発明の一態様は、上記の本発明の一態様に記載の半導体装置を有することを特徴とする表示装置である。
また、本発明の一態様は、液晶素子の一方の電極である画素電極と、前記画素電極と対向して設けられ、前記液晶素子の他方の電極である共通電極と、前記画素電極または前記共通電極のうち少なくともいずれか一方と電気的に接続されたトランジスタと、を備えた表示装置であって、前記トランジスタは、ゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体層と、前記半導体層上に形成されたソース電極及びドレイン電極と、を有し、前記トランジスタ上に無機材料で形成された第１の絶縁膜と、前記第１の絶縁膜上に有機材料で形成された第２の絶縁膜と、前記第２の絶縁膜上に形成され、且つ前記半導体層と重畳する領域に形成された導電膜と、を有し、前記導電膜が前記共通電極と同電位であることを特徴とする表示装置である。
本発明の一態様を適用することで、トランジスタのしきい値電圧を制御することができる、信頼性の高い半導体装置を提供することができる。また、本発明の一態様を適用することで、トランジスタのしきい値電圧を制御することができる、信頼性の高い半導体装置を備えた表示装置を提供することができる。
（Ａ）は半導体装置全体を示す上面図、（Ｂ）は半導体装置の駆動回路部の一部分を示す上面図、（Ｃ）は画素部の一部分を示す上面図。 （Ａ）は図１（Ａ）、（Ｂ）、（Ｃ）におけるＸ１−Ｙ１の断面図、（Ｂ）は（Ａ）及び図１（Ｃ）に示す画素部の回路図。 （Ａ）、（Ｂ）は半導体装置の駆動回路部に用いることのできるトランジスタの断面図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、半導体装置の一形態を、図１及び図２を用いて説明する。
図１（Ａ）、（Ｂ）、（Ｃ）に半導体装置の一形態として、半導体装置の上面図を示す。なお、図１（Ａ）は、半導体装置全体を、図１（Ｂ）は、半導体装置の駆動回路部の一部分を、図１（Ｃ）は画素部の一部分を、それぞれ示す。また、図２（Ａ）は、図１（Ａ）、（Ｂ）、（Ｃ）におけるＸ１−Ｙ１の断面図に相当する。図２（Ｂ）は、図１（Ｃ）及び図２（Ａ）に示す画素部の回路図である。
なお、本実施の形態に示す図１及び図２に示す半導体装置は、横電界方式の液晶素子を用いた半導体装置の一例である。ただし、この構成に限定されず、縦電界方式の液晶素子を用いた半導体装置に本発明の一態様を適用してもよい。また、表示素子として、有機ＥＬ等の発光素子を用いた半導体装置に本発明の一態様を適用してもよい。
図１（Ａ）に示す半導体装置において、第１の基板１０２上に設けられた画素部１０４と、画素部１０４の外側に隣接し、該画素部１０４に信号を供給する駆動回路であるゲートドライバ回路部１０６及びソースドライバ回路部１０８を囲むようにして、シール材１１２が設けられ、第２の基板１１０によって封止されている。よって、画素部１０４と、ゲートドライバ回路部１０６と、ソースドライバ回路部１０８とは、第１の基板１０２とシール材１１２と第２の基板１１０によって、表示素子と共に封止されている。
また、図１（Ａ）においては、第１の基板１０２上のシール材１１２によって囲まれている領域とは異なる領域に、画素部１０４、ゲートドライバ回路部１０６、ソースドライバ回路部１０８と電気的に接続されているＦＰＣ端子部１１３（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられている。また、ＦＰＣ端子部１１３には、ＦＰＣ１１４が接続され、画素部１０４、ゲートドライバ回路部１０６、及びソースドライバ回路部１０８に与えられる各種信号、及び電位がＦＰＣ１１４により供給されている。
また、図１（Ａ）においては、ゲートドライバ回路部１０６及びソースドライバ回路部１０８を画素部１０４と同じ第１の基板１０２に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部１０６のみを第１の基板１０２に形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板１０２に実装する構成としても良い。
また、図１（Ａ）においては、ゲートドライバ回路部１０６を画素部１０４の両側に２列配置する構成について例示しているが、この構成に限定されない。例えば、画素部１０４の片側にのみゲートドライバ回路部１０６を配置する構成としても良い。
なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。
このように、トランジスタを含む駆動回路の一部または全体を、画素部１０４と同じ第１の基板１０２上に一体形成し、システムオンパネルを形成することができる。
また、図１（Ｂ）及び図２（Ａ）に示すように、駆動回路領域であるゲートドライバ回路部１０６に、第１のトランジスタ２５０が形成されている。第１のトランジスタ２５０は、半導体層１１８に対して、ゲート電極１１６、ソース電極１２０、及びドレイン電極１２２が、それぞれ電気的に接続されている。また、ゲートドライバ回路部１０６においては、ゲート電極１１６を含むゲート線が左右方向に延在し、ソース電極１２０を含むソース線が上下方向に延在し、ドレイン電極１２２を含むドレイン線がソース線と離間して上下方向に延在している。また、第１のトランジスタ２５０上には、第１の導電膜１２８と、第２の導電膜１４８と、が形成されている。なお、上面図においては、第１の導電膜１２８と、第２の導電膜１４８が重なっているため、図１（Ｂ）においては、破線にて示している。
第１のトランジスタ２５０を含むゲートドライバ回路部１０６は、画素部１０４の各画素に含まれるトランジスタに信号を供給することができる。
なお、ゲートドライバ回路部１０６における第１のトランジスタ２５０は、各種信号の制御、及び昇圧等を行うために、高い電圧が必要となる。具体的には、１０Ｖ〜３０Ｖ程度の電圧が必要となる。
また、図１（Ｃ）及び図２（Ａ）に示すように、画素部１０４に、第２のトランジスタ２５２が形成されている。第２のトランジスタ２５２は、半導体層１１８に対して、ゲート電極１１６、ソース電極１２０、及びドレイン電極１２２が、それぞれ電気的に接続されている。
また、第２のトランジスタ２５２は、画素電極１３０、及び共通電極１５０と電気的に接続されている。
図１（Ａ）、（Ｂ）、（Ｃ）に示す表示装置の構成をより具体的に説明するため、図１（Ａ）、（Ｂ）、（Ｃ）におけるＸ１−Ｙ１の断面図に相当する図２（Ａ）を用いて、ゲートドライバ回路部１０６、及び画素部１０４の構成について、以下説明を行う。
なお、図２（Ａ）に示す半導体装置は、液晶素子の一方の電極である画素電極と、液晶素子の他方の電極である共通電極と、画素電極または共通電極のうち少なくともいずれか一方と電気的に接続されたトランジスタと、を備えた表示装置の一例を示している。
まず、ゲートドライバ回路部１０６について、以下説明を行い、その後、画素部１０４について説明を行う。
ゲートドライバ回路部１０６において、第１の基板１０２と、第１の基板１０２上に形成されたゲート電極１１６と、ゲート電極１１６上に形成されたゲート絶縁膜１１７と、ゲート絶縁膜１１７上に形成された半導体層１１８と、ゲート絶縁膜１１７、及び半導体層１１８上に形成されたソース電極１２０及びドレイン電極１２２と、を含み第１のトランジスタ２５０が形成されている。
また、ゲートドライバ部１０６において、第１のトランジスタ２５０上、より詳しくはゲート絶縁膜１１７、半導体層１１８、ソース電極１２０、及びドレイン電極１２２上に無機材料で形成された第１の絶縁膜１２４と、第１の絶縁膜１２４上に有機材料で形成された第２の絶縁膜１２６と、が形成されている。
さらに、第１のトランジスタ２５０の上の第２の絶縁膜１２６上には、半導体層１１８と重畳する領域に形成された第１の導電膜１２８と、第１の導電膜１２８上に無機材料で形成された第３の絶縁膜１３８と、第３の絶縁膜１３８上に形成され、且つ第１の導電膜１２８と重畳する領域に形成された第２の導電膜１４８が形成されている。
第１の導電膜１２８は、第１のトランジスタ２５０のバックゲート電極としての機能を有する。第１の導電膜１２８に電位を与えることにより、第１のトランジスタ２５０のしきい値電圧を制御することができる。
具体的には、第１のトランジスタ２５０がｎ型のトランジスタの場合、第１の導電膜１２８にマイナスの電位を与えることによって、第１のトランジスタ２５０のしきい値電圧をプラス方向に制御することができる。
なお、第１の導電膜１２８に与えられる電位は、ソース電極１２０に与えられる電位を基準とした場合、ソース電極１２０に与えられる電位と同等またはソース電極１２０に与えられる電位よりも低い電位とすると好ましい。
なお、第１の導電膜１２８及び第２の導電膜１４８の双方に電位を与えることにより、第１のトランジスタ２５０のしきい値電圧を制御してもよい。
また、第１の導電膜１２８上には、第３の絶縁膜１３８、及び第２の導電膜１４８が形成されている。第１の導電膜１２８に与えられた電位は、第３の絶縁膜１３８、及び／または第２の導電膜１４８により遮蔽される。すなわち、第１の導電膜１２８から液晶層１３４へ与えられる電位が緩和される構造とすることができる。
例えば、第３の絶縁膜１３８、及び第２の導電膜１４８を設けない構成の場合、第１のトランジスタ２５０のしきい値電圧制御のために、第１の導電膜１２８に電位を与えると、液晶層１３４にも電位が与えられ、液晶層１３４の配向の乱れや、液晶層１３４が焼きつく可能性がある。しかし、第３の絶縁膜１３８、及び第２の導電膜１４８を設けることによって、上述した問題を抑制することができる。
また、第２の導電膜１４８は、共通電極１５０に与えられる電位と同じ電位にすると好ましい。共通電極１５０に与えられる電位（コモン電位ともいう）とすることで、液晶層１３４の配向の乱れを抑制することができる。
したがって、第１の導電膜１２８は、第２の導電膜１４８よりも与えられる電位が大きい構成とする。なお、該電位は、半導体装置の仕様によりプラス側とマイナス側に印加されるため、ここでの大きさは絶対値とする。
また、本実施の形態においては、第２の導電膜１４８は、第１のトランジスタ２５０上に島状に形成する構成について例示したが、この構成に限定されない。例えば、ゲートドライバ回路部１０６全面に第２の導電膜１４８を形成する構成にしてもよい。このような構成とすることにより、ゲートドライバ回路部１０６を静電気放電（所謂ＥＳＤ：Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）から、保護することができる。
次に、画素部１０４について、以下説明を行う。
画素部１０４において、第１の基板１０２と、第１の基板１０２上に形成されたゲート電極１１６と、ゲート電極１１６上に形成されたゲート絶縁膜１１７と、ゲート絶縁膜１１７上に形成された半導体層１１８と、ゲート絶縁膜１１７、及び半導体層１１８上に形成されたソース電極１２０及びドレイン電極１２２と、を含み、第２のトランジスタ２５２が形成されている。
また、画素部１０４において、第２のトランジスタ２５２上、より詳しくはゲート絶縁膜１１７、半導体層１１８、ソース電極１２０、及びドレイン電極１２２上に無機材料で形成された第１の絶縁膜１２４と、第１の絶縁膜１２４上に有機材料で形成された第２の絶縁膜１２６と、が形成されている。
さらに、第２のトランジスタ２５２の上の第２の絶縁膜１２６上には、半導体層１１８と重畳する領域に形成された第１の導電膜１２９と、第１の導電膜１２９上に無機材料で形成された第３の絶縁膜１３９と、第３の絶縁膜１３９上に形成され、且つ第１の導電膜１２９と重畳する領域に形成された第２の導電膜１４９が形成されている。なお、第１の導電膜１２９は、第１の絶縁膜１２４及び第２の絶縁膜１２６に形成された開口部を介して、ドレイン電極１２２と電気的に接続されている。
第１の導電膜１２９は、第２のトランジスタ２５２のバックゲート電極としての機能を有する。第１の導電膜１２９に電位を与えることにより、第２のトランジスタ２５２のしきい値電圧を制御することができる。バックゲート電極の機能としては、ゲートドライバ部１０６に示す第１のトランジスタ２５０と同様であるため、ここでの説明は省略する。
また、画素部１０４の第２のトランジスタ２５２以外の領域において、第２の絶縁膜１２６上には、画素電極１３０と、画素電極１３０上に形成された第３の絶縁膜１４０と、第３の絶縁膜１４０上に形成された共通電極１５０と、共通電極１５０上に形成された液晶層１３４と、が形成されている。
また、画素電極１３０と、第３の絶縁膜１４０と、共通電極１５０と、により容量素子２５４が形成され、画素電極１３０と、第３の絶縁膜１４０と、共通電極１５０と、液晶層１３４と、により液晶素子２５６が形成されている。
容量素子２５４を構成する画素電極１３０、第３の絶縁膜１４０、及び共通電極１５０に用いる材料を、それぞれ可視光において、透光性を有する材料により形成することで、画素部１０４の開口率を損ねることなく大きな容量を確保することができるので、好適である。
画素電極１３０は、液晶素子２５６が有する一対の電極の一方としての機能を有する。さらに、画素電極１３０は、容量素子２５４が有する一対の電極の一方としての機能を有する。
共通電極１５０は、櫛歯部を有し、櫛歯部の櫛のそれぞれが第３の絶縁膜１４０を挟んで共通電極１３０に重畳し、液晶素子２５６が有する一対の電極の他方としての機能を有する。さらに、共通電極１５０は、容量素子２５４が有する一対の電極の他方としての機能を有する。
また、共通電極１５０は、ゲート絶縁膜１１７、第１の絶縁膜１２４、及び第２の絶縁膜１２６に設けられた開口部を介して電極１１５と電気的に接続されている。電極１１５は、ゲート電極１１６と同一の工程で形成される。また、電極１１５は、ゲート電極１１６に与えられる電位と同じ電位とすればよい。
なお、第１の導電膜１２８、１２９と、画素電極１３０は同一の工程で形成され、第３の絶縁膜１３８、１３９と、第３の絶縁膜１４０は同一の工程で形成され、第２の導電膜１４８、１４９と、共通電極１５０は、同一の工程で形成される。したがって、製造工程を増加させることなく第１のトランジスタ２５０及び第２のトランジスタ２５２上にバックゲート電極として機能する第１の導電膜１２８、１２９を形成することができる。
また、第１の導電膜１２８が画素電極１３０と電気的に接続されていてもよいし、第１の導電膜１２９が画素電極１３０と電気的に接続されていてもよいし、第１の導電膜１２８、１２９それぞれが画素電極１３０と電気的に接続されていてもよい。
また、第２の導電膜１４８が共通電極１５０と電気的に接続されていてもよいし、第２の導電膜１４９が共通電極１５０と電気的に接続されていてもよいし、第２の導電膜１４８、１４９それぞれが共通電極１５０と電気的に接続されていてもよい。
このように、第１の導電膜１２８、第２の導電膜１２９、画素電極１３０、及び共通電極１５０の接続関係は、実施者が適宜最適な接続を行うことができる。例えば、第１の導電膜１２８と画素電極１３０に、共通電極としての電位を与え、第２の導電膜１２９と共通電極１５０に画素電極としての電位を与えることができる。この場合、液晶層１３４側に画素電極が配置される構成となるため、液晶層１３４の配向乱れや、液晶層１３４が焼付かないように画素電極に付与する電位を適宜調整しても良い。
なお、第１の導電膜１２８、１２９、画素電極１３０に与えられる第１の電位は、第２の導電膜１４８、１４９、共通電極２５４に与えられる第２の電位よりも大きい。
また、ゲートドライバ回路部１０６の第１の導電膜１２８と、画素部１０４の第１の導電膜１２９は、各々独立に制御してもよい。例えば、ゲートドライバ回路部１０６の第１の導電膜１２８にのみ電位を与え、画素部１０４の第１の導電膜１２９には、電位を与えない構成としてもよい。
また、ゲートドライバ回路部１０６の第２の導電膜１４８と、画素部１０４の第２の導電膜１４９は、各々独立に制御してもよい。例えば、ゲートドライバ回路部１０６の第２の導電膜１４８にのみ、電位を与え、画素部１０４の第２の導電膜１４９には、電位を与えない構成としてもよい。
ここで、図１（Ｃ）、及び図２（Ａ）に示す画素部１０４の回路構成について、図２（Ｂ）を用いて説明を行う。
図２（Ｂ）は、画素部１０４に用いることのできる画素回路の一例である。ゲートドライバ回路部１０６からの走査線ＧＬの信号により、第２のトランジスタ２５２をオン状態にしてデータ線ＤＬからデータを書き込む。また、第２のトランジスタ２５２は、第１の導電膜１２９が接続されており、バックゲート電極として機能する。バックゲート電極は、バックゲート線ＢＬからの信号により、電位が与えられる。バックゲート電極により第２のトランジスタ２５２のしきい値電圧を制御することができる。
また、データが書き込まれた液晶素子２５６、および容量素子２５４は、第２のトランジスタ２５２がオフ状態になることで保持状態になる。これを複数の画素の行毎に順次行うことにより画像を表示できる。また、容量素子２５４の一対の電極の一方は、電位供給線ＶＬに電気的に接続され、他方は液晶素子２５６の一対の電極の一方に電気的に接続される。電位供給線ＶＬの電位の値は、仕様に応じて適宜設定される。また、容量素子２５４は、書き込まれたデータを保持する保持容量としての機能を有する。
ここで、図１及び図２に示す表示装置の他の構成要素について、以下詳細な説明を行う。
第１の基板１０２及び第２の基板１１０としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いる。量産する上では、第１の基板１０２及び第２の基板１１０は、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のマザーガラスを用いることが好ましい。マザーガラスは、処理温度が高く、処理時間が長いと大幅に収縮するため、マザーガラスを使用して量産を行う場合、作製工程の加熱処理は、好ましくは６００℃以下、さらに好ましくは４５０℃以下、さらに好ましくは３５０℃以下とすることが望ましい。
電極１１５、ゲート電極１１６としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、ゲート電極１１６は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
ゲート絶縁膜１１７としては、例えば酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化シリコン膜、窒化酸化シリコン膜などを用いればよく、積層または単層で設ける。
また、ゲート絶縁膜１１７を積層構造とし、第１の窒化シリコン膜として、欠陥が少ない窒化シリコン膜とし、第１の窒化シリコン膜上に、第２の窒化シリコン膜として、水素放出量及びアンモニア放出量の少ない窒化シリコン膜を設け、第２の窒化シリコン膜上に酸化絶縁膜を設けることで、ゲート絶縁膜１１７として、欠陥が少なく、且つ水素及びアンモニアの放出量の少ないゲート絶縁膜１１７を形成することができる。この結果、ゲート絶縁膜１１７に含まれる水素及び窒素が、半導体層１１８への移動を抑制することが可能である。
また、ゲート絶縁膜１１７に窒化シリコン膜を用いることで、以下の効果を得ることができる。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、同等の静電容量を得るのに必要な膜厚が大きいため、ゲート絶縁膜を物理的に厚膜化することができる。よって、トランジスタの絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタの静電破壊を抑制することができる。
ゲート絶縁膜１１７の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
半導体層１１８は、酸化物半導体を用い、少なくともインジウム（Ｉｎ）若しくは亜鉛（Ｚｎ）を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーの一または複数を有することが好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系金属酸化物、Ｓｎ−Ｚｎ系金属酸化物、Ａｌ−Ｚｎ系金属酸化物、Ｉｎ−Ｇａ系金属酸化物、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ系金属酸化物、Ｓｎ−Ａｌ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｆ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系金属酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系金属酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
また、半導体層１１８として用いることのできる酸化物半導体膜としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体膜を用いることで、トランジスタのオフ電流を低減することができる。
また、半導体層１１８として用いる酸化物半導体膜は、非晶質構造、単結晶構造、または多結晶構造であってもよい。
また、半導体層１１８として用いる酸化物半導体膜として、結晶化した部分を有するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒともいう。）膜を用いてもよい。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部及び非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸及びｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動を抑制することが可能である。よって、当該トランジスタは、信頼性が高い。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
半導体層１１８に用いる酸化物半導体膜の厚さは、１ｎｍ以上１００ｎｍ以下、更に好ましくは１ｎｍ以上３０ｎｍ以下、更に好ましくは１ｎｍ以上５０ｎｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ以下とすることが好ましい。
半導体層１１８に用いる酸化物半導体膜において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下であることが望ましい。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流の上昇の原因となるためである。
また、半導体層１１８に用いる酸化物半導体膜において、二次イオン質量分析法により得られる水素濃度を、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水となると共に、酸素が脱離した格子（あるいは酸素が脱理した部分）には欠損が形成されてしまう。また、水素の一部が酸素と結合することで、キャリアである電子が生じてしまう。これらのため、酸化物半導体膜の成膜工程において、水素を含む不純物を極めて減らすことにより、酸化物半導体膜の水素濃度を低減することが可能である。このため、水素をできるだけ除去された酸化物半導体膜をチャネル領域とすることにより、しきい値電圧のマイナスシフトを抑制することができると共に、電気特性のばらつきを低減することができる。また、トランジスタのソース及びドレインにおけるリーク電流を、代表的には、オフ電流を低減することが可能である。
ソース電極１２０及びドレイン電極１２２としては、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
なお、本実施の形態では、ソース電極１２０及びドレイン電極１２２を半導体層１１８上に設けたが、ゲート絶縁膜１１７と半導体層１１８の間に設けても良い。
第１の絶縁膜１２４としては、半導体層１１８として用いる酸化物半導体膜との界面特性を向上させるため、無機材料の酸化物絶縁膜を用いることが好ましい。第１の絶縁膜１２４としては、厚さ１５０ｎｍ以上４００ｎｍ以下の酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いることができる。また、第１の絶縁膜１２４としては、酸化物絶縁膜と窒化物絶縁膜との積層構造としてもよい。例えば、第１の絶縁膜１２４として、酸化窒化シリコン膜と、窒化シリコン膜との積層構造とすることができる。
第２の絶縁膜１２６としては、アクリル系樹脂、ポリイミド系樹脂、ベンゾシクロブテン系樹脂、ポリアミド系樹脂、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、第２の絶縁膜１２６を形成してもよい。第２の絶縁膜１２６を用いることにより、第１のトランジスタ２５０等の凹凸を平坦化させることが可能となる。
第１の導電膜１２８、１２９、及び画素電極１３０としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
第３の絶縁膜１３８、１３９、１４０としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜などの無機材料を用いることができる。特に、第３の絶縁膜１３８、１３９、１４０としては、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜の中から選ばれたいずれか一であることが好ましい。窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜の中から選ばれたいずれか一を第３の絶縁膜１３８、１３９、１４０として用いることにより、第２の絶縁膜１２６からの水素、水分の放出を抑制することができる。
第２の導電膜１４８、１４９、及び共通電極１５０としては、第１の導電膜１２８、１２９、及び画素電極１３０に示す材料と同様の材料を用いることができる。第２の導電膜１４８、１４９、及び共通電極１５０と、第１の導電膜１２８、１２９、及び画素電極１３０に用いる材料としては、同一の材料、または異なる材料を用いても良いが、同一の材料の方が、製造コストを低減できるため好ましい。
液晶層１３４としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等の液晶材料を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、図１及び図２に示す表示装置において、液晶素子２５６の駆動モードとしては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。特に、高視野角を得るにはＦＦＳモードを用いると好ましい。
また、ノーマリブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードなどを用いることができる。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いてもよい。
また、図１及び図２においては、図示していないが、配向膜、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けても良い。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、画素部１０４における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、第２の基板１１０上には、スペーサ１３６が形成されており、第１の基板１０２と第２の基板１１０との間隔（セルギャップともいう）を制御するために設けられている。なお、セルギャップにより、液晶層１３４の膜厚が決定される。なお、スペーサ１３６としては、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサ、球状のスペーサ等の任意の形状のスペーサを用いればよい。
また、シール材１１２としては、熱硬化型樹脂、または紫外線硬化型の樹脂等を用いることができる。なお、図２に示すシール材１１２の封止領域においては、第１の基板１０２と第２の基板１１２間に、ゲート絶縁膜１１７と、第１の絶縁膜１２４を設ける構成を例示したがこれに限定されない。例えば、シール材１１２の封止領域を、ゲート絶縁膜１１７と、第１の絶縁膜１２４と、第３の絶縁膜１３８と、を設ける構成としてもよい。なお、図２に示すように、シール材１１２の封止領域においては、有機材料である第２の絶縁膜１２６を除去したほうが、外部からの水分等の入り込みがないため、好適である。
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態においては、先の実施の形態１に示す半導体装置と異なる態様について、図３を用いて、以下説明を行う。なお、実施の形態１で示すトランジスタと、同一部分または同様の機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
図３に示す半導体装置は、実施の形態１の図２に示す半導体装置のゲートドライバ回路部１０６に用いることのできるトランジスタの一例である。
図３（Ａ）に示すトランジスタ３５０は、第１の基板１０２と、第１の基板１０２上に形成されたゲート電極１１６と、ゲート電極１１６上に形成されたゲート絶縁膜１１７と、ゲート絶縁膜１１７上に形成された半導体層１１８と、半導体層１１８上に形成されたソース電極１２０及びドレイン電極１２２と、を有する。
また、トランジスタ３５０上、より詳しくは、ゲート絶縁膜１１７、半導体層１１８、ソース電極１２０、及びドレイン電極１２２上に無機絶縁材料で形成された第１の絶縁膜１２４と、第１の絶縁膜１２４上に有機絶縁材料で形成された第２の絶縁膜１２６と、が形成されている。
さらに、トランジスタ３５０上の第２の絶縁膜１２６上には、半導体層１１８と重畳する領域に形成された第１の導電膜１２８が形成されている。
また、第１の導電膜１２８上には液晶層１３４が形成されており、液晶層１３４上に共通電極１５０が形成されている。先の実施の形態１においては、共通電極１５０は、第１の基板１０２側に形成する態様について説明したが、本実施の形態に示すように、第２の基板１１０側に設けても良い。
なお、第１の導電膜１２８は、共通電極１５０に与える電位と同電位とすることで、液晶層１３４の配向乱れを抑制することができる。また、第１の導電膜１２８に電位を与えることによって、トランジスタ３５０のバックチャネル側の電位を固定することができる。したがって、信頼性試験に伴う、バックチャネル側へ生じうる電荷の影響を緩和することができる。
また、図３（Ｂ）に示すトランジスタ４５０は、第１の基板１０２と、第１の基板１０２上に形成されたゲート電極１１６と、ゲート電極１１６上に形成されたゲート絶縁膜１１７と、ゲート絶縁膜１１７上に形成された半導体層１１８と、半導体層１１８上に形成されたソース電極１２０及びドレイン電極１２２と、を有する。
また、トランジスタ４５０上、より詳しくは、ゲート絶縁膜１１７、半導体層１１８、ソース電極１２０、及びドレイン電極１２２上に無機絶縁材料で形成された第１の絶縁膜１２４と、第１の絶縁膜１２４上に有機絶縁材料で形成された第２の絶縁膜１２６と、が形成されている。
さらに、トランジスタ４５０上の第２の絶縁膜１２６上には、半導体層１１８と重畳する領域に形成された第２の導電膜１４８が形成されている。
また、第２の導電膜１４８上には液晶層１３４が形成されており、液晶層１３４上に画素電極１３０が形成されている。先の実施の形態１においては、画素電極１３０は、第１の基板１０２側に形成する態様について説明したが、本実施の形態に示すように、第２の基板１１０側に設けても良い。
なお、第２の導電膜１４８は、コモン電位が与えられるため、液晶層１３４の配向の乱れを抑制することができる。なお、第２の導電膜１４８に電位を与えることによって、トランジスタ４５０のバックチャネル側の電位を固定することができる。したがって、信頼性試験に伴う、バックチャネル側へ生じうる電荷の影響を緩和することができる。
先の実施の形態１においては、第１の導電膜１２８と第２の導電膜１４８を第３の絶縁膜１３８を介して積層した構成について例示したが、本実施の形態に示すように、第１の導電膜１２８または第２の導電膜１４８のいずれか一方をゲートドライバ回路部１０６のトランジスタ上に設けても良い。
したがって、液晶素子の一方の電極である画素電極と、画素電極と対向して設けられ、液晶素子の他方の電極である共通電極と、画素電極または共通電極のうち少なくともいずれか一方と電気的に接続されたトランジスタと、を備えた表示装置において、トランジスタは、ゲート電極と、ゲート電極上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された半導体層と、半導体層上に形成されたソース電極及びドレイン電極と、を有し、トランジスタ上に無機材料で形成された第１の絶縁膜と、第１の絶縁膜上に有機材料で形成された第２の絶縁膜と、第２の絶縁膜上に形成され、且つ半導体層と重畳する領域に形成された導電膜と、を有し、導電膜が共通電極と同電位である表示装置とすることができる。
このように表示装置（とくに液晶ディスプレイ）のゲートドライバ回路部のトランジスタとしては、ドライバ回路部の電界が表示に影響を与えない構成とすることが望ましい。とくに、狭額縁化等でゲートドライバ回路部またはソースドライバ回路部の面積が縮小することで、ゲートドライバ回路部またはソースドライバ回路部上の電界が表示に影響を与えない構成とすることができる。
また、ゲートドライバ回路部のバックゲート電極として機能する第１の導電膜、及び／又は第２の導電膜は、画素部の画素電極及び／又は共通電極と同時に形成することが可能であるため、製造プロセスを簡略化させることができ好適である。
以上、本実施の形態に示す構成は、先の実施の形態に示す構成と適宜組み合わせて用いることができる。
１０２ 第１の基板
１０４ 画素部
１０６ ゲートドライバ回路部
１０８ ソースドライバ回路部
１１０ 第２の基板
１１２ シール材
１１３ ＦＰＣ端子部
１１４ ＦＰＣ
１１５ 電極
１１６ ゲート電極
１１７ ゲート絶縁膜
１１８ 半導体層
１２０ ソース電極
１２２ ドレイン電極
１２４ 第１の絶縁膜
１２６ 第２の絶縁膜
１２８ 第１の導電膜
１２９ 第１の導電膜
１３０ 画素電極
１３４ 液晶層
１３６ スペーサ
１３８ 第３の絶縁膜
１３９ 第３の絶縁膜
１４０ 第３の絶縁膜
１４８ 第２の導電膜
１４９ 第２の導電膜
１５０ 共通電極
２５０ 第１のトランジスタ
２５２ 第２のトランジスタ
２５４ 容量素子
２５６ 液晶素子
３５０ トランジスタ
４５０ トランジスタ

Claims (11)

  1. 駆動回路部を有する半導体装置において、
    前記駆動回路部は、
    ゲート電極と、
    前記ゲート電極上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された半導体層と、
    前記半導体層上に形成されたソース電極及びドレイン電極と、を含むトランジスタと、
    前記トランジスタ上に無機材料で形成された第１の絶縁膜と、
    前記第１の絶縁膜上に有機材料で形成された第２の絶縁膜と、
    前記第２の絶縁膜上に形成され、且つ前記半導体層と重畳する領域に形成された第１の導電膜と、
    前記第１の導電膜上に無機材料で形成された第３の絶縁膜と、
    前記第３の絶縁膜上に形成され、且つ前記第１の導電膜と重畳する領域に形成された第２の導電膜と、を有し、
    前記第１の導電膜に与えられる第１の電位の絶対値が、前記第２の導電膜に与えられる第２の電位の絶対値よりも大きい
    ことを特徴とする半導体装置。
  2. 請求項１において、
    前記半導体装置は、前記駆動回路部によって信号が供給される画素部を有し、
    前記画素部は画素電極を有し、
    前記画素電極は、前記第１の導電膜と電気的に接続されていることを特徴とする半導体装置。
  3. 画素部と、前記画素部に信号を供給する駆動回路部とを有する半導体装置において、
    前記画素部及び前記駆動回路部それぞれは、
    ゲート電極と、
    前記ゲート電極上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された半導体層と、
    前記半導体層上に形成されたソース電極及びドレイン電極と、を含むトランジスタと、
    前記トランジスタ上に無機材料で形成された第１の絶縁膜と、
    前記第１の絶縁膜上に有機材料で形成された第２の絶縁膜と、
    前記第２の絶縁膜上に形成され、且つ前記半導体層と重畳する領域に形成された第１の導電膜と、
    前記第１の導電膜上に無機材料で形成された第３の絶縁膜と、
    前記第３の絶縁膜上に形成され、且つ前記第１の導電膜と重畳する領域に形成された第２の導電膜と、を有し、
    前記第１の導電膜に与えられる第１の電位の絶対値が、前記第２の導電膜に与えられる第２の電位の絶対値よりも大きい
    ことを特徴とする半導体装置。
  4. 請求項３において、
    前記画素部は画素電極を有し、
    前記画素電極は、前記第１の導電膜と電気的に接続されていることを特徴とする半導体装置。
  5. 請求項２乃至４のいずれか一項において、
    前記画素部は共通電極を有し、
    前記共通電極は、前記第２の導電膜と電気的に接続されていることを特徴とする半導体装置。
  6. 請求項１乃至５のいずれか一項において、
    前記第２の導電膜上に液晶層が形成されていることを特徴とする半導体装置。
  7. 請求項１乃至６のいずれか一項において、
    前記半導体層が酸化物半導体層であることを特徴とする半導体装置。
  8. 請求項７において、
    前記酸化物半導体層は、酸化インジウム、酸化スズ、及び酸化亜鉛の群から選択された少なくとも一つの酸化物を含む層であることを特徴とする半導体装置。
  9. 請求項７または８において、
    前記酸化物半導体層はＩｎ−Ｇａ−Ｚｎ系酸化物半導体層であることを特徴とする半導体装置。
  10. 請求項７乃至９のいずれか一項において、
    前記酸化物半導体層は、結晶部を含み、
    前記結晶部は、ｃ軸が前記酸化物半導体層の被形成面の法線ベクトルに平行な方向に揃うことを特徴とする半導体装置。
  11. 請求項１乃至１０のいずれか一項に記載の半導体装置を有することを特徴とする表示装置。
JP2012252106A 2012-11-16 2012-11-16 半導体装置及び表示装置 Active JP6317059B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012252106A JP6317059B2 (ja) 2012-11-16 2012-11-16 半導体装置及び表示装置
US14/077,390 US9349750B2 (en) 2012-11-16 2013-11-12 Semiconductor device and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012252106A JP6317059B2 (ja) 2012-11-16 2012-11-16 半導体装置及び表示装置

Publications (2)

Publication Number Publication Date
JP2014103142A JP2014103142A (ja) 2014-06-05
JP6317059B2 true JP6317059B2 (ja) 2018-04-25

Family

ID=50727610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012252106A Active JP6317059B2 (ja) 2012-11-16 2012-11-16 半導体装置及び表示装置

Country Status (2)

Country Link
US (1) US9349750B2 (ja)
JP (1) JP6317059B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6375165B2 (ja) * 2014-07-23 2018-08-15 株式会社ジャパンディスプレイ 表示装置
JP6758844B2 (ja) * 2015-02-13 2020-09-23 株式会社半導体エネルギー研究所 表示装置
CN104699348A (zh) * 2015-04-01 2015-06-10 上海天马微电子有限公司 一种阵列基板和显示装置
WO2017094682A1 (ja) * 2015-12-01 2017-06-08 シャープ株式会社 半導体装置およびその製造方法
WO2017150443A1 (ja) 2016-03-02 2017-09-08 シャープ株式会社 アクティブマトリクス基板、およびアクティブマトリクス基板を備えた液晶表示装置
WO2017159625A1 (ja) 2016-03-15 2017-09-21 シャープ株式会社 アクティブマトリクス基板
KR102358088B1 (ko) * 2016-04-13 2022-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
WO2018043643A1 (ja) 2016-09-02 2018-03-08 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板を備えた表示装置
JP2022078757A (ja) * 2020-11-13 2022-05-25 株式会社ジャパンディスプレイ 表示装置及び表示装置の駆動方法

Family Cites Families (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10311988A (ja) * 1997-05-14 1998-11-24 Sony Corp 液晶表示装置およびその駆動方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009059834A (ja) * 2007-08-31 2009-03-19 Hitachi Displays Ltd パターン形成方法及びそれを利用した表示装置の製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5396905B2 (ja) * 2008-04-01 2014-01-22 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI654754B (zh) * 2008-11-28 2019-03-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
JP2010164600A (ja) * 2009-01-13 2010-07-29 Seiko Epson Corp 液晶装置、および電子機器
JP5258603B2 (ja) * 2009-01-30 2013-08-07 株式会社ジャパンディスプレイウェスト 液晶表示装置
JP5660765B2 (ja) * 2009-06-10 2015-01-28 株式会社ジャパンディスプレイ 液晶表示パネル
JP2011017887A (ja) * 2009-07-09 2011-01-27 Sony Corp 液晶表示パネル
WO2011010544A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5335628B2 (ja) * 2009-09-09 2013-11-06 株式会社ジャパンディスプレイ 液晶表示装置
JP2011059374A (ja) * 2009-09-10 2011-03-24 Seiko Epson Corp 電気光学装置、その製造方法、および電子機器
CN103151266B (zh) * 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
KR101921619B1 (ko) * 2009-12-28 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9000438B2 (en) * 2010-02-26 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5471757B2 (ja) * 2010-04-14 2014-04-16 セイコーエプソン株式会社 液晶装置および電子機器
JP2012053371A (ja) * 2010-09-03 2012-03-15 Hitachi Displays Ltd 液晶表示装置およびその製造方法
JP2012123303A (ja) * 2010-12-10 2012-06-28 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
US8921948B2 (en) * 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011254091A (ja) * 2011-07-25 2011-12-15 Sony Corp 有機半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2014103142A (ja) 2014-06-05
US20140139775A1 (en) 2014-05-22
US9349750B2 (en) 2016-05-24

Similar Documents

Publication Publication Date Title
JP6317059B2 (ja) 半導体装置及び表示装置
JP7578771B2 (ja) 表示装置
JP7656687B2 (ja) 表示装置
TWI809225B (zh) 半導體裝置
US11099644B2 (en) Input system and electronic apparatus
CN105070749B (zh) 半导体装置以及制造半导体装置的方法
JP2025137606A (ja) 表示装置
KR102081795B1 (ko) 액정 표시 장치 및 이를 구비한 전자 장치
TWI716941B (zh) 顯示裝置
JP6198434B2 (ja) 表示装置及び電子機器
TW202115916A (zh) 半導體裝置以及包括該半導體裝置的顯示裝置
JP7793737B2 (ja) 表示装置
JP6219562B2 (ja) 表示装置及び電子機器
JP6224338B2 (ja) 半導体装置、表示装置及び半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180329

R150 Certificate of patent or registration of utility model

Ref document number: 6317059

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250