JP6298312B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は半導体装置の製造方法に関する。

半導体装置のＡｌ合金配線を有する多層配線の製造方法において、高アスペクト比を有する接続孔の埋め込み方法としてブランケットタングステンＣＶＤや高温スパッタリングにより接続孔を埋め込む方法が公知の技術となっている。

特開平８−２５５８３３号公報 特開平５−２６７４７１号公報

タングステンによる接続孔の埋め込みによる課題として以下の３点が挙げられる。
（１）接続抵抗が高抵抗になるため、高速動作あるいは消費電流の点から不利となる
（２）製造工数が多いため製造ＴＡＴが長く、コストが高い
（３）構造的にエレクトロマイグレーションに弱い
上記（３）を補足するとＡｌ合金同士が接続される場合にはエレクトロマイグレーションによりカソード側のＡｌ合金配線からアノード側のＡｌ合金配線にＡｌ原子が供給されるが、タングステンによる埋め込みの場合、Ａｌ原子の拡散が接続孔に埋め込まれたタングステンにより遮断されてしまうことに起因している。

前記（１）〜（３）の課題を解決するためにはＡｌの高温スパッタリングによる埋め込みが有効だが、タングステンの埋め込みに比べ高アスペクト比を有する接続孔への埋め込みが困難でアスペクト比が６以上になるとＡｌが充填しきれずに接続孔内にボイドを生じてしまう可能性が高く、接続抵抗および長期信頼性に課題がある。

高アスペクト比に対応した高温スパッタリング以外の方法としては特許文献１にて開示されているが、高アスペクト比を有する接続孔に対しては図４に示したように十分なカバレジを得難く、接続孔内にボイドが発生することがある。また特許文献２では上層のＡｌ合金１３を堆積した後に熱処理を施すことによる表面張力とＡｌの表面拡散により接続孔内にＡｌ合金を導入して埋め込む方法が開示されているが、図５に示したように凝集により下層配線のＡｌ合金が上層配線側吸い上げられることにより逆に埋め込み性が損なわれる懸念がある。

よって本発明主旨は高アスペクト比を有する接続孔へのＡｌの埋め込み方法に関し、接続孔への充填性に優れ、低抵抗でエレクトマイグレーション耐性に強く、しかも低コストとなる製造方法を提供することにある。

上記課題を解決するため本発明においては、半導体基板を含む絶縁膜上にバリアメタル、Ａｌ合金、反射防止膜の積層構造からなる第１の配線上にプラズマ窒化膜を堆積する工程と、前記プラズマ窒化膜上に酸化膜を堆積した後平坦にする工程と、前記プラズマ窒化膜と前記酸化膜から成る層間絶縁膜上に接続孔を開孔して第１の配線のＡｌ合金表面を露出させる工程と、真空中にて前記接続孔底部のＡｌ合金表面のアルミナ層を除去する工程と、前記アルミナ層除去後に真空中にて少なくとも前記プラズマ窒化膜および前記層間絶縁膜の成膜温度より高い温度で第１の熱処理を行い接続孔を開孔した部分のＡｌ合金を接続孔底部から接続孔上面の範囲内で凸状に隆起させる工程と、続く高圧アルゴンガス雰囲中で少なくとも第１の熱処理より高い温度で第２の熱処理を行い前記凸に隆起させたＡｌ合金をフローさせ平坦にした後に上層配線を形成する工程を含むことを特徴とした半導体装置の製造方法を提供するものである。更に前記接続孔底部の接続孔の直径をＡ、第１の配線のＡｌ合金膜厚をＢとした場合にＢ≧Ａの関係にある。さらに、第１の熱処理温度が４００℃〜４７０℃の範囲であり、かつ前記第２の熱処理温度が４５０℃〜５５０℃の範囲にあり、前記上層配線がＡｌ合金および前記Ａｌ合金の上層に高融点金属からなる構造をもち、前記高融点金属の膜厚が５０ｎｍから２００ｎｍの範囲にあるものとする。

接続孔への充填性に優れ、低抵抗でエレクトマイグレーション耐性に強い金属の接続を形成することが可能である。

（ａ）〜（ｄ）は実施の形態に係る本発明の製造フローの断面図である。 （ａ）〜（ｄ）は図１に続く実施の形態に係る本発明の製造フローの断面図である。 実施の形態に係るＡｌ膜厚と接続孔の直径との関係を示した模式図である。 従来技術による実施例の代表図である。 同じく従来技術による実施例の代表図である。

本発明を実施するための形態について工程断面図に基づいて説明する。
まず、実施例を説明する図１（ａ）に示すように、絶縁膜２が形成された半導体基板上１上にバリアメタル３とＡｌ配線４および反射防止膜５を堆積した後、フォトリソグラフィーとドライエッチング技術により、第１の配線を形成する。

次に、図１（ｂ）に示すようにプラズマ窒化膜６を成膜する。成膜温度は成膜装置が枚葉式装置で、配線が裸の状態から成膜開始されるまでの保持時間が数秒から数十秒あれば一般的な３５０℃〜４００℃程度の温度範囲でよい。しかしながらバッチ式装置のように保持時間が３０分から１時間程度保持が必要な場合、熱ストレスによる応力緩和により配線にヒロックが出てしまうと、後の工程で本来得ようとする接続孔部のＡｌの隆起形状が得難くなるため可能な限り低温が望ましく、可能であればＡｌの成膜温度以下がよい。
さらに、ＣＶＤにより酸化膜を成膜し、ＳＯＧエッチバックあるいは化学的機械研磨方法等を用いた平坦化処理を行った後、再度酸化膜を成膜して酸化膜７を得る。

続いて、図１（ｃ）に示すように、前記プラズマ窒化膜６および酸化膜７から成る層間絶縁膜にフォトリソグラフィーとドライッチング技術により接続孔８を開孔する。接続孔の大きさは図３に示すように接続孔の直径をＡ、第１のＡｌ合金配線の膜厚をＢとした場合にＡ≦Ｂとなるように設計されたものが望ましく、これは後に得ようとする接続孔部のＡｌの隆起部において十分な高さを得たいためである。なおエッチング時はオーバーエッチングにより高融点金属膜からなる反射防止膜を除去しＡｌ表面を露出させる。その後レジストをアッシング処理および有機系剥離液に浸漬させレジスト及びエッチング副生成物を完全に除去する。接続孔底部のＡｌ表面にはアルミナ９層が生成されている。

そして、ＲＦエッチング、真空中加熱機構、高圧加熱機構を有するＡｌスパッタ装置にて、先ず常温でＡｒプラズマによるＲＦエッチングによりＡｌ表面を５ｎｍ〜２０ｎｍのエッチングしアルミナ層９を除去して、図１（ｄ）に示すように、清浄なＡｌ表面１０を得る。

続いて、抵抗ヒーター加熱あるはハロゲンランプ照射により半導体基板を加熱出来る機構を持つ真空チャンバー内で、第１の熱処理として半導体基板を４００℃から４７０℃の温度範囲内で６０秒から３００秒程度アニールして、図２（ａ）に示すＡｌ隆起部１１を得る。加熱時間は抵抗加熱とハロゲンランプでは半導体基板の昇温速度が異なるため適宜調整するが、Ａｌの隆起部の頂点の高さが接続孔上面以下となるように調整する必要がある。これは隆起させたＡｌが接続孔上面より高くなるとフローさせた後においても接続孔部が凸形状となる可能性を示しており、更に上層に配線を設ける場合に層間絶縁膜の平坦化処理により接続孔部分の前記凸形状部分の層間膜が局所的に薄くなるからである。最悪平坦化処理後に前記凸形状部分が露出して下層配線と上層配線の短絡を招くという問題を回避するためである。

そして、大気暴露せずに抵抗ヒーター加熱あるはハロゲンランプ照射により半導体基板を加熱でき、かつＡｒ高圧ガス雰囲気で２気圧から５気圧に加圧出来る機構を持つチャンバー内で第２の熱処理として第１の熱処理より高い温度で、半導体基板を４２０℃から５５０℃の温度範囲内で６０秒から３００秒程度アニールにして前記Ａｌ隆起部１１をフローさせることにより図２（ｂ）に示す、Ａｌ埋め込み部１２を得る。

続いて、図２（ｃ）に示したように上Ａｌスパッタにより所望の膜厚となるようスパッタしてＡｌ合金層１３を得るとともに、高融点金属を２０ｎｍ〜２００ｎｍの範囲でスパッタして高融点金属層１４を得る。この高融点金属層は反射防止膜のみならず、Ａｌ合金のストレスマイグレーション耐性を上げるためのバイパス効果を果たす役割を担う。
最後に、フォトリソグラフィーおよびエッチング技術を用いて配線パターンを形成して図２（ｄ）に示すような接続部を得る。

１ 半導体基板
２ 絶縁膜
３ バリアメタル
４ 第１配線 Ａｌ合金
５ 反射防止膜
６ プラズマ窒化膜
７ 酸化膜
８ 接続孔
９ アルミナ層
１０ Ａｌ清浄面
１１ Ａｌ隆起部
１２ Ａｌ埋め込み部
１３ 上層Ａｌ合金配線
１４ 高融点金属層
Ａ Ｖｉａホールボトム径
Ｂ 第１配線のＡｌ膜厚

Claims (5)

1. バリアメタル、Ａｌ合金、反射防止膜の積層構造からなる第１の配線上にプラズマ窒化膜を堆積する工程と、
   酸化膜を堆積して平坦にする工程と、
   前記プラズマ窒化膜と前記酸化膜から成る層間絶縁膜上にレジストのパターンを用いて接続孔を開孔して前記第１の配線を構成している前記Ａｌ合金の表面を露出させる工程と、
   前記レジストのパターンおよびエッチング副生成物を完全に除去し、前記Ａｌ合金の表面にアルミナ層を形成する工程と、
   真空中において常温で前記アルミナ層を除去する工程と、
   前記アルミナ層除去後に真空中にて少なくとも前記プラズマ窒化膜および前記層間絶縁膜の成膜温度より高い温度で第１の熱処理を行い、前記接続孔を開孔した部分の前記Ａｌ合金を接続孔底部から接続孔上面の範囲内で凸に隆起させる工程と、
   高圧アルゴンガス雰囲中で少なくとも前記第１の熱処理より高い温度で第２の熱処理を行い、前記凸に隆起させたＡｌ合金をフローさせ平坦にする工程と、
   前記凸に隆起させたＡｌ合金をフローさせ平坦にした後に上層配線を形成する工程と、
   を含み、
   前記Ａｌ合金をフローさせ平坦にする工程は、前記凸に隆起させる工程と同一装置内で処理され、前記凸に隆起させる工程に続き大気暴露せずに処理されることを特徴とする半導体装置の製造方法。
2. 前記Ａｌ合金の表面を露出させる工程においては、前記接続孔の底部のホール直径をＡ、前記第１の配線の前記Ａｌ合金の膜厚をＢとした場合に、Ｂ≧Ａの関係にあることを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記Ａｌ合金の表面にアルミナ層を形成する工程においては、アッシング処理および有機系剥離液に浸漬させることにより、前記レジストのパターンおよびエッチング副生成物を完全に除去し、前記Ａｌ合金の表面にアルミナ層を形成することを特徴とする請求項１記載の半導体装置の製造方法。
4. 前記第１の熱処理温度が４００℃〜４７０℃の範囲であり、かつ前記第２の熱処理温度が４２０℃〜５５０℃の範囲にあることを特徴とする請求項１記載の半導体装置の製造方法。
5. 上層配線がＡｌ合金と高融点金属からなる積層構造を有することを特徴とする請求項１記載の半導体装置の製造方法。

Images