JP4408432B2 - ダマシン配線の形成方法 - Google Patents
ダマシン配線の形成方法 Download PDFInfo
- Publication number
- JP4408432B2 JP4408432B2 JP2005371893A JP2005371893A JP4408432B2 JP 4408432 B2 JP4408432 B2 JP 4408432B2 JP 2005371893 A JP2005371893 A JP 2005371893A JP 2005371893 A JP2005371893 A JP 2005371893A JP 4408432 B2 JP4408432 B2 JP 4408432B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- wiring
- groove
- seed layer
- wiring material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 68
- 239000010949 copper Substances 0.000 claims description 86
- 229910052802 copper Inorganic materials 0.000 claims description 80
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 79
- 239000002105 nanoparticle Substances 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 34
- 239000003960 organic solvent Substances 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 238000000137 annealing Methods 0.000 claims description 15
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Natural products CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 claims description 14
- 239000002270 dispersing agent Substances 0.000 claims description 13
- 238000009713 electroplating Methods 0.000 claims description 12
- 238000004544 sputter deposition Methods 0.000 claims description 12
- 238000001704 evaporation Methods 0.000 claims description 10
- 239000002904 solvent Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 125000003944 tolyl group Chemical group 0.000 claims 1
- 239000010410 layer Substances 0.000 description 56
- 239000010408 film Substances 0.000 description 43
- 239000000758 substrate Substances 0.000 description 28
- 230000008439 repair process Effects 0.000 description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 238000001878 scanning electron micrograph Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 239000003984 copper intrauterine device Substances 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000007524 organic acids Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- -1 that is Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、カバレッジの悪いシード層を修理するダマシン配線の形成方法に関する。
半導体デバイスの高集積化、高性能化に伴い、従来のアルミニウム（Ａｌ）配線よりも電気抵抗率の低い銅（Ｃｕ）配線の適用が検討されている。この銅配線は、基板上へのドライエッチングによる配線処理が困難であることから、絶縁素材の基板に形成された溝部に銅配線を埋め込むダマシン法が主流である。
ダマシン法では、層間絶縁膜に予め所定の溝を形成しておき、その溝に配線材料を埋め込み、その後に溝外の余剰な配線材料を化学的機械研磨（ＣＭＰプロセス）等によって除去する。
具体的手順を図１１に示す。多層膜配線基板２００において、先ず、銅配線２００ｂが形成された絶縁基板２００ｃ上に絶縁膜２００ｄが成膜され、この絶縁膜２００ｄにおける銅配線２００ｂの上方に溝部２００ａが形成される。そして溝部２００ａの内壁にタンタル系バリアメタル２０１をスパッタ成膜する（図１１（ａ）参照）。次いで、バリアメタル膜２０１の表面に銅シード層２０２をスパッタ成膜する（図１１（ｂ）参照）。そして、電解めっき法により溝部２００ａにおいて銅を成長させ、溝部２００ａを銅めっき２０３で埋め込んだ後（図１１（ｃ）参照）、ＣＭＰプロセスによって余剰な配線材料を除去する（図１１（ｄ）参照）。尚、このようなダマシン法による銅配線技術については、例えば特許文献１に記載されている。
特開２００２−１１８１０９号公報
具体的手順を図１１に示す。多層膜配線基板２００において、先ず、銅配線２００ｂが形成された絶縁基板２００ｃ上に絶縁膜２００ｄが成膜され、この絶縁膜２００ｄにおける銅配線２００ｂの上方に溝部２００ａが形成される。そして溝部２００ａの内壁にタンタル系バリアメタル２０１をスパッタ成膜する（図１１（ａ）参照）。次いで、バリアメタル膜２０１の表面に銅シード層２０２をスパッタ成膜する（図１１（ｂ）参照）。そして、電解めっき法により溝部２００ａにおいて銅を成長させ、溝部２００ａを銅めっき２０３で埋め込んだ後（図１１（ｃ）参照）、ＣＭＰプロセスによって余剰な配線材料を除去する（図１１（ｄ）参照）。尚、このようなダマシン法による銅配線技術については、例えば特許文献１に記載されている。
ところで、前記ダマシン法において、タンタル系バリアメタル膜及び銅シード層は、ｉＰＶＤ（イオン物理蒸着）と呼ばれるスパッタ技術によって成膜されているが、配線パターンの微細化が進むと、成膜後のカバレッジ（被膜状態）が悪化することが予想されている。
例えば、図１２（ａ）に示すように、銅シード層２０２を形成しても、トレンチ等の溝部のボトム周辺において、金属膜（銅膜）により被膜されない、或いは被膜が薄い箇所２０４が生じる虞があった。その結果、電解めっき時に銅が安定的に成長しないだけでなく、銅シード層２０２が剥がれ易い等の不具合が生じるという課題があった。
さらに、このように銅シード層２０２のカバレッジが悪い場合、電解めっき時に電流が流れず、図１２（ｂ）に示すように銅めっき２０３中にボイド（空隙）２０５が生じ、その結果、断線などの故障が発生し易くなるという課題があった。
例えば、図１２（ａ）に示すように、銅シード層２０２を形成しても、トレンチ等の溝部のボトム周辺において、金属膜（銅膜）により被膜されない、或いは被膜が薄い箇所２０４が生じる虞があった。その結果、電解めっき時に銅が安定的に成長しないだけでなく、銅シード層２０２が剥がれ易い等の不具合が生じるという課題があった。
さらに、このように銅シード層２０２のカバレッジが悪い場合、電解めっき時に電流が流れず、図１２（ｂ）に示すように銅めっき２０３中にボイド（空隙）２０５が生じ、その結果、断線などの故障が発生し易くなるという課題があった。
本発明は、前記したような事情の下になされたものであり、基板に形成された溝部に配線材料を埋め込むダマシン配線の形成方法であって、カバレッジの悪いシード層を修理することができ、電解めっき時に配線材料を安定的に成長させ、ボイド等の不具合発生を抑制することのできるダマシン配線の形成方法を提供することを目的とする。
前記した課題を解決するために、本発明に係るダマシン配線の形成方法は、絶縁膜に形成された溝部に配線材料のシード層をスパッタ成膜し、前記溝部を配線材料で埋め込むダマシン配線の形成方法であって、スパッタ成膜された前記シード層に、分散剤に溶かした配線材料のナノパーティクル含有溶液を塗布するステップと、前記ナノパーティクル含有溶液上に有機溶媒を塗布しエッチバックするステップと、前記ナノパーティクルの溶媒と前記有機溶媒とを蒸発させるベーク処理を行うステップと、前記分散剤を蒸発させナノパーティクルを金属膜にするアニール処理を行うステップと、電解めっき、もしくはＣＶＤにより前記溝部の前記配線材料を成長させ、前記溝部を前記配線材料で埋め込むステップとを実行することに特徴を有する。
また、前記した課題を解決するために、本発明に係るダマシン配線の形成方法は、絶縁膜に形成された溝部に配線材料のシード層をスパッタ成膜し、前記溝部を配線材料で埋め込むダマシン配線の形成方法であって、スパッタ成膜された前記シード層に、分散剤に溶かした配線材料のナノパーティクル含有溶液を塗布するステップと、前記ナノパーティクルの溶媒を蒸発させるベーク処理を行うステップと、前記ナノパーティクル上に有機溶媒を塗布しエッチバックするステップと、前記有機溶媒を蒸発させるベーク処理を行うステップと、前記分散剤を蒸発させナノパーティクルを金属膜にするアニール処理を行うステップと、電解めっき、もしくはＣＶＤにより前記溝部の前記配線材料を成長させ、前記溝部を前記配線材料で埋め込むステップとを実行することに特徴を有する。
このように、カバレッジの悪いシード層にナノパーティクル含有溶液を塗布し、その後エッチバックを行うことにより、トレンチ等の溝部のボトム周辺等、シード層の被膜がなされ難い箇所にナノパーティクル層が形成されて、アニール処理後にはコンフォーマルなカバレッジ層（金属膜）を得ることができる。
また、前記カバレッジ層を形成した後、電解めっき、もしくはＣＶＤにより前記溝部を前記配線材料で埋め込むことで、溝部に安定的に金属を成長させることができ、ボイド等の不具合の発生しない配線を得ることができる。
また、前記配線材料は銅（Ｃｕ）または銀（Ａｇ）であることが望ましく、前記エッチバックに用いる有機溶媒はトルエンであることが望ましい。
また、前記カバレッジ層を形成した後、電解めっき、もしくはＣＶＤにより前記溝部を前記配線材料で埋め込むことで、溝部に安定的に金属を成長させることができ、ボイド等の不具合の発生しない配線を得ることができる。
また、前記配線材料は銅（Ｃｕ）または銀（Ａｇ）であることが望ましく、前記エッチバックに用いる有機溶媒はトルエンであることが望ましい。
また、前記カバレッジ層を形成するステップ後、電解めっき、もしくはＣＶＤにより前記溝部を前記配線材料で埋め込むステップを実行することが望ましい。
これにより、溝部に安定的に金属を成長させることができ、ボイド等の不具合の発生しない配線を得ることができる。
また、前記配線材料は銅（Ｃｕ）または銀（Ａｇ）であることが望ましく、前記エッチバックに用いる有機溶媒はトルエンであることが望ましい。
これにより、溝部に安定的に金属を成長させることができ、ボイド等の不具合の発生しない配線を得ることができる。
また、前記配線材料は銅（Ｃｕ）または銀（Ａｇ）であることが望ましく、前記エッチバックに用いる有機溶媒はトルエンであることが望ましい。
本発明によれば、基板に形成された溝部に配線材料を埋め込むダマシン配線の形成方法であって、カバレッジの悪いシード層を修理することができ、電解めっきやＣＶＤ時に配線材料を安定的に成長させ、ボイド等の不具合発生を抑制することのできるダマシン配線の形成方法を得ることができる。
以下、本発明にかかる実施の形態につき、図に基づいて説明する。図１は、本発明に係るダマシン配線の形成方法の全体の流れを示すフロー図である。図２、図３は、図１のフローに対応する状態を示す基板の断面図である。
図１のフローに沿って、対応する図２、図３の断面図を用いながらダマシン配線全体のプロセスを説明する。
先ず、図２（ａ）に示すように半導体基板１（以下、基板１と称呼する）上にエッチストッパ層１０を形成し、さらにその上に絶縁膜２（例えば酸化シリコン膜）を成長させる（図１のステップＳ１）。次いで絶縁膜２上にフォトレジスト４を塗布し、露光、現像により、図２（ｂ）に示すようにビアや配線パターン４ａを形成する（図１のステップＳ２）。尚、配線パターン４ａは、この例では基板１上に形成された銅配線３の上方に形成されている。そして、ステップＳ２で形成したパターン４ａをマスクとして、ビアや配線となる絶縁膜部分をエッチングする（図１のステップＳ３）。これにより、図２（ｃ）に示すように配線パターンの溝部２ａが形成される。尚、溝部２ａは、異なる幅のパターン４ａを用いて２回エッチングを行うことにより、段差を有する形状を示している。
先ず、図２（ａ）に示すように半導体基板１（以下、基板１と称呼する）上にエッチストッパ層１０を形成し、さらにその上に絶縁膜２（例えば酸化シリコン膜）を成長させる（図１のステップＳ１）。次いで絶縁膜２上にフォトレジスト４を塗布し、露光、現像により、図２（ｂ）に示すようにビアや配線パターン４ａを形成する（図１のステップＳ２）。尚、配線パターン４ａは、この例では基板１上に形成された銅配線３の上方に形成されている。そして、ステップＳ２で形成したパターン４ａをマスクとして、ビアや配線となる絶縁膜部分をエッチングする（図１のステップＳ３）。これにより、図２（ｃ）に示すように配線パターンの溝部２ａが形成される。尚、溝部２ａは、異なる幅のパターン４ａを用いて２回エッチングを行うことにより、段差を有する形状を示している。
次いで図３（ａ）に示すように、基板１上の配線パターンの溝部２ａに対し、スパッタリングにより配線材料である銅（Ｃｕ）の拡散防止用としてのバリアメタル膜１１を形成し、さらにバリアメタル膜１１上に銅シード層５を成膜する（図１のステップＳ４）。
ここで、ステップＳ４で形成した銅シード層５はカバレッジが悪いため、図示するように溝部２ａのボトム周辺（特にコーナー部分）において、被膜されない、あるいは薄い部分５ａ等が生じている。このため、カバレッジの悪い銅シード層５を修正し、状態を向上するためにシードリペア（シード層の修理工程）が行われる（図１のステップＳ５）。このシードリペアについては、本発明の特徴となるプロセスであり詳細に後述する。
ここで、ステップＳ４で形成した銅シード層５はカバレッジが悪いため、図示するように溝部２ａのボトム周辺（特にコーナー部分）において、被膜されない、あるいは薄い部分５ａ等が生じている。このため、カバレッジの悪い銅シード層５を修正し、状態を向上するためにシードリペア（シード層の修理工程）が行われる（図１のステップＳ５）。このシードリペアについては、本発明の特徴となるプロセスであり詳細に後述する。
シードリペア後、電解めっき法により、図３（ｂ）に示すように配線パターンの溝部２ａに銅めっき６が埋め込まれ（図１のステップＳ６）、ＣＭＰ法により余分な銅めっき６が除去されると共に図３（ｃ）に示すように平坦化処理が行われ、ダマシン配線による銅配線が形成される（図１のステップＳ７）。
続いて、図１のステップＳ５において行われるシードリペア方法について説明する。図４は、シードリペア工程のプロセスの流れを示すフローである。また、図５は、図４のフローの主要プロセスに対応する基板状態を示す基板の断面図である。
また、このシードリペア工程においては、基板１は鉛直軸周りに回転制御可能なスピンチャック（図示せず）上に、その下面が吸着保持、もしくは基板円周を機械的に保持されて処理されるものとする。
また、このシードリペア工程においては、基板１は鉛直軸周りに回転制御可能なスピンチャック（図示せず）上に、その下面が吸着保持、もしくは基板円周を機械的に保持されて処理されるものとする。
先ず、図５（ａ）に示すようにカバレッジが悪い銅シード層５に対し、濡れ性助長のために純水によるプリウェット処理を行う（図４のステップＳ１１）。このプリウェット処理においては、０〜３００回転の範囲で基板１を回転させ、上方から純水を銅シード層５上に吐出することにより行われる。尚、このとき濡れ性が悪い場合、ノズルをスキャンさせ、全面の濡れ性を向上させることができる。
次いで、基板１を０〜１０００回転の範囲で回転させ、上方から有機酸を銅シード層５上に吐出し、銅配線表面の酸化銅を排除する前洗浄を行う（図４のステップＳ１２）。
前洗浄後、基板１を０〜１０００回転の範囲で回転させ、純水を銅シード層５上に吐出してリンス処理を行い（図４のステップＳ１３）、続けて基板１を３００〜１５００回転の範囲で高速回転させ、スピンドライによる乾燥処理（図４のステップＳ１４）を行う。
前洗浄後、基板１を０〜１０００回転の範囲で回転させ、純水を銅シード層５上に吐出してリンス処理を行い（図４のステップＳ１３）、続けて基板１を３００〜１５００回転の範囲で高速回転させ、スピンドライによる乾燥処理（図４のステップＳ１４）を行う。
次いで、図５（ｂ）に示すように、分散剤に溶かした銅ナノパーティクル含有溶液、即ち銅インク７を塗布により銅シード層５上に成膜する（図４のステップＳ１５）。この成膜処理においては、基板１が０〜３００回転の範囲で回転され、上方から銅シード層５上に銅インク７が吐出され、スピンコーティング法により塗布される。そして、基板回転数を１００〜１５００回転とする振り切り処理によって余分な銅インク７を除去し、これにより面内均一性が確保される（図４のステップＳ１６）。
次いで、基板１を０〜３００回転の範囲で回転し、上方から銅インク７（膜）上に銅ナノパーティクル含有溶液の溶媒となる有機溶媒を吐出し、スピンコーティング法により銅インク７（膜）上に有機溶媒を塗布する（図４のステップＳ１７）。これによりトレンチ等の溝部の入口付近に厚く形成された銅ナノパーティクルが除去され、エッチバック（平坦化処理）がなされる。尚、有機溶媒としては、例えばトルエンを用いることができる。
有機溶媒の塗布後、銅シード層５上の銅インク７（膜）に対し、窒素（Ｎ2）もしくはアルゴン（Ａｒ）の雰囲気中、５０℃〜２５０℃の温度でベーク処理が施される。この処理により銅ナノパーティクル含有溶液の有機溶媒が蒸発される（図４のステップＳ１８）。
有機溶媒の塗布後、銅シード層５上の銅インク７（膜）に対し、窒素（Ｎ2）もしくはアルゴン（Ａｒ）の雰囲気中、５０℃〜２５０℃の温度でベーク処理が施される。この処理により銅ナノパーティクル含有溶液の有機溶媒が蒸発される（図４のステップＳ１８）。
そして、さらに窒素（Ｎ2）もしくはアルゴン（Ａｒ）雰囲気中、１００℃〜１０００℃の温度で、銅ナノパーティクルの分散剤を蒸発させ、銅ナノパーティクルを金属膜とするためのアニール処理（熱処理）が行われる（図４のステップＳ１９）。このアニール処理によって、図５（ｃ）に示すように銅シード層５は修理され、カバレッジ層８とされる。
尚、図４に示したフローでは、有機溶媒の塗布によるエッチバックは、ベーク処理の前に行うようにしたが、該ベーク処理の後に行ってもよい。
その場合、図６のフローに示すように、銅インク７の振り切り処理（図６のステップＳ１６）までは、図４のフローと同じプロセスで処理を行う。
そして、銅ナノパーティクル含有溶液の振り切り処理後、窒素（Ｎ2）もしくはアルゴン（Ａｒ）の雰囲気中、５０℃〜２５０℃の温度で銅ナノパーティクルの溶媒を蒸発させるためのベーク処理を行う（図６のステップＳ２１）。これにより銅ナノパーティクルは銅シード層５上に定着される。
その場合、図６のフローに示すように、銅インク７の振り切り処理（図６のステップＳ１６）までは、図４のフローと同じプロセスで処理を行う。
そして、銅ナノパーティクル含有溶液の振り切り処理後、窒素（Ｎ2）もしくはアルゴン（Ａｒ）の雰囲気中、５０℃〜２５０℃の温度で銅ナノパーティクルの溶媒を蒸発させるためのベーク処理を行う（図６のステップＳ２１）。これにより銅ナノパーティクルは銅シード層５上に定着される。
ベーク処理後、銅ナノパーティクル上に有機溶媒（例えばトルエン）を塗布することにより、エッチバック（平坦化処理）を行う（図６のステップＳ２２）。これにより、トレンチ等の溝部の入口付近に厚く成膜された銅ナノパーティクルが除去される。
有機溶媒の塗布後、窒素（Ｎ2）もしくはアルゴン（Ａｒ）の雰囲気中、５０℃〜２５０℃の温度で有機溶媒を蒸発させるためのベーク処理を行う（図６のステップＳ２３）。
有機溶媒の塗布後、窒素（Ｎ2）もしくはアルゴン（Ａｒ）の雰囲気中、５０℃〜２５０℃の温度で有機溶媒を蒸発させるためのベーク処理を行う（図６のステップＳ２３）。
そして最後に、窒素（Ｎ2）もしくはアルゴン（Ａｒ）雰囲気中、１００℃〜１０００℃の温度で、銅ナノパーティクルの分散剤を蒸発させるアニール処理（熱処理）を行い、銅ナノパーティクルを金属膜とする。これにより、銅シード層５は被膜されない箇所や被膜が薄い箇所が無い状態、即ちコンフォーマルな形状に修理されたカバレッジ層８とされる。このように、銅ナノパーティクル含有溶液の溶媒を蒸発させるベーク処理によって銅ナノパーティクルを銅シード層５に定着させた後、有機溶媒の塗布によるエッチバックを行うことにより、より均一性を向上させて銅シード層５のカバレッジを修理することができる。
以上の本発明に係る実施の形態によれば、カバレッジの悪い銅シード層５に対し、銅ナノパーティクル含有溶液を塗布し、さらに有機溶媒によるエッチバックにより余分な銅ナノパーティクルが除去される。これにより、トレンチ等の溝部のボトム周辺等、シード層の被膜がなされ難い箇所に金属膜を形成することができ、アニール処理後にはコンフォーマル（膜厚が均一）なカバレッジ層（金属膜）を得ることができる。また、その後の電解めっき、もしくはＣＶＤ工程において安定的に銅を成長させることができ、ボイド等の不具合の発生しない配線を得ることができる。
尚、前記実施の形態においては、配線材料として銅（Ｃｕ）を用いたが、より低抵抗の銀（Ａｇ）を用いてもよい。その場合、ベーク処理及びアニール処理における雰囲気は、窒素（Ｎ2）、アルゴン（Ａｒ）の他、特に分散剤除去に有効な酸素（Ｏ2）添加ガスを用いてもよい。
また、本発明は、半導体デバイスの微細化により、孔や溝の底においてｉＰＶＤでは成膜され難い箇所を、ウェットプロセスの利点であるカバレッジを用いて修理する技術である。
また、本発明は、半導体デバイスの微細化により、孔や溝の底においてｉＰＶＤでは成膜され難い箇所を、ウェットプロセスの利点であるカバレッジを用いて修理する技術である。
続いて、本発明に係るダマシン配線の形成方法について、実施例に基づきさらに説明する。本実施例では、前記実施の形態に示した方法に基づき、実際に実験を行うことにより、その効果を検証した。
［実施例１］
実施例１では、本発明に係るダマシン配線の形成方法を検証するため、図４に示したフローに基づきシードリペア工程を実施した。即ち、図７に示すカバレッジの悪い銅シード層（初期状態）５０に対するシードリペア工程において、銅ナノパーティクルを銅シード層に定着させるベーク前に、有機溶媒によるエッチバックを行った。
尚、図７の多層膜断面写真はＳＥＭ像（走査型電子顕微鏡による断面写真）である。
実施例１では、本発明に係るダマシン配線の形成方法を検証するため、図４に示したフローに基づきシードリペア工程を実施した。即ち、図７に示すカバレッジの悪い銅シード層（初期状態）５０に対するシードリペア工程において、銅ナノパーティクルを銅シード層に定着させるベーク前に、有機溶媒によるエッチバックを行った。
尚、図７の多層膜断面写真はＳＥＭ像（走査型電子顕微鏡による断面写真）である。
この実験の結果として、図８（ａ）にベーク後の多層膜断面写真（ＳＥＭ像）を示し、図８（ｂ）にアニール後の多層膜断面写真（ＳＥＭ像）を示す。
また、比較例として、図９（ａ）に有機溶媒によるエッチバックを行わない場合のベーク後の多層膜断面写真（ＳＥＭ像）を示し、図９（ｂ）にアニール後の多層膜断面写真（ＳＥＭ像）を示す。
尚、これらの写真において、金属膜の部分は、二次電子放出率が高いため白く表示されている。
また、比較例として、図９（ａ）に有機溶媒によるエッチバックを行わない場合のベーク後の多層膜断面写真（ＳＥＭ像）を示し、図９（ｂ）にアニール後の多層膜断面写真（ＳＥＭ像）を示す。
尚、これらの写真において、金属膜の部分は、二次電子放出率が高いため白く表示されている。
これらの写真から分かるように、エッチバックを行った場合には、ベーク後、図８（ａ）に示すように、トレンチ（溝部）のボトム周辺や側壁に銅ナノパーティクル層５１が形成され、アニール後には図８（ｂ）に示すようにコンフォーマルな形状の銅膜であるカバレッジ層５２が得られた。
一方、エッチバックを行わない場合、ベーク後、図９（ａ）に示すように銅ナノパーティクル層５３がトレンチの入口を完全に塞ぎ、そのためにアニール後において、図９（ｂ）に示すように分散剤が蒸発され金属膜となされた銅ナノパーティクルの層は、体積のシュリンクを生じ、ボイド５４（黒く表示される空隙）が形成された。
［実施例２］
実施例２では、本発明に係るダマシン配線の形成方法を検証するため、図６に示したフローに基づきシードリペア工程を実施した。即ち、銅ナノパーティクルを銅シード層に定着させるベーク後に、有機溶剤によるエッチバックを行った。
図１０（ａ）にベーク後の状態、図１０（ｂ）にアニール後の状態の多層膜断面写真を示す。これらの写真から分かるように、第一の実施例と同様にエッチバックを行った場合には、ベーク後、図１０（ａ）に示すようにトレンチのボトム周辺や側壁に銅ナノパーティクル層５５が形成され、アニール後には図１０（ｂ）に示すように修理された銅膜であるカバレッジ層５６が得られた。
実施例２では、本発明に係るダマシン配線の形成方法を検証するため、図６に示したフローに基づきシードリペア工程を実施した。即ち、銅ナノパーティクルを銅シード層に定着させるベーク後に、有機溶剤によるエッチバックを行った。
図１０（ａ）にベーク後の状態、図１０（ｂ）にアニール後の状態の多層膜断面写真を示す。これらの写真から分かるように、第一の実施例と同様にエッチバックを行った場合には、ベーク後、図１０（ａ）に示すようにトレンチのボトム周辺や側壁に銅ナノパーティクル層５５が形成され、アニール後には図１０（ｂ）に示すように修理された銅膜であるカバレッジ層５６が得られた。
以上の実施例１、２の結果から、本発明に係るダマシン配線の形成方法によれば、トレンチ等の溝部のボトム周辺や側壁等、シード層の被膜がなされ難い箇所にも充分な金属膜を形成でき、コンフォーマル（膜厚が均一）な形状のカバレッジ層を得ることができることを確認した。
本発明は、半導体基板におけるダマシン配線の形成方法に適用でき、半導体製造業界、電子デバイス製造業界等において好適に用いることができる。
１ 半導体基板
２ 絶縁膜
２ａ 溝部
３ 銅配線
４ フォトレジスト
４ａ 配線パターン
５ 銅シード層（シード層）
６ 銅
７ 銅インク（ナノパーティクル含有溶液）
１０ エッチストッパ層
１１ バリアメタル層
２ 絶縁膜
２ａ 溝部
３ 銅配線
４ フォトレジスト
４ａ 配線パターン
５ 銅シード層（シード層）
６ 銅
７ 銅インク（ナノパーティクル含有溶液）
１０ エッチストッパ層
１１ バリアメタル層
Claims (4)
- 絶縁膜に形成された溝部に配線材料のシード層をスパッタ成膜し、前記溝部を配線材料で埋め込むダマシン配線の形成方法であって、
スパッタ成膜された前記シード層に、分散剤に溶かした配線材料のナノパーティクル含有溶液を塗布するステップと、
前記ナノパーティクル含有溶液上に有機溶媒を塗布しエッチバックするステップと、
前記ナノパーティクルの溶媒と前記有機溶媒とを蒸発させるベーク処理を行うステップと、
前記分散剤を蒸発させナノパーティクルを金属膜にするアニール処理を行うステップと、
電解めっき、もしくはＣＶＤにより前記溝部の前記配線材料を成長させ、前記溝部を前記配線材料で埋め込むステップとを実行することを特徴とするダマシン配線の形成方法。 - 絶縁膜に形成された溝部に配線材料のシード層をスパッタ成膜し、前記溝部を配線材料で埋め込むダマシン配線の形成方法であって、
スパッタ成膜された前記シード層に、分散剤に溶かした配線材料のナノパーティクル含有溶液を塗布するステップと、
前記ナノパーティクルの溶媒を蒸発させるベーク処理を行うステップと、
前記ナノパーティクル上に有機溶媒を塗布しエッチバックするステップと、
前記有機溶媒を蒸発させるベーク処理を行うステップと、
前記分散剤を蒸発させナノパーティクルを金属膜にするアニール処理を行うステップと、
電解めっき、もしくはＣＶＤにより前記溝部の前記配線材料を成長させ、前記溝部を前記配線材料で埋め込むステップとを実行することを特徴とするダマシン配線の形成方法。 - 前記配線材料は銅（Ｃｕ）または銀（Ａｇ）であることを特徴とする請求項１または請求項２に記載されたダマシン配線の形成方法。
- 前記エッチバックに用いる有機溶媒はトルエンであることを特徴とする請求項１乃至請求項３のいずれかに記載されたダマシン配線の形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005371893A JP4408432B2 (ja) | 2005-12-26 | 2005-12-26 | ダマシン配線の形成方法 |
| US11/643,959 US20070148972A1 (en) | 2005-12-26 | 2006-12-22 | Method of repairing seed layer for damascene interconnects |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005371893A JP4408432B2 (ja) | 2005-12-26 | 2005-12-26 | ダマシン配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007173686A JP2007173686A (ja) | 2007-07-05 |
| JP4408432B2 true JP4408432B2 (ja) | 2010-02-03 |
Family
ID=38194431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005371893A Expired - Fee Related JP4408432B2 (ja) | 2005-12-26 | 2005-12-26 | ダマシン配線の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20070148972A1 (ja) |
| JP (1) | JP4408432B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10231344B2 (en) | 2007-05-18 | 2019-03-12 | Applied Nanotech Holdings, Inc. | Metallic ink |
| US8404160B2 (en) * | 2007-05-18 | 2013-03-26 | Applied Nanotech Holdings, Inc. | Metallic ink |
| WO2009012536A1 (en) * | 2007-07-20 | 2009-01-29 | Interuniversitair Microelektronica Centrum | Damascene contacts on iii-v cmos devices |
| US8506849B2 (en) * | 2008-03-05 | 2013-08-13 | Applied Nanotech Holdings, Inc. | Additives and modifiers for solvent- and water-based metallic conductive inks |
| US9730333B2 (en) * | 2008-05-15 | 2017-08-08 | Applied Nanotech Holdings, Inc. | Photo-curing process for metallic inks |
| US20090286383A1 (en) * | 2008-05-15 | 2009-11-19 | Applied Nanotech Holdings, Inc. | Treatment of whiskers |
| US20100000762A1 (en) * | 2008-07-02 | 2010-01-07 | Applied Nanotech Holdings, Inc. | Metallic pastes and inks |
| KR101735710B1 (ko) | 2009-03-27 | 2017-05-15 | 어플라이드 나노테크 홀딩스, 인크. | 광 및／또는 레이저 소결을 향상시키기 위한 버퍼층 |
| US8422197B2 (en) * | 2009-07-15 | 2013-04-16 | Applied Nanotech Holdings, Inc. | Applying optical energy to nanoparticles to produce a specified nanostructure |
| KR101288163B1 (ko) * | 2011-10-25 | 2013-07-18 | 삼성전기주식회사 | 무수축 세라믹 기판 및 이의 제조 방법 |
| WO2014011578A1 (en) | 2012-07-09 | 2014-01-16 | Applied Nanotech Holdings, Inc. | Photosintering of micron-sized copper particles |
| WO2014194049A1 (en) * | 2013-05-31 | 2014-12-04 | The Regents Of The University Of California | Through silicon vias and thermocompression bonding using inkjet-printed nanoparticles |
| JP2016048779A (ja) * | 2014-08-27 | 2016-04-07 | Jsr株式会社 | ３次元配線を有する回路装置、３次元配線の形成方法、および３次元配線用の金属膜形成用組成物 |
| US10861763B2 (en) * | 2016-11-26 | 2020-12-08 | Texas Instruments Incorporated | Thermal routing trench by additive processing |
| US11676880B2 (en) | 2016-11-26 | 2023-06-13 | Texas Instruments Incorporated | High thermal conductivity vias by additive processing |
| CN115769437A (zh) | 2021-03-15 | 2023-03-07 | 京东方科技集团股份有限公司 | 金属网格的制备方法、薄膜传感器及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7138014B2 (en) * | 2002-01-28 | 2006-11-21 | Applied Materials, Inc. | Electroless deposition apparatus |
| US6887297B2 (en) * | 2002-11-08 | 2005-05-03 | Wayne State University | Copper nanocrystals and methods of producing same |
-
2005
- 2005-12-26 JP JP2005371893A patent/JP4408432B2/ja not_active Expired - Fee Related
-
2006
- 2006-12-22 US US11/643,959 patent/US20070148972A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007173686A (ja) | 2007-07-05 |
| US20070148972A1 (en) | 2007-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4408432B2 (ja) | ダマシン配線の形成方法 | |
| KR100365643B1 (ko) | 반도체 장치의 다마신 배선 형성 방법 및 그에 의해형성된 다마신 배선 구조체 | |
| JP6921990B2 (ja) | 超伝導体相互接続のための予洗浄および堆積の方法 | |
| JP2002075995A (ja) | 半導体装置及びその製造方法 | |
| JP7027432B2 (ja) | 相互接続構造及びその形成方法 | |
| JP3992654B2 (ja) | 半導体装置の製造方法 | |
| US20140329385A1 (en) | Method for manufacturing semiconductor thick metal structure | |
| TWI427737B (zh) | 形成積體電路結構的方法 | |
| TWI513378B (zh) | 改善窄銅填孔之導電性的方法及結構 | |
| JP4339152B2 (ja) | 配線構造の形成方法 | |
| JP2004247675A (ja) | 半導体装置の製造方法 | |
| JPH113892A (ja) | 半導体装置の製造方法 | |
| JP2001358211A (ja) | 半導体装置およびその製造方法 | |
| JP2005294640A (ja) | 半導体装置の製造方法 | |
| JP5891753B2 (ja) | 半導体装置の製造方法 | |
| JP4207113B2 (ja) | 配線構造の形成方法 | |
| US7488681B2 (en) | Method for fabricating Al metal line | |
| JP2001053023A (ja) | 半導体装置の製造方法及び製造装置 | |
| JP3939270B2 (ja) | 配線構造の形成方法 | |
| JP2007188926A (ja) | ダマシン配線の形成方法 | |
| JP4605995B2 (ja) | 配線構造の形成方法 | |
| JP2002231902A (ja) | 半導体装置およびその製造方法 | |
| KR100849821B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100467803B1 (ko) | 반도체 소자 제조 방법 | |
| JP6298312B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090925 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091109 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091109 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151120 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |