[go: up one dir, main page]

KR100467803B1 - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR100467803B1
KR100467803B1 KR10-2002-0043387A KR20020043387A KR100467803B1 KR 100467803 B1 KR100467803 B1 KR 100467803B1 KR 20020043387 A KR20020043387 A KR 20020043387A KR 100467803 B1 KR100467803 B1 KR 100467803B1
Authority
KR
South Korea
Prior art keywords
copper
interlayer insulating
insulating film
metal wiring
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2002-0043387A
Other languages
English (en)
Other versions
KR20040009445A (ko
Inventor
조경수
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2002-0043387A priority Critical patent/KR100467803B1/ko
Publication of KR20040009445A publication Critical patent/KR20040009445A/ko
Application granted granted Critical
Publication of KR100467803B1 publication Critical patent/KR100467803B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자 제조 방법에 관한 것으로, 그 목적은 구리 배선의 디라미네이션을 방지하는 데 있다. 이를 위해 본 발명에서는, 반도체 기판의 구조물 상에 금속막을 형성하고 패터닝하여 하부 금속배선을 형성하는 단계; 하부 금속배선을 포함한 상부 전면에 층간절연막을 증착하고 층간절연막을 선택적으로 식각하여 금속배선구 및 비아를 형성하는 단계; 금속배선구와 비아의 내부를 포함하여 층간절연막 상에 구리를 형성하여 비아 및 금속배선구를 매립하는 단계; 구리를 음극인 전해액에 접촉시켜 구리가 양극으로 작용하는 전해연마법으로, 구리의 상면이 금속배선구의 상면보다 낮아질 때까지 구리를 제거하는 단계; 층간절연막의 상면이 구리의 상면과 동일하게 될 때까지 층간절연막을 건식식각하는 단계를 포함하여 반도체 소자를 제조한다.

Description

반도체 소자 제조 방법 {Fabrication method of semiconductor device}
본 발명은 반도체 제조 방법에 관한 것으로, 더욱 상세하게는 구리배선을 형성하는 방법에 관한 것이다.
일반적으로 금속 배선으로 널리 사용하는 금속으로는 텅스텐(W), 알루미늄(Al) 및 알루미늄 합금 등이 있다. 그러나, 구리(Cu)는 텅스텐, 알루미늄에 비하여 비저항이 작으며 신뢰성이 우수한 금속 배선 재료이므로, 반도체 소자의 금속배선을 구리로 대체하려는 연구가 활발히 진행되고 있다.
그런데, 구리는 텅스텐, 알루미늄과는 달리 건식 식각(Reactive Ion Etching)에 의한 배선 형성이 어려운 재료이다. 따라서, 구리의 경우에는 건식 식각 공정을 거치지 않으면서 플러그(plug)와 금속배선(line)을 동시에 형성할 수 있는 방법에 관하여 활발히 연구되고 있는바, 이러한 공정을 두얼 다마신(dualdamascene) 공정이라 한다.
기존의 구리를 이용한 두얼 다마신 공정에 의하면 구리를 웨이퍼에 전면(blanket) 증착한 후에 불필요한 웨이퍼 표면의 구리층을 화학기계적 연마 공정으로 제거함으로써 최종적인 구리 플러그와 금속배선을 형성한다.
그러면, 첨부된 도 1a 내지 도 1d를 참조하여 종래의 반도체 소자 제조 방법을 설명한다.
먼저, 도 1a에 도시된 바와 같이, 반도체 기판 구조물(1) 상부의 콘택(contact) 또는 비아(via)를 포함하는 절연막(2) 상에 금속막을 형성하고 패터닝하여 반도체 소자의 회로 형성을 위한 하부 금속배선(3)을 형성한다.
이어서, 금속 배선층을 포함한 상부 전면에 산화막으로 이루어진 층간절연막(4)을 두껍게 증착한 다음, 층간절연막(4)의 상부에 감광막을 도포하고 노광 및 현상하여 금속 배선구 형성을 위한 제1감광막 패턴(5)을 형성한다.
다음, 도 1b에 도시된 바와 같이, 제1감광막 패턴(5)을 마스크로 이용하여,금속 배선구로 예정된 부분의 층간절연막(4)을 소정두께 식각하여 금속 배선구(6)를 형성한 후, 오프닝된 부분의 폭이 제1감광막 패턴(5)보다 더 좁은 폭을 가지는 제2감광막 패턴(7)을, 오프닝된 부분이 금속 배선구(6)의 중앙에 위치하도록 층간절연막(4)의 상부에 형성하고, 이를 마스크로 이용하여 노출된 층간절연막(4)을 하부 금속배선(3)의 상부 표면이 노출될 때까지 식각하여 비아(8)를 형성한다.
다음, 도 1c에 도시된 바와 같이, 노출된 하부 금속배선(3)을 포함하여 층간절연막(4)의 상부 전면에 금속막(9)을 증착하여 비아(8) 및 금속배선구(6)를 매립한다.
다음, 도 1d에 도시된 바와 같이 층간절연막(4)의 상면이 노출될 때까지 금속막(9)을 화학기계적 연마하여 평탄화함으로써 비아와 금속배선층을 동시에 형성한다.
그러나, 층간절연막을 이루는 산화막에 비해 구리는 동일한 스트레스(stress)에 대한 변형율, 즉 스트레인(strain)이 훨씬 작은 물성을 가지고 있기 때문에, 결과적으로 층간절연막(4)의 상면이 노출될 때까지 금속막(9)을 화학기계적 연마하는 작업시 구리 및 층간절연막에 가해지는 동일한 압력에 대한 스트레인 차이에 의해 구리 배선이 들뜨는 현상인 디라미네이션(delamination)이 유발되는 문제점이 있었다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 구리 배선의 디라미네이션을 방지하는 데 있다.
도 1a 내지 도 1d는 종래 반도체 소자 제조 방법을 도시한 단면도이다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자 제조 방법을 도시한 단면도이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 비아 및 금속배선구에 매립된 구리를 음극으로 구성된 전해액에 접촉시켜 양극으로 작용하는 구리가 전해액 내에서 떨어져나가 식각되도록 하는 전해연마법으로 구리를 제거하여 금속배선구의 상면보다 낮게 한 다음, 층간절연막을 건식식각하여 구리와 동일높이가 되도록 함으로써 구리배선을 형성하는 것을 특징으로 한다.
즉, 본 발명에 따른 반도체 소자 제조 방법은, 반도체 기판의 구조물 상에금속막을 형성하고 패터닝하여 하부 금속배선을 형성하는 단계; 하부 금속배선을 포함한 상부 전면에 층간절연막을 증착하고 층간절연막을 선택적으로 식각하여 금속배선구 및 비아를 형성하는 단계; 금속배선구와 비아의 내부를 포함하여 층간절연막 상에 구리를 형성하여 비아 및 금속배선구를 매립하는 단계; 구리를 음극인 전해액에 접촉시켜 구리가 양극으로 작용하는 전해연마법으로, 구리의 상면이 금속배선구의 상면보다 낮아질 때까지 구리를 제거하는 단계; 층간절연막의 상면이 구리의 상면과 동일하게 될 때까지 층간절연막을 건식식각하는 단계를 포함하여 이루어진다.
이때, 구리를 전해연마법으로 제거하기 전에, 층간절연막이 노출되지 않을 때까지 구리를 화학기계적 연마하여 소정두께, 즉 층간절연막 상의 구리 총 두께에 대해 2/3 이내의 두께만큼 제거할 수 있으며, 이러한 화학기계적 연마 후에는 300~450℃의 온도에서 10~60분의 시간동안 열처리를 수행할 수 있다.
또한, 구리를 형성하기 전에, 금속배선구와 비아의 내벽 및 층간절연막 상에는 Ti, Ta, TaN, 또는 탄소가 함유된 TaN 등의 물질을 200~700Å의 두께로 하여 베리어금속막을 형성할 수 있다.
구리를 형성할 때에는, 먼저 플라즈마 화학기상증착 방법으로 300~1000Å의 두께로 형성한 다음, 전기도금방법으로 형성하여 비아 및 금속배선구를 매립하도록 형성하며, 구리를 형성한 후에는 350~500℃의 온도에서 10~60분의 시간동안 불활성 가스 분위기에서 열처리할 수 있다.
층간절연막의 상면이 구리의 상면과 동일하게 될 때까지 층간절연막을 건식식각하는 단계 이후에는, 구리 및 층간절연막을 500Å 이내의 두께만큼 화학기계적 연마하여 평탄화할 수 있으며, 평탄화 이후에는 400~550℃의 온도에서 30~90분의 시간동안 열처리를 수행할 수 있다.
이하, 본 발명에 따른 반도체 소자 제조 방법에 대해 상세히 설명한다. 도 2a 내지 도 2e는 본 발명에 따른 반도체 소자 제조 방법을 도시한 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 반도체 기판의 구조물(11), 즉 개별 소자가 형성된 반도체 기판 또는 하부 금속 배선층 상부에 산화막 등으로 이루어진 하부절연막(12)을 형성하고, 하부절연막(12) 상에 금속막을 형성하고 패터닝하여 반도체 소자의 회로 형성을 위한 하부 금속배선(13)을 형성한다.
이어서, 하부 금속배선(13)을 포함한 상부 전면에 산화막 등으로 이루어진 층간절연막(14)을 두껍게 증착하고 평탄화한 후, 층간절연막(14) 상에 감광막을 도포하고 노광 및 현상하여 금속 배선구로 예정된 영역의 상부에 해당하는 감광막을 제거하여 제1감광막 패턴(15)을 형성한다.
다음, 도 2b에 도시된 바와 같이, 제1감광막 패턴(15)을 마스크로 하여 금속 배선구로 예정된 부분의 층간절연막(14)을 소정두께 식각하여 금속 배선구(16)를 형성한 후, 제1감광막 패턴(15)을 제거하고 세정공정을 수행한다.
이어서, 층간절연막(14) 상에 감광막을 도포하고 노광 및 현상하여 비아로 예정된 영역의 상부에 해당하는 감광막을 제거하여 제2감광막 패턴(17)을 형성한다. 이 때, 일반적으로 비아는 금속배선구보다 더 좁은 폭을 가지므로, 제2감광막 패턴(17)의 오프닝된 부분의 폭은 제1감광막 패턴(5)보다 더 좁은 폭을 가지며,제2감광막 패턴(17)의 오프닝된 부분은 금속 배선구(16)의 중앙에 위치하도록 하는 것이 바람직하다.
이러한 제2감광막 패턴(17)을 마스크로 이용하여 노출된 층간절연막(14)을 하부 금속배선(13)의 상부 표면이 노출될 때까지 식각하여 비아(18)를 형성한 다음, 제2감광막 패턴(17)을 제거하고 세정공정을 수행한다.
다음, 도 2c에 도시된 바와 같이, 노출된 하부 금속배선(13)을 포함하여 층간절연막(14)의 상부 전면에 베리어금속막(19)을 얇게 증착하고, 베리어금속막(19) 상에 구리(20)를 증착하여 비아(18) 및 금속배선구(16)를 매립한다.
이 때, 베리어금속막으로는 Ti, Ta, TaN, 또는 탄소가 함유된 TaN 등을 형성하고, 그 두께는 200~700Å으로 하는 것이 바람직하다.
구리를 증착할 때에는, 먼저 플라즈마 화학기상증착 방법으로 300~1000Å의 두께로 형성한 다음, 전기도금방법으로 비아 및 금속배선구를 충분히 매립하도록 형성한다. 이러한 구리 형성 후에는 접착력 향상 및 결정립 증가로 인한 자체 저항값 감소를 위해 열처리를 수행하는 것이 좋으며, 열처리할 때에는 350~500℃의 온도에서 10~60분의 시간동안 불활성 가스 분위기에서 수행하도록 한다. 더욱 바람직하게는 450℃의 온도에서 45분의 동안 헬륨 가스 분위기에서 열처리하는 것이다.
다음, 비아 및 금속배선구에 매립된 구리를, 음극으로 구성된 전해액에 접촉시키면 구리가 양극으로 작용하여 떨어져나가 식각되도록 하는 전해연마법을 이용하여 도 2d에 도시된 바와 같이 구리(19)의 높이가 층간절연막(14)의 높이보다 낮아질 때까지 구리(19)를 제거한다.
이때, 전해액으로는 SO4등을사용가능하다. 또한, 전해연마가 장시간 이루어지다보면 잔존하는 구리의 두께가 불균일해질 가능성이 커지기 때문에, 전해연마하기 전에 구리(20)를 화학기계적 연마하여 일정두께 제거할 수도 있으며, 이러한 화학기계적 연마 시에는 베리어금속막(19)이 노출되지 않을 정도로만 연마하는 것이 바람직하다.
이는, 만약 과도하게 화학기계적 연마하여 베리어금속막(19)을 구리(20)와 함께 연마하면 베리어금속막(19)과 구리(20)의 스트레인 차이에 의해 구리의 디라미네이션이 유발될 수도 있기 때문이다.
이와 같이 전해연마하기 전에 화학기계적 연마로 제거하는 구리(20)의 두께는 층간절연막(14) 상의 구리 총 두께에 대해 2/3 이내가 되도록 하는 것이 좋으며, 이러한 화학기계적 연마 후에는 300~350℃의 온도에서 10~60분의 시간동안 열처리하여 수분 등을 제거하는 것이 좋다. 더욱 바람직하게는 420℃의 온도에서 30분동안 열처리하는 것이다.
다음, 도 2e에 도시된 바와 같이, 금속배선구(16) 이외의 영역 상에 있는 베리어금속막(19) 및 층간절연막(14)을 건식식각으로 제거하여 베리어금속막(19) 및 층간절연막(14)의 높이를 구리(20)의 높이와 동일하게 한다.
이후에는, 구리(20) 및 층간절연막(14)을 500Å 이내의 두께만큼 화학기계적 연마하여 평탄화할 수 있으며, 이러한 화학기계적 연마 이후에는 400~550℃의 온도에서 30~90분의 시간동안 열처리하는 것이 좋다. 더욱 바람직하게는 480℃의 온도에서 60분동안 열처리하는 것이다.
상술한 바와 같이, 본 발명에서는 전해연마법을 이용하여 구리를 제거하기 때문에, 종래 화학기계적 연마로만 구리를 제거할 때 층간절연막과 구리의 스트레인 차이로 인해 발생하였던 구리배선의 들뜸 현상인 디라미네이션이 방지되는 효과가 있다.
따라서, 디라미네이션에 기인한 소자의 불량발생률 감소를 방지하여 수율을 향상시키는 효과가 있다.

Claims (9)

  1. 반도체 기판의 구조물 상에 금속막을 형성하고 패터닝하여 하부 금속배선을 형성하는 단계;
    상기 하부 금속배선을 포함한 상부 전면에 층간절연막을 증착하고 상기 층간절연막을 선택적으로 식각하여 금속배선구 및 비아를 형성하는 단계;
    상기 금속배선구와 비아의 내부를 포함하여 상기 층간절연막 상에 베리어금속막과 구리를 형성하여 상기 비아 및 금속배선구를 매립하는 단계;
    상기 구리를 음극인 전해액에 접촉시켜 상기 구리가 양극으로 작용하는 전해연마법으로, 상기 구리의 상면이 상기 금속배선구의 상면보다 낮아질 때까지 상기 구리를 제거하는 단계;
    상기 층간절연막의 상면이 상기 구리의 상면과 동일하게 될 때까지 상기 베리어금속막과 층간절연막을 건식식각하는 단계를 포함하는 반도체 소자 제조 방법.
  2. 제 1 항에 있어서,
    상기 구리를 전해연마법으로 제거하기 전에, 상기 층간절연막이 노출되지 않을 때까지 상기 구리를 화학기계적 연마하여 소정두께 제거하는 반도체 소자 제조 방법.
  3. 제 2 항에 있어서,
    상기 화학기계적 연마로 제거하는 상기 구리의 두께는 상기 층간절연막 상의 구리 총 두께에 대해 2/3 이내인 반도체 소자 제조 방법.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 베리어금속막은 Ti, Ta, TaN, 탄소가 함유된 TaN로 이루어진 군에서 선택된 한 물질로 형성하는 반도체 소자 제조 방법.
  6. 제 5 항에 있어서,
    상기 베리어금속막은 200~700Å의 두께로 형성하는 반도체 소자 제조 방법.
  7. 제 1 항에 있어서,
    상기 구리를 형성할 때에는, 상기 구리를 플라즈마 화학기상증착 방법으로 300~1000Å의 두께로 형성한 다음, 전기도금방법으로 형성하여 상기 비아 및 금속배선구를 매립하는 반도체 소자 제조 방법.
  8. 제 1 항에 있어서,
    상기 층간절연막의 상면이 상기 구리의 상면과 동일하게 될 때까지 상기 층간절연막을 건식식각하는 단계 이후에는, 상기 구리 및 상기 층간절연막을 화학기계적 연마하여 평탄화하는 단계를 더 포함하는 반도체 소자 제조 방법.
  9. 제 8 항에 있어서,
    상기 구리 및 층간절연막을 화학기계적 연마하여 평탄화할 때에는, 상기 구리 및 층간절연막을 500Å 이내의 두께만큼 연마하는 반도체 소자 제조 방법.
KR10-2002-0043387A 2002-07-23 2002-07-23 반도체 소자 제조 방법 Expired - Fee Related KR100467803B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0043387A KR100467803B1 (ko) 2002-07-23 2002-07-23 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0043387A KR100467803B1 (ko) 2002-07-23 2002-07-23 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20040009445A KR20040009445A (ko) 2004-01-31
KR100467803B1 true KR100467803B1 (ko) 2005-01-24

Family

ID=37318362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0043387A Expired - Fee Related KR100467803B1 (ko) 2002-07-23 2002-07-23 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR100467803B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101014839B1 (ko) * 2008-07-01 2011-02-16 홍익대학교 산학협력단 3차원 ＳｉＰ의 관통형 비아와 범프의 전기화학적 가공방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015460A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置の製造方法
KR20020054662A (ko) * 2000-12-28 2002-07-08 박종섭 반도체소자의 금속배선 형성방법
KR20020090440A (ko) * 2001-05-25 2002-12-05 주식회사 하이닉스반도체 반도체 소자의 구리배선 형성방법
KR20030093327A (ko) * 2001-04-24 2003-12-06 에이씨엠 리서치, 인코포레이티드 더미 구조체를 사용하여 트렌치 또는 비아를 구비한웨이퍼 상의 금속층을 전해연마하는 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015460A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置の製造方法
KR20020054662A (ko) * 2000-12-28 2002-07-08 박종섭 반도체소자의 금속배선 형성방법
KR20030093327A (ko) * 2001-04-24 2003-12-06 에이씨엠 리서치, 인코포레이티드 더미 구조체를 사용하여 트렌치 또는 비아를 구비한웨이퍼 상의 금속층을 전해연마하는 방법
KR20020090440A (ko) * 2001-05-25 2002-12-05 주식회사 하이닉스반도체 반도체 소자의 구리배선 형성방법

Also Published As

Publication number Publication date
KR20040009445A (ko) 2004-01-31

Similar Documents

Publication Publication Date Title
CN100378954C (zh) 半导体元件及制造铜导线的方法
US7208404B2 (en) Method to reduce Rs pattern dependence effect
JPH10189733A (ja) 多孔性誘電体の金属被覆法
US20050070086A1 (en) Semiconductor device and method for fabricating the same
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
US6146986A (en) Lithographic method for creating damascene metallization layers
US7545045B2 (en) Dummy via for reducing proximity effect and method of using the same
US6174798B1 (en) Process for forming metal interconnect stack for integrated circuit structure
US7148140B2 (en) Partial plate anneal plate process for deposition of conductive fill material
US7326981B2 (en) Methods and apparatuses for producing a polymer memory device
KR100590203B1 (ko) 반도체 장치의 금속 패턴 형성 방법
JP2005044910A (ja) 配線形成方法及び配線形成装置
KR100467803B1 (ko) 반도체 소자 제조 방법
US6927160B1 (en) Fabrication of copper-containing region such as electrical interconnect
CN109887880B (zh) 一种半导体连接结构及其制作方法
KR100458594B1 (ko) 반도체 소자 제조 방법
JP4525534B2 (ja) 半導体装置の製造方法
KR100906307B1 (ko) 반도체 소자의 제조 방법
KR100545899B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100476707B1 (ko) 반도체 소자의 제조 방법
KR100458589B1 (ko) 반도체 소자 제조 방법
JP4064595B2 (ja) 半導体装置の製造方法
KR20040009789A (ko) 반도체 소자 및 그 제조 방법
US7381638B1 (en) Fabrication technique using sputter etch and vacuum transfer
JP4605995B2 (ja) 配線構造の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020723

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040531

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20041230

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050113

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050114

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080103

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090102

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20091224

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20101222

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20111220

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee