[go: up one dir, main page]

KR100204009B1 - 반도체소자 제조방법 - Google Patents

반도체소자 제조방법 Download PDF

Info

Publication number
KR100204009B1
KR100204009B1 KR1019950055930A KR19950055930A KR100204009B1 KR 100204009 B1 KR100204009 B1 KR 100204009B1 KR 1019950055930 A KR1019950055930 A KR 1019950055930A KR 19950055930 A KR19950055930 A KR 19950055930A KR 100204009 B1 KR100204009 B1 KR 100204009B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
contact hole
metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019950055930A
Other languages
English (en)
Other versions
KR970052341A (ko
Inventor
황준
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950055930A priority Critical patent/KR100204009B1/ko
Publication of KR970052341A publication Critical patent/KR970052341A/ko
Application granted granted Critical
Publication of KR100204009B1 publication Critical patent/KR100204009B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 낮은 온도에서의 리플로우 방법에 관한 것이다.
본 발명은 반도체 기판상에 층간절연막을 형성하는 단계와, 상기층간절연막을 선택적으로 식각하여 콘택홀을 형성하는 단계, 낮은 에너지의 아르곤 플라즈마를 조사하고 비교적 낮은 온도에서 어닐링 공정을 행하여 상기 층간절연막을 플로우시키는 단계, 및 상기 콘택홀을 포함한 층간절연막 전면에 금속을 중착하는 단계를 포함하는 반도체소자 제조방법을 제공한다.

Description

반도체소자 제조방법
제1도 및 제2도는 종래의 플로우 불량에 의한 금속 증착시의 문제점을 나타낸 도면.
제3도는 본 발명에 의한 반도체소자 제조방법을 도시한 공정 순서도
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 층간절연막
3 : 포토레지스트패턴 4 : 콘택홀
5 : 금속
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 BPSG(borophospho_
silicate glass) 의 리플로우(reflow) 방법에 관한 것이다.
반도체소자가 고집적화되어 감에 따라 콘택홀에 대한 금속공정(metallization)의 스텝 커버리지(step coverage)를 향상시키는 일이 크게 문제시되고 있다. 스텝 커버리지를 향상시키기 위해 콘택홀이 형성될 절연층을 고온에서 플로우시키는 공정이 필요하게 되는데, 이 경우 다층 배선 형성시의 금속공정에서는 금속 자체의 용융(melting) 온도가 낮기 때문에 고온에서의 플로우공정을 실시할 수 없으며, 또한 고온에서의 플로우공정시 이온주입된 도판트(dopant) 가 불필요하게 확산 (diffusion)되는 문제가 있어 미세 콘택홀에 대한 낮은 온도 (45℃이하) 에서의 플로우공정이 요구되고 있다.
제1도 및 제2도에 플로우 불량에 의한 금속 중착시의 문제점을 나타내었다. 제1도에 도시된 바와 같이 반도체기판(1)상에 형성된 층간절연막인 BPSG막(2)에 형성된 콘택홀 상에 금속(3)을 증착할 경우 BPSG 막의 표면에 비해 콘택홀 벽면에서 금속이 중착된 두께가 얇아 금속선이 단락(A)될 수 있다.
또한, 제2도에 도시된 바와 같이 미세 콘택홀에 금속을 중착할 경우, 콘택홀 상부 옛지부에서 금속이 두껍게 중착되어 콘택홀 내부에 보이드(void)(B) 가 형성되어 반도체소자의 특성을 저하시킬 수 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 금속공정시의 스텝 커버리지를 향상시키기 위해 낮은 온도에서 효과적으로 플로우시키는 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자 제조방법은 반도체기판상에 층간절연막을 형성하는 단계와, 상기 층간절연막을 선택적으로 식각하여 콘택홀을 형성하는 단계, 낮은 에너지의 아르곤 플라즈마를 조사하고 비교적 낮은 온도에서 어닐링 공정을 행하여 상기 층간절연막을 플로우시키는 단계, 및 상기 콘택홀을 포함한 층간절연막 전면에 금속을 증착하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제3도 본 발명의 일실시예에 의한 반도체소자의 콘택홀 형성 및 금속 증착공정을 순서에 따라 도시하였다.
먼저, 제3a도에 도시된 바와 같이 반도체기판(1)상에 층간절연막으로서, 예컨대 BPSG막(2)을 형성한다. 이때, 층간절연막은 PSG 또는 BSG로 형성할 수도 있다.
이어서 제3b도에 도시된 바와 같이 상기 BPSG막(2)상에 포토레지스트를 도포한 후, 이를 선택적으로 노광 및 현상하여 소정의 콘택홀 패턴 (3)을 형성한다.
다음에 제3c도에 도시된 바와 같이 상기 포토레지스트패턴(3)을 마스크로 이용하여 상기 BPSG막(2)을 식각하여 콘택홀(4)을 형성한 후, 포토레지스트래턴을 제거한다.
이어서 제3d도에 도시된 바와 같이 300-450℃의 온도에서 30-90분 동안 5-15eV의 매우 낮은 RF에너지의 아르곤 플라즈마를 상기 BPSG막에 조사하고, 로(furnace)내에서 300-450℃ 의 온도에서 어닐링(annealing)을 행하여 BPSG막을 플로우시킨다.
다음에 제3e도에 도시된 바와 같이 상기 플로우된 BPSG막(2) 전면에 금속(5)을 스퍼더링에 의해 증착하여 금속배선을 형성한다.
이상 상술한 바와 같이 본 발명에 의하면, 낮은 에너지의 프라즈마를 이용함으로써 비교적 낮은 온도에서의 플로우공정이 가능하게 되며, 금속의 스텝 커버리지를 향상시킬 수 있게 된다.

Claims (4)

  1. 반도체기판상에 층간절연막을 형성하는 단계와, 상기 층간절연막을 선택적으로 식각하여 콘택홀을 형성하는 단계,
    낮은 에너지의 아르곤 플라즈마를 조사하고 비교적 낮은 온도에서 어닐링 공정을 행하여 상기 층간절연막을 플로우시키는 단계, 및 상기 콘택홀을 포함한 층간절연막 전면에 금속을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체소자 제조방법.
  2. 제1항에 있어서, 상기 층간절연막은 BPSG, PSG 및 BSG 중에서 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  3. 제1항에 있어서, 상기 아르곤플라즈마는 300-450℃의 온도에서 30-90분 동안 5-15eV정도의 에너지로 조사하는 것을 특징으로하는 반도체소자 제조방법.
  4. 제1항에 있어서, 상기 어닐링공정은 300 - 450℃의 온도에서 행하는 것을 특징으로 하는 반도체소자 제조방법.
KR1019950055930A 1995-12-23 1995-12-23 반도체소자 제조방법 Expired - Fee Related KR100204009B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950055930A KR100204009B1 (ko) 1995-12-23 1995-12-23 반도체소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950055930A KR100204009B1 (ko) 1995-12-23 1995-12-23 반도체소자 제조방법

Publications (2)

Publication Number Publication Date
KR970052341A KR970052341A (ko) 1997-07-29
KR100204009B1 true KR100204009B1 (ko) 1999-06-15

Family

ID=19444105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950055930A Expired - Fee Related KR100204009B1 (ko) 1995-12-23 1995-12-23 반도체소자 제조방법

Country Status (1)

Country Link
KR (1) KR100204009B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100411144B1 (ko) * 2002-02-26 2003-12-24 서울대학교 공과대학 교육연구재단 아르곤-수소 플라즈마를 이용한 무플럭스 솔더 범프의 리플로우 방법

Also Published As

Publication number Publication date
KR970052341A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR0144085B1 (ko) 반도체 소자의 금속배선 형성방법
US5087322A (en) Selective metallization for high temperature semiconductors
KR100204009B1 (ko) 반도체소자 제조방법
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
JP2720023B2 (ja) 半導体装置の製造方法
US5093274A (en) Semiconductor device and method for manufacture thereof
JPH02162722A (ja) 半導体装置の製造方法
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
KR100338106B1 (ko) 반도체소자의금속배선형성방법
KR100187677B1 (ko) 반도체 소자의 확산방지층 형성방법
KR19980056170A (ko) 반도체 소자의 금속 배선 형성방법
KR100284074B1 (ko) 반도체 소자 제조방법
KR0157876B1 (ko) 반도체 소자의 배선 제조방법
KR100253337B1 (ko) 반도체소자의 금속배선 형성방법
KR0184940B1 (ko) 반도체 소자 제조방법
KR0137813B1 (ko) 모스 트랜지스터(mosfet)의 금속 배선 형성 방법
KR930001896B1 (ko) 반도체 장치의 금속배선구조 및 그 형성방법
JPS6197825A (ja) 半導体装置の製造方法
KR100220242B1 (ko) 반도체 소자의 금속배선 형성방법
KR950011553B1 (ko) 금속배선 형성방법
KR0139599B1 (ko) 반도체 장치의 금속배선 형성방법
KR100186985B1 (ko) 반도체 소자의 콘택홀 매립 금속배선 형성방법
KR970004771B1 (ko) 반도체 소자의 금속배선 형성방법
KR20000030937A (ko) 반도체 소자의 미세 콘택홀 제조 방법
KR100617044B1 (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951223

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960819

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19951223

Comment text: Patent Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981229

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990325

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990326

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020219

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030218

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040218

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050221

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060220

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070221

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080222

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20090223

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20100224

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20110222

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20130209