[go: up one dir, main page]

JP6203533B2 - 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法 - Google Patents

注入領域および保護層を含む半導体デバイスおよびそれを形成する方法 Download PDF

Info

Publication number
JP6203533B2
JP6203533B2 JP2013103911A JP2013103911A JP6203533B2 JP 6203533 B2 JP6203533 B2 JP 6203533B2 JP 2013103911 A JP2013103911 A JP 2013103911A JP 2013103911 A JP2013103911 A JP 2013103911A JP 6203533 B2 JP6203533 B2 JP 6203533B2
Authority
JP
Japan
Prior art keywords
layer
protective layer
semiconductor
sin
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013103911A
Other languages
English (en)
Other versions
JP2013175782A (ja
Inventor
ティー．シェパード スコット
ティー．シェパード スコット
ウィリアム ザクスラー アダム
ウィリアム ザクスラー アダム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2013175782A publication Critical patent/JP2013175782A/ja
Application granted granted Critical
Publication of JP6203533B2 publication Critical patent/JP6203533B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H01L21/26553—Through-implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体デバイスに関し、特に、注入領域を含む半導体デバイスおよびそれに関連する方法に関する。
高出力、高温、および／または高周波数用途のために、広いバンドギャップの半導体材料、例えば炭化ケイ素（αＳｉＣでは室温で２．９９６ｅＶ）および第ＩＩＩ族窒化物（例えば、ＧａＮでは室温で３．３６ｅＶ）に大きな関心が集まっている。これらの材料は通常、ガリウムヒ素およびシリコンに比べて高い電界破壊強度および高い電子飽和速度を有する。
高出力および／または高周波数用途のために特に関心が寄せられているデバイスは、高電子移動度トランジスタ（ＨＥＭＴ）であり、これは変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）としても知られている。これらのデバイスは、異なるバンドギャップエネルギーを有する２つの半導体材料のヘテロ接合で２次元電子気体（２ＤＥＧ）が生成されるので、いくつかの状況の下で動作上の利点があり、ここで、より小さなバンドギャップの材料がより高い電子親和性を有する。２ＤＥＧは、非ドープの（「意図的でなくドープされた」）、より小さなバンドギャップの材料内の蓄積層であり、例えば１０１３キャリア／ｃｍ２を超える非常に高いシート電子濃度を含むことができる。さらに、より広いバンドギャップの半導体内で生じた電子が２ＤＥＧに移動し、イオン化不純物散乱の低減による高い電子移動度を可能にする。
高いキャリア濃度と高いキャリア移動度とのこの組合せは、ＨＥＭＴに非常に高い相互コンダクタンスを与えることができ、高周波数用途に関して金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）に性能面で大きく勝っている。
窒化ガリウム／窒化アルミニウムガリウム（ＧａＮ／ＡｌＧａＮ）材料システムで製造される高電子移動度トランジスタは、前述した高い破壊電界、広いバンドギャップ、大きな伝導帯オフセット、および／または高い飽和電子ドリフト速度を含めた材料特性の組合せにより、大きなＲＦ出力を発生できる可能性がある。さらに、２ＤＥＧ中の電子の大部分は、ＡｌＧａＮ中の分極に起因するものである。
ＧａＮ／ＡｌＧａＮシステムでのＨＥＭＴは、既に実証されている。ＡｌＧａＮ／ＧａＮ ＨＥＭＴ構造および製造方法が先行特許文献に記載されている（例えば、特許文献１および特許文献２参照）。半絶縁性炭化ケイ素基板と、基板上の窒化アルミニウム緩衝層と、緩衝層上の絶縁窒化ガリウム層と、窒化ガリウム層上の窒化アルミニウムガリウム障壁層と、窒化アルミニウムガリウム活性構造の上のパッシベーション層とを有するＨＥＭＴデバイスが先行特許文献に記載されている（例えば、Sheppard他による特許文献３参照）。
所望の半導体性質を提供するために、半導体層を不純物原子（すなわちドーパント）でドープすることが望まれることが多い。半導体材料のドーピングは、材料成長中および／または材料成長後に行うことができる。不純物原子は、注入イオンがドープ材料中で（電子の数を増やす）ドナーとして働くか、（ホールの数を増やす）アクセプタとして働くかによってｎ型またはｐ型に分類することができる。得られる材料は、材料中のドーパントの優勢なタイプによってｎ型またはｐ型と特徴付けることができる。
イオン注入は、半導体層を不純物でドープする周知の方法である。イオン注入プロセスでは、イオン化された不純物原子が、高真空下で、電界を通って目標層に向けて加速され、そこに注入される。目標層に向けられるイオンの数は線量と呼ばれ、一般にはイオン／ｃｍ２の単位で表される。イオンは、一般には電子ボルト（ｅＶ）の単位で表されるエネルギーレベルで加速される。注入層内でのイオンの分布は、注入条件と呼ばれることもある注入の線量およびエネルギー、ならびに注入されるイオンのタイプ、イオンが注入される材料のタイプ、注入の角度、および他の因子に依存する。注入されたイオンは、一般には、特定の深さでピーク濃度を有する濃度分布（すなわち「注入範囲」）を成す。
イオン注入は、ｐｎ接合、高導電性コンタクト領域、電界拡散領域など所望の領域を材料内に形成するための結晶材料の選択ドーピングに有用である。一般には、不純物が半導体層内に注入された後に、注入された不純物を高温でアニーリングすることが望ましい（すなわち、いわゆる活性化アニール）。活性化アニールは、半導体格子内への高エネルギーイオンの注入によって引き起こされる損傷を修復することができる。注入損傷は、例えば半導体格子内部での化学結合の破壊および／または転位を含むことがある。活性化アニールは、注入された不純物イオンがアクセプタおよび／またはドナーとして適切に働くことができる結晶格子内の適切な部位を見つけるのを助けることもできる。
米国特許第５１９２９８７号明細書 米国特許第５２９６３９５号明細書 米国特許第６３１６７９３号明細書 米国特許出願公開第２００２／００６６９０８Ａ１号明細書 米国特許出願公開第２００２／０１６７０２３Ａ１号明細書 米国特許第６６８６６１６号明細書 米国特許出願公開第２００３／０１０２４８２Ａ１号明細書 米国特許Ｒｅ．３４８６１号明細書 米国特許第４９４６５４７号明細書 米国特許第５２０００２２号明細書 米国特許第６２１８６８０号明細書 米国特許第５２１００５１号明細書 米国特許第５３９３９９３号明細書 米国特許第５５２３５８９号明細書 米国特許第５２９２５０１号明細書 米国特許第６４９８１１１号明細書
Yu et al., "Schottky barrier engineering in III-V nitrides via the piezoelectric effect," Applied Physics Letters, Vol. 73, No. 13, 1998
いくつかの半導体材料では、相当の格子損傷修復を行うことができる温度は、通常の周囲圧力で材料が解離する温度よりも高い。そのため、活性化アニール中に注入半導体層の上に安定なキャップ層を提供することが知られている。したがって、キャップ層の材料は、高温で安定であることが好ましい。しかし、注入層がアニーリングされた後に、そのようなキャップ層の除去が問題となることがある。
本発明のいくつかの実施形態による半導体デバイスを形成する方法は、半導体層の上に保護層を形成するステップと、第１の導電性タイプのイオンを保護層を通して半導体層内に注入して半導体層の注入領域を形成するステップと、半導体層および保護層をアニーリングして注入されたイオンを活性化させるステップと、保護層に開口を形成して半導体層の注入領域を露出させるステップと、開口部内に電極を形成するステップとを含む。注入イオンは、Ｓｉ、Ｓ、またはＯを含むことがあり、電極は、ソースまたはドレインコンタクトを含むことができる。
半導体層は、第ＩＩＩ族窒化物材料および／またはＳｉＣを含むことがある。半導体層は、さらにエピタキシャル層を含むことができる。
エピタキシャル層は、反応チャンバ内で形成されることができ、保護層は、半導体層と同じ反応チャンバ内で形成されることができる。保護層は、ＳｉＮ、ＳｉＯ２、および／またはＳｉＯＮを含むことができる。
保護層は、７００℃よりも高い温度でＭＯＣＶＤおよび／またはＬＰＣＶＤによって形成されることがあり、化学量論的ＳｉＮを含むことができる。
半導体層および保護層をアニーリングするステップは、不活性気体中でアニーリングするステップを含むことができる。
保護層は、ＳｉＮを含むことがあり、半導体層および保護層をアニーリングするステップは、ＮＨ３を含む雰囲気中でアニーリングするステップを含むことができる。
半導体層および保護層をアニーリングするステップは、約１０００℃以上の温度でアニーリングするステップを含むことができる。特定の実施形態では、半導体層および保護層をアニーリングするステップは、約１０００℃〜約１３００℃の温度でアニーリングするステップを含むことができる。半導体層および保護層をアニーリングするステップは、注入されたイオンを活性化させるのに十分な温度で、しかし半導体層が劣化する温度未満でアニーリングするステップを含むことができる。
半導体層および保護層をアニーリングするステップは、アニール中にＳｉＮを形成することができるようにＮＨ３およびＳｉＨ４中でアニーリングするステップを含むことができる。
注入線量は、半導体層と保護層との界面付近でピーク注入濃度を提供するように選択されることができる。注入線量は、約４×１０１４イオン／ｃｍ２以上であることができる。いくつかの実施形態では、注入線量は、約２×１０１５イオン／ｃｍ２よりも高いことができる。ピーク注入濃度は、約１×１０２０ｃｍ−３よりも高いことができる。いくつかの場合には、ピーク注入濃度は、約３×１０２０ｃｍ−３よりも高いことができる。
保護層に開口を形成するステップは、保護層に第１の開口を形成するステップを含むことができ、開口内に電極を形成するステップは、第１の開口内にソース／ドレイン電極を形成するステップを含むことができる。この方法は、さらに、半導体層の非注入領域を露出させるために保護層に第２の開口を形成するステップと、第２の開口内にゲート電極を形成するステップとを含むことができる。
ゲート電極を形成するステップと、ソース／ドレイン電極を形成するステップとは、同じ金属化プロセスで行われることができる。
本発明のいくつかの実施形態による半導体構造は、第ＩＩＩ族窒化物半導体層と、半導体層の上の保護層と、半導体層内部の注入ドーパントの分布と、保護層を通って半導体層に延在するオーミックコンタクトと含む。
保護層は、ＳｉＮ、ＳｉＯ２、および／またはＳｉＯＮを含むことができる。特に、保護層は、化学量論的ＳｉＮを含むことができる。注入ドーパントは、Ｓｉ、Ｓ、および／またはＯ原子を含むことができる。
注入ドーパントの分布は、半導体層と保護層との界面付近にピーク濃度を有することができる。さらに、注入ドーパントの分布は、半導体層と保護層との界面の下にピーク濃度を有することができる。注入ドーパントの分布は、半導体層を通って半導体層の下の層内に延在することができる。
オーミックコンタクトは、保護層と直接接触することができる。
本発明のいくつかの実施形態による半導体構造は、さらに、保護層を通って半導体層に延在する非オーム金属コンタクトを含むことができる。非オーム金属コンタクトは、オーミックコンタクトと同じ材料、または異なる材料を含むことができる。
本発明のいくつかの実施形態によるトランジスタデバイスは、ソースおよびドレイン領域を含む第ＩＩＩ族窒化物半導体層と、半導体層の上のＳｉＮ保護層と、半導体層のソースおよびドレイン領域内部の注入ドーパントの分布と、保護層を通ってそれぞれ半導体層のソースおよびドレイン領域に延在するソースおよびドレインオーミックコンタクトとを含む。
本発明をより一層理解できるように本出願に含まれ、組み込まれて、本出願の一部を構成する添付図面が、本発明のいくつかの実施形態を示す。
本発明の実施形態によるトランジスタの製造を示す断面図である。 本発明の実施形態によるトランジスタの製造を示す断面図である。 本発明の実施形態によるトランジスタの製造を示す断面図である。 本発明の実施形態によるトランジスタの製造を示す断面図である。 本発明の実施形態によるトランジスタの製造を示す断面図である。 本発明の実施形態によるトランジスタの製造を示す断面図である。 窒化ケイ素／窒化アルミニウムガリウム構造内へのケイ素の注入に関するモンテカルロシミュレーション結果を示す図である。 窒化ケイ素／窒化アルミニウムガリウム構造内へのケイ素の注入に関するモンテカルロシミュレーション結果を示す図である。
以下、本発明の実施形態が示されている添付図面を参照しながら本発明の実施形態をより詳細に説明する。ただし、本発明は、多くの異なる形態で具現化することもでき、本明細書に記載する実施形態に限定されるものと解釈すべきではない。それらの実施形態は、本開示が完全なものとなって、当業者に本発明の範囲を完全に伝えるために提示される。全体を通じて、同じ符号は同様の要素を表す。さらに、図に示される様々な層および領域は模式的に示されている。したがって、本発明は、添付図面に示される相対サイズ、間隔、および配列に限定されない。また、当業者に理解されるように、本明細書において、基板または他の層の「上」に形成される層についての言及は、基板または他の層の上に直接形成される層を指すことも、基板または他の層の上に形成される１つまたは複数の介在層の上に形成される層を指すこともある。また、別のフィーチャに「隣接」して配置された構造またはフィーチャについての言及は、隣接フィーチャの上または下に位置する部分を含むこともあることを当業者は理解されよう。
本明細書では、図に示されている１つの要素、層、または領域と別の要素、層、または領域との関係を説明するために、「下方」、「上方」、「上側」、「下側」、「水平」、「垂直」などの相対的な用語を使用することがある。これらの用語は、図に示されている向きに加えて、デバイスの様々な向きを包含するものとして意図されていることを理解されたい。
本明細書では、本発明の理想化された実施形態（および中間構造）の模式図である断面図を参照しながら本発明の実施形態を説明する。図面中の層および領域の厚さは、分かりやすくするために誇張されていることがある。さらに、例えば製造技法および／または公差による図示した形状からの変形も予想される。したがって、本発明の実施形態は、本明細書で示される特定の領域形状に限定されるものと解釈すべきでなく、例えば製造による形状のずれを含むものとする。例えば、長方形として示される注入領域は通常、丸みを付けられた、または曲線状の形を有し、かつ／または注入領域から非注入領域への離散的な変化ではなく、縁部で注入濃度の勾配を有する。同様に、埋込領域が注入によって形成されることにより、その埋込領域と注入が行われる表面との間の領域内にいくらかの注入が生じることがある。したがって、図に示される領域は、性質上、模式的なものであり、それらの形状は、デバイスの領域の実際の形状を示すことを意図されておらず、本発明の範囲を限定することも意図されていない。
本明細書で使用される用語は、単に特定の実施形態を説明する目的のものであり、本発明を限定する意図のものではない。本明細書で使用する際、単数形は、文脈上明らかな場合を除いて、複数形も含むものと意図されている。さらに、本明細書で使用する際、用語「備える」および／または「含む」は、指定された特徴、整数、ステップ、操作、要素、および／または構成要素の存在を特定するが、１つまたは複数の他の特徴、整数、ステップ、操作、要素、構成要素、および／またはそれらの組の存在または追加を除外しないことを理解されたい。
特に定義しない限り、本明細書で使用される用語（科学技術用語を含む）は全て、本発明が属する技術分野の当業者に一般に理解されるものと同じ意味を持つ。さらに、ここで使用される用語は、本明細書および関連技術の文脈でのそれらの意味と一致する意味を有するものと解釈すべきであり、本明細書において特に定義しない限り、理想化された、または過度に正式な意味では解釈されないことを理解されたい。
本発明の実施形態は、第ＩＩＩ族窒化物ベースのデバイスなど窒化物ベースのＨＥＭＴで使用するのに特によく適していることがある。本明細書で使用する際、用語「第ＩＩＩ族窒化物」は、窒素と、周期表の第ＩＩＩ族の元素、通常はアルミニウム（Ａｌ）、ガリウム（Ｇａ）、および／またはインジウム（Ｉｎ）とで形成された半導体化合物を表す。また、この用語は、ＡｌＧａＮおよびＡｌＩｎＧａＮなどの三元および四元化合物も表す。当業者によく理解されるように、第ＩＩＩ族元素は、窒素と化合して二元（例えば、ＧａＮ）、三元（例えば、ＡｌＧａＮ、ＡｌＩｎＮ）、および四元（例えば、ＡｌＩｎＧａＮ）の化合物を生成することができる。これらの化合物は全て、１モルの窒素が、合計で１モルの第ＩＩＩ族元素と化合された実験式を有する。したがって、それらを記述するために、しばしばＡｌｘＧａ１−ｘ（０≦ｘ≦１）などの式が使用される。
本発明の実施形態を利用することができるＧａＮベースのＨＥＭＴに適した構造は、先行特許文献に記載されている（例えば、本発明の譲受人に譲渡された特許文献３、2001年7月12日に出願され、2002年6月6日に公開された、"ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE HIGH ELECTRON MOBILITY TRANSISTORS HAVING A GATE CONTACT ON A GALLIUM NITRIDE BASED CAP SEGMENT AND METHODS OF FABRICATING SAME"という名称の特許文献４、2001年5月11日に出願された、"GROUP III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) WITH BARRIER/SPACER LAYER"という名称の米国特許仮出願第６０／２９０１９５号明細書、Smorchkova他による、2002年11月14日に公開された、"GROUP-III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR(HEMT) WITH BARRIER/SPACER LAYER"という名称の特許文献５、および2003年7月11日に出願された、"NITRIDE-BASED TRANSISTORS AND METHODS OF FABRICATION THEREOF USING NON-ETCHED CONTACT RECESSES"という名称の米国特許出願第１０／６１７８４３号明細書参照）。
ＧａＮ ＨＥＭＴデバイスに関連して本発明の実施形態を説明するが、本発明は、他のタイプのデバイスおよび／または材料に関連して採用することもできる。例えば、本発明の実施形態は、先行特許文献に記載されているデバイス（例えば、"SILICON CARBIDE METAL-SEMICONDUCTOR FIELD EFFECT TRANSISTORS"という名称の特許文献６参照）など炭化ケイ素ＭＥＳＦＥＴデバイスで使用するのにも特に適していることがある。同様に、本発明のいくつかの実施形態は、ＧａＮベースの発光デバイス（ＬＥＤ）、ならびにＧａＡｓ／ＡｌＧａＡｓ ｐＨＥＭＴデバイスなどＧａＡｓベースのデバイスにも有利に採用することができる。
本発明の実施形態は、例えばトランジスタの高ドープソース／ドレイン領域を提供するために、半導体層へのドーパント原子の注入中に保護層を利用する。保護層は、半導体層の表面を保護するために、注入ドーパント原子を活性化させるアニール中に構造の上に残ることがある。さらに、保護層は、完成したデバイス内で半導体層のためのパッシベーション層として働くように半導体層の上に残ることもある。
本発明の実施形態に係る構造の製造過程を、図１Ａ〜１Ｆに模式的に示す。図１Ａに示すように、基板１０の上に窒化物ベースのデバイスを形成することができる。本発明の特定の実施形態では、基板１０は、半絶縁性炭化ケイ素（ＳｉＣ）の基板であることができ、例えば４Ｈポリタイプの炭化ケイ素である。他の候補としての炭化ケイ素ポリタイプには、３Ｃ、６Ｈ、および１５Ｒポリタイプがある。用語「半絶縁性」は、絶対的な意味ではなく相対的な意味で使用する。本発明の特定の実施形態では、炭化ケイ素バルク結晶は、室温で約１×１０５Ω・ｃｍ以上の抵抗率を有する。
任意選択の緩衝、核生成、および／または遷移層（図示せず）が基板１０の上に設けられることもできる。例えば、炭化ケイ素基板とデバイスの残りの部分との間の適切な結晶構造遷移を提供するためにＡｌＮ緩衝層が提供されることがある。さらに、先行特許文献に記載されているように（１つまたは複数の）歪均衡遷移層が提供されることもあり（例えば、"STRAIN BALANCED NITRIDE HETROJUNCTION TRANSISTORS AND METHODS OF FABRICATING STRAIN BALANCED NITRIDE HETEROJUNCTION TRANSISTORS"という名称の特許文献７および2001年12月3日に出願された、"STRAIN BALANCED NITRIDE HETEROJUNCTION TRANSISTOR"という名称の米国特許仮出願第６０／３３７６８７号明細書参照）に記載されている。
炭化ケイ素は、第ＩＩＩ族窒化物デバイスに関してごく一般的な基板材料であるサファイア（Ａｌ２Ｏ３）よりも、第ＩＩＩ族窒化物にはるかに近い結晶格子合致性を有する。より近い格子合致性により、サファイア上で一般に利用可能なものよりも高い品質の第ＩＩＩ族窒化物膜を得ることができる。また、炭化ケイ素は非常に高い熱伝導率を有し、したがって炭化ケイ素上の第ＩＩＩ族窒化物デバイスの総出力電力は、一般に、サファイア上に形成される同じデバイスの場合のように基板の熱放散によって制限されることがない。また、半絶縁性炭化ケイ素の有用性は、デバイス絶縁および寄生容量の低減を提供することがある。適切なＳｉＣ基板は、例えば本発明の譲受人であるＣｒｅｅ，Ｉｎｃ．（Ｄｕｒｈａｍ，Ｎ．Ｃ．）によって製造されており、製造方法は先行特許文献に記載されている（例えば、特許文献８〜１１参照）。同様に、第ＩＩＩ族窒化物のエピタキシャル成長に関する技法が先行特許文献に記載されている（例えば、特許文献１２〜１５参照）。
基板材料として炭化ケイ素を使用することができるが、本発明の実施形態は、サファイア、窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウム、シリコン、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、ＩｎＰなど、任意の適切な基板を利用することができる。いくつかの実施形態では、適切な緩衝層が形成されることもある。
図１Ａを参照すると、チャネル層２０が基板１０の上に設けられている。チャネル層２０は、上述したように緩衝層、遷移層、および／または核生成層を使用して基板１０の上に堆積されることができる。チャネル層２０は圧縮歪を受けることがある。さらに、チャネル層、および／または緩衝、核生成、および／または遷移層は、ＭＯＣＶＤによって、またはＭＢＥまたはＨＶＰＥなど当業者に知られている他の技法によって堆積されることがある。
本発明のいくつかの実施形態では、チャネル層２０は、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）などの第ＩＩＩ族窒化物であり、チャネル層と障壁層との界面で、チャネル層２０の伝導帯縁部のエネルギーが障壁層２２の伝導帯縁部のエネルギーよりも小さいと仮定する。本発明のいくつかの実施形態では、ｘ＝０であり、これはチャネル層２０がＧａＮであることを示す。チャネル層２０は、ＩｎＧａＮ、ＡｌＩｎＧａＮなど他の第ＩＩＩ族窒化物であってもよい。チャネル層２０は、非ドープである（「意図的でなくドープされている」）ことがあり、約２０Åよりも厚く成長させることができる。また、チャネル層２０は、ＧａＮ、ＡｌＧａＮなどの超格子または組合せなど、多層構造であってもよい。
障壁層２２がチャネル層２０の上に設けられる。チャネル層２０は、障壁層２２のバンドギャップよりも小さいバンドギャップを有することができ、また、チャネル層２０は、障壁層２２よりも高い電子親和性を有することができる。障壁層２２は、チャネル層２０の上に堆積させることができる。本発明のいくつかの実施形態では、障壁層２２は、ＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮ、またはＡｌＩｎＧａＮであり、約０．１ｎｍと約１０ｎｍとの間の厚さを有する。本発明のいくつかの実施形態による層の例は、先行特許文献に記載されている（例えば、Smorchkova他による、"GROUP-III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR(HEMT) WITH BARRIER/SPACER LAYER"という名称の特許文献５参照）。本発明の特定の実施形態では、障壁層２２は、十分に厚く、十分に高いＡｌ組成およびドーピングを有し、オーミックコンタクト金属の下に埋め込まれるときに分極効果によってチャネル層２０と障壁層２２との界面で高いキャリア濃度を誘発する。また、障壁層２２は、障壁層２２と保護層２４（図１Ｂ）との界面に堆積されるイオン化不純物によるチャネル内の電子の散乱を低減する、または最小限に抑えるのに十分な厚さであるべきである。
上述したように、障壁層２２は、チャネル層２０よりも大きいバンドギャップと、チャネル層２０よりも低い電子親和性とを有することがある。したがって、本発明のいくつかの実施形態では、障壁層２２は、ＡｌＧａＮ、ＡｌＩｎＧａＮ、および／またはＡｌＮ、あるいはそれらの層の組合せを含むことがある。障壁層２２は、例えば約０．１ｎｍから約１０ｎｍの厚さにすることができるが、層内で亀裂やかなりの欠陥形成が生じるほど厚くすべきではない。本発明のいくつかの実施形態では、障壁層２２は、非ドープであり、またはｎ型ドーパントで１×１０１９ｃｍ−３未満の濃度までドープされる。本発明のいくつかの実施形態では、障壁層２２は、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）である。特定の実施形態では、アルミニウム濃度は約２５％である。しかし、本発明の他の実施形態では、障壁層２２は、約５％と約１００％との間のアルミニウム濃度を有するＡｌＧａＮから成る。本発明の特定の実施形態では、アルミニウム濃度は約１０％よりも高い。
図１Ｂに示されるように、保護層２４が障壁層２２の上に形成される。保護層２４は、窒化ケイ素（ＳｉｘＮｙ）、二酸化ケイ素（ＳｉＯ２）、および／または別の適切な保護材料、例えば酸窒化ケイ素（ＳｉＯＮ）であってよい。用語「ＳｉｘＮｙ」、「ＳｉＮ」、および「窒化ケイ素」は、化学量論的および非化学量論的窒化ケイ素の両方を指すものとして、本明細書において交換可能に使用されることを理解されたい。保護層２４に関して他の材料を利用することもできる。例えば、保護層２４は、酸化マグネシウム、酸化スカンジウム、酸化アルミニウム、および／または酸窒化アルミニウムを含むこともできる。さらに、保護層２４は、単層、あるいは一様および／または非一様な組成の多層であってよい。保護層２４の材料は、適切な界面特性を有するべきであり、比較的高温に耐えることができるべきであり、下にある障壁層２２に大きな損傷を加えずに除去することができるべきである。
一般に、保護層２４は、比較的高い破壊電界強度を有し、かつ障壁層２２など下にある第ＩＩＩ族窒化物層との界面で比較的低い界面トラップ密度をもたらす誘電体層とすることができる。保護層２４は、障壁層２２の材料に比べて高いエッチング選択性を有することができ、障壁層２２の材料に対する反応性を持たなくてもよい。さらに、保護層２４は、層内に比較的低いレベルの不純物を有することができる。例えば、保護層２４は、比較的低いレベルの水素およびその他の不純物、例えば酸素、炭素、フッ素、および塩素を有することがある。さらに、保護層２４は、後続のプロセスステップで使用される高いアニール温度に耐えるために、比較的高温（例えば、＞１０００℃）で安定でありえる。
本発明の特定の実施形態では、保護層２４はＳｉＮである。ＳｉＮは、例えば減圧気相成長法（ＬＰＣＶＤ）および／または有機金属気相成長法（ＭＯＣＶＤ）によって形成されることがある。ＳｉＮ層は化学量論的であることがある（すなわち、材料中の窒素に対するケイ素の比が約３：４である）。ＳｉＮ層の化学量論は、例えば、ＣＶＤプロセスでＳｉＨ４およびＮＨ３原料気体の相対流量を調節することによって調節することができる。さらに、比較的高温で形成されるとき、ＣＶＤ成長ＳｉＮは化学量論的になる傾向がある。
また、ＳｉＮ層の化学量論は、層の屈折率に影響を及ぼすこともある。本発明のいくつかの実施形態では、ＳｉＮ保護層２４は、６３３ｎｍの波長で約１．６から約２．２の屈折率を有することがある。特定の実施形態では、ＳｉＮ保護層２４の屈折率は、偏光解析法によって測定したときに１．９８±０．０５である。また、化学量論的ＳｉＮは、ＢＯＥ（ｂｕｆｆｅｒｅｄ ｏｘｉｄｅ ｅｔｃｈ）でのそのエッチング速度によって特徴付けられることもある。例えば、ＢＯＥでの化学量論的ＳｉＮのエッチング速度はほぼゼロである。
いくつかの実施形態では、保護層２４はＳｉＯ２でありえる。ＳｉＯ２は、ＬＰＣＶＤおよび／またはＭＯＣＶＤによって形成されることがあり、化学量論的であることがある。本発明のいくつかの実施形態では、ＳｉＯ２保護層は、６３３ｎｍ波長で約１．３６から約１．５６の屈折率を有することがある。特定の実施形態では、ＳｉＯ２保護層の屈折率は、偏光解析法によって測定したときに１．４６±０．０３である。
保護層２４が窒化ケイ素を含むとき、保護層２４は、Ｃｓイオンビームを用いた２次イオン質量分光法（ＳＩＭＳ）によって測定したときに、表１に示されるレベル以下の不純物レベルを有するべきである。
保護層２４は、障壁層２２の上にブランケット形成されることがある。一般に、保護層２４は、約１００ｎｍ程度の厚さを有することがあり、しかし他の厚さの層を利用することもできる。例えば、保護層は、後続のオーミックコンタクトのアニール中に、下にある層を保護するのに十分な厚さであるべきである。２つまたは３つの単層と同じ薄さの層が、そのような目的に十分であることがある。しかし、一般に、保護層２４は、約１０ｎｍから約５００ｎｍの厚さを有することができる。
保護層は、先行特許文献に記載されているように高純度ＳｉＮ層から成ることができる（例えば、"GROUP III NITRIDE SEMICONDUCTOR DEVICES WITH SILICON NITRIDE LAYERS AND METHODS OF MANUFACTURING SUCH DEVICES"という名称の、2005年 月 日出願の米国特許出願第 号明細書参照）。特に、本発明のいくつかの実施形態によれば、その場（ｉｎ−ｓｉｔｕ）成長ＳｉＮ保護層２４は、比較的高温（例えば、約７００℃超）で成長させることができる。特定の実施形態では、ＳｉＮ層は、約９００℃から１０００℃の範囲内の温度で成長させることができる。また、そのような高温成長は、ＳｉＮ層内での、かつ第ＩＩＩ族窒化物層とＳｉＮ層との界面での不純物レベルの低減を容易にすることができる。さらに、高い成長速度を採用することができ、これは、ＳｉＮ層内に取り込まれるバックグラウンド反応器不純物のレベルの低減を容易にすることができる。例えば、本発明のいくつかの実施形態で、（１つまたは複数の）ＳｉＮ層は、少なくとも約０．２ミクロン／時の成長速度で成長させることができる。いくつかの特定の実施形態では、成長速度は、約２ミクロン／時であることができる。
また、その場（ｉｎ−ｓｉｔｕ）でＳｉＮ層を形成することで、最上部第ＩＩＩ族窒化物層の上面、および／またはＳｉＮ層自体の中に取り込まれる不純物のレベルを低減することができる。特に、デバイスが反応器から取り除かれるとき、およびＳｉＮ層が例えばスパッタリングやＰＥＣＶＤなどＭＯＣＶＤ成長後のプロセスを経て形成されるとき、いくつかの異なる機構が不純物をもたらすことがある。例えば、先行特許文献で詳細に論じられているように（例えば、特許文献１６参照）、第ＩＩＩ族窒化物層の成長中にＭＯＣＶＤ反応器内に水素が存在する場合、水素は、成長後の反応器の冷却中に第ＩＩＩ族窒化物層内に取り込まれる傾向を持つことがある。同様に、反応器からの取外し時にデバイスが雰囲気にさらされることにより酸素原子が取り込まれることがあり、デバイスの処理および／またはデバイスの化学洗浄の結果、特にデバイスの外面付近で様々な他の不純物がもたらされることがある。また、ウェットエッチング、電極堆積、アニーリングステップなどの成長後処理がＳｉＮ保護／パッシベーション層の堆積前に行われる場合に不純物が付加されることもある。これらの不純物は、望ましくない形で、かつ／または制御／再現が困難な形で、第ＩＩＩ族窒化物層とＳｉＮ層との界面での表面状態を変えることがある。例えば、不純物の存在は、ＳｉＮ層と下にある第ＩＩＩ族窒化物層との界面でのトラッピングを増加することがあり、それによりチャネルのシート抵抗を高める。
本発明のいくつかの実施形態では、（１つまたは複数の）ＳｉＮ層の成長における原料気体として高純度シラン（ＳｉＨ４）が使用されることがある。当業者に知られているように、シランは、ｎドープ第ＩＩＩ族窒化物層の成長においてケイ素ドーパントのための原料としてよく使用される。一般には、高い可燃性を持つことがある純粋なシランよりも希釈シラン気体のほうが安価であって使用しやすいので、そのような用途で使用される。純粋なシランの使用は、例えば第ＩＩＩ族窒化物層とＳｉＮ層との界面での、かつ／またはＳｉＮ層内部での不純物のレベルの低減を容易にすることができ、いくつかの状況では、デバイスの性能および／または再現性を改善することができる。特に、より高品質な（すなわち、より純粋な）ＳｉＮ層は、絶縁層の本体内部でのトラッピングを低減する、または最小限に抑える助けとなることがあり、それによって、より高い破壊臨界電界を提供する。そのような純粋シラン気体原料が反応器に含まれているとき、それでも希釈シラン原料も含むことが望ましいことがあり、したがって、例えばｎドープまたは共ドープされる第ＩＩＩ族窒化物層の成長中に、ドーパント気体原料として希釈シラン気体が使用されることがある。
引き続き図１Ｂを参照すると、マスク２５が保護層２４の上に形成される。マスク２５は、フォトレジスト、あるいはＳｉＮおよび／またはＳｉＯ２など任意の他の適切なマスク材料を含むことがある。マスクは、注入イオンを阻止するように選択された厚さを有することができる。例えば、保護層がＳｉＮから成るとき、マスク２５はＳｉＯ２などの酸化物を含むことがあり、その逆もある。
マスク２５に窓が開かれて保護層２４の表面部分２４Ａを露出し、不純物イオン２７が窓を通して保護層２４内に注入され、それにより注入イオンの少なくとも一部が障壁層２２内部に入り込む。さらに、いくらかの注入イオンは、チャネル層２０内部に入り込むこともできる。いくつかの場合には、注入イオンは、保護層２４と障壁層２２との界面２９付近にピークを有する濃度プロファイルを成す。しかし、注入ピークは、保護層２４と障壁層２２との界面２９から離して（すなわち上方または下方に）位置されてもよい。結果的に、図１Ｃに示されるように、保護層２４、障壁層２２、および／またはチャネル層２０内部に注入領域３１を部分的に形成することができる。
注入条件は、１×１０１８ｃｍ−３以上のピークドーパント濃度を有する注入領域３１を提供するように選択されることができる。例えば、いくつかの実施形態では、注入の線量およびエネルギーは、約５×１０１９ｃｍ−３のピークドーパント濃度を提供するように選択されることができる。注入プロセスは、注入ドーパントの最終的なプロファイルを提供するために複数の注入ステップを含むことがある。例えば、注入プロセスは、第１の注入条件の下で行われる第１の注入ステップと、第２の注入条件の下で行われる後続の注入ステップとを含むことがある。３つ以上の注入ステップが行われることもある。
いくつかの実施形態では、注入は室温で行われることがある。注入エネルギーおよび線量は、所望のシート抵抗率を実現し、かつ／または後で提供される障壁層２２への低抵抗率オーミックコンタクトの製造を可能にする注入プロファイルを提供するように選択されることができる。窒化物ベース層内にｎ型注入領域３１を形成するために、注入イオンは、ケイ素、硫黄、および／または酸素イオンを含むことがある。
注入領域３１の形成後、活性化アニールによって注入不純物が活性化されることがある。マスク２５は、注入不純物活性化アニールの前に、例えばフォトレジストストリップおよび／またはエッチングプロセスによって取り除くことができる。しかし、活性化アニールは、保護層２４を定位置に設けた状態で行うこともできる。特に、保護層２４がアニール中に障壁層２２の表面を保護することがある。
活性化アニールは、例えばＮ２および／またはＡｒを含む不活性雰囲気内で行われることができる。保護層２４がＳｉＮを含むとき、アニール雰囲気は、約０．１ｍｂａｒ（０．１ｈＰａ）から１０００ｍｂａｒ（１０００ｈＰａ）の範囲内のＮＨ３の分圧を含むことがある。特に、ＮＨ３は、約１０〜１００ｍｂａｒ（１０〜１０００ｈＰａ）の圧力を有することがある。特に、ＮＨ３は、約９０ｍｂａｒ（９０ｈＰａ）の圧力を有することがある。ＮＨ３は、ＳｉＮ保護層２４の分解を低減するのを助けることができる。活性化アニールは、注入ドーパントイオンを活性化させるのに十分な温度で、しかし下にある半導体層、すなわち障壁層２２が劣化する温度未満で行われえる。高温プロセスステップ中の保護層２４の存在によって、通常であれば高温アニーリングによって生じえる障壁層２２を含めた下にあるエピタキシャル層の損傷を低減することができる。例えば、障壁層２２がＡｌＧａＮを含む場合、活性化アニールは、１０００℃よりも高い温度で行われえる。
いくつかの実施形態では、ＮＨ３と共にＳｉＨ４が注入アニール中に提供されることがあり、この場合、アニール中に保護層の上にＳｉＮが堆積されることがある。
いくつかの実施形態では、活性化アニールは、約１０００℃から約１３００℃の温度で行われることがある。活性化アニールは、その場（ｉｎ−ｓｉｔｕ）で、かつ／または別個のアニーリングチャンバ内で行われることがある。活性化アニールは、アニール温度に依存して少なくとも約３０秒以上行われることがある。例えば、約１３００℃での高速熱アニール（ＲＴＡ）は、約３０秒行われることがあり、約１０００℃での炉アニールは、約３０分行われえる。活性化時間および温度の個々の選択は、関係する材料のタイプおよび採用される個々の注入条件によって異なることがある。特定の実施形態では、アニール時間は、約３０秒から約３０分の範囲内にあることがある。
図１Ｄに示されるように、第２のマスク３５が保護層の上に形成され、次いでオーミックコンタクト３０の形成のために、保護層２４に窓が開かれる。窓は、障壁層２２に対する低損傷エッチングを利用して形成することができ、下にある障壁層２２を露出させる。低損傷エッチング技法の例としては、反応性イオンエッチング以外のエッチング技法、例えば誘導結合プラズマまたは電子サイクロトロン共鳴（ＥＣＲ）や、プラズマへのＤＣ成分を持たないダウンストリームプラズマエッチングがある。ＳｉＯ２保護層２４に関しては、低損傷エッチングは、緩衝フッ化水素酸を用いたウェットエッチングとすることができる。エッチストップ層へのＳｉＮおよび／またはＳｉＯ２の選択性エッチング、およびそれに続くエッチストップ層の低損傷除去を行うこともできる。ＳｉＮに関しては、エッチストップ層としてＳｉＯ２が使用されることがある。そのような実施形態では、保護層２４は、ＳｉＮおよび／またはＳｉＯ２層と、エッチストップ層とを含むことがある。したがって、本発明のいくつかの実施形態では、保護層２４は複数の層を含むことがある。
次いで、オーミックコンタクト３０を提供するために、例えば蒸着によって金属が窓内に堆積されることがある。適切な金属としては、Ｔｉ、Ｓｉ、Ｎｉ、Ａｕ、Ａｌ、Ｔａ、Ｍｏ、ＴｉＮ、ＷＳｉＮ、および／またはＰｔを挙げることができる。堆積金属をアニーリングしてオーミックコンタクトを形成することが望まれる場合、別途のリソグラフィステップが行われうり、オーミックコンタクト３０は、保護層２４の窓よりも小さくなるようにパターン形成される。それにより、オーミックコンタクト３０の縁部を、保護層２４から離隔させることができる。例えば、オーミックコンタクト３０の縁部は、約０．１μｍから約０．２μｍの範囲内の距離だけ保護層２４から離隔されることがある。オーミックコンタクト３０は、オーミックコンタクト金属の形成およびパターン形成における位置合わせ不良の公差を許容するのに十分な距離だけ保護層２４から離隔されることができる。オーミックコンタクト金属が保護層２４に接触する場合、金属は、後続の加熱ステップ中に保護層２４内に拡散することがあり、これは、ゲートコンタクトと（１つまたは複数の）オーミックコンタクト３０との間の短絡をもたらすことがある。しかし、オーミックコンタクト３０と保護層２４との間の間隙は、保護層２４が保護層としての役目を果たさず、デバイスの性能を大幅に劣化させるほど大きくすべきではないが、保護層へのオーム材料の偶発的な接触が起こる危険があるほど小さくすべきではない。したがって、例えば、本発明のいくつかの実施形態では、間隙は約０．１μｍから約０．５μｍとすることができる。
いくつかの実施形態では、オーミックコンタクト３０を提供するために、堆積金属がアニーリングされることがある。アニールは高温アニールであってよい。例えば、アニールは、Ｎ２またはＡｒなどの不活性気体の雰囲気内における約９００℃よりも高い温度でのアニールであってよい。オーミックコンタクトアニールの使用により、オーミックコンタクトの抵抗は、比較的高い抵抗から約１Ω・ｍｍ以下に低減されることがある。したがって、本明細書で使用する際、用語「オーミックコンタクト」は、約１Ω・ｍｍ以下の接触抵抗を有する無整流コンタクトを表す。注入不純物活性化アニールの場合と同様に、高温プロセスステップ中の保護層２４の存在は、通常であればそのようなステップによって引き起こされることがある障壁層２２への損傷を抑えることができる。したがって、例えば、高温オーミックコンタクトアニール後のゲート領域２１のシート抵抗は、成長後（すなわちコンタクトアニール前）のゲート領域２１のシート抵抗と実質的に同じでありうる。
しかし、先に提供された注入領域３１の存在により、オーミックコンタクトを形成するために堆積金属をアニーリングする必要がないこともあることを理解されたい。すなわち、金属は、堆積直後にオーミックコンタクトとなっていることがある。コンタクトアニールが必要でないので、オーミックコンタクト３０の金属が保護層２４に接触するのを許すことができる。したがって、本発明のいくつかの実施形態では、通常であればオーミックコンタクト３０が保護層２４から離隔されることを保証するために必要とされるリソグラフィステップを、障壁層２２内への不純物の注入によってなくすことができる。
さらに、オーミックコンタクト３０は、注入領域３１の上に形成されるので、非注入領域の上に形成されるオーミックコンタクトよりも低い抵抗率を有することがある。したがって、本発明のいくつかの実施形態に従って形成されたデバイスのオン抵抗を低くすることができる。
ＧａＮ ＨＥＭＴにおける改良されたオーミックコンタクトの形成は、ミリメートル波周波数での出力増幅器、ならびに例えばＲＦ出力スイッチ、制限器、およびカスコードセルを含めた低いオン抵抗を必要とする他の応用例の性能を改善する助けとなることがある。典型的なトランジスタ応用例では、デバイスの接触抵抗の低減により、デバイスのオン抵抗を増加させることなくドレイン／ソース間隔の増大を可能にすることができる。
図１Ｅは、ゲートコンタクト３２の形成を示す。マスク（図示せず）が、オーミックコンタクトおよび保護層２４の上に形成され、保護層２４の一部分を露出させる窓を形成するようにパターン形成される。次いで、障壁層２２の一部分を露出させるために、保護層２４を通して凹部が形成される。凹部は、上述した低損傷エッチングプロセスを使用して形成される。オーミックコンタクト３０がソースおよびドレインコンタクトを提供する特定の実施形態では、凹部およびそれに伴ってゲートコンタクト３２がドレインコンタクトよりもソースコンタクトのほうに近づくように、ソースコンタクトとドレインコンタクトとの間で凹部が中心から外されることがある。
図１Ｅに見られるように、ゲートコンタクト３２は、凹部内に形成され、障壁層２２の露出部分に接触する。ゲートコンタクトは、図１Ｅに示されるように「Ｔ」形ゲートであってよく、従来の製造技法を使用して製造することができる。適切なゲート材料は、障壁層の組成に依存することがあるが、しかし、いくつかの実施形態では、Ｎｉ、Ｐｔ、ＮｉＳｉｘ、Ｃｕ、Ｐｄ、Ｃｒ、Ｗ、および／またはＷＳｉＮなど、窒化物ベースの半導体材料にショットキーコンタクトを形成することができる従来の材料が使用されることがある。望ましくないが、例えば低損傷エッチングの異方性により、保護層２４とゲートコンタクト３２との間に小さな間隙が生じ、保護層２４とゲートコンタクト３２との間で障壁層２２の露出表面が生じえる。
いくつかの実施形態では、ソース／ドレインコンタクトをアニーリングする必要がないので、単一の金属化ステップで同じ金属を使用してソースおよびドレインコンタクトを形成することができる。例えば、Ｔｉ、Ｓｉ、Ｎｉ、Ａｕ、Ａｌ、Ｔａ、Ｍｏ、ＴｉＮ、ＷＳｉＮ、および／またはＰｔは、障壁層２２のドープ領域３１の上に堆積直後にオーミックコンタクトを形成し、それと同時に障壁層２２の他の部分には非オーミックコンタクトを形成することができる。
図１Ｆは、パッシベーション層３４の形成を示す。パッシベーション層は、図１Ｅの構造の上にブランケット堆積することができる。特定の実施形態では、パッシベーション層３４は、保護層２４とオーミックコンタクト３０との間の間隙および保護層２４とゲートコンタクト３２との間の間隙が存在する場合には、間隙を実質的に充填するように堆積される。本発明のいくつかの実施形態では、パッシベーション層３４は、窒化ケイ素、窒化アルミニウム、二酸化ケイ素、および／または酸窒化物であってよい。さらに、パッシベーション層３４は、単層、あるいは一様および／または非一様な組成の多層であってよい。
図２は、ＧａＮ上に１００ｎｍのＳｉＮを含む構造内に注入されるケイ素イオンについて生じ得る不純物プロファイルに関するモンテカルロシミュレーション結果の図である。このシミュレーション結果は、ＳｉＮ／ＧａＮ界面付近にピーク濃度を生じる１２０ｋｅＶの注入エネルギーに基づいている。このシミュレーションによれば、約３．４×１０１４イオン／ｃｍ２の線量が、ＳｉＮ／ＧａＮ界面付近に５×１０１９ｃｍ−３のピーク濃度を生じる。
図３は、ＧａＮ上に３０ｎｍのＳｉＮを含む構造内に注入されるケイ素イオンについて生じ得る不純物プロファイルに関するモンテカルロシミュレーション結果の図である。このシミュレーション結果によれば、３５ｋｅＶの注入エネルギーがＳｉＮ／ＧａＮ界面付近にピーク濃度を生じる。このシミュレーションによれば、５×１０１９ｃｍ−３のピーク濃度のために、約１．５×１０１４イオン／ｃｍ２の線量を許容できる。
エネルギー／線量の最良の組合せは、使用される活性化アニールに依存することがあり、活性化アニールは、所与の構造に関して最適化されていることがある。しかし、アニール温度よりも注入線量が、最終的に得られる構造に大きな影響を持つことがあると現在考えられている。注入線量は、約４×１０１４イオン／ｃｍ２以上であることがある。いくつかの実施形態では、注入線量は、約２×１０１５イオン／ｃｍ２よりも高いことがある。ピーク注入濃度は、約１×１０２０ｃｍ−３よりも高いことがある。いくつかの場合には、ピーク注入濃度は、約３×１０２０ｃｍ−３よりも高いことがある。シミュレーション結果に基づけば、１３０ｋｅＶで注入される２．４×１０１５イオン／ｃｍ２の線量が、約３．４×１０２０ｃｍ−３のピーク体積濃度を生じ、これはいくつかの用途において望ましいものとなることがある。線量は少なくとも約４×１０１４／ｃｍ２にすべきであり、しかし、より低いアニール温度で良好な活性化をもたらすことができるのでより高い線量が好ましい。
本発明の実施形態を特定のＨＥＭＴ構造に関して本明細書で説明してきたが、本発明は、そのような構造に限定されるものと解釈すべきではない。例えば、本発明の教示からの利益を保ちながら、ＨＥＭＴデバイス内に追加の層を含めることもできる。そのような追加の層は、先行文献に記載されているようにＧａＮキャップ層を含むことがある（例えば、非特許文献１および"ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE HIGH ELECTRON MOBILITY TRANSISTORS HAVING A GATE CONTACT ON A GALLIUM NITRIDE BASED CAP SEGMENT AND METHODS OF FABRICATING SAME"という名称の特許文献４参照）。いくつかの実施形態では、ＳｉＮまたは比較的高品質のＡｌＮなどの絶縁層が、ＭＩＳＨＥＭＴの作成および／または表面のパッシベーションのために堆積されることができる。また、追加の層が、組成勾配を持つ１つまたは複数の遷移層を含むことできる。
さらに、障壁層２２は、先行特許文献に記載されているように多層で提供されることもできる（例えば、Smorchkova他による、"GROUP-III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR(HEMT) WITH BARRIER/SPACER LAYER"という名称の特許文献５参照）。したがって、本発明の実施形態は、障壁層を単層に限定するものと解釈すべきではなく、例えばＧａＮ、ＡｌＧａＮ、および／またはＡｌＮ層の組合せを有する障壁層を含むことがある。例えば、ＧａＮ／ＡｌＮ構造を利用して、合金散乱を低減または防止することができる。したがって、本発明の実施形態は、窒化物ベースの障壁層を含むことがあり、そのような窒化物ベースの障壁層は、ＡｌＧａＮベースの障壁層、ＡｌＮベースの障壁層、およびそれらの組合せを含むことがある。
図面および明細書において本発明の典型的な実施形態を開示し、特定の用語を使用してきたが、それらの用語は、単に一般的で説明的な意味で使用されており、限定の目的のものではない。

Claims (16)

  1. 第ＩＩＩ族窒化物半導体層であって、チャネル層と、前記チャネル層の上の障壁層とを含み、前記チャネル層が、前記障壁層の第２のバンドギャップよりも小さい第１のバンドギャップを有する、第ＩＩＩ族窒化物半導体層と、
    前記半導体層の上の保護層であって、その下の前記半導体層を保護する保護層と、
    前記半導体層内部のドーパントの分布と、
    前記半導体層に到達するオーミックコンタクトと、
    前記半導体層に到達する、前記オーミックコンタクトと同じ材料からなる非オーム金属コンタクトと
    を含み、
    前記オーミックコンタクトは、前記保護層から離隔されて
    いることを特徴とする半導体構造。
  2. 前記保護層は、ＳｉＮ、ＳｉＯ ２ 、およびＳｉＯＮの少なくとも１つを含むことを特徴とする請求項１に記載の半導体構造。
  3. 前記保護層は、化学量論的ＳｉＮとエッチストップ層とを含むことを特徴とする請求項２に記載の半導体構造。
  4. 前記ドーパントは、Ｓｉ、Ｓ、およびＯ原子の少なくとも１つを含むことを特徴とする請求項１に記載の半導体構造。
  5. ドーパントの前記分布は、前記保護層に隣接する側の前記半導体層の表面にピーク濃度を有することを特徴とする請求項１に記載の半導体構造。
  6. ドーパントの前記分布は、前記保護層に隣接する側の前記半導体層の表面から離れて下にピーク濃度を有することを特徴とする請求項１に記載の半導体構造。
  7. 前記半導体層の下に層をさらに含み、
    ドーパントの前記分布は、前記障壁層と前記チャネル層との部分まで延在していることを特徴とする請求項１に記載の半導体構造。
  8. 前記保護層の上にあり、前記オーミックコンタクトと前記保護層との間の間隙を実質的に充填するパッシベーション層をさらに備えることを特徴とする請求項１に記載の半導体構造。
  9. ソースおよびドレイン領域を含む第ＩＩＩ族窒化物半導体層であって、チャネル層と、前記チャネル層の上の障壁層とを含み、前記チャネル層が、前記障壁層の第２のバンドギャップよりも小さい第１のバンドギャップを有する、第ＩＩＩ族窒化物半導体層と、
    前記半導体層の上のＳｉＮ保護層であって、その下の前記半導体層を保護するＳｉＮ保護層と、
    前記半導体層の前記ソースおよびドレイン領域内部のドーパントの分布と、
    それぞれ前記半導体層の前記ソースおよびドレイン領域に到達するソースおよびドレインオーミックコンタクトと、
    前記第ＩＩＩ族窒化物半導体層に到達する、前記オーミックコンタクトと同じ材料からなる非オーム金属コンタクトと
    前記ＳｉＮ保護層の上のパッシベーション層と
    を備え、
    前記ソースおよびドレインオーミックコンタクトはそれぞれ、前記ＳｉＮ保護層から離隔され、前記パッシベーション層は、前記ソースおよびドレイン領域と前記ＳｉＮ保護層との間の間隙を実質的に充填することを特徴とするトランジスタデバイス。
  10. 前記ＳｉＮ保護層は、化学量論的ＳｉＮとエッチストップ層とを含み、前記ソースおよびドレインオーミックコンタクトはそれぞれ、前記ＳｉＮ保護層から、０．１から０．２μｍの範囲内の距離だけ離隔されていることを特徴とする請求項９に記載のトランジスタデバイス。
  11. 前記ドーパントは、Ｓｉ、Ｓ、およびＯ原子の少なくとも１つを含むことを特徴とする請求項９に記載のトランジスタデバイス。
  12. ドーパントの前記分布は、前記ＳｉＮ保護層に隣接する側の前記半導体層の表面にピーク濃度を有することを特徴とする請求項９に記載のトランジスタデバイス。
  13. ドーパントの前記分布は、前記ＳｉＮ保護層に隣接する側の前記半導体層の表面から離れて下にピーク濃度を有することを特徴とする請求項９に記載のトランジスタデバイス。
  14. 前記半導体層の下に層をさらに含み、
    ドーパントの前記分布は、前記障壁層と前記チャネル層との部分まで延在していることを特徴とする請求項９に記載のトランジスタデバイス。
  15. ドーパントの前記分布は、１×１０２０ｃｍ−３よりも高いピーク濃度を有することを特徴とする請求項９に記載のトランジスタデバイス。
  16. ドーパントの前記分布は、３×１０２０ｃｍ−３よりも高いピーク濃度を有することを特徴とする請求項９に記載のトランジスタデバイス。
JP2013103911A 2005-12-13 2013-05-16 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法 Active JP6203533B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/302,062 US7419892B2 (en) 2005-12-13 2005-12-13 Semiconductor devices including implanted regions and protective layers and methods of forming the same
US11/302,062 2005-12-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006335975A Division JP5295496B2 (ja) 2005-12-13 2006-12-13 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法

Publications (2)

Publication Number Publication Date
JP2013175782A JP2013175782A (ja) 2013-09-05
JP6203533B2 true JP6203533B2 (ja) 2017-09-27

Family

ID=37857147

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006335975A Active JP5295496B2 (ja) 2005-12-13 2006-12-13 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法
JP2013103911A Active JP6203533B2 (ja) 2005-12-13 2013-05-16 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006335975A Active JP5295496B2 (ja) 2005-12-13 2006-12-13 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法

Country Status (3)

Country Link
US (2) US7419892B2 (ja)
EP (1) EP1798762B1 (ja)
JP (2) JP5295496B2 (ja)

Families Citing this family (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898047B2 (en) * 2003-03-03 2011-03-01 Samsung Electronics Co., Ltd. Integrated nitride and silicon carbide-based devices and methods of fabricating integrated nitride-based devices
US7112860B2 (en) 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US7525122B2 (en) 2005-06-29 2009-04-28 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US7855401B2 (en) * 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
JP4897948B2 (ja) * 2005-09-02 2012-03-14 古河電気工業株式会社 半導体素子
JP2007235000A (ja) * 2006-03-03 2007-09-13 Eudyna Devices Inc 半導体の処理方法、半導体装置およびその製造方法
US9040398B2 (en) * 2006-05-16 2015-05-26 Cree, Inc. Method of fabricating seminconductor devices including self aligned refractory contacts
US7656010B2 (en) * 2006-09-20 2010-02-02 Panasonic Corporation Semiconductor device
JP2008135700A (ja) * 2006-11-01 2008-06-12 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物膜の製造方法及びｉｉｉ族窒化物半導体素子
WO2008061085A1 (en) * 2006-11-10 2008-05-22 University Of South Carolina Selectively doped semi-conductors and methods of making the same
JP5200372B2 (ja) * 2006-12-07 2013-06-05 日立電線株式会社 電界効果トランジスタおよびその製造方法
JP5347228B2 (ja) * 2007-03-05 2013-11-20 日本電気株式会社 電界効果トランジスタ
TW200903858A (en) * 2007-03-09 2009-01-16 Univ California Method to fabricate III-N field effect transistors using ion implantation with reduced dopant activation and damage recovery temperature
KR100851758B1 (ko) * 2007-03-14 2008-08-11 동부일렉트로닉스 주식회사 이미지 센서 및 그의 제조방법
US8035130B2 (en) * 2007-03-26 2011-10-11 Mitsubishi Electric Corporation Nitride semiconductor heterojunction field effect transistor having wide band gap barrier layer that includes high concentration impurity region
FR2914500B1 (fr) * 2007-03-30 2009-11-20 Picogiga Internat Dispositif electronique a contact ohmique ameliore
US8502323B2 (en) * 2007-08-03 2013-08-06 The Hong Kong University Of Science And Technology Reliable normally-off III-nitride active device structures, and related methods and systems
US7875537B2 (en) * 2007-08-29 2011-01-25 Cree, Inc. High temperature ion implantation of nitride based HEMTs
US7750370B2 (en) * 2007-12-20 2010-07-06 Northrop Grumman Space & Mission Systems Corp. High electron mobility transistor having self-aligned miniature field mitigating plate on a protective dielectric layer
JP5345328B2 (ja) * 2008-02-22 2013-11-20 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US8497527B2 (en) * 2008-03-12 2013-07-30 Sensor Electronic Technology, Inc. Device having active region with lower electron concentration
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US9711633B2 (en) * 2008-05-09 2017-07-18 Cree, Inc. Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions
EP2117039B1 (en) 2008-05-09 2015-03-18 Cree, Inc. Semiconductor devices including shallow inplanted regions and methods of forming the same
JP5463529B2 (ja) * 2008-06-11 2014-04-09 古河電気工業株式会社 電界効果トランジスタの製造方法
JP5432480B2 (ja) * 2008-07-02 2014-03-05 ルネサスエレクトロニクス株式会社 Ｓｉ基板上のＧａＮ系デバイスの熱処理方法
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US20100084687A1 (en) * 2008-10-03 2010-04-08 The Hong Kong University Of Science And Technology Aluminum gallium nitride/gallium nitride high electron mobility transistors
JP2010098194A (ja) * 2008-10-17 2010-04-30 Meijo Univ 蛍光体、発光素子、発光装置及び蛍光体の製造方法
US7977224B2 (en) * 2008-12-03 2011-07-12 The United States Of America As Represented By The Secretary Of The Army Method using multiple layer annealing cap for fabricating group III-nitride semiconductor device structures and devices formed thereby
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
JP5323527B2 (ja) * 2009-02-18 2013-10-23 古河電気工業株式会社 ＧａＮ系電界効果トランジスタの製造方法
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
WO2010151856A2 (en) * 2009-06-26 2010-12-29 Cornell University Chemical vapor deposition process for aluminum silicon nitride
US8105889B2 (en) * 2009-07-27 2012-01-31 Cree, Inc. Methods of fabricating transistors including self-aligned gate electrodes and source/drain regions
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
KR101079203B1 (ko) * 2009-09-28 2011-11-03 주식회사 하이닉스반도체 반도체 장치의 게이트 패턴 및 그의 제조 방법
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
KR101116356B1 (ko) 2010-01-29 2012-03-09 주식회사 하이닉스반도체 플라즈마 도핑 방법 및 그를 이용한 반도체장치 제조 방법
JP5685020B2 (ja) * 2010-07-23 2015-03-18 住友電気工業株式会社 半導体装置の製造方法
JP2012033689A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
KR101827514B1 (ko) * 2011-08-18 2018-02-08 주성엔지니어링(주) 박막 트랜지스터 및 그 제조 방법
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
JP2013021242A (ja) 2011-07-14 2013-01-31 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP5845714B2 (ja) * 2011-08-19 2016-01-20 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US20130105817A1 (en) 2011-10-26 2013-05-02 Triquint Semiconductor, Inc. High electron mobility transistor structure and method
EP2602827B1 (en) * 2011-12-09 2016-02-03 Imec Enhancement mode III-nitride device and method for manufacturing thereof
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
KR101256466B1 (ko) * 2012-02-06 2013-04-19 삼성전자주식회사 질화물계 이종접합 반도체 소자 및 그 제조 방법
JP5750382B2 (ja) * 2012-02-15 2015-07-22 シャープ株式会社 窒化物半導体装置
CN102570305B (zh) * 2012-03-06 2013-04-17 中国科学院半导体研究所 基于硅基赝砷化镓衬底的850nm激光器的制备方法
US9640627B2 (en) 2012-03-07 2017-05-02 Cree, Inc. Schottky contact
JP5701805B2 (ja) * 2012-03-28 2015-04-15 株式会社東芝 窒化物半導体ショットキダイオードの製造方法
JP5715588B2 (ja) * 2012-03-28 2015-05-07 株式会社東芝 半導体装置およびその製造方法
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US9076763B2 (en) * 2012-08-13 2015-07-07 Infineon Technologies Austria Ag High breakdown voltage III-nitride device
JP6085442B2 (ja) * 2012-09-28 2017-02-22 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9991399B2 (en) 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US9812338B2 (en) 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
US8994073B2 (en) 2012-10-04 2015-03-31 Cree, Inc. Hydrogen mitigation schemes in the passivation of advanced devices
US9202703B2 (en) 2012-11-05 2015-12-01 Cree, Inc. Ni-rich Schottky contact
US9425276B2 (en) * 2013-01-21 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. High electron mobility transistors
WO2014127150A1 (en) 2013-02-15 2014-08-21 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
JPWO2014203881A1 (ja) * 2013-06-21 2017-02-23 富士電機株式会社 炭化珪素半導体素子の製造方法
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
JP6241915B2 (ja) * 2013-07-31 2017-12-06 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP2015073073A (ja) * 2013-09-06 2015-04-16 三菱電機株式会社 半導体装置およびその製造方法
KR102086360B1 (ko) * 2013-11-07 2020-03-09 삼성전자주식회사 n형 질화물 반도체의 전극형성방법, 질화물 반도체 소자 및 그 제조방법
US9306014B1 (en) * 2013-12-27 2016-04-05 Power Integrations, Inc. High-electron-mobility transistors
US10276712B2 (en) 2014-05-29 2019-04-30 Hrl Laboratories, Llc III-nitride field-effect transistor with dual gates
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
FR3026557B1 (fr) * 2014-09-26 2018-03-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de dopage d'un semi-conducteur a base de gan
CN104576317A (zh) * 2014-12-15 2015-04-29 中国电子科技集团公司第五十五研究所 一种采用AlGaN沟道层的异质结材料的生长方法
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9812532B1 (en) * 2015-08-28 2017-11-07 Hrl Laboratories, Llc III-nitride P-channel transistor
US20170069723A1 (en) * 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Iii-nitride semiconductor structures comprising multiple spatially patterned implanted species
JP6623691B2 (ja) * 2015-10-30 2019-12-25 富士通株式会社 化合物半導体装置及びその製造方法
CN108292678B (zh) 2015-11-19 2021-07-06 Hrl实验室有限责任公司 具有双栅极的iii族氮化物场效应晶体管
CN108604597B (zh) 2016-01-15 2021-09-17 创世舫电子有限公司 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
WO2017137291A2 (en) 2016-02-08 2017-08-17 Abb Schweiz Ag Method for manufacturing a semiconductor device including a self-aligned contact to doped well region
US10985284B2 (en) 2016-04-15 2021-04-20 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon schottky diode with reduced junction leakage current
US10541323B2 (en) 2016-04-15 2020-01-21 Macom Technology Solutions Holdings, Inc. High-voltage GaN high electron mobility transistors
US10229839B2 (en) 2016-04-29 2019-03-12 The United States Of America, As Represented By The Secretary Of The Navy Transition metal-bearing capping film for group III-nitride devices
WO2017210323A1 (en) 2016-05-31 2017-12-07 Transphorm Inc. Iii-nitride devices including a graded depleting layer
US10354879B2 (en) * 2016-06-24 2019-07-16 Cree, Inc. Depletion mode semiconductor devices including current dependent resistance
JP6896063B2 (ja) 2016-08-18 2021-06-30 レイセオン カンパニー イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長
JP6618944B2 (ja) 2017-03-10 2019-12-11 株式会社東芝 半導体装置及び電気装置
JP2018163928A (ja) * 2017-03-24 2018-10-18 住友電気工業株式会社 半導体装置の製造方法
US10388753B1 (en) * 2017-03-31 2019-08-20 National Technology & Engineering Solutions Of Sandia, Llc Regrowth method for fabricating wide-bandgap transistors, and devices made thereby
TWI618244B (zh) * 2017-06-06 2018-03-11 Huang Zhi Shu N-face III族/氮化物磊晶結構及其主動元件與其積體化之極性反轉製作方法
US11699704B2 (en) * 2017-09-28 2023-07-11 Intel Corporation Monolithic integration of a thin film transistor over a complimentary transistor
US11233047B2 (en) 2018-01-19 2022-01-25 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
US11056483B2 (en) 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
US10950598B2 (en) 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
CN108597997B (zh) 2018-02-28 2021-03-23 中国电子科技集团公司第十三研究所 GaN基器件欧姆接触电极的制备方法
US10964803B2 (en) * 2018-11-19 2021-03-30 Texas Instruments Incorporated Gallium nitride transistor with a doped region
CN109659358A (zh) * 2018-11-20 2019-04-19 西安电子科技大学芜湖研究院 一种氮化镓hemt低欧姆接触电阻结构及其制作方法
CN109659363A (zh) * 2018-11-20 2019-04-19 西安电子科技大学芜湖研究院 一种氮化镓hemt结构低欧姆接触结构的制备方法
CN109659362A (zh) * 2018-11-20 2019-04-19 西安电子科技大学芜湖研究院 一种基于氮化镓功率hemt结构低欧姆接触电阻的结构及其制作方法
CN109585544A (zh) * 2018-11-20 2019-04-05 西安电子科技大学芜湖研究院 一种基于氮化镓增强型hemt器件低电阻欧姆接触的结构及其制作方法
CN109638071A (zh) * 2018-11-20 2019-04-16 西安电子科技大学芜湖研究院 一种基于Si衬底氮化镓HEMT低电阻欧姆接触的结构及其制作方法
CN109786256B (zh) * 2019-01-17 2021-05-04 中国电子科技集团公司第十三研究所 自对准表面沟道场效应晶体管的制备方法及功率器件
JP7367440B2 (ja) * 2019-10-04 2023-10-24 住友電気工業株式会社 高電子移動度トランジスタの製造方法及び高電子移動度トランジスタ
JP7294098B2 (ja) * 2019-12-05 2023-06-20 豊田合成株式会社 ｐ型ＩＩＩ族窒化物半導体の製造方法
US11257940B2 (en) * 2020-01-14 2022-02-22 Cree, Inc. Group III HEMT and capacitor that share structural features
US11600614B2 (en) 2020-03-26 2023-03-07 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon
GB2594308B (en) 2020-04-23 2022-06-08 X Fab Dresden Gmbh & Co Kg Semiconductor contact structures
US11522077B2 (en) * 2020-05-27 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Integration of p-channel and n-channel E-FET III-V devices with optimization of device performance
US11784236B2 (en) 2020-09-29 2023-10-10 Nxp Usa, Inc. Methods for forming semiconductor devices using sacrificial capping and insulation layers
US11658234B2 (en) 2020-10-27 2023-05-23 Wolfspeed, Inc. Field effect transistor with enhanced reliability
US11502178B2 (en) 2020-10-27 2022-11-15 Wolfspeed, Inc. Field effect transistor with at least partially recessed field plate
US11749726B2 (en) 2020-10-27 2023-09-05 Wolfspeed, Inc. Field effect transistor with source-connected field plate
US11791389B2 (en) 2021-01-08 2023-10-17 Wolfspeed, Inc. Radio frequency transistor amplifiers having widened and/or asymmetric source/drain regions for improved on-resistance performance
CN112394493B (zh) * 2021-01-19 2021-04-02 江西联益光学有限公司 光学镜头及成像设备
US20220376104A1 (en) * 2021-05-20 2022-11-24 Cree, Inc. Transistors including semiconductor surface modification and related fabrication methods
US20230215939A1 (en) * 2021-12-31 2023-07-06 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN117673129A (zh) * 2022-08-31 2024-03-08 华为技术有限公司 一种制备半导体器件的方法和装置以及半导体器件

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4951879A (ja) * 1972-09-20 1974-05-20
US4028717A (en) * 1975-09-22 1977-06-07 Ibm Corporation Field effect transistor having improved threshold stability
US4111720A (en) * 1977-03-31 1978-09-05 International Business Machines Corporation Method for forming a non-epitaxial bipolar integrated circuit
US4369072A (en) * 1981-01-22 1983-01-18 International Business Machines Corp. Method for forming IGFET devices having improved drain voltage characteristics
US4396437A (en) * 1981-05-04 1983-08-02 Hughes Aircraft Company Selective encapsulation, controlled atmosphere annealing for III-V semiconductor device fabrication
US4426765A (en) * 1981-08-24 1984-01-24 Trw Inc. Process for fabrication of ohmic contacts in compound semiconductor devices
JPS5999717A (ja) * 1982-11-29 1984-06-08 Fujitsu Ltd 半導体装置の製造方法
US4519127A (en) * 1983-02-28 1985-05-28 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacturing a MESFET by controlling implanted peak surface dopants
JPS61203683A (ja) 1985-03-07 1986-09-09 Sony Corp ヘテロ接合電界効果トランジスタ
DE3685279D1 (de) * 1985-09-20 1992-06-17 Sumitomo Electric Industries Verfahren zur waermebehandlung eines verbindungshalbleitersubstrats.
JPH0750781B2 (ja) 1987-03-18 1995-05-31 富士通株式会社 化合物半導体集積回路装置
US4808545A (en) * 1987-04-20 1989-02-28 International Business Machines Corporation High speed GaAs MESFET having refractory contacts and a self-aligned cold gate fabrication process
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4863879A (en) * 1987-12-16 1989-09-05 Ford Microelectronics, Inc. Method of manufacturing self-aligned GaAs MESFET
US5204278A (en) * 1989-08-11 1993-04-20 Kabushiki Kaisha Toshiba Method of making MES field effect transistor using III-V compound semiconductor
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5292501A (en) 1990-06-25 1994-03-08 Degenhardt Charles R Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5296394A (en) * 1990-12-26 1994-03-22 Electronics And Telecommunications Research Institute Manufacturing method of GaAs metal semiconductor FET
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
JPH0621100A (ja) * 1992-07-06 1994-01-28 Rohm Co Ltd Ｍｅｓｆｅｔを含む半導体装置およびその製造方法
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
JP3653652B2 (ja) 1997-09-25 2005-06-02 富士通株式会社 半導体装置
JP3398044B2 (ja) 1998-04-14 2003-04-21 古河電気工業株式会社 電界効果トランジスタ
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6174794B1 (en) * 1998-08-20 2001-01-16 Advanced Micro Devices, Inc. Method of making high performance MOSFET with polished gate and source/drain feature
US6495409B1 (en) * 1999-01-26 2002-12-17 Agere Systems Inc. MOS transistor having aluminum nitride gate structure and method of manufacturing same
JP3277910B2 (ja) * 1999-02-17 2002-04-22 住友電気工業株式会社 電界効果トランジスタ及びその製造方法
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US20010015437A1 (en) * 2000-01-25 2001-08-23 Hirotatsu Ishii GaN field-effect transistor, inverter device, and production processes therefor
US6528405B1 (en) * 2000-02-18 2003-03-04 Motorola, Inc. Enhancement mode RF device and fabrication method
US6498111B1 (en) * 2000-08-23 2002-12-24 Cree Lighting Company Fabrication of semiconductor materials and devices with controlled electrical conductivity
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US7707658B2 (en) * 2001-04-02 2010-05-04 Cabela's, Inc. Garments with stretch fabrics
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
WO2003032397A2 (en) * 2001-07-24 2003-04-17 Cree, Inc. INSULTING GATE AlGaN/GaN HEMT
US6861666B1 (en) * 2001-10-17 2005-03-01 Kla-Tencor Technologies Corporation Apparatus and methods for determining and localization of failures in test structures using voltage contrast
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP2003197642A (ja) 2001-12-25 2003-07-11 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7138291B2 (en) * 2003-01-30 2006-11-21 Cree, Inc. Methods of treating a silicon carbide substrate for improved epitaxial deposition and resulting structures and devices
JP3733420B2 (ja) 2002-03-01 2006-01-11 独立行政法人産業技術総合研究所 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US6735492B2 (en) * 2002-07-19 2004-05-11 International Business Machines Corporation Feedback method utilizing lithographic exposure field dimensions to predict process tool overlay settings
US7022378B2 (en) 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures
JP4050128B2 (ja) * 2002-10-24 2008-02-20 松下電器産業株式会社 ヘテロ接合電界効果型トランジスタ及びその製造方法
JP4175157B2 (ja) 2003-03-25 2008-11-05 日産自動車株式会社 炭化珪素半導体装置とその製造方法
US7064359B2 (en) * 2003-08-20 2006-06-20 Matsushita Electric Industrial Co., Ltd. Switching semiconductor device and switching circuit
US6911376B2 (en) * 2003-10-01 2005-06-28 Wafermasters Selective heating using flash anneal
JP2005129696A (ja) * 2003-10-23 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4940557B2 (ja) * 2005-02-08 2012-05-30 日本電気株式会社 電界効果トランジスタ及びその製造方法
US20060226442A1 (en) * 2005-04-07 2006-10-12 An-Ping Zhang GaN-based high electron mobility transistor and method for making the same
US7763935B2 (en) * 2005-06-23 2010-07-27 Macronix International Co., Ltd. ONO formation of semiconductor memory device and method of fabricating the same

Also Published As

Publication number Publication date
JP2013175782A (ja) 2013-09-05
EP1798762A2 (en) 2007-06-20
US7419892B2 (en) 2008-09-02
US20070158683A1 (en) 2007-07-12
US9318594B2 (en) 2016-04-19
US20080290371A1 (en) 2008-11-27
JP2007189213A (ja) 2007-07-26
EP1798762B1 (en) 2013-01-23
EP1798762A3 (en) 2008-12-10
JP5295496B2 (ja) 2013-09-18

Similar Documents

Publication Publication Date Title
JP6203533B2 (ja) 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法
JP5270562B2 (ja) 埋込み層に低抵抗コンタクトを形成する打込み領域を含んだ半導体デバイスの製作方法および関連したデバイス
US9040398B2 (en) Method of fabricating seminconductor devices including self aligned refractory contacts
US9711633B2 (en) Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions
US7709269B2 (en) Methods of fabricating transistors including dielectrically-supported gate electrodes
EP2117039B1 (en) Semiconductor devices including shallow inplanted regions and methods of forming the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130612

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140829

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141126

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141201

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150520

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161102

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170830

R150 Certificate of patent or registration of utility model

Ref document number: 6203533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250