[go: up one dir, main page]

JP6085442B2 - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6085442B2
JP6085442B2 JP2012217087A JP2012217087A JP6085442B2 JP 6085442 B2 JP6085442 B2 JP 6085442B2 JP 2012217087 A JP2012217087 A JP 2012217087A JP 2012217087 A JP2012217087 A JP 2012217087A JP 6085442 B2 JP6085442 B2 JP 6085442B2
Authority
JP
Japan
Prior art keywords
insulating film
protective insulating
electrode
compound semiconductor
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012217087A
Other languages
English (en)
Other versions
JP2014072360A (ja
JP2014072360A5 (ja
Inventor
優一 美濃浦
優一 美濃浦
芳孝 渡辺
芳孝 渡辺
Original Assignee
トランスフォーム・ジャパン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トランスフォーム・ジャパン株式会社 filed Critical トランスフォーム・ジャパン株式会社
Priority to JP2012217087A priority Critical patent/JP6085442B2/ja
Priority to US14/010,824 priority patent/US9425268B2/en
Priority to TW102130787A priority patent/TWI594431B/zh
Priority to CN201310445627.3A priority patent/CN103715252B/zh
Publication of JP2014072360A publication Critical patent/JP2014072360A/ja
Publication of JP2014072360A5 publication Critical patent/JP2014072360A5/ja
Priority to US15/242,226 priority patent/US9685338B2/en
Application granted granted Critical
Publication of JP6085442B2 publication Critical patent/JP6085442B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/118—Electrodes comprising insulating layers having particular dielectric or electrostatic properties, e.g. having static charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
    • H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、化合物半導体装置及びその製造方法に関する。
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのためＧａＮは、高電圧動作且つ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えばＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。
特開２０１２−１７８４６７号公報
ＧａＮ−ＨＥＭＴでは、電子が素子内にトラップされて２ＤＥＧの流れが阻害され、出力電流が低下する、電流コラプス現象が問題視されている。電流コラプスは様々な原因により発生するものと認識されているところ、ゲート電極を覆う保護膜等の絶縁膜に起因して電流コラプスが発生する可能性もあると考えられる。しかしながら、ゲート電極を覆う保護膜について、電流コラプスの発生を抑える有効な技術は未だ開発されていない現況にある。
本発明は、上記の課題に鑑みてなされたものであり、化合物半導体積層構造上で電極を覆う保護膜に起因して発生する電流コラプスを抑止し、デバイス特性を向上する信頼性の高い高耐圧の化合物半導体装置及びその製造方法を提供することを目的とする。
化合物半導体装置の一態様は、化合物半導体積層構造と、前記化合物半導体積層構造の上方に形成された電極と、前記化合物半導体積層構造の表面を覆う、窒化珪素を材料とする第１の保護絶縁膜と、前記第１の保護絶縁膜上で前記電極を覆う、酸化珪素を材料とする第２の保護絶縁膜とを備えており、前記第１の保護絶縁膜と前記第２の保護絶縁膜との間に、酸窒化珪素を含む第３の保護絶縁膜が形成されている。
化合物半導体装置の製造方法の一態様は、化合物半導体積層構造を形成する工程と、前記化合物半導体積層構造の上方に電極を形成する工程と、前記化合物半導体積層構造の表面を覆う、窒化珪素を材料とする第１の保護絶縁膜を形成する工程と、前記第１の保護絶縁膜上で前記電極を覆う、酸化珪素を材料とする第２の保護絶縁膜を形成する工程とを備えており、前記第１の保護絶縁膜と前記第２の保護絶縁膜との間に、酸窒化珪素を含む第３の保護絶縁膜が形成される。
上記の諸態様によれば、化合物半導体積層構造上で電極を覆う保護膜に起因して発生する電流コラプスを抑止し、デバイス特性を向上する信頼性の高い高耐圧の化合物半導体装置が実現する。
第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図１に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図２に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 第１の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 図４に引き続き、第１の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 図６に引き続き、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 図６（ｂ）におけるゲート電極及びフィールドプレート電極を拡大して示す概略断面図である。 図７（ｂ）におけるゲート電極及びフィールドプレート電極を拡大して示す概略断面図である。 第２の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 図１０に引き続き、第２の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 図１１（ｃ）におけるゲート電極及びフィールドプレート電極を拡大して示す概略断面図である。 第３の実施形態による電源装置の概略構成を示す結線図である。 第４の実施形態による高周波増幅器の概略構成を示す結線図である。
（第１の実施形態）
本実施形態では、化合物半導体装置として、窒化物半導体のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１〜図３は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
先ず、図１（ａ）に示すように、成長用基板として例えば半絶縁性のＳｉＣ基板１上に、化合物半導体積層構造２を形成する。成長用基板としては、ＳｉＣ基板の代わりに、Ｓｉ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
化合物半導体積層構造２は、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、及び電子供給層２ｄを有して構成される。
化合物半導体積層構造２では、電子走行層２ｂの電子供給層２ｄ（正確には中間層２ｃ）との界面近傍に２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層２ｂの化合物半導体（ここではＧａＮ）と電子供給層２ｄの化合物半導体（ここではＡｌＧａＮ）との格子定数の相違に基づいて生成される。
詳細には、ＳｉＣ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
ＳｉＣ基板１上に、ＡｌＮを５０ｎｍ程度の厚みに、ｉ（インテンショナリ・アンドープ）−ＧａＮを１μｍ程度の厚みに、ｉ−ＡｌＧａＮを５ｎｍ程度の厚みに、ｎ−ＡｌＧａＮを３０ｎｍ程度の厚みに順次成長する。これにより、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、及び電子供給層２ｄが形成される。バッファ層２ａとしては、ＡｌＮの代わりにＡｌＧａＮを用いたり、低温成長でＧａＮを成長するようにしても良い。電子供給層２ｄ上にｎ−ＧａＮを成長して薄いキャップ層を形成する場合もある。
ＡｌＮの成長条件としては、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＧａＮの成長条件としては、原料ガスとしてトリメチルガリウム（ＴＭＧ）ガス及びＮＨ3ガスの混合ガスを用いる。ＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＡガス、ＴＭＧガス、及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
ＡｌＧａＮをｎ型として成長する際、即ち電子供給層２ｄのｎ−ＡｌＧａＮを成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
続いて、図示しない素子分離構造を形成する。
詳細には、化合物半導体積層構造２の素子分離領域に、例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体積層構造２及びＳｉＣ基板１の表層部分に素子分離構造が形成される。この素子分離構造により、化合物半導体積層構造２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、化合物半導体積層構造２のドライエッチングには、例えば塩素系のエッチングガスを用いる。
続いて、図１（ｂ）に示すように、第１の保護絶縁膜３を形成する。
詳細には、化合物半導体積層構造２上に、プラズマＣＶＤ法又はスパッタ法等により、窒化珪素（ＳｉＮ）を３０ｎｍ程度〜５００ｎｍ程度、例えば１００ｎｍ程度の厚みに堆積する。これにより、第１の保護絶縁膜３が形成される。
ＳｉＮは、化合物半導体積層構造２を覆うパッシベーション膜に用いることにより、電流コラプスを低減することができる。
続いて、図１（ｃ）に示すように、第１の保護絶縁膜３に電極用リセス３ａを形成する。
詳細には、第１の保護絶縁膜３の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ゲート電極の形成予定領域（電極形成予定領域）に相当する第１の保護絶縁膜３の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電子供給層２ｄの表面が露出するまで、第１の保護絶縁膜３の電極形成予定領域をドライエッチングして除去する。これにより、第１の保護絶縁膜３には、電子供給層２ｄの表面の電極形成予定領域を露出する電極用リセス３ａが形成される。ドライエッチングには、例えばフッ素系のエッチングガスを用いる。このドライエッチングには、電子供給層２ｄに及ぼすエッチングダメージが可及的に小さいことが要求されるところ、フッ素系ガスを用いたドライエッチングは、電子供給層２ｄへのエッチングダメージが小さい。
ドライエッチングの代わりに、フッ素系溶液を用いたウェットエッチングにより、電極用リセスを形成しても良い。
その後、レジストマスクは、酸素プラズマを用いたアッシング処理、又は薬液を用いたウェット処理により除去される。
続いて、図２（ａ）に示すように、ゲート電極及びフィールドプレート電極の電極材料１０を堆積する。
詳細には、第１の保護絶縁膜３上に、電極用リセス３ａ内を埋め込むように、ゲート電極の電極材料１０を堆積する。電極材料１０としては、例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を、例えば蒸着法により堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。
続いて、図２（ｂ）に示すように、ゲート電極４及びフィールドプレート電極５を形成する。
詳細には、電極材料１０の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、電極材料１０のゲート電極及びフィールドプレート電極の形成予定領域（各電極形成予定領域）のみにレジストを残存させる。以上により、各電極形成予定領域を覆うレジストマスクが形成される。
このレジストマスクを用いて、第１の保護絶縁膜３の表面が露出するまで、電極材料１０をドライエッチングする。ドライエッチングには、例えば塩素系のエッチングガスを用いることができる。塩素系ガスを用いて電極材料１０をドライエッチングしても、電子供給層２ｄ上は第１の保護絶縁膜３に覆われているため、電子供給層２ｄがドライエッチングに晒されることはなく、電子供給層２ｄのエッチングダメージはない。
以上により、ゲート電極の形成予定領域には、電極用リセス３ａを埋め込み、第１の保護絶縁膜３上に乗り上げる形状（ゲート長方向に沿った断面が所謂オーバーハング形状）のゲート電極４が形成される。同時に、フィールドプレート電極の形成予定領域には、第１の保護絶縁膜３上にフィールドプレート電極５が形成される。ゲート電極４は、電極用リセス３ａ内で化合物半導体積層構造２（電子供給層２ｄ）とショットキー接触する。
その後、レジストマスクは、酸素プラズマを用いたアッシング処理、又は薬液を用いたウェット処理により除去される。
ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ソース電極及びゲート電極に比してドレイン電極に大きな電圧が印加される場合がある。本実施形態では、フィールドプレート電極５を設けることにより、大きな電圧印加で発生する電界をフィールドプレート電極５で緩和することができる。フィールドプレート電極５は、ゲート電極４又は後述するソース電極と適宜電気的に接続される。
続いて、図２（ｃ）に示すように、第２の保護絶縁膜６を形成する。
詳細には、ゲート電極４及びフィールドプレート電極５を覆うように、第１の保護絶縁膜３上に、酸化珪素（ＳｉＯ2）を５００ｎｍ程度の厚みに堆積する。これにより、第２の保護絶縁膜６が形成される。ＳｉＯ2は、例えばテトラエトキシシラン(ＴＥＯＳ)を原料としたＣＶＤ法により堆積する。ＣＶＤ法の代わりに、ＴＥＯＳを用いたＳＯＧ(Spin On Glass)でＳｉＯ2を堆積しても良い。また、ＴＥＯＳを用いる代わりに、シラン又はトリエトキシシランを原料としたＣＶＤ法によりＳｉＯ2を堆積しても好適である。
ＳｉＯ2は、材料特性的にも誘電率が低く、絶縁破壊耐圧も比較的高いことで優れている。ＴＥＯＳを用いて形成したＳｉＯ2は、ステップカバレッジに優れており、埋め込み平坦化効果が高い。そのため、Ｓｉデバイスのプロセスにおいて広く用いられており、量産化も容易である。
続いて、図３（ａ）に示すように、第１の保護絶縁膜３及び第２の保護絶縁膜６にコンタクト孔７ａ，８ａを形成する。
詳細には、第２の保護絶縁膜６の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極及びドレイン電極の形成予定領域（各電極形成予定領域）に相当する第２の保護絶縁膜６の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
電子供給層２ｄの表面が露出するまで、第２の保護絶縁膜６及び第１の保護絶縁膜３の各電極形成予定領域をドライエッチングして除去する。エッチングガスには、例えばフッ素系ガスを用いる。フッ素系ガスを用いて電子供給層２ｄ上の第２の保護絶縁膜６及び第１の保護絶縁膜３をドライエッチングすることで、露出する電子供給層２ｄへのエッチングダメージを小さく抑えることができる。以上により、第１の保護絶縁膜３及び第２の保護絶縁膜６にコンタクト孔７ａ，８ａが形成される。
その後、レジストマスクは、酸素プラズマを用いたアッシング処理、又は薬液を用いたウェット処理により除去される。
続いて、図３（ｂ）に示すように、ソース電極７及びドレイン電極８を形成する。
詳細には、第２の保護絶縁膜６上にレジストを塗布し、コンタクト孔７ａ，８ａ内を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴａ／Ａｌを、例えば蒸着法により、コンタクト孔７ａ，８ａ内を露出させる開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは３００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。
その後、ＳｉＣ基板１を、例えば窒素雰囲気中において５００℃程度〜１０００℃程度の温度、例えば５５０℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２ｄとオーミックコンタクトさせる。熱処理の温度が５００℃よりも低いと、十分なオーミックコンタクトが得られない。熱処理の温度が１０００℃よりも高いと、電極材料のＡｌが融解して所期の電極が得られない。５００℃程度〜１０００℃程度の温度で熱処理することにより、十分なオーミックコンタクトの所期の電極が得られることになる。以上により、コンタクト孔７ａ，８ａ内を電極材料の一部で埋め込むソース電極７及びドレイン電極８が形成される。
しかる後、ゲート電極４、ソース電極７、ドレイン電極８と接続される配線の形成、フィールドプレート電極５とゲート電極４又はソース電極７との電気的接続等の諸工程を経て、本実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
本実施形態では、図３（ｂ）の時点において、第１の保護絶縁膜３と第２の保護絶縁膜６との間（両者の界面）に、酸窒化珪素（ＳｉＯＮ）を含有する第３の保護絶縁膜９が形成されている。第３の保護絶縁膜９は、１ｎｍ程度〜１０ｎｍ程度の範囲内の厚み、例えば５ｎｍ程度に形成される。
第３の保護絶縁膜９は、以下の理由（１）又は理由（２）、或いは理由（１），（２）の双方により、形成されるものと考えられる。図示の例では、理由（１）を仮定して、図２（ｃ）の段階では第３の保護絶縁膜を図示せず、図３（ｂ）の段階で図示している。
理由（１）
図２（ｂ）のように、ゲート電極４及びフィールドプレート電極５を形成した際のエッチングにより、第１の保護絶縁膜３の表面はダメージを受け、当該表面ではＳｉダングリングボンドが生成される。
図３（ｂ）のように、ソース電極７及びドレイン電極８を形成する際に、電子供給層２ｄとの間でオーミックコンタクトを得るべく、５００℃程度〜１０００℃程度（本実施形態では５５０℃程度）の高温熱処理を行う。この高温熱処理により、第１の保護絶縁膜３と第２の保護絶縁膜６とが反応してＳｉ−Ｏ−Ｓｉ結合とＳｉ−Ｎ−Ｓｉ結合とが混在するＳｉＯＮが生成し、第３の保護絶縁膜９が形成されるものと考察される。
理由（２）
図２（ｃ）のように、第１の保護絶縁膜３上に第２の保護絶縁膜６を形成すると、第１の保護絶縁膜３と第２の保護絶縁膜６との界面において、第１の保護絶縁膜３のＳｉＯ2が第１の保護絶縁膜３の表面に存在するＳｉダングリングボンドと結合する。これにより、Ｓｉ−Ｏ−Ｓｉ結合とＳｉ−Ｎ−Ｓｉ結合とが混在するＳｉＯＮが生成し、第３の保護絶縁膜９が形成されるものと考察される。
第３の保護絶縁膜９が形成されず、第１の保護絶縁膜３上に、これと接触するように第２の保護絶縁膜６が形成された状態について考察する。この場合、第１の保護絶縁膜３と第２の保護絶縁膜６との界面には、第１の保護絶縁膜３の表面のエッチングダメージにより、Ｓｉ−ＯとＳｉ−Ｎとの結合長の相違に起因して生じたＳｉダングリングボンドが存在する。このＳｉダングリングボンドは、電子が素子内にトラップされて２ＤＥＧの流れが阻害され、出力電流が低下する電流コラプスの発生を招来する。電流コラプスの発生により、オン抵抗の低下が懸念される。
本実施形態では、第１の保護絶縁膜３と第２の保護絶縁膜６との界面には、第１の保護絶縁膜３の表面に存在するＳｉダングリングボンドと結合したＳｉＯＮを含有する第３の保護絶縁膜９が形成される。当該界面に、緩衝層として、第１の保護絶縁膜３と第２の保護絶縁膜６との中間的な結合状態の構成を持つ第３の保護絶縁膜９が形成されることにより、Ｓｉダングリングボンドが緩和され、電流コラプスの発生が抑止される。
以上説明したように、本実施形態によれば、化合物半導体積層構造上でゲート電極を覆う保護膜に起因して発生する電流コラプスを抑止し、デバイス特性を向上する信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
（変形例）
以下、第１の実施形態の変形例について説明する。本例では、第１の実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴの構成及び製造方法を開示するが、ゲート電極がゲート絶縁膜を介して半導体の上方に存する、いわゆるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示する。なお、第１の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
図４及び図５は、第１の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
先ず、第１の実施形態の図１（ａ）〜図１（ｃ）と同様の諸工程を実行する。このとき、化合物半導体積層構造２上に形成された第１の保護絶縁膜３に電極用リセス３ａが形成される。
続いて、図４（ａ）に示すように、ゲート絶縁膜１１を形成する。
電極用リセス３ａの内壁面を覆うように、第１の保護絶縁膜３上に絶縁材料として例えばＡｌ2Ｏ3を堆積する。Ａｌ2Ｏ3は、例えば原子層堆積法（Atomic Layer Deposition：ＡＬＤ法）により膜厚２ｎｍ〜２００ｎｍ程度、ここでは５０ｎｍ程度に堆積する。これにより、ゲート絶縁膜１１が形成される。
なお、Ａｌ2Ｏ3の堆積は、ＡＬＤ法の代わりに、例えばプラズマＣＶＤ法又はスパッタ法等で行うようにしても良い。また、Ａｌ2Ｏ3を堆積する代わりに、Ａｌの窒化物又は酸窒化物を用いても良い。それ以外にも、Ｓｉ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
続いて、図４（ｂ）に示すように、ゲート電極及びフィールドプレート電極の電極材料１０を堆積する。
詳細には、ゲート絶縁膜１１上に、ゲート絶縁膜１１を介して電極用リセス３ａ内を埋め込むように、ゲート電極の電極材料１０を堆積する。電極材料１０としては、例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を、例えば蒸着法により堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。
続いて、図５（ａ）に示すように、ゲート電極４及びフィールドプレート電極５を形成する。
詳細には、先ず、電極材料１０の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、電極材料１０のゲート電極及びフィールドプレート電極の形成予定領域（各電極形成予定領域）のみにレジストを残存させる。以上により、各電極形成予定領域を覆うレジストマスクが形成される。
このレジストマスクを用いて、第１の保護絶縁膜３の表面が露出するまで、電極材料１０及びゲート絶縁膜１１をドライエッチングする。ドライエッチングには、例えば塩素系のエッチングガスを用いることができる。塩素系ガスを用いて電極材料１０及びゲート絶縁膜１１をドライエッチングしても、電子供給層２ｄ上は第１の保護絶縁膜３に覆われている。そのため、電子供給層２ｄがドライエッチングに晒されることはなく、電子供給層２ｄのエッチングダメージはない。
以上により、ゲート電極の形成予定領域には、電極用リセス３ａをゲート絶縁膜１１を介して埋め込み、第１の保護絶縁膜３上に乗り上げる形状（ゲート長方向に沿った断面が所謂オーバーハング形状）のゲート電極４が形成される。同時に、フィールドプレート電極の形成予定領域には、第１の保護絶縁膜３上にゲート絶縁膜１１を介したフィールドプレート電極５が形成される。
その後、レジストマスクは、酸素プラズマを用いたアッシング処理、又は薬液を用いたウェット処理により除去される。
続いて、第１の実施形態の図２（ｃ）〜３（ｂ）と同様の諸工程を経る。このときの様子を図５（ｂ）に示す。
しかる後、ゲート電極４、ソース電極７、ドレイン電極８と接続される配線の形成、フィールドプレート電極５とゲート電極４又はソース電極７との電気的接続等の諸工程を経て、本例によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
本例では、第１の実施形態と同様に、第１の保護絶縁膜３と第２の保護絶縁膜６との界面には、第１の保護絶縁膜３の表面に存在するＳｉダングリングボンドと結合したＳｉＯＮを含有する第３の保護絶縁膜９が形成される。当該界面に、緩衝層として、第１の保護絶縁膜３と第２の保護絶縁膜６との中間的な結合状態の構成を持つ第３の保護絶縁膜９が形成されることにより、Ｓｉダングリングボンドが緩和され、電流コラプスの発生が抑止される。
以上説明したように、本例によれば、化合物半導体積層構造上でゲート電極を覆う保護膜に起因して発生する電流コラプスを抑止し、デバイス特性を向上する信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
（第２の実施形態）
本実施形態では、第１の実施形態と同様に、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの構成及び製造方法を開示するが、第１の保護絶縁膜の形成状態が異なる点で第１の実施形態と相違する。なお、第１の実施形態の構成部材等と同一のものについては、同符号を付して詳しい説明を省略する。
図６及び図７は、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
先ず、第１の実施形態の図１（ａ）〜図２（ａ）と同様の諸工程を実行する。このときの様子を図６（ａ）に示す。
続いて、図６（ｂ）に示すように、ゲート電極４及びフィールドプレート電極５を形成すると共に、第１の保護絶縁膜３の表層をエッチングする。
詳細には、先ず、電極材料１０の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、電極材料１０のゲート電極及びフィールドプレート電極の形成予定領域（各電極形成予定領域）のみにレジストを残存させる。以上により、各電極形成予定領域を覆うレジストマスクが形成される。
このレジストマスクを用いて、第１の保護絶縁膜３の一部が除去される（オーバーエッチング）まで、電極材料１０及び第１の保護絶縁膜３の表層をドライエッチングする。第１の保護絶縁膜３の表層のオーバーエッチング量は、後述する第３の保護絶縁膜の厚みよりも深く、例えば深さ２０ｎｍ程度とする。ドライエッチングには、例えば塩素系のエッチングガスを用いることができる。塩素系ガスを用いて電極材料１０及び第１の保護絶縁膜３の表層をドライエッチングしても、電子供給層２ｄ上は第１の保護絶縁膜３に覆われている。そのため、電子供給層２ｄがドライエッチングに晒されることはなく、電子供給層２ｄのエッチングダメージはない。
以上により、ゲート電極の形成予定領域には、電極用リセス３ａを埋め込み、第１の保護絶縁膜３上に乗り上げる形状（ゲート長方向に沿った断面が所謂オーバーハング形状）のゲート電極４が形成される。同時に、フィールドプレート電極の形成予定領域には、第１の保護絶縁膜３上にフィールドプレート電極５が形成される。ゲート電極４は、電極用リセス３ａ内で化合物半導体積層構造２（電子供給層２ｄ）とショットキー接触する。
その後、レジストマスクは、酸素プラズマを用いたアッシング処理、又は薬液を用いたウェット処理により除去される。
図８に、図６（ｂ）におけるゲート電極４及びフィールドプレート電極５を拡大して示す。
第１の保護絶縁膜３は、上記のオーバーエッチングにより、ゲート電極４のオーバーハング部分下及びフィールドプレート電極５下の厚み（第１の厚みｄ１）が、その他の部位の厚み（第２の厚みｄ２）よりも厚く形成される。第１の厚みｄ１と第２の厚みｄ２との差は、上記のオーバーエッチング量に相当する。当該差は、後述する第３の保護絶縁膜の厚みが１０ｎｍ程度以下であることを考慮して、第３の保護絶縁膜の厚みよりも大きい１０ｎｍ程度〜２００ｎｍ程度の範囲内の値、ここでは２０ｎｍ程度とされる。
続いて、図６（ｃ）に示すように、第２の保護絶縁膜６を形成する。
詳細には、ゲート電極４及びフィールドプレート電極５を覆うように、第１の保護絶縁膜３上に、酸化珪素（ＳｉＯ2）を５００ｎｍ程度の厚みに堆積する。これにより、第２の保護絶縁膜６が形成される。ＳｉＯ2は、例えばテトラエトキシシラン(ＴＥＯＳ)を原料としたＣＶＤ法により堆積する。ＣＶＤ法の代わりに、ＴＥＯＳを用いたＳＯＧ(Spin On Glass)でＳｉＯ2を堆積しても良い。また、ＴＥＯＳを用いる代わりに、シラン又はトリエトキシシランを原料としたＣＶＤ法によりＳｉＯ2を堆積しても好適である。
続いて、図７（ａ）に示すように、第１の保護絶縁膜３及び第２の保護絶縁膜６にコンタクト孔７ａ，８ａを形成する。
詳細には、第２の保護絶縁膜６の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極及びドレイン電極の形成予定領域（各電極形成予定領域）に相当する第２の保護絶縁膜６の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
電子供給層２ｄの表面が露出するまで、第２の保護絶縁膜６及び第１の保護絶縁膜３の各電極形成予定領域をドライエッチングして除去する。エッチングガスには、例えばフッ素系ガスを用いる。フッ素系ガスを用いて電子供給層２ｄ上の第２の保護絶縁膜６及び第１の保護絶縁膜３をドライエッチングすることで、露出する電子供給層２ｄへのエッチングダメージを小さく抑えることができる。以上により、第１の保護絶縁膜３及び第２の保護絶縁膜６にコンタクト孔７ａ，８ａが形成される。
その後、レジストマスクは、酸素プラズマを用いたアッシング処理、又は薬液を用いたウェット処理により除去される。
続いて、図７（ｂ）に示すように、ソース電極７及びドレイン電極８を形成する。
詳細には、第２の保護絶縁膜６上にレジストを塗布し、コンタクト孔７ａ，８ａ内を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴａ／Ａｌを、例えば蒸着法により、コンタクト孔７ａ，８ａ内を露出させる開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは３００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。
その後、ＳｉＣ基板１を、例えば窒素雰囲気中において５００℃程度〜１０００℃程度の温度、例えば５５０℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２ｄとオーミックコンタクトさせる。熱処理の温度が５００℃よりも低いと、十分なオーミックコンタクトが得られない。熱処理の温度が１０００℃よりも高いと、電極材料のＡｌが融解して所期の電極が得られない。５００℃程度〜１０００℃程度の温度で熱処理することにより、十分なオーミックコンタクトの所期の電極が得られることになる。以上により、コンタクト孔７ａ，８ａ内を電極材料の一部で埋め込むソース電極７及びドレイン電極８が形成される。
しかる後、ゲート電極４、ソース電極７、ドレイン電極８と接続される配線の形成、フィールドプレート電極５とゲート電極４又はソース電極７との電気的接続等の諸工程を経て、本実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
図９に、図７（ｂ）におけるゲート電極４及びフィールドプレート電極５を拡大して示す。
本実施形態では、図７（ｂ）の時点において、第１の保護絶縁膜３と第２の保護絶縁膜６との間（両者の界面）に、酸窒化珪素（ＳｉＯＮ）を含有する第３の保護絶縁膜９が形成されている。第３の保護絶縁膜９は、第１の保護絶縁膜３における第１の厚みｄ１と第２の厚みｄ２との差よりも薄く、１ｎｍ程度〜１０ｎｍ程度の範囲内の厚み、例えば
５ｎｍ程度に形成される。
本実施形態では、第１の保護絶縁膜３と第２の保護絶縁膜６との界面には、第１の保護絶縁膜３の表面に存在するＳｉダングリングボンドと結合したＳｉＯＮを含有する第３の保護絶縁膜９が形成される。当該界面に、緩衝層として、第１の保護絶縁膜３と第２の保護絶縁膜６との中間的な結合状態の構成を持つ第３の保護絶縁膜９が形成されることにより、Ｓｉダングリングボンドが緩和され、電流コラプスの発生が抑止される。
通常、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、高電圧印加時において、ゲート電極のドレイン電極側のエッジ部で電界集中が発生し、デバイス破壊を招来するという問題がある。ゲート電極とドレイン電極との間にフィールドプレート電極を設けることで、そのドレイン電極側のエッジ部が電界集中の発生箇所となって電界集中が分散される。ここで、材質の相異なる２種の保護絶縁膜を積層形成した場合を想定する。この場合、フィールドプレート電極を設けても、ゲート電極及びフィールドプレート電極の各エッジ部が上下の保護絶縁膜の界面に接する。各エッジ部に電界集中が発生すると、保護絶縁膜の界面から絶縁破壊が惹起され、耐圧低下を招来する。
本実施形態では、ゲート電極４とドレイン電極７との間にフィールドプレート電極５を設ける。この構成により、ゲート電極４の電子供給層２ｄとの接触面のドレイン電極７側のエッジ部における電界集中が緩和される。
更に、図９のように、ゲート電極４のオーバーハング部分下及びフィールドプレート電極５下の第１の厚みｄ１が、その他の部位の第２の厚みｄ２よりも厚く形成されている。更に、第１の厚みｄ１と第２の厚みｄ２との差が、第３の保護絶縁膜９の厚みよりも大きい１０ｎｍ程度〜２００ｎｍ程度の範囲内の値、ここでは２０ｎｍ程度とされる。この構成により、ゲート電極４及びフィールドプレート電極５のドレイン電極７側の各エッジ部４ａ，５ａは、第１の保護絶縁膜３と第２の保護絶縁膜６との界面から位置ずれし、第２の保護絶縁膜６の側面に位置する。各エッジ部４ａ，５ａに電界集中が発生しても、各エッジ部４ａ，５ａが当該界面から離間しており、当該界面への影響は少ない。これにより、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける絶縁破壊が防止され、耐圧の向上が実現する。
第１の厚みｄ１と第２の厚みｄ２との差が１０ｎｍよりも小さいと、各エッジ部４ａ，５ａの第１の保護絶縁膜３と第２の保護絶縁膜６との界面からの離間距離が短く（或いは０となり）、当該界面から絶縁破壊が惹起される懸念がある。当該差が２００ｎｍよりも大きいと、第１の保護絶縁膜３と第２の保護絶縁膜６との界面が電子供給層２ｄに近づくために、当該界面に僅かに残るＳｉダングリングボンドに電子がトラップされ易くなり、電流コラプスの抑止効果が薄くなる。従って、当該差を１０ｎｍ程度〜２００ｎｍ程度とすることにより、電流コラプスの抑止効果を維持しつつ、絶縁破壊が防止される。
以上説明したように、本実施形態によれば、化合物半導体積層構造上でゲート電極を覆う保護膜に起因して発生する電流コラプスを抑止し、デバイス特性を向上する信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
更に、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける絶縁破壊が防止され、耐圧の向上が実現する。
（変形例）
以下、第２の実施形態の変形例について説明する。本例では、第２の実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴの構成及び製造方法を開示するが、ゲート電極がゲート絶縁膜を介して半導体の上方に存する、いわゆるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示する。なお、第２の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
図１０及び図１１は、第２の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
先ず、第１の実施形態の図１（ａ）〜図１（ｃ）と同様の諸工程を実行する。このとき、化合物半導体積層構造２上に形成された第１の保護絶縁膜３に電極用リセス３ａが形成される。
続いて、図１０（ａ）に示すように、ゲート絶縁膜１２を形成する。
電極用リセス３ａの内壁面を覆うように、第１の保護絶縁膜３上に絶縁材料として例えばＡｌ2Ｏ3を堆積する。Ａｌ2Ｏ3は、例えば原子層堆積法（Atomic Layer Deposition：ＡＬＤ法）により膜厚２ｎｍ〜２００ｎｍ程度、ここでは５０ｎｍ程度に堆積する。これにより、ゲート絶縁膜１１が形成される。
なお、Ａｌ2Ｏ3の堆積は、ＡＬＤ法の代わりに、例えばプラズマＣＶＤ法又はスパッタ法等で行うようにしても良い。また、Ａｌ2Ｏ3を堆積する代わりに、Ａｌの窒化物又は酸窒化物を用いても良い。それ以外にも、Ｓｉ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
続いて、図１０（ｂ）に示すように、ゲート電極及びフィールドプレート電極の電極材料１０を堆積する。
詳細には、ゲート絶縁膜１２上に、ゲート絶縁膜１２を介して電極用リセス３ａ内を埋め込むように、ゲート電極の電極材料１０を堆積する。電極材料１０としては、例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を、例えば蒸着法により堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。
図１０（ｃ）に示すように、ゲート電極４及びフィールドプレート電極５を形成すると共に、第１の保護絶縁膜３の表層をエッチングする。
詳細には、先ず、電極材料１０の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、電極材料１０のゲート電極及びフィールドプレート電極の形成予定領域（各電極形成予定領域）のみにレジストを残存させる。以上により、各電極形成予定領域を覆うレジストマスクが形成される。
このレジストマスクを用いて、第１の保護絶縁膜３の一部が除去される（オーバーエッチング）まで、電極材料１０、ゲート絶縁膜１２、及び第１の保護絶縁膜３の表層をドライエッチングする。第１の保護絶縁膜３の表層のオーバーエッチング量は、後述する第３の保護絶縁膜の厚みよりも深く、例えば深さ２０ｎｍ程度とする。ドライエッチングには、例えば塩素系のエッチングガスを用いることができる。塩素系ガスを用いて電極材料１０及び第１の保護絶縁膜３の表層をドライエッチングしても、電子供給層２ｄ上は第１の保護絶縁膜３に覆われている。そのため、電子供給層２ｄがドライエッチングに晒されることはなく、電子供給層２ｄのエッチングダメージはない。
以上により、ゲート電極の形成予定領域には、電極用リセス３ａをゲート絶縁膜１２を介して埋め込み、第１の保護絶縁膜３上に乗り上げる形状（ゲート長方向に沿った断面が所謂オーバーハング形状）のゲート電極４が形成される。同時に、フィールドプレート電極の形成予定領域には、第１の保護絶縁膜３上にゲート絶縁膜１２を介したフィールドプレート電極５が形成される。
その後、レジストマスクは、酸素プラズマを用いたアッシング処理、又は薬液を用いたウェット処理により除去される。
第１の保護絶縁膜３は、上記のオーバーエッチングにより、ゲート電極４のオーバーハング部分下及びフィールドプレート電極５下の厚みが、その他の部位の厚みよりも厚く形成される。当該厚みの差は、上記のオーバーエッチング量に相当する。当該厚みの差は、後述する第３の保護絶縁膜の厚みが１０ｎｍ程度以下であることを考慮して、第３の保護絶縁膜の厚みよりも大きい１０ｎｍ程度〜２００ｎｍ程度の範囲内の値、ここでは２０ｎｍ程度とされる。
続いて、図１１（ａ）に示すように、第２の保護絶縁膜６を形成する。
詳細には、ゲート電極４及びフィールドプレート電極５を覆うように、第１の保護絶縁膜３上に、酸化珪素（ＳｉＯ2）を５００ｎｍ程度の厚みに堆積する。これにより、第２の保護絶縁膜６が形成される。ＳｉＯ2は、例えばテトラエトキシシラン(ＴＥＯＳ)を原料としたＣＶＤ法により堆積する。ＣＶＤ法の代わりに、ＴＥＯＳを用いたＳＯＧ(Spin On Glass)でＳｉＯ2を堆積しても良い。また、ＴＥＯＳを用いる代わりに、シラン又はトリエトキシシランを原料としたＣＶＤ法によりＳｉＯ2を堆積しても好適である。
続いて、図１１（ｂ）に示すように、第１の保護絶縁膜３及び第２の保護絶縁膜６にコンタクト孔７ａ，８ａを形成する。
詳細には、第２の保護絶縁膜６の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極及びドレイン電極の形成予定領域（各電極形成予定領域）に相当する第２の保護絶縁膜６の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
電子供給層２ｄの表面が露出するまで、第２の保護絶縁膜６及び第１の保護絶縁膜３の各電極形成予定領域をドライエッチングして除去する。エッチングガスには、例えばフッ素系ガスを用いる。フッ素系ガスを用いて電子供給層２ｄ上の第２の保護絶縁膜６及び第１の保護絶縁膜３をドライエッチングすることで、露出する電子供給層２ｄへのエッチングダメージを小さく抑えることができる。以上により、第１の保護絶縁膜３及び第２の保護絶縁膜６にコンタクト孔７ａ，８ａが形成される。
その後、レジストマスクは、酸素プラズマを用いたアッシング処理、又は薬液を用いたウェット処理により除去される。
続いて、図１１（ｃ）に示すように、ソース電極７及びドレイン電極８を形成する。
詳細には、第２の保護絶縁膜６上にレジストを塗布し、コンタクト孔７ａ，８ａ内を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴａ／Ａｌを、例えば蒸着法により、コンタクト孔７ａ，８ａ内を露出させる開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは３００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。
その後、ＳｉＣ基板１を、例えば窒素雰囲気中において５００℃程度〜１０００℃程度の温度、例えば５５０℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２ｄとオーミックコンタクトさせる。熱処理の温度が５００℃よりも低いと、十分なオーミックコンタクトが得られない。熱処理の温度が１０００℃よりも高いと、電極材料のＡｌが融解して所期の電極が得られない。５００℃程度〜１０００℃程度の温度で熱処理することにより、十分なオーミックコンタクトの所期の電極が得られることになる。以上により、コンタクト孔７ａ，８ａ内を電極材料の一部で埋め込むソース電極７及びドレイン電極８が形成される。
しかる後、ゲート電極４、ソース電極７、ドレイン電極８と接続される配線の形成、フィールドプレート電極５とゲート電極４又はソース電極７との電気的接続等の諸工程を経て、本例によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
図１２に、図１１（ｃ）におけるゲート電極４及びフィールドプレート電極５を拡大して示す。
本例では、図１１（ｃ）の時点において、第１の保護絶縁膜３と第２の保護絶縁膜６との間（両者の界面）に、酸窒化珪素（ＳｉＯＮ）を含有する第３の保護絶縁膜９が形成されている。第３の保護絶縁膜９は、第１の保護絶縁膜３における第１の厚みｄ１と第２の厚みｄ２との差よりも薄く、１ｎｍ程度〜１０ｎｍ程度の範囲内の厚み、例えば５ｎｍ程度に形成される。
本例では、第１の保護絶縁膜３と第２の保護絶縁膜６との界面には、第１の保護絶縁膜３の表面に存在するＳｉダングリングボンドと結合したＳｉＯＮを含有する第３の保護絶縁膜９が形成される。当該界面に、緩衝層として、第１の保護絶縁膜３と第２の保護絶縁膜６との中間的な結合状態の構成を持つ第３の保護絶縁膜９が形成されることにより、Ｓｉダングリングボンドが緩和され、電流コラプスの発生が抑止される。
本例では、ゲート電極４とドレイン電極７との間にフィールドプレート電極５を設ける。この構成により、ゲート電極４の電子供給層２ｄとの接触面のドレイン電極７側のエッジ部における電界集中が緩和される。
更に、図１２のように、ゲート電極４のオーバーハング部分下及びフィールドプレート電極５下の第１の厚みｄ１が、その他の部位の第２の厚みｄ２よりも厚く形成されている。更に、第１の厚みｄ１と第２の厚みｄ２との差が、第３の保護絶縁膜９の厚みよりも大きい１０ｎｍ程度〜２００ｎｍ程度の範囲内の値、ここでは２０ｎｍ程度とされる。この構成により、ゲート電極４及びフィールドプレート電極５のドレイン電極７側の各エッジ部４ａ，５ａは、第１の保護絶縁膜３と第２の保護絶縁膜６との界面から位置ずれし、第２の保護絶縁膜６の側面に位置する。各エッジ部４ａ，５ａに電界集中が発生しても、各エッジ部４ａ，５ａが当該界面から離間しており、当該界面への影響は少ない。これにより、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける絶縁破壊が防止され、耐圧の向上が実現する。
第１の厚みｄ１と第２の厚みｄ２との差が１０ｎｍよりも小さいと、各エッジ部４ａ，５ａの第１の保護絶縁膜３と第２の保護絶縁膜６との界面からの離間距離が短く（或いは０となり）、当該界面から絶縁破壊が惹起される懸念がある。当該差が２００ｎｍよりも大きいと、第１の保護絶縁膜３と第２の保護絶縁膜６との界面が電子供給層２ｄに近づくために、当該界面に僅かに残るＳｉダングリングボンドに電子がトラップされ易くなり、電流コラプスの抑止効果が薄くなる。従って、当該差を１０ｎｍ程度〜２００ｎｍ程度とすることにより、電流コラプスの抑止効果を維持しつつ、絶縁破壊が防止される。
以上説明したように、本例によれば、化合物半導体積層構造上でゲート電極を覆う保護膜に起因して発生する電流コラプスを抑止し、デバイス特性を向上する信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
更に、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける絶縁破壊が防止され、耐圧の向上が実現する。
（第３の実施形態）
本実施形態では、第１及び第２の実施形態、並びにこれらの変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した電源装置を開示する。
図１３は、第３の実施形態による電源装置の概略構成を示す結線図である。
本実施形態による電源装置は、高圧の一次側回路２１及び低圧の二次側回路２２と、一次側回路２１と二次側回路２２との間に配設されるトランス２３とを備えて構成される。
一次側回路２１は、交流電源２４と、いわゆるブリッジ整流回路２５と、複数（ここでは４つ）のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄとを備えて構成される。また、ブリッジ整流回路２５は、スイッチング素子２６ｅを有している。
二次側回路２２は、複数（ここでは３つ）のスイッチング素子２７ａ，２７ｂ，２７ｃを備えて構成される。
本実施形態では、一次側回路２１のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅが、第１及び第２の実施形態、並びにこれらの変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路２２のスイッチング素子２７ａ，２７ｂ，２７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
本実施形態では、化合物半導体積層構造上でゲート電極を覆う保護膜に起因して発生する電流コラプスを抑止し、デバイス特性を向上する信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、電源回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
（第４の実施形態）
本実施形態では、第１及び第２の実施形態、並びにこれらの変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図１４は、第４の実施形態による高周波増幅器の概略構成を示す結線図である。
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路３１と、ミキサー３２ａ，３２ｂと、パワーアンプ３３とを備えて構成される。
ディジタル・プレディストーション回路３１は、入力信号の非線形歪みを補償するものである。ミキサー３２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ３３は、交流信号とミキシングされた入力信号を増幅するものであり、第１及び第２の実施形態、並びにこれらの変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図１４では、例えばスイッチの切り替えにより、出力側の信号をミキサー３２ｂで交流信号とミキシングしてディジタル・プレディストーション回路３１に送出できる構成とされている。
本実施形態では、化合物半導体積層構造上でゲート電極を覆う保護膜に起因して発生する電流コラプスを抑止し、デバイス特性を向上する信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
（他の実施形態）
第１〜第４の実施形態及び変形例では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１〜第４の実施形態及び変形例では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＮ、電子供給層がｎ−ＩｎＡｌＮで形成される。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、化合物半導体積層構造上でゲート電極を覆う保護膜に起因して発生する電流コラプスを抑止し、デバイス特性を向上する信頼性の高い高耐圧のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第１〜第４の実施形態及び変形例では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＧａＮ、電子供給層がｎ−ＩｎＡｌＧａＮで形成される。
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、化合物半導体積層構造上でゲート電極を覆う保護膜に起因して発生する電流コラプスを抑止し、デバイス特性を向上する信頼性の高い高耐圧のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
（付記１）化合物半導体積層構造と、
前記化合物半導体積層構造の上方に形成された電極と、
前記化合物半導体積層構造の表面を覆う、窒化珪素を材料とする第１の保護絶縁膜と、
前記第１の保護絶縁膜上で前記電極を覆う、酸化珪素を材料とする第２の保護絶縁膜と
を備えており、
前記第１の保護絶縁膜と前記第２の保護絶縁膜との間に、酸窒化珪素を含む第３の保護絶縁膜が形成されていることを特徴とする化合物半導体装置。
（付記２）前記第３の保護絶縁膜は、１ｎｍ〜１０ｎｍの範囲内の厚みであることを特徴とする付記１に記載の化合物半導体装置。
（付記３）前記電極は、少なくとも一部が前記第１の保護絶縁膜上に形成されており、
前記第１の保護絶縁膜は、前記電極の前記少なくとも一部との接触部位における第１の厚みが、その他の部位における第２の厚みよりも厚いことを特徴とする付記１又は２に記載の化合物半導体装置。
（付記４）前記第１の厚みと前記第２の厚みとの差が、１０ｎｍ〜２００ｎｍの範囲内の値であることを特徴とする付記３に記載の化合物半導体装置。
（付記５）前記第１の厚みと前記第２の厚みとの差が、前記第３の保護絶縁膜の厚みよりも大きいことを特徴とする付記３又は４に記載の化合物半導体装置。
（付記６）前記電極は、ゲート電極と、前記ゲート電極と離間して並ぶフィールドプレート電極とを含むことを特徴とする付記１〜５のいずれか１項に記載の化合物半導体装置。
（付記７）化合物半導体積層構造を形成する工程と、
前記化合物半導体積層構造の上方に電極を形成する工程と、
前記化合物半導体積層構造の表面を覆う、窒化珪素を材料とする第１の保護絶縁膜を形成する工程と、
前記第１の保護絶縁膜上で前記電極を覆う、酸化珪素を材料とする第２の保護絶縁膜を形成する工程と
を備えており、
前記第１の保護絶縁膜と前記第２の保護絶縁膜との間に、酸窒化珪素を含む第３の保護絶縁膜が形成されることを特徴とする化合物半導体装置の製造方法。
（付記８）前記第３の保護絶縁膜は、１ｎｍ〜１０ｎｍの範囲内の厚みであることを特徴とする付記７に記載の化合物半導体装置の製造方法。
（付記９）前記電極は、少なくとも一部が前記第１の保護絶縁膜上に形成されており、
前記第１の保護絶縁膜は、前記電極の前記少なくとも一部との接触部位における第１の厚みが、その他の部位における第２の厚みよりも厚いことを特徴とする付記７又は８に記載の化合物半導体装置の製造方法。
（付記１０）前記第１の厚みと前記第２の厚みとの差が、１０ｎｍ〜２００ｎｍの範囲内の値であることを特徴とする付記９に記載の化合物半導体装置の製造方法。
（付記１１）前記第１の厚みと前記第２の厚みとの差が、前記第３の保護絶縁膜の厚みよりも大きいことを特徴とする付記９又は１０に記載の化合物半導体装置の製造方法。
（付記１２）前記電極は、ゲート電極と、前記ゲート電極と離間して並ぶフィールドプレート電極とを含むことを特徴とする付記７〜１１のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１３）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
化合物半導体積層構造と、
前記化合物半導体積層構造の上方に形成された電極と、
前記化合物半導体積層構造の表面を覆う、窒化珪素を材料とする第１の保護絶縁膜と、
前記第１の保護絶縁膜上で前記電極を覆う、酸化珪素を材料とする第２の保護絶縁膜と
を備えており、
前記第１の保護絶縁膜と前記第２の保護絶縁膜との間に、酸窒化珪素を含む第３の保護絶縁膜が形成されていることを特徴とする電源回路。
（付記１４）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
化合物半導体積層構造と、
前記化合物半導体積層構造の上方に形成された電極と、
前記化合物半導体積層構造の表面を覆う、窒化珪素を材料とする第１の保護絶縁膜と、
前記第１の保護絶縁膜上で前記電極を覆う、酸化珪素を材料とする第２の保護絶縁膜と
を備えており、
前記第１の保護絶縁膜と前記第２の保護絶縁膜との間に、酸窒化珪素を含む第３の保護絶縁膜が形成されていることを特徴とする高周波増幅器。
１ ＳｉＣ基板
２ 化合物半導体積層構造
２ａ バッファ層
２ｂ 電子走行層
２ｃ 中間層
２ｄ 電子供給層
３ 第１の保護絶縁膜
３ａ 電極用リセス
４ ゲート電極
４ａ，５ａ エッジ部
５ フィールドプレート電極
６ 第２の保護絶縁膜
７ ソース電極
７ａ，８ａ コンタクト孔
８ ドレイン電極
９ 第３の保護絶縁膜
１０ 電極材料
１１，１２ ゲート絶縁膜
２１ 一次側回路
２２ 二次側回路
２３ トランス
２４ 交流電源
２５ ブリッジ整流回路
２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２７ａ，２７ｂ，２７ｃ スイッチング素子
３１ ディジタル・プレディストーション回路
３２ａ，３２ｂ ミキサー
３３ パワーアンプ

Claims (6)

  1. 化合物半導体積層構造と、
    前記化合物半導体積層構造の上方に形成された電極と、
    前記化合物半導体積層構造の表面を覆う、窒化珪素を材料とする第１の保護絶縁膜と、
    前記第１の保護絶縁膜上で前記電極を覆う第２の保護絶縁膜と、
    前記第１の保護絶縁膜と前記第２の保護絶縁膜との間に形成された第３の保護絶縁膜と、
    を備えており、
    前記電極は、少なくとも一部が前記第１の保護絶縁膜上に形成されており、
    前記第１の保護絶縁膜は、前記電極の前記少なくとも一部の下である第１部位における第１の厚みが、前記電極の前記少なくとも一部が前記第１の保護絶縁膜の上に形成されていない第２の部位における第２の厚みよりも厚く、
    前記第３の保護絶縁膜は、１ｎｍ〜１０ｎｍの範囲内の厚みである、
    化合物半導体装置。
  2. 化合物半導体積層構造と、
    前記化合物半導体積層構造の上方に形成された電極と、
    前記化合物半導体積層構造の表面を覆う、窒化珪素を材料とする第１の保護絶縁膜と、
    前記第１の保護絶縁膜上で前記電極を覆う第２の保護絶縁膜と、
    前記第１の保護絶縁膜と前記第２の保護絶縁膜との間に形成された第３の保護絶縁膜と、
    を備えており、
    前記電極は、少なくとも一部が前記第１の保護絶縁膜上に形成されており、
    前記第１の保護絶縁膜は、前記電極の前記少なくとも一部の下である第１部位における第１の厚みが、前記電極の前記少なくとも一部が前記第１の保護絶縁膜の上に形成されていない第２の部位における第２の厚みよりも厚く、
    前記第１の厚みと前記第２の厚みとの差が、前記第３の保護絶縁膜の厚みよりも大きい、
    化合物半導体装置。
  3. 前記第３の保護絶縁膜は酸窒化珪素を含む、請求項１または２に記載の化合物半導体装置。
  4. 化合物半導体積層構造を形成する工程と、
    前記化合物半導体積層構造の上方に電極を形成する工程と、
    前記化合物半導体積層構造の表面を覆う、窒化珪素を材料とする第１の保護絶縁膜を形成する工程と、
    前記第１の保護絶縁膜上で前記電極を覆う第２の保護絶縁膜を形成する工程と、
    前記第１の保護絶縁膜と前記第２の保護絶縁膜との間に、第３の保護絶縁膜を形成する工程と、
    を有し、
    前記電極は、少なくとも一部が前記第１の保護絶縁膜上に形成され、
    前記第１の保護絶縁膜は、前記電極の前記少なくとも一部の下である第１部位における第１の厚みが、前記電極の前記少なくとも一部が前記第１の保護絶縁膜の上に形成されていない第２の部位における第２の厚みよりも厚く、
    前記第３の保護絶縁膜は、１ｎｍ〜１０ｎｍの範囲内の厚みである、
    化合物半導体装置の製造方法。
  5. 化合物半導体積層構造を形成する工程と、
    前記化合物半導体積層構造の上方に電極を形成する工程と、
    前記化合物半導体積層構造の表面を覆う、窒化珪素を材料とする第１の保護絶縁膜を形成する工程と、
    前記第１の保護絶縁膜上で前記電極を覆う第２の保護絶縁膜を形成する工程と、
    前記第１の保護絶縁膜と前記第２の保護絶縁膜との間に、第３の保護絶縁膜を形成する工程と、
    を有し、
    前記電極は、少なくとも一部が前記第１の保護絶縁膜上に形成され、
    前記第１の保護絶縁膜は、前記電極の前記少なくとも一部の下である第１部位における第１の厚みが、前記電極の前記少なくとも一部が前記第１の保護絶縁膜の上に形成されていない第２の部位における第２の厚みよりも厚く、
    前記第１の厚みと前記第２の厚みとの差が、前記第３の保護絶縁膜の厚みよりも大きい、化合物半導体装置の製造方法。
  6. 前記第３の保護絶縁膜は酸窒化珪素を含む、請求項４または５に記載の化合物半導体装置の製造方法。
JP2012217087A 2012-09-28 2012-09-28 化合物半導体装置及びその製造方法 Expired - Fee Related JP6085442B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012217087A JP6085442B2 (ja) 2012-09-28 2012-09-28 化合物半導体装置及びその製造方法
US14/010,824 US9425268B2 (en) 2012-09-28 2013-08-27 Compound semiconductor device and method of manufacturing the same
TW102130787A TWI594431B (zh) 2012-09-28 2013-08-28 化合物半導體裝置及其製造方法
CN201310445627.3A CN103715252B (zh) 2012-09-28 2013-09-26 化合物半导体器件及其制造方法
US15/242,226 US9685338B2 (en) 2012-09-28 2016-08-19 Compound semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012217087A JP6085442B2 (ja) 2012-09-28 2012-09-28 化合物半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2014072360A JP2014072360A (ja) 2014-04-21
JP2014072360A5 JP2014072360A5 (ja) 2015-11-05
JP6085442B2 true JP6085442B2 (ja) 2017-02-22

Family

ID=50385023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012217087A Expired - Fee Related JP6085442B2 (ja) 2012-09-28 2012-09-28 化合物半導体装置及びその製造方法

Country Status (4)

Country Link
US (2) US9425268B2 (ja)
JP (1) JP6085442B2 (ja)
CN (1) CN103715252B (ja)
TW (1) TWI594431B (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6085442B2 (ja) 2012-09-28 2017-02-22 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
CN105280695A (zh) 2014-06-06 2016-01-27 台达电子工业股份有限公司 半导体装置与其的制造方法
JP2017199700A (ja) * 2014-09-04 2017-11-02 シャープ株式会社 電界効果トランジスタ
US9571093B2 (en) 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
US9859732B2 (en) 2014-09-16 2018-01-02 Navitas Semiconductor, Inc. Half bridge power conversion circuits using GaN devices
US9960154B2 (en) * 2014-09-19 2018-05-01 Navitas Semiconductor, Inc. GaN structures
JP6496149B2 (ja) * 2015-01-22 2019-04-03 ローム株式会社 半導体装置および半導体装置の製造方法
US10381472B2 (en) 2015-03-31 2019-08-13 Sharp Kabushiki Kaisha Nitride-semiconductor field-effect transistor
US10110232B2 (en) 2015-06-30 2018-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multiplexer and latch system
JP6311668B2 (ja) * 2015-07-10 2018-04-18 株式会社デンソー 半導体装置
US9941384B2 (en) 2015-08-29 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
CN106601809A (zh) * 2015-10-15 2017-04-26 北京大学 一种氮化镓场效应晶体管及其制作方法
JP6707837B2 (ja) * 2015-10-29 2020-06-10 富士通株式会社 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
JP6623684B2 (ja) * 2015-10-29 2019-12-25 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
US9831867B1 (en) 2016-02-22 2017-11-28 Navitas Semiconductor, Inc. Half bridge driver circuits
DE112017000081B4 (de) 2016-03-14 2022-12-29 Fuji Electric Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren
US20170294848A1 (en) * 2016-04-07 2017-10-12 Visic Technologies Ltd. Method and device for ac fed switch mode power supply based on normally on transistors
CN108321198B (zh) * 2017-01-17 2021-06-08 株式会社东芝 半导体装置、电源电路、计算机和半导体装置的制造方法
US10312175B1 (en) * 2017-04-10 2019-06-04 The United States Of America, As Represented By The Secretary Of The Navy Diamond air bridge for thermal management of high power devices
US10630285B1 (en) 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads
JP2019121785A (ja) * 2017-12-27 2019-07-22 ローム株式会社 半導体装置およびその製造方法
CN110112211A (zh) * 2018-02-01 2019-08-09 世界先进积体电路股份有限公司 半导体装置及其制造方法
US11043563B2 (en) * 2018-03-12 2021-06-22 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
JP6811737B2 (ja) * 2018-03-13 2021-01-13 株式会社東芝 半導体装置
US20190305122A1 (en) * 2018-03-28 2019-10-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure
US11158575B2 (en) 2018-06-05 2021-10-26 Macom Technology Solutions Holdings, Inc. Parasitic capacitance reduction in GaN-on-silicon devices
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
WO2020191357A1 (en) 2019-03-21 2020-09-24 Transphorm Technology, Inc. Integrated design for iii-nitride devices
CN109841677A (zh) * 2019-03-28 2019-06-04 英诺赛科（珠海）科技有限公司 高电子迁移率晶体管及其制造方法
CN112242441A (zh) * 2019-07-16 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管
CN113035943A (zh) * 2019-12-25 2021-06-25 华润微电子（重庆）有限公司 具有场板结构的hemt器件及其制备方法
US11749656B2 (en) 2020-06-16 2023-09-05 Transphorm Technology, Inc. Module configurations for integrated III-Nitride devices
US20230299190A1 (en) 2020-08-05 2023-09-21 Transphorm Technology, Inc. Iii-nitride devices including a depleting layer
JP7543773B2 (ja) * 2020-08-25 2024-09-03 富士通株式会社 半導体装置及びその製造方法
US12148747B2 (en) 2020-09-25 2024-11-19 Intel Corporation Gallium nitride (GAN) three-dimensional integrated circuit technology
US20220102344A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Gallium nitride (gan) three-dimensional integrated circuit technology
CN115347042A (zh) 2021-05-14 2022-11-15 联华电子股份有限公司 半导体结构及其制作方法
TWI810817B (zh) * 2022-02-16 2023-08-01 元太科技工業股份有限公司 觸控顯示裝置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513408A (ja) * 1991-07-08 1993-01-22 Nec Corp 半導体装置の製造方法
JP2001237250A (ja) * 2000-02-22 2001-08-31 Nec Corp 半導体装置
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US7834380B2 (en) * 2004-12-09 2010-11-16 Panasonic Corporation Field effect transistor and method for fabricating the same
US7548112B2 (en) * 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
JP2007150106A (ja) * 2005-11-29 2007-06-14 Nec Corp Ｉｉｉ族窒化物半導体基板
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
JP2008098200A (ja) * 2006-10-05 2008-04-24 Kiyoyoshi Mizuno 成膜体およびその製造方法
US7961482B2 (en) * 2007-05-09 2011-06-14 International Rectifier Corporation Bi-directional HEMT/GaN half-bridge circuit
JP2009032796A (ja) * 2007-07-25 2009-02-12 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
JP5134378B2 (ja) * 2008-01-07 2013-01-30 シャープ株式会社 電界効果トランジスタ
JP2009231395A (ja) * 2008-03-19 2009-10-08 Sumitomo Chemical Co Ltd 半導体装置および半導体装置の製造方法
US9711633B2 (en) * 2008-05-09 2017-07-18 Cree, Inc. Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP5510325B2 (ja) * 2008-08-06 2014-06-04 日本電気株式会社 電界効果トランジスタ
JP2010050347A (ja) * 2008-08-22 2010-03-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US7898004B2 (en) * 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
JP5635803B2 (ja) 2010-05-07 2014-12-03 トランスフォーム・ジャパン株式会社 化合物半導体装置の製造方法及び化合物半導体装置
JP5919626B2 (ja) * 2011-02-25 2016-05-18 富士通株式会社 化合物半導体装置及びその製造方法
JP5306438B2 (ja) * 2011-11-14 2013-10-02 シャープ株式会社 電界効果トランジスタおよびその製造方法
JP5662367B2 (ja) * 2012-03-26 2015-01-28 株式会社東芝 窒化物半導体装置およびその製造方法
JP2014072391A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014072388A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6085442B2 (ja) 2012-09-28 2017-02-22 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN103715252A (zh) 2014-04-09
CN103715252B (zh) 2016-09-14
US9685338B2 (en) 2017-06-20
US20160359033A1 (en) 2016-12-08
TW201417286A (zh) 2014-05-01
US9425268B2 (en) 2016-08-23
US20140092637A1 (en) 2014-04-03
JP2014072360A (ja) 2014-04-21
TWI594431B (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
JP6085442B2 (ja) 化合物半導体装置及びその製造方法
US9035353B2 (en) Compound semiconductor device comprising electrode above compound semiconductor layer and method of manufacturing the same
JP5953706B2 (ja) 化合物半導体装置及びその製造方法
JP5919626B2 (ja) 化合物半導体装置及びその製造方法
JP5765171B2 (ja) 化合物半導体装置の製造方法
US20140092638A1 (en) Compound semiconductor device and method of manufacturing the same
JP6161887B2 (ja) 化合物半導体装置及びその製造方法
JP5866766B2 (ja) 化合物半導体装置及びその製造方法
JP2013211481A (ja) 化合物半導体装置及びその製造方法
JP2014072377A (ja) 化合物半導体装置及びその製造方法
JP2013074281A (ja) 化合物半導体装置及びその製造方法
JP5942371B2 (ja) 化合物半導体装置及びその製造方法
JP2014017423A (ja) 化合物半導体装置及びその製造方法
JP2014027187A (ja) 化合物半導体装置及びその製造方法
JP2013118343A (ja) 化合物半導体装置及びその製造方法
JP2014072225A (ja) 化合物半導体装置及びその製造方法
JP6236919B2 (ja) 化合物半導体装置及びその製造方法
JP2016086125A (ja) 化合物半導体装置及びその製造方法
JP2017085059A (ja) 化合物半導体装置及びその製造方法
JP6350599B2 (ja) 化合物半導体装置及びその製造方法
JP6163956B2 (ja) 化合物半導体装置及びその製造方法
JP6248574B2 (ja) 半導体装置及びその製造方法
JP2018198255A (ja) 化合物半導体装置及びその製造方法
JP6561610B2 (ja) 化合物半導体装置及びその製造方法
JP2016021495A (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150917

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170130

R150 Certificate of patent or registration of utility model

Ref document number: 6085442

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250