[go: up one dir, main page]

JP2014072377A - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2014072377A
JP2014072377A JP2012217346A JP2012217346A JP2014072377A JP 2014072377 A JP2014072377 A JP 2014072377A JP 2012217346 A JP2012217346 A JP 2012217346A JP 2012217346 A JP2012217346 A JP 2012217346A JP 2014072377 A JP2014072377 A JP 2014072377A
Authority
JP
Japan
Prior art keywords
compound semiconductor
layer
electrode
electrodes
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012217346A
Other languages
English (en)
Inventor
Shunei Yoshikawa
俊英 吉川
Kenji Nukui
健司 温井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Semiconductor Ltd filed Critical Fujitsu Ltd
Priority to JP2012217346A priority Critical patent/JP2014072377A/ja
Priority to TW102132549A priority patent/TWI512974B/zh
Priority to US14/032,493 priority patent/US9142658B2/en
Priority to CN201310459388.7A priority patent/CN103715253B/zh
Publication of JP2014072377A publication Critical patent/JP2014072377A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ホールと電子が同時に発生するアバランシェ効果を防止してスナップバックを抑止し、安定した高耐圧化を達成して性能向上及び歩留まり向上を可能とする信頼性の高い化合物半導体装置を実現する。
【解決手段】化合物半導体層２と、化合物半導体層２の上方に形成されたゲート電極７と、化合物半導体層２においてゲート電極７の両側に形成されたソース電極５及びドレイン電極６とを含み、ソース電極５は、化合物半導体層２との接触面のうち、走行電子に沿った底面を複数有しており、複数の底面は、ゲート電極７に近いほど走行電子から離間するように、走行電子から異なる距離に位置する。
【選択図】図３

Description

本発明は、化合物半導体装置及びその製造方法に関する。
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのためＧａＮは、高電圧動作且つ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えばＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。
特開２０１２−１３４３４５号公報
ＧａＮ−ＨＥＭＴでは、例えば４００Ｖ以上の高耐圧が期待されている。従来より、ＧａＮ−ＨＥＭＴに上記のような高電圧を印加すると、ゲート電極の破壊が懸念されていた。近年では、窒化物半導体とオーミック接触するドレイン電極にも破壊が生じることが判ってきた。ドレイン電極の破壊は、ドレイン電極端に生じる電界集中に起因する。これにより、アバランシェ効果で電子とホールが同時に発生し、その電子とホールにより更に電子とホールが連続的に累積発生し、電流が急激に増えることでドレイン電極に破壊が生じる。このドレイン電極の破壊は、窒化物半導体にリセスを形成してドレイン電極をリセスに形成する場合でも、リセスを形成することなくドレイン電極を窒化物半導体上に形成する場合でも、発生することが確認されている。
本発明は、上記の課題に鑑みてなされたものであり、ホールと電子が同時に発生するアバランシェ効果を防止してスナップバックを抑止し、安定した高耐圧化を実現し、性能向上及び歩留まり向上を可能とする信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。
化合物半導体装置の一態様は、化合物半導体層と、前記化合物半導体層の上方に形成された一対の電極とを含み、前記一対の電極の一方は、前記化合物半導体層との接触面のうち、走行電子に沿った底面を複数有しており、複数の前記底面は、前記一対の電極の他方に近いほど前記走行電子から離間するように、前記走行電子から異なる距離に位置する。
化合物半導体装置の製造方法の一態様は、化合物半導体層を形成する工程と、前記化合物半導体層の上方に一対の電極を形成する工程とを含み、前記一対の電極の一方は、前記化合物半導体層との接触面のうち、走行電子に沿った底面を複数有しており、複数の前記底面は、前記一対の電極の他方に近いほど前記走行電子から離間するように、前記走行電子から異なる距離に位置する。
上記の諸態様によれば、ホールと電子が同時に発生するアバランシェ効果を防止してスナップバックを抑止し、安定した高耐圧化を達成して性能向上及び歩留まり向上を可能とする信頼性の高い化合物半導体装置が実現する。
第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図１に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図２に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 比較例１によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、高い動作電圧（ゲート−ドレイン間電圧）を印加した場合のドレイン電極の電位状態についてシミュレーションにより調べた結果を示す特性図である。 比較例２によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、高い動作電圧（ゲート−ドレイン間電圧）を印加した場合のドレイン電極の電位状態についてシミュレーションにより調べた結果を示す特性図である。 第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、高い動作電圧（ゲート−ドレイン間電圧）を印加した場合のドレイン電極の電位状態についてシミュレーションにより調べた結果を示す特性図である。 第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 図７に引き続き、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 図８に引き続き、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 図９に引き続き、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 第３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 図１１に引き続き、第３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 第１、第２、及び第３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、ピンチオフ状態でドレイン電圧を変化させた場合のドレイン電流の変化について、比較例との比較に基づき、シミュレーションにより調べた結果を示す特性図である。 第４の実施形態による電源装置の概略構成を示す結線図である。 第５の実施形態による高周波増幅器の概略構成を示す結線図である。
（第１の実施形態）
本実施形態では、化合物半導体装置として、窒化物半導体のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１〜図３は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
先ず、図１（ａ）に示すように、成長用基板として例えばＳｉ基板１上に、化合物半導体積層構造２を形成する。成長用基板としては、Ｓｉ基板の代わりに、ＳｉＣ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
化合物半導体積層構造２は、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅを有して構成される。
電子走行層２ｂの電子供給層２ｄ（正確には中間層２ｃ）との界面近傍には、走行電子である２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層２ｂの化合物半導体（ここではＧａＮ）と電子供給層２ｄの化合物半導体（ここではＡｌＧａＮ）との格子定数の相違に基づいて生成される。
詳細には、Ｓｉ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
Ｓｉ基板１上に、ＡｌＮを１００ｎｍ程度の厚みに、ｉ（インテンショナリ・アンドープ）−ＧａＮを１μｍ程度の厚みに、ｉ−ＡｌＧａＮを５ｎｍ程度の厚みに、Ａｌ組成が例えば２０％程度のｎ−ＡｌＧａＮを３０ｎｍ程度の厚みに、ｎ−ＧａＮを３ｎｍ程度の厚みに順次成長する。これにより、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅが形成される。バッファ層２ａとしては、ＡｌＮの代わりにＡｌＧａＮを用いたり、低温成長でＧａＮを成長するようにしても良い。
ＡｌＮの成長条件としては、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＧａＮの成長条件としては、原料ガスとしてトリメチルガリウム（ＴＭＧ）ガス及びＮＨ3ガスの混合ガスを用いる。ＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＡガス、ＴＭＧガス、及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるＴＭＡガス、Ｇａ源であるＴＭＧガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
電子供給層２ｄのｎ−ＡｌＧａＮ、キャップ層２ｅのｎ−ＧａＮを成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＡｌＧａＮ及びＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
続いて、図１（ｂ）に示すように、素子分離構造３を形成する。
詳細には、先ず、化合物半導体積層構造２の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、素子分離予定位置に相当する化合物半導体積層構造２の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電子走行層２ｂの表面が露出するまで、キャップ層２ｅ、電子供給層２ｄ、及び中間層２ｃの素子分離予定位置をドライエッチングして除去する。これにより、電子走行層２ｂの表面の素子分離予定位置を露出する素子分離用リセス２Ａが形成される。エッチング条件としては、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用いる。
再びレジストマスクを用いて、開口から露出する電子走行層２ｂの素子分離領域に、例えばアルゴン（Ａｒ）を注入する。これにより、電子走行層２ｂに素子分離構造３が形成される。素子分離構造３により、化合物半導体積層構造２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、化合物半導体積層構造２のドライエッチングには、例えば塩素系のエッチングガスを用いる。
レジストマスクは、酸素プラズマを用いたアッシング処理、又は所定の薬液を用いたウェット処理により除去される。
続いて、図１（ｃ）に示すように、保護絶縁膜４を形成する。
詳細には、素子分離構造３上の素子分離用リセス２Ａを埋め込むように、化合物半導体積層構造２上に、プラズマＣＶＤ法又はスパッタ法等により、窒化珪素（ＳｉＮ）を３０ｎｍ程度〜５００ｎｍ程度、例えば６０ｎｍ程度の厚みに堆積する。これにより、保護絶縁膜４が形成される。
ＳｉＮは、化合物半導体積層構造２を覆うパッシベーション膜に用いることにより、電流コラプスを低減することができる。
続いて、図２（ａ）に示すように、保護絶縁膜４にソース電極及びドレイン電極の電極用リセス４Ａ１，４Ａ２を形成する。
詳細には、先ず、保護絶縁膜４の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極の形成予定領域及びドレイン電極の形成予定領域に相当する保護絶縁膜４の表面を露出する各開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、キャップ層２ｅの表面が露出するまで、保護絶縁膜４の各電極形成予定領域をドライエッチングして除去する。これにより、保護絶縁膜４には、キャップ層２ｅの表面のソース電極の形成予定領域を露出する電極用リセス４Ａ１と、キャップ層２ｅの表面のドレイン電極の形成予定領域を露出する電極用リセス４Ａ２とが形成される。ドライエッチングには、例えばＳＦ6等のフッ素系のエッチングガスを用いる。このドライエッチングには、キャップ層２ｅに及ぼすエッチングダメージが可及的に小さいことが要求されるところ、フッ素系ガスを用いたドライエッチングは、キャップ層２ｅへのエッチングダメージが小さい。
レジストマスクは、酸素プラズマを用いたアッシング処理、又は所定の薬液を用いたウェット処理により除去される。
続いて、図２（ｂ）に示すように、レジストマスク１１を形成する。
詳細には、全面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、キャップ層２ｅの表面のソース電極の電極用リセス４Ａ１を露出する開口１１ａと、キャップ層２ｅの表面のドレイン電極の電極用リセス４Ｂ２の一部を露出する開口１１ｂとを形成する。以上により、開口１１ａ，１１ｂを有するレジストマスク１１が形成される。
続いて、図２（ｃ）に示すように、化合物半導体積層構造２に電極用リセス２Ｂ１，２Ｂ２を形成する。
レジストマスク１１を用いて、電子供給層２ｄの下層部分が残存するように、キャップ層２ｅと電子供給層２ｄの上層部分とをドライエッチングして除去する。これにより、化合物半導体積層構造２には、電子供給層２ｄの下層部分のソース電極の形成予定領域を露出する電極用リセス２Ｂ１と、電子供給層２ｄの下層部分のドレイン電極の形成予定領域を露出する電極用リセス２Ｂ２とが形成される。ドライエッチングには、例えばＣｌ2等の塩素系のエッチングガスを用いる。
レジストマスク１１は、酸素プラズマを用いたアッシング処理、又は所定の薬液を用いたウェット処理により除去される。
続いて、図３（ａ）に示すように、ソース電極５及びドレイン電極６を形成する。
詳細には、保護絶縁膜４の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極の電極用リセス４Ａ１，２Ｂ１と、ドレイン電極の電極用リセス４Ａ２，２Ｂ２とを露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴｉ／Ａｌを、例えば蒸着法により、電極用リセス４Ａ１，２Ｂ１と電極用リセス４Ａ２，２Ｂ２とを露出させる開口内を含むレジストマスク上に堆積する。Ｔｉの厚みは３０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴｉ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば６００℃程度で熱処理し、残存したＴｉ／Ａｌを化合物半導体積層構造２とオーミックコンタクトさせる。Ｔｉ／Ａｌの電子供給層２ｄとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極用リセス４Ａ１，２Ｂ１を電極材料の一部で埋め込むソース電極５と、電極用リセス４Ａ２，２Ｂ２を電極材料の一部で埋め込むドレイン電極６とが形成される。
ソース電極５及びドレイン電極６は、電子供給層４ｄ及びキャップ層４ｅと接触し、電子走行層４ｂ（中間層４ｃ）とは非接触とされている。
ドレイン電極６は、その下面が段差構造とされており、化合物半導体積層構造２との接触面のうち、２ＤＥＧの走行方向に沿った底面を複数、ここでは２つの底面６ａ，６ｂを有している。複数の底面は、ソース電極５に近いほど２ＤＥＧから離間するように、２ＤＥＧから異なる距離に位置する。本実施形態では、底面６ａの方が底面６ｂよりも２ＤＥＧからの離間距離が大きい。
ドレイン電極６は、下面の段差構造、本実施形態では２段の段差構造を得るべく、保護絶縁膜４の電極用リセス４Ａ２内も埋め込み、保護絶縁膜４との接触側面のうち、ソース電極５に近い接触側面６ｃが底面６ａと連結している。
なお、ソース電極についても、その下面をドレイン電極６と同様の段差構造に形成しても良い。
続いて、図３（ｂ）に示すように、保護絶縁膜４にゲート電極の電極用リセス４Ｂを形成する。
詳細には、先ず、化合物半導体積層構造２の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ゲート電極の形成予定位置（電極形成予定位置）に相当する保護絶縁膜４の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極形成予定位置における保護絶縁膜４の下部の２０ｎｍ程度が残存するように、保護絶縁膜４の上部の４０ｎｍ程度をドライエッチングして除去する。これにより、保護絶縁膜４にゲート電極の電極用リセス４Ｂが形成される。
レジストマスクは、酸素プラズマを用いたアッシング処理、又は所定の薬液を用いたウェット処理により除去される。
本実施形態では、保護絶縁膜４において、電極用リセス４Ｂの底部に残存する厚み２０ｎｍ程度の部分が、ゲート絶縁膜として機能する。
なお、ゲート電極の電極用リセスを化合物半導体積層構造２の表面を露出する貫通溝として形成し、当該表面を覆うように保護絶縁膜４上にゲート絶縁膜を別途形成するようにしても良い。この場合、例えば原子層堆積法（Atomic Layer Deposition：ＡＬＤ法）により膜厚２ｎｍ〜２００ｎｍ程度、例えば１０ｎｍ程度にＡｌ2Ｏ3を堆積し、ゲート絶縁膜を形成する。Ａｌ2Ｏ3の堆積は、ＡＬＤ法の代わりに、例えばプラズマＣＶＤ法又はスパッタ法等で行うようにしても良い。また、Ａｌ2Ｏ3を堆積する代わりに、Ａｌの窒化物又は酸窒化物を用いても良い。それ以外にも、Ｓｉ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
続いて、図３（ｃ）に示すように、ゲート電極７を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを保護絶縁膜４上に塗布し、保護絶縁膜４の電極用リセス４Ｂの部分を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、保護絶縁膜４の電極用リセス４Ｂの部分を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、下部が電極用リセス４Ｂ内を電極材料で埋め込み、上部が保護絶縁膜４に乗り上げた、ゲート長に沿った断面が所謂オーバーハング形状にゲート電極７が形成される。ゲート電極７は、ゲート長が例えば０．５μｍ程度、ゲート幅が例えば４００μｍ程度とされる。
しかる後、層間絶縁膜の形成、ソース電極５、ドレイン電極６、ゲート電極７と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、高い動作電圧（ゲート−ドレイン間電圧）を印加した場合のドレイン電極の電位状態について、比較例との比較に基づき、シミュレーションにより調べた。その結果を図４〜図６に示す。図４が比較例１、図５が比較例２、図６が本実施形態の図３（ｃ）に対応しており、それぞれドレイン電極及びその近傍を拡大して示す概略断面図である。具体的には、動作電圧を４００Ｖに設定し、４００Ｖ及び３００Ｖの各等電位線を図示する。
比較例１のＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、図４のように、本実施形態と同様にＳｉ基板１、化合物半導体積層構造２、保護絶縁膜４等を有し、ドレイン電極１０１（及びソース電極）が保護絶縁膜４に形成された電極用リセスを埋め込むように形成されている。ドレイン電極１０１はその下面に段差構造を有さず、キャップ層２ｅの表面とオーミック接触している。
比較例１では、２ＤＥＧの部位における４００Ｖの等電位線と３００Ｖの等電位線との間隔ｄ１が極めて狭い。このことは、ドレイン電極１０１の電極端１０１Ａに電界集中が生じていることを意味する。この電界集中により、アバランシェ効果で電子とホールが同時に発生し、その電子とホールにより更に電子とホールが連続的に累積発生し、電流が急激に増えることでドレイン電極１０１に破壊が生じる。
比較例２のＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、図５のように、本実施形態と同様にＳｉ基板１、化合物半導体積層構造２、保護絶縁膜４等を有し、ドレイン電極１０２（及びソース電極）が保護絶縁膜４、キャップ層２ｅ、及び電子供給層２ｄに形成された電極用リセスを埋め込むように形成されている。ドレイン電極１０２はその下面に段差構造を有さず、電子供給層２ｄとオーミック接触している。
比較例２でも、比較例１と同様に、２ＤＥＧの部位における４００Ｖの等電位線と３００Ｖの等電位線との間隔ｄ２が極めて狭い。このことは、ドレイン電極１０２の電極端１０２Ａに電界集中が生じていることを意味する。この電界集中により、アバランシェ効果で電子とホールが同時に発生し、その電子とホールにより更に電子とホールが連続的に累積発生し、電流が急激に増えることでドレイン電極１０２に破壊が生じる。
本実施形態では、図６に示すように、ＤＥＧの部位における４００Ｖの等電位線と３００Ｖの等電位線との間隔ｄ３が、間隔ｄ１，ｄ２に比べて大幅に広い。本実施形態におけるドレイン電極６は、その下面が２段の段差構造とされており、底面６ａの方が底面６ｂよりも２ＤＥＧからの離間距離が大きい構成を採る。この構成により、電界集中はドレイン電極６の２箇所の電極端６Ａ，６Ｂで生じる。電界集中は、２ＤＥＧの空乏化の度合いで決まるため、電界集中が２箇所の電極端６Ａ，６Ｂに分散されて緩和する。以上により、アバランシェ効果が抑止されてドレイン電極６の破壊が防止される。
以上説明したように、本実施形態によれば、ホールと電子が同時に発生するアバランシェ効果を防止してスナップバックを抑止し、安定した高耐圧化を達成して性能向上及び歩留まり向上を可能とする信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
（第２の実施形態）
本実施形態では、第１の実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴの構成及び製造方法を開示するが、ドレイン電極の段差構造が異なる点で第１の実施形態と相違する。なお、第１の実施形態の構成部材等と同一のものについては、同符号を付して詳しい説明を省略する。
図７〜図１０は、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
本実施形態では、第１の実施形態と同様に、先ず図１（ａ）〜図２（ａ）の諸工程を経る。このとき、保護絶縁膜４にソース電極及びドレイン電極の電極用リセス４Ａ１，４Ａ２が形成される。このときの様子を図７（ａ）に示す。
続いて、図７（ｂ）に示すように、レジストマスク２１を形成する。
詳細には、全面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、キャップ層２ｅの表面のソース電極の電極用リセス４Ａ１を露出する開口２１ａと、キャップ層２ｅの表面のドレイン電極の電極用リセス４Ｂ２の一部を露出する開口２１ｂとを形成する。以上により、開口２１ａ，２１ｂを有するレジストマスク２１が形成される。
続いて、図７（ｃ）に示すように、化合物半導体積層構造２に電極用リセス２Ｃ１，２Ｃ２を形成する。
レジストマスク３１を用いて、電子供給層２ｄの下層部分が残存するように、キャップ層２ｅと電子供給層２ｄの上層部分とをドライエッチングして除去する。これにより、化合物半導体積層構造２には、電子供給層２ｄの下層部分のソース電極の形成予定領域を露出する電極用リセス２Ｃ１と、電子供給層２ｄの下層部分のドレイン電極の形成予定領域を露出する電極用リセス２Ｃ２とが形成される。ドライエッチングには、例えばＣｌ2等の塩素系のエッチングガスを用いる。
レジストマスク２１は、酸素プラズマを用いたアッシング処理、又は所定の薬液を用いたウェット処理により除去される。
続いて、図８（ａ）に示すように、レジストマスク２２を形成する。
詳細には、全面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、キャップ層２ｅの表面のドレイン電極の電極用リセス４Ｂ２の一部を露出する開口２２ａを形成する。以上により、開口２２ａを有するレジストマスク２２が形成される。
続いて、図８（ｂ）に示すように、化合物半導体積層構造２に電極用リセス２Ｄを形成する。
レジストマスク２２を用いて、電子供給層２ｄの下層部分が残存するように、電子供給層２ｄの上層部分をドライエッチングして除去する。これにより、化合物半導体積層構造２には、電子供給層２ｄの下層部分のドレイン電極の形成予定領域を露出する電極用リセス２Ｄが形成される。ドライエッチングには、例えばＣｌ2等の塩素系のエッチングガスを用いる。
続いて、図８（ｃ）に示すように、化合物半導体積層構造２に電極用リセス２Ｅを形成する。
再びレジストマスク２２を用いて、電子供給層２ｄの電極用リセス２Ｄをウェットエッチングする。電極用リセス２Ｄの側面が所定角度（例えば４５°程度）の順テーパ状となり、電極用リセス２Ｅが形成される。ウェットエッチングの薬液には、例えば硫酸・過酸化水素を用いる。また、アルカリ現像液であるＮＭＤＷ（東京応化社製）等を用いても、同様に電子供給層２ｄに順テーパ状の側面が形成される。
続いて、図９（ａ）に示すように、レジストマスク２２を除去する。
レジストマスク２２は、酸素プラズマを用いたアッシング処理、又は所定の薬液を用いたウェット処理により除去される。
以上により、化合物半導体積層構造２には、電子供給層２ｄの下層部分のソース電極の形成予定領域を露出する電極用リセス２Ｃ１と、電子供給層２ｄの下層部分のドレイン電極の形成予定領域を露出する電極用リセス２Ｃ２，２Ｅとが形成される。
続いて、図９（ｂ）に示すように、ソース電極２３及びドレイン電極２４を形成する。
詳細には、保護絶縁膜４の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極の電極用リセス４Ａ１，２Ｃ１と、ドレイン電極の電極用リセス４Ａ２，２Ｃ２，２Ｅとを露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴｉ／Ａｌを、例えば蒸着法により、電極用リセス４Ａ１，２Ｃ１と電極用リセス４Ａ２，２Ｃ２，２Ｅとを露出させる開口内を含むレジストマスク上に堆積する。Ｔｉの厚みは３０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴｉ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば６００℃程度で熱処理し、残存したＴｉ／Ａｌを化合物半導体積層構造２とオーミックコンタクトさせる。Ｔｉ／Ａｌの電子供給層２ｄとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極用リセス４Ａ１，２Ｃ１を電極材料の一部で埋め込むソース電極２３と、電極用リセス４Ａ２，２Ｃ２，２Ｅを電極材料の一部で埋め込むドレイン電極２４とが形成される。
ソース電極２３及びドレイン電極２４は、電子供給層４ｄ及びキャップ層４ｅと接触し、電子走行層４ｂ（中間層４ｃ）とは非接触とされている。
ドレイン電極２４は、その下面が段差構造とされており、化合物半導体積層構造２との接触面のうち、２ＤＥＧの走行方向に沿った底面を複数、ここでは３つの底面２４ａ，２４ｂ，２４ｃを有している。複数の底面は、ソース電極２３に近いほど２ＤＥＧから離間するように、２ＤＥＧから異なる距離に位置する。本実施形態では、底面２４ａの方が底面２４ｂよりも２ＤＥＧからの離間距離が大きく、底面２４ｂの方が底面２４ｃよりも２ＤＥＧからの離間距離が大きい。
ドレイン電極２４では、化合物半導体積層構造２との接触面のうち、底面２４ｂ，２４ｃを連結する側面２４ｄが、ソース電極２３から離間するほど２ＤＥＧに近づくテーパ状とされている。
ドレイン電極２４は、下面の段差構造、本実施形態では３段の段差構造を得るべく、保護絶縁膜４の電極用リセス４Ａ２内も埋め込み、保護絶縁膜４との接触側面のうち、ソース電極２３に近い接触側面２４ｅが底面２４ａと連結している。
なお、ソース電極についても、その下面をドレイン電極２４と同様の段差構造に形成しても良い。
続いて、図１０（ａ）に示すように、保護絶縁膜４にゲート電極の電極用リセス４Ｂを形成する。
詳細には、先ず、保護絶縁膜４の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ゲート電極の形成予定位置（電極形成予定位置）に相当する保護絶縁膜４の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極形成予定位置における保護絶縁膜４の下部の２０ｎｍ程度が残存するように、保護絶縁膜４の上部の４０ｎｍ程度をドライエッチングして除去する。これにより、保護絶縁膜４にゲート電極の電極用リセス４Ｂが形成される。
レジストマスクは、酸素プラズマを用いたアッシング処理、又は所定の薬液を用いたウェット処理により除去される。
本実施形態では、保護絶縁膜４において、電極用リセス４Ｂの底部に残存する厚み２０ｎｍ程度の部分が、ゲート絶縁膜として機能する。
なお、ゲート電極の電極用リセスを化合物半導体積層構造２の表面を露出する貫通溝として形成し、当該表面を覆うように保護絶縁膜４上にゲート絶縁膜を別途形成するようにしても良い。この場合、例えば原子層堆積法（Atomic Layer Deposition：ＡＬＤ法）により膜厚２ｎｍ〜２００ｎｍ程度、例えば１０ｎｍ程度にＡｌ2Ｏ3を堆積し、ゲート絶縁膜を形成する。Ａｌ2Ｏ3の堆積は、ＡＬＤ法の代わりに、例えばプラズマＣＶＤ法又はスパッタ法等で行うようにしても良い。また、Ａｌ2Ｏ3を堆積する代わりに、Ａｌの窒化物又は酸窒化物を用いても良い。それ以外にも、Ｓｉ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
続いて、図１０（ｂ）に示すように、ゲート電極７を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを保護絶縁膜４上に塗布し、保護絶縁膜４の電極用リセス４Ｂの部分を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、保護絶縁膜４の電極用リセス４Ｂの部分を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、下部が電極用リセス４Ｂ内を電極材料で埋め込み、上部が保護絶縁膜４に乗り上げた、ゲート長に沿った断面が所謂オーバーハング形状にゲート電極７が形成される。ゲート電極７は、ゲート長が例えば０．５μｍ程度、ゲート幅が例えば４００μｍ程度とされる。
しかる後、層間絶縁膜の形成、ソース電極２３、ドレイン電極２４、ゲート電極７と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
本実施形態では、ドレイン電極２４は、その下面が３段の段差構造とされており、底面２４ａの方が底面２４ｂよりも２ＤＥＧからの離間距離が大きく、底面２４ｂの方が底面２４ｃよりも２ＤＥＧからの離間距離が大きい構成を採る。この構成により、電界集中はドレイン電極２４の３箇所の電極端２４Ａ，２４Ｂ，２４Ｃで生じる。電界集中は、２ＤＥＧの空乏化の度合いで決まるため、電界集中が３箇所の電極端２４Ａ，２４Ｂ，２４Ｃに分散されて緩和する。更に、側面２４ｄがゲート電極７から離間するほど２ＤＥＧに近づくテーパ状とされており、電界集中がより緩和する。以上により、アバランシェ効果が確実に抑止されてドレイン電極２４の破壊が防止される。
以上説明したように、本実施形態によれば、ホールと電子が同時に発生するアバランシェ効果を防止してスナップバックを抑止し、安定した高耐圧化を達成して性能向上及び歩留まり向上を可能とする信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
（第３の実施形態）
本実施形態では、第２の実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴの構成及び製造方法を開示するが、ゲート電極及びその下層構造が異なる点で第２の実施形態と相違する。なお、第１及び第２の実施形態の構成部材等と同一のものについては、同符号を付して詳しい説明を省略する。
図１１及び図１２は、第３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
先ず、図１１（ａ）に示すように、成長用基板として例えばＳｉ基板１上に、化合物半導体積層構造２を形成する。成長用基板としては、Ｓｉ基板の代わりに、ＳｉＣ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
化合物半導体積層構造２は、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、キャップ層２ｅ、及びｐ型半導体層２ｆを有して構成される。
詳細には、Ｓｉ基板１上に、例えばＭＯＶＰＥ法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、ＭＢＥ法等を用いても良い。
Ｓｉ基板１上に、ＡｌＮを１００ｎｍ程度の厚みに、ｉ（インテンショナリ・アンドープ）−ＧａＮを１μｍ程度の厚みに、ｉ−ＡｌＧａＮを５ｎｍ程度の厚みに、Ａｌ組成が例えば２０％程度のｎ−ＡｌＧａＮを３０ｎｍ程度の厚みに、ｎ−ＧａＮを３ｎｍ程度の厚みに、ｐ−ＧａＮを所定の厚みに順次成長する。これにより、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、キャップ層２ｅ、及びｐ型半導体層２ｆが形成される。バッファ層２ａとしては、ＡｌＮの代わりにＡｌＧａＮを用いたり、低温成長でＧａＮを成長するようにしても良い。
ＡｌＮの成長条件としては、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＧａＮの成長条件としては、原料ガスとしてトリメチルガリウム（ＴＭＧ）ガス及びＮＨ3ガスの混合ガスを用いる。ＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＡガス、ＴＭＧガス、及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるＴＭＡガス、Ｇａ源であるＴＭＧガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
電子供給層２ｄのｎ−ＡｌＧａＮ、キャップ層２ｅのｎ−ＧａＮを成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＡｌＧａＮ及びＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
ｐ型半導体層２ｆのｐ−ＧａＮを成長する際には、ｐ型不純物として例えばＭｇを含むＣｐ2Ｍｇガスを所定の流量で原料ガスに添加し、ＧａＮにＭｇを所定のドーピング濃度にドーピングする。
続いて、図１１（ｂ）に示すように、ｐ型半導体層２ｆを加工する。
詳細には、ｐ型半導体層２ｆ上にレジストを塗布し、リソグラフィーによりレジストを加工して、ゲート電極の形成予定領域を開口するレジストマスクを形成する。
このレジストマスクを用いて、キャップ層２ｅの表面が露出するまでｐ型半導体層２ｆをドライエッチングする。ドライエッチングには、例えばＣｌ2等の塩素系のエッチングガスを用いる。これにより、キャップ層２ｅ上のゲート電極の形成予定領域にｐ型半導体層２ｆが残存する。
レジストマスクは、酸素プラズマを用いたアッシング処理、又は所定の薬液を用いたウェット処理により除去される。
電子走行層２ｂの電子供給層２ｄ（正確には中間層２ｃ）との界面近傍には、ｐ型半導体層２ｆの下方に位置整合する領域を除き、走行電子である２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層２ｂの化合物半導体（ここではＧａＮ）と電子供給層２ｄの化合物半導体（ここではＡｌＧａＮ）との格子定数の相違に基づいて生成される。本実施形態では、ｐ型半導体層２ｆの存在により、ｐ型半導体層２ｆの下方に位置整合する領域では、オフ時には２ＤＥＧが消失する。これにより、いわゆるノーマリオフ動作が実現する。
続いて、第２の実施形態と同様に、第１の実施形態の図１（ｂ）と同様の工程により、素子分離構造３を形成する。
続いて、図１１（ｃ）に示すように、保護絶縁膜４を形成する。
詳細には、素子分離構造３上の素子分離用リセス２Ａを埋め込み、ｐ型半導体層２ｆを覆うように、化合物半導体積層構造２上に、プラズマＣＶＤ法又はスパッタ法等により、ＳｉＮを３０ｎｍ程度〜５００ｎｍ程度、例えば６０ｎｍ程度の厚みに堆積する。これにより、保護絶縁膜４が形成される。
続いて、第２の実施形態と同様に、図７（ａ）〜図９（ｂ）と同様の諸工程を実行する。このとき、電極用リセス４Ａ１，２Ｃ１を電極材料の一部で埋め込むソース電極２３と、電極用リセス４Ａ２，２Ｃ２，２Ｅを電極材料の一部で埋め込むドレイン電極２４とが形成される。
続いて、図１２（ａ）に示すように、保護絶縁膜４にゲート電極の電極用リセス４Ｃを形成する。
詳細には、先ず、保護絶縁膜４の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ｐ型半導体層２ｆ上に相当する保護絶縁膜４の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、ｐ型半導体層２ｆの表面が露出するまで、保護絶縁膜４をドライエッチングする。これにより、保護絶縁膜４にゲート電極の電極用リセス４Ｃが形成される。
レジストマスクは、酸素プラズマを用いたアッシング処理、又は所定の薬液を用いたウェット処理により除去される。
続いて、図１２（ｂ）に示すように、ゲート電極２５を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを保護絶縁膜４上に塗布し、保護絶縁膜４の電極用リセス４Ｃの部分を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、保護絶縁膜４の電極用リセス４Ｃの部分を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、下部が電極用リセス４Ｂ内を電極材料で埋め込んでｐ型半導体層２ｆの表面と接触し、上部が保護絶縁膜４に乗り上げた、ゲート長に沿った断面が所謂オーバーハング形状にゲート電極２５が形成される。ゲート電極２５は、ゲート長が例えば０．５μｍ程度、ゲート幅が例えば４００μｍ程度とされる。
しかる後、層間絶縁膜の形成、ソース電極２３、ドレイン電極２４、ゲート電極２５と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
本実施形態では、ドレイン電極２４は、その下面が３段の段差構造とされており、底面２４ａの方が底面２４ｂよりも２ＤＥＧからの離間距離が大きく、底面２４ｂの方が底面２４ｃよりも２ＤＥＧからの離間距離が大きい構成を採る。この構成により、電界集中はドレイン電極２４の３箇所の電極端２４Ａ，２４Ｂ，２４Ｃで生じる。電界集中は、２ＤＥＧの空乏化の度合いで決まるため、電界集中が３箇所の電極端２４Ａ，２４Ｂ，２４Ｃに分散されて緩和する。更に、側面２４ｄがゲート電極２５から離間するほど２ＤＥＧに近づくテーパ状とされており、電界集中がより緩和する。以上により、アバランシェ効果が確実に抑止されてドレイン電極２４の破壊が防止される。
以上説明したように、本実施形態によれば、ホールと電子が同時に発生するアバランシェ効果を防止してスナップバックを抑止し、安定した高耐圧化を達成して性能向上及び歩留まり向上を可能とする信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
上述の第１、第２、及び第３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、ピンチオフ状態でドレイン電圧を変化させた場合のドレイン電流の変化について、比較例との比較に基づき、シミュレーションにより調べた。その結果を図１３に示す。比較例１が図４のＡｌＧａＮ／ＧａＮ・ＨＥＭＴであり、比較例３が図５のＡｌＧａＮ／ＧａＮ・ＨＥＭＴである。
比較例１，２では、ホールと電子が同時に発生し、ドレイン電極の破壊直前に、ドレイン電圧が急激に低下するスナップバックが発生し、ドレイン電極の破壊が助長されることが判る。これに対して第１、第２、及び第３の実施形態では、ホールの発生が抑制されており、スナップバックの発生がなく、安定して６００Ｖを超える高耐圧化が可能であることが確認された。
（第４の実施形態）
本実施形態では、第１〜第３の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した電源装置を開示する。
図１４は、第４の実施形態による電源装置の概略構成を示す結線図である。
本実施形態による電源装置は、高圧の一次側回路３１及び低圧の二次側回路３２と、一次側回路３１と二次側回路３２との間に配設されるトランス３３とを備えて構成される。
一次側回路３１は、交流電源３４と、いわゆるブリッジ整流回路３５と、複数（ここでは４つ）のスイッチング素子３６ａ，３６ｂ，３６ｃ，３６ｄとを備えて構成される。また、ブリッジ整流回路３５は、スイッチング素子３６ｅを有している。
二次側回路３２は、複数（ここでは３つ）のスイッチング素子３７ａ，３７ｂ，３７ｃを備えて構成される。
本実施形態では、一次側回路３１のスイッチング素子３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅが、第１〜第３の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路３２のスイッチング素子３７ａ，３７ｂ，３７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
本実施形態では、ホールと電子が同時に発生するアバランシェ効果を防止してスナップバックを抑止し、安定した高耐圧化を達成して性能向上及び歩留まり向上を可能とする信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、電源回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
（第５の実施形態）
本実施形態では、第１〜第３の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図１５は、第５の実施形態による高周波増幅器の概略構成を示す結線図である。
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路４１と、ミキサー４２ａ，４２ｂと、パワーアンプ４３とを備えて構成される。
ディジタル・プレディストーション回路４１は、入力信号の非線形歪みを補償するものである。ミキサー４２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ４３は、交流信号とミキシングされた入力信号を増幅するものであり、第１〜第３の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図１５では、例えばスイッチの切り替えにより、出力側の信号をミキサー４２ｂで交流信号とミキシングしてディジタル・プレディストーション回路４１に送出できる構成とされている。
本実施形態では、ホールと電子が同時に発生するアバランシェ効果を防止してスナップバックを抑止し、安定した高耐圧化を達成して性能向上及び歩留まり向上を可能とする信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
（他の実施形態）
第１〜第５の実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１〜第５の実施形態では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＮ、電子供給層がｎ−ＩｎＡｌＮ、キャップ層がｎ−ＧａＮで形成される。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、ホールと電子が同時に発生するアバランシェ効果を防止してスナップバックを抑止し、安定した高耐圧化を達成して性能向上及び歩留まり向上を可能とする信頼性の高い高耐圧のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第１〜第５の実施形態では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＧａＮ、電子供給層がｎ−ＩｎＡｌＧａＮ、キャップ層がｎ−ＧａＮで形成される。
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、ホールと電子が同時に発生するアバランシェ効果を防止してスナップバックを抑止し、安定した高耐圧化を達成して性能向上及び歩留まり向上を可能とする信頼性の高い高耐圧のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
（付記１）化合物半導体層と、
前記化合物半導体層の上方に形成された一対の電極と
を含み、
前記一対の電極の一方は、前記化合物半導体層との接触面のうち、走行電子に沿った底面を複数有しており、複数の前記底面は、前記一対の電極の他方に近いほど前記走行電子から離間するように、前記走行電子から異なる距離に位置することを特徴とする化合物半導体装置。
（付記２）前記一対の電極の一方は、前記接触面のうち、隣り合う所定の２つの前記底面を連結する側面が前記一対の電極の他方から離間するほど前記走行電子に近づくテーパ状とされていることを特徴とする付記１に記載の化合物半導体装置。
（付記３）前記化合物半導体層を覆う保護絶縁膜を更に含み、
前記一対の電極の一方は、前記保護絶縁膜との接触側面のうち、前記一対の電極の他方に近い前記接触側面が前記底面と連結していることを特徴とする付記１又は２に記載の化合物半導体装置。
（付記４）前記化合物半導体層は、前記走行電子が生成される電子走行層と、前記電子走行層の上方に形成された電子供給層とを有しており、
前記一対の電極は、前記電子供給層と接触し、前記電子走行層とは非接触とされることを特徴とする付記１〜３のいずれか１項に記載の化合物半導体装置。
（付記５）前記化合物半導体層の上方で前記一対の電極間に形成された他の電極と、
前記化合物半導体層と前記他の電極との間に形成されたｐ型半導体層と
を更に含むことを特徴とする付記１〜４のいずれか１項に記載の化合物半導体装置。
（付記６）化合物半導体層を形成する工程と、
前記化合物半導体層の上方に一対の電極を形成する工程と
を含み、
前記一対の電極の一方は、前記化合物半導体層との接触面のうち、走行電子に沿った底面を複数有しており、複数の前記底面は、前記一対の電極の他方に近いほど前記走行電子から離間するように、前記走行電子から異なる距離に位置することを特徴とする化合物半導体装置の製造方法。
（付記７）前記一対の電極の一方は、前記接触面のうち、隣り合う所定の２つの前記底面を連結する側面が前記一対の電極の他方から離間するほど前記走行電子に近づくテーパ状とされることを特徴とする付記６に記載の化合物半導体装置の製造方法。
（付記８）前記化合物半導体層を覆う保護絶縁膜を形成する工程を更に含み、
前記一対の電極の一方は、前記保護絶縁膜との接触側面のうち、前記一対の電極の他方に近い前記接触側面が前記底面と連結することを特徴とする付記６又は７に記載の化合物半導体装置の製造方法。
（付記９）前記化合物半導体層は、前記走行電子が生成される電子走行層と、前記電子走行層の上方に形成された電子供給層とを有しており、
前記一対の電極は、前記電子供給層と接触し、前記電子走行層とは非接触とされることを特徴とする付記６〜８のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１０）前記化合物半導体層の上方で前記一対の電極間に他の電極を形成する工程と、
前記化合物半導体層と前記他の電極との間にｐ型半導体層を形成する工程と
を更に含むことを特徴とする付記６〜９のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１１）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
前記化合物半導体層の上方に形成された一対の電極と
を含み、
前記一対の電極の一方は、前記化合物半導体層との接触面のうち、走行電子に沿った底面を複数有しており、複数の前記底面は、前記一対の電極の他方に近いほど前記走行電子から離間するように、前記走行電子から異なる距離に位置することを特徴とする電源回路。
（付記１２）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
前記化合物半導体層の上方に形成された一対の電極と
を含み、
前記一対の電極の一方は、前記化合物半導体層との接触面のうち、走行電子に沿った底面を複数有しており、複数の前記底面は、前記一対の電極の他方に近いほど前記走行電子から離間するように、前記走行電子から異なる距離に位置することを特徴とする高周波増幅器。
１ Ｓｉ基板
２ 化合物半導体積層構造
２ａ バッファ層
２ｂ 電子走行層
２ｃ 中間層
２ｄ 電子供給層
２ｅ キャップ層
２ｆ ｐ型半導体層
２Ａ 素子分離用リセス
２Ｂ１，２Ｂ２，２Ｃ１，２Ｃ２，２Ｄ，２Ｅ，４Ａ１，４Ａ２，４Ｂ，４Ｃ 電極用リセス
３ 素子分離構造
４ 保護絶縁膜
１１，２１，２２ レジストマスク
１１ａ，１１ｂ，２１ａ，２１ｂ，２２ａ 開口
５，２３ ソース電極
６，２４，１０１，１０２ ドレイン電極
６ａ，６ｂ，２４ａ，２４ｂ，２４ｃ 底面
６ｃ，２４ｅ 接触側面
６Ａ，６Ｂ，２４Ａ，２４Ｂ，２４Ｃ，１０１Ａ，１０１Ｂ 電極端
７，２５ ゲート電極
２４ｄ 側面
３１ 一次側回路
３２ 二次側回路
３３ トランス
３４ 交流電源
３５ ブリッジ整流回路
３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅ，３７ａ，３７ｂ，３７ｃ スイッチング素子
４１ ディジタル・プレディストーション回路
４２ａ，４２ｂ ミキサー
４３ パワーアンプ

Claims (10)

  1. 化合物半導体層と、
    前記化合物半導体層の上方に形成された一対の電極と
    を含み、
    前記一対の電極の一方は、前記化合物半導体層との接触面のうち、走行電子に沿った底面を複数有しており、複数の前記底面は、前記一対の電極の他方に近いほど前記走行電子から離間するように、前記走行電子から異なる距離に位置することを特徴とする化合物半導体装置。
  2. 前記一対の電極の一方は、前記接触面のうち、隣り合う所定の２つの前記底面を連結する側面が前記一対の電極の他方から離間するほど前記走行電子に近づくテーパ状とされていることを特徴とする請求項１に記載の化合物半導体装置。
  3. 前記化合物半導体層を覆う保護絶縁膜を更に含み、
    前記一対の電極の一方は、前記保護絶縁膜との接触側面のうち、前記一対の電極の他方に近い前記接触側面が前記底面と連結していることを特徴とする請求項１又は２に記載の化合物半導体装置。
  4. 前記化合物半導体層は、前記走行電子が生成される電子走行層と、前記電子走行層の上方に形成された電子供給層とを有しており、
    前記一対の電極は、前記電子供給層と接触し、前記電子走行層とは非接触とされることを特徴とする請求項１〜３のいずれか１項に記載の化合物半導体装置。
  5. 前記化合物半導体層の上方で前記一対の電極間に形成された他の電極と、
    前記化合物半導体層と前記他の電極との間に形成されたｐ型半導体層と
    を更に含むことを特徴とする請求項１〜４のいずれか１項に記載の化合物半導体装置。
  6. 化合物半導体層を形成する工程と、
    前記化合物半導体層の上方に一対の電極を形成する工程と
    を含み、
    前記一対の電極の一方は、前記化合物半導体層との接触面のうち、走行電子に沿った底面を複数有しており、複数の前記底面は、前記一対の電極の他方に近いほど前記走行電子から離間するように、前記走行電子から異なる距離に位置することを特徴とする化合物半導体装置の製造方法。
  7. 前記一対の電極の一方は、前記接触面のうち、隣り合う所定の２つの前記底面を連結する側面が前記一対の電極の他方から離間するほど前記走行電子に近づくテーパ状とされることを特徴とする請求項６に記載の化合物半導体装置の製造方法。
  8. 前記化合物半導体層を覆う保護絶縁膜を形成する工程を更に含み、
    前記一対の電極の一方は、前記保護絶縁膜との接触側面のうち、前記一対の電極の他方に近い前記接触側面が前記底面と連結することを特徴とする請求項６又は７に記載の化合物半導体装置の製造方法。
  9. 前記化合物半導体層は、前記走行電子が生成される電子走行層と、前記電子走行層の上方に形成された電子供給層とを有しており、
    前記一対の電極は、前記電子供給層と接触し、前記電子走行層とは非接触とされることを特徴とする請求項６〜８のいずれか１項に記載の化合物半導体装置の製造方法。
  10. 前記化合物半導体層の上方で前記一対の電極間に他の電極を形成する工程と、
    前記化合物半導体層と前記他の電極との間にｐ型半導体層を形成する工程と
    を更に含むことを特徴とする請求項６〜９のいずれか１項に記載の化合物半導体装置の製造方法。
JP2012217346A 2012-09-28 2012-09-28 化合物半導体装置及びその製造方法 Pending JP2014072377A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012217346A JP2014072377A (ja) 2012-09-28 2012-09-28 化合物半導体装置及びその製造方法
TW102132549A TWI512974B (zh) 2012-09-28 2013-09-10 化合物半導體裝置及其製造方法
US14/032,493 US9142658B2 (en) 2012-09-28 2013-09-20 Compound semiconductor device and method of manufacturing the same
CN201310459388.7A CN103715253B (zh) 2012-09-28 2013-09-26 化合物半导体器件和其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012217346A JP2014072377A (ja) 2012-09-28 2012-09-28 化合物半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2014072377A true JP2014072377A (ja) 2014-04-21

Family

ID=50384351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012217346A Pending JP2014072377A (ja) 2012-09-28 2012-09-28 化合物半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US9142658B2 (ja)
JP (1) JP2014072377A (ja)
CN (1) CN103715253B (ja)
TW (1) TWI512974B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373833B2 (en) 2015-03-24 2019-08-06 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9443737B2 (en) * 2013-04-03 2016-09-13 Texas Instruments Incorporated Method of forming metal contacts in the barrier layer of a group III-N HEMT
JP6198039B2 (ja) * 2013-04-12 2017-09-20 住友電工デバイス・イノベーション株式会社 半導体装置
TWI653683B (zh) 2017-10-30 2019-03-11 世界先進積體電路股份有限公司 半導體結構和高電子遷移率電晶體的製造方法
US10630285B1 (en) 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads
US11121229B2 (en) 2017-12-28 2021-09-14 Vanguard International Semiconductor Corporation Methods of fabricating semiconductor structures and high electron mobility transistors
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
EP3942609A4 (en) 2019-03-21 2023-06-07 Transphorm Technology, Inc. Integrated design for iii-nitride devices
US11749656B2 (en) 2020-06-16 2023-09-05 Transphorm Technology, Inc. Module configurations for integrated III-Nitride devices
WO2022031465A1 (en) 2020-08-05 2022-02-10 Transphorm Technology, Inc. Iii-nitride devices including a depleting layer
CN114520263A (zh) * 2020-11-19 2022-05-20 联华电子股份有限公司 半导体装置及半导体装置的制作方法
US11646351B2 (en) 2021-01-12 2023-05-09 Globalfoundries U.S. Inc. Transistor with multi-level self-aligned gate and source/drain terminals and methods

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129696A (ja) * 2003-10-23 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008258299A (ja) * 2007-04-03 2008-10-23 Sumitomo Chemical Co Ltd 電界効果トランジスタ
WO2010074275A1 (ja) * 2008-12-26 2010-07-01 日本電気株式会社 ヘテロ接合電界効果トランジスタ、ヘテロ接合電界トランジスタの製造方法、および電子装置
WO2010082272A1 (ja) * 2009-01-16 2010-07-22 日本電気株式会社 半導体装置及びその製造方法
JP2010225765A (ja) * 2009-03-23 2010-10-07 Panasonic Corp 半導体装置及びその製造方法
JP2011091200A (ja) * 2009-10-22 2011-05-06 Sanken Electric Co Ltd 半導体装置及びその製造方法
WO2013021628A1 (ja) * 2011-08-08 2013-02-14 パナソニック株式会社 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4077731B2 (ja) * 2003-01-27 2008-04-23 富士通株式会社 化合物半導体装置およびその製造方法
JP4712459B2 (ja) * 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
JP4333652B2 (ja) * 2005-08-17 2009-09-16 沖電気工業株式会社 オーミック電極、オーミック電極の製造方法、電界効果型トランジスタ、電界効果型トランジスタの製造方法、および、半導体装置
JP4755961B2 (ja) * 2006-09-29 2011-08-24 パナソニック株式会社 窒化物半導体装置及びその製造方法
CN101162695A (zh) * 2006-10-09 2008-04-16 西安能讯微电子有限公司 氮化镓hemt器件表面钝化及提高器件击穿电压的工艺
CN101312207B (zh) * 2007-05-21 2011-01-05 西安捷威半导体有限公司 增强型hemt器件及其制造方法
US7859021B2 (en) * 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
JP5487631B2 (ja) * 2009-02-04 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
WO2012003609A1 (en) * 2010-07-06 2012-01-12 The Hong Kong University Of Science And Technology Normally-off iii-nitride metal-2deg tunnel junction field-effect transistors
JP5596495B2 (ja) * 2010-10-29 2014-09-24 パナソニック株式会社 半導体装置
JP2012134345A (ja) 2010-12-22 2012-07-12 Toshiba Corp 半導体装置及びその製造方法
US8507920B2 (en) * 2011-07-11 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
US8697505B2 (en) * 2011-09-15 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor structure
US8928037B2 (en) * 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129696A (ja) * 2003-10-23 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008258299A (ja) * 2007-04-03 2008-10-23 Sumitomo Chemical Co Ltd 電界効果トランジスタ
WO2010074275A1 (ja) * 2008-12-26 2010-07-01 日本電気株式会社 ヘテロ接合電界効果トランジスタ、ヘテロ接合電界トランジスタの製造方法、および電子装置
WO2010082272A1 (ja) * 2009-01-16 2010-07-22 日本電気株式会社 半導体装置及びその製造方法
JP2010225765A (ja) * 2009-03-23 2010-10-07 Panasonic Corp 半導体装置及びその製造方法
JP2011091200A (ja) * 2009-10-22 2011-05-06 Sanken Electric Co Ltd 半導体装置及びその製造方法
WO2013021628A1 (ja) * 2011-08-08 2013-02-14 パナソニック株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373833B2 (en) 2015-03-24 2019-08-06 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US9142658B2 (en) 2015-09-22
TW201417281A (zh) 2014-05-01
US20140091365A1 (en) 2014-04-03
CN103715253B (zh) 2017-01-11
TWI512974B (zh) 2015-12-11
CN103715253A (zh) 2014-04-09

Similar Documents

Publication Publication Date Title
JP6085442B2 (ja) 化合物半導体装置及びその製造方法
US9035353B2 (en) Compound semiconductor device comprising electrode above compound semiconductor layer and method of manufacturing the same
JP5874173B2 (ja) 化合物半導体装置及びその製造方法
CN103715253B (zh) 化合物半导体器件和其制造方法
JP5707786B2 (ja) 化合物半導体装置及びその製造方法
JP5908692B2 (ja) 化合物半導体装置及びその製造方法
JP5919626B2 (ja) 化合物半導体装置及びその製造方法
JP6161887B2 (ja) 化合物半導体装置及びその製造方法
JP5765171B2 (ja) 化合物半導体装置の製造方法
JP5866766B2 (ja) 化合物半導体装置及びその製造方法
JP2014072379A (ja) 化合物半導体装置及びその製造方法
JP2014063928A (ja) 化合物半導体装置及びその製造方法
JP2013074281A (ja) 化合物半導体装置及びその製造方法
US20140092636A1 (en) Compound semiconductor device and method of manufacturing the same
JP2014027187A (ja) 化合物半導体装置及びその製造方法
US20140084345A1 (en) Compound semiconductor device and method of manufacturing the same
JP2015012037A (ja) 半導体装置及びその製造方法
JP6163956B2 (ja) 化合物半導体装置及びその製造方法
JP2018198255A (ja) 化合物半導体装置及びその製造方法
JP6561610B2 (ja) 化合物半導体装置及びその製造方法
JP6020043B2 (ja) 化合物半導体装置及びその製造方法
JP2015103622A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160916

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170315

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170323

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170421