JP6187444B2 - 電力増幅モジュール - Google Patents

Description

本発明は、電力増幅モジュールに関する。

携帯電話等の移動体通信機においては、基地局へ送信する無線周波数（ＲＦ：Radio Frequency）信号の電力を増幅するために電力増幅モジュール（パワーアンプモジュール）が用いられる。このような電力増幅モジュールは、ＲＦ信号を増幅する電力増幅器と、該電力増幅器を構成するトランジスタにバイアス電流を供給するためのバイアス回路とを含む。

図１０は、エミッタフォロワ型のバイアス回路を用いた電力増幅モジュールの構成例を示す図である（例えば、特許文献１）。バイアス回路１０００は、電力増幅器１０１０を構成するバイポーラトランジスタＴ１００にバイアス電流を供給するためのものであり、エミッタフォロワ型の構成となっている。そして、バイアス回路１０００を構成するバイポーラトランジスタＴ１１０のコレクタには、バッテリ電圧Ｖ_BATが印加される。

このような構成において、バイポーラトランジスタＴ１００，Ｔ１１０を、例えば、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）とすると、各バイポーラトランジスタのベース・エミッタ間電圧Ｖ_BEは１．３Ｖ程度であるため、バイポーラトランジスタＴ１１０を駆動するためには、バッテリ電圧Ｖ_BATは２．８Ｖ程度必要である。そのため、バッテリ電圧Ｖ_BATの最低電圧は、例えば、２．９Ｖ程度とされることが一般的である。

ところで、近年、携帯電話等の移動体通信機においては、通話時間や通信時間を向上させるために、バッテリ電圧Ｖ_BATの最低電圧を、例えば、２．５Ｖ程度まで低くすることが求められている。しかしながら、上述のようなエミッタフォロワ型のバイアス回路１０００を用いる構成においては、バッテリ電圧Ｖ_BATは２．８Ｖ程度必要であるため、このような要求に対応することができない。

そこで、より低いバッテリ電圧Ｖ_BATでバイアス回路を動作可能とするための構成として、バイアス回路にＦＥＴを用いる構成が提案されている。図１１は、バイアス回路にＦＥＴを用いた電力増幅モジュールの構成例を示す図である（例えば、特許文献２）。図１１に示すように、電力増幅器１０１０のバイポーラトランジスタＴ１００にバイアス電流を供給するバイアス回路１１００には、ＦＥＴ（Ｆ１００）が用いられている。

特開平１１−３３０８６６号公報 特開２０１０−２３３１７１号公報

特許文献２に開示されているように、バイアス回路にＦＥＴを用いることにより、バイアス回路を動作させるためのバッテリ電圧Ｖ_BATを低電圧化させることが可能となる。しかしながら、特許文献２に開示されている構成では、ＦＥＴ（Ｆ１００）のゲートに印加される制御電圧を出力する抵抗Ｒ１００，Ｒ１１０の温度特性と、バイポーラトランジスタＴ１００の温度特性とが異なる。そのため、特許文献２に開示されている構成では、温度変化に応じて電力増幅器１０１０のゲインが変動することとなる。

本発明はこのような事情に鑑みてなされたものであり、低電圧駆動が可能であり、温度特性を改善可能な電力増幅モジュールを提供することを目的とする。

本発明の一側面に係る電力増幅モジュールは、ベースに入力される無線周波数信号を増幅して出力する第１のバイポーラトランジスタと、制御電流を出力する電流源と、電流源の出力端と接続され、制御電流のうちの第１の電流がコレクタに入力される第２のバイポーラトランジスタと、出力端と接続され、制御電流のうちの第２の電流に応じた制御電圧を生成する制御電圧生成回路と、ドレインに電源電圧が供給され、ソースが第１のバイポーラトランジスタのベースと接続され、ゲートに制御電圧が供給される第１のＦＥＴと、ドレインに電源電圧が供給され、ソースが第２のバイポーラトランジスタのベースと接続され、ゲートに制御電圧が供給される第２のＦＥＴと、を備える。

本発明によれば、低電圧駆動が可能であり、温度特性を改善可能な電力増幅モジュールを提供することができる。

本発明の一実施形態である電力増幅モジュールを含む送信ユニットの構成例を示す図である。 電力増幅モジュール１３０の一例である電力増幅モジュール１３０Ａの構成を示すブロック図である。 電力増幅器２００Ａ及びバイアス回路２１０Ａの構成の一例を示す図である。 図３に示すバイアス回路２１０Ａ−１における、ＦＥＴ（Ｆ１，Ｆ２）の閾値電圧Ｖ_THのばらつきによるバイアス電流Ｉ_BIASの変動の一例を示すシミュレーション結果である。 バイアス回路２１０Ａにおける一巡ループゲインを大きくするための構成例である。 図５に示すバイアス回路２１０Ａ−２おける、ＦＥＴ（Ｆ１，Ｆ２）の閾値電圧Ｖ_THのばらつきによるバイアス電流Ｉ_BIASの変動の一例を示すシミュレーション結果である。 図５に示すバイアス回路２１０Ａ−２における、ＦＥＴ（Ｆ１，Ｆ２）の閾値電圧のペア性のばらつきに応じたバイアス電流Ｉ_BIASの変動の一例を示すシミュレーション結果である。 ＦＥＴ（Ｆ１，Ｆ２）の閾値電圧のペア性のばらつきによる影響を抑制するためのバイアス回路２１０Ａの構成の一例を示す図である。 図８に示すバイアス回路２１０Ａ−３における、ＦＥＴ（Ｆ１）の閾値電圧Ｖ_TH1のばらつきによるバイアス電流Ｉ_BIASの変動の一例を示すシミュレーション結果である。 エミッタフォロワ型のバイアス回路を用いた電力増幅モジュールの構成例を示す図である。 バイアス回路にＦＥＴを用いた電力増幅モジュールの構成例を示す図である。 リーク電流を抑制するための電力増幅モジュール１３０の構成の一例を示す図である。 バイアス回路２１０Ａ’の一例であるバイアス回路２１０Ａ’−１の構成を示す図である。 バイアス回路２１０Ａ’の一例であるバイアス回路２１０Ａ’−２の構成を示す図である。 バイアス回路２１０Ａ’の一例であるバイアス回路２１０Ａ’−３の構成を示す図である。

以下、図面を参照して本発明の一実施形態について説明する。図１は、本発明の一実施形態である電力増幅モジュール１３０を含む送信ユニット１００の構成例を示す図である。送信ユニット１００は、例えば、携帯電話等の移動体通信機において、音声やデータなどの各種信号を基地局へ送信するために用いられる。なお、移動体通信機は基地局から信号を受信するための受信ユニットも備えるが、ここでは説明を省略する。

図１に示すように、送信ユニット１００は、変調部１１０、送信電力制御部１２０、電力増幅モジュール１３０、フロントエンド部１４０、及びアンテナ１５０を含んで構成される。

変調部１１０は、ＨＳＵＰＡ（High Speed Uplink Packet Access）やＬＴＥ（Long Term Evolution）等の変調方式に基づいて入力信号を変調し、無線送信を行うためのＲＦ信号を生成する。ＲＦ信号の周波数は、例えば、数百ＭＨｚから数ＧＨｚ程度である。

送信電力制御部１２０は、送信電力制御信号に基づいて、ＲＦ信号の電力を調整して出
力する。送信電力制御信号は、例えば、基地局から送信される適応電力制御（ＡＰＣ：Adaptive Power Control）信号に基づいて生成される。例えば、基地局は、移動体通信機からの信号を測定することにより、移動体通信機における送信電力を適切なレベルに調整するためのコマンドとして、ＡＰＣ信号を移動体通信機に送信することができる。

電力増幅モジュール１３０は、送信電力制御部１２０から出力されるＲＦ信号（ＲＦ_IN）の電力を、基地局に送信するために必要なレベルまで増幅し、増幅信号（ＲＦ_OUT）を出力する。

フロントエンド部１４０は、増幅信号に対するフィルタリングや、基地局から受信する受信信号とのスイッチングなどを行う。フロントエンド部１４０から出力される増幅信号は、アンテナ１５０を介して基地局に送信される。

図２は、電力増幅モジュール１３０の一例である電力増幅モジュール１３０Ａの構成のを示すブロック図である。図２に示すように、電力増幅モジュール１３０Ａは、電力増幅器２００Ａ，２００Ｂ、バイアス回路２１０Ａ，２１０Ｂ、バイアス制御回路２２０、整合回路（ＭＮ：Matching Network）２３０Ａ〜２３０Ｃ、及びインダクタＬ１，Ｌ２を含む。

電力増幅器２００Ａ，２００Ｂは、それぞれ、入力されるＲＦ信号を増幅し、増幅信号を出力する。電力増幅モジュール１３０Ａにおいては、電力増幅器２００Ａが初段（ドライブ段）の増幅器、電力増幅器２００Ｂが後段（パワー段）の増幅器となっている。なお、図２に示す構成では、電力増幅器を２段の構成としたが、電力増幅器は１段であってもよいし、３段以上であってもよい。

バイアス回路２１０Ａ，２１０Ｂは、それぞれ、バイアス制御回路２２０から供給されるバイアス制御電圧Ｖ_BIASに基づいて、電力増幅器２００Ａ，２００Ｂにバイアス電流を供給する。

バイアス制御回路２２０は、バイアス電流を制御するためのバイアス制御電圧Ｖ_BIASをバイアス回路２１０Ａ，２１０Ｂに出力する。バイアス制御回路２２０は、電力増幅器２００Ａ，２００Ｂのゲインを変更するために、バイアス制御電圧Ｖ_BIASの出力レベルを調整することができる。

整合回路２３０Ａ〜２３０Ｃは、それぞれ、前後の回路間のインピーダンスを整合させるものであり、例えば、キャパシタやインダクタを用いて構成することができる。

図３は、電力増幅器２００Ａ及びバイアス回路２１０Ａの構成の一例を示す図である。なお、図２に示す、電力増幅器２００Ｂ及びバイアス回路２１０Ｂの構成は、電力増幅器２００Ａ，バイアス回路２１０Ａと同様の構成であるため説明を省略する。

図３に示すように、電力増幅器２００Ａは、バイポーラトランジスタＴ１（第１のバイポーラトランジスタ）を含む。バイポーラトランジスタＴ１は、例えばＨＢＴである。バイポーラトランジスタＴ１は、コレクタにインダクタＬ１を介して電源電圧Ｖ_CCが印加され、エミッタが接地され、ベースに整合回路２３０Ａを介してＲＦ信号（ＲＦ_IN1）が入力される。また、バイポーラトランジスタＴ１のベースには、バイアス回路２１０Ａからバイアス電流Ｉ_BIASが供給される。そして、バイポーラトランジスタＴ１のコレクタから、ＲＦ信号（ＲＦ_IN1）の増幅信号（ＲＦ_OUT1）が出力される。

バイアス回路２１０Ａの一例であるバイアス回路２１０Ａ−１は、電流源３００、バイポーラトランジスタＴ２、抵抗Ｒ１，Ｒ２、ＦＥＴ（Ｆ１，Ｆ２）、及びキャパシタＣ１を含む。

電流源３００は、バッテリ電圧Ｖ_BATを電源電圧として用いて、バイアス制御電圧Ｖ_BIASに応じた制御電流Ｉ_CTRLを生成する。

バイポーラトランジスタＴ２（第２のバイポーラトランジスタ）は、コレクタが電流源３００の出力端と接続され、エミッタが接地される。バイポーラトランジスタＴ２のコレクタには、電流源３００から出力される制御電流Ｉ_CTRLの一部である電流Ｉ₁（第１の電流）が入力される。バイポーラトランジスタＴ２は、バイポーラトランジスタＴ１と同様に、例えばＨＢＴである。なお、バイポーラトランジスタＴ２は、バイポーラトランジスタＴ１より小さいサイズとすることができる。なお、ここでいうバイポーラトランジスタのサイズは、トランジスタのフィンガー数による占有面積である。

直列接続された抵抗Ｒ１（第１の抵抗）及び抵抗Ｒ２（第２の抵抗）は、電流源３００の出力端と接続され、電流源３００から出力される制御電流Ｉ_CTRLのうちの一部である電流Ｉ₂（第２の電流）が入力される。抵抗Ｒ１，Ｒ２は、電流Ｉ₂に応じた制御電圧Ｖ_CTRLを生成する制御電圧生成回路を構成する。

ＦＥＴ（Ｆ１）（第１のＦＥＴ）は、ドレインにバッテリ電圧Ｖ_BATが電源電圧として供給され、ソースがバイポーラトランジスタＴ１のベースと接続され、ゲートに制御電圧Ｖ_CTRLが供給される。ＦＥＴ（Ｆ２）（第２のＦＥＴ）は、ドレインにバッテリ電圧Ｖ_BATが電源電圧として供給され、ソースがバイポーラトランジスタＴ２のベースと接続され、ゲートに制御電圧Ｖ_CTRLが供給される。なお、ＦＥＴ（Ｆ１，Ｆ２）は、デプレッション型ＦＥＴとすることができる。また、ＦＥＴ（Ｆ２）は、ＦＥＴ（Ｆ１）より小さいサイズとすることができる。なお、ここでいうＦＥＴのサイズは、ゲート幅とゲート長の占有面積である。

キャパシタＣ１は、一端が電流源３００の出力端と接続され、他端が接地されている。

このような構成のバイアス回路２１０Ａ−１において、ＦＥＴ（Ｆ１）のソースからバイアス電流Ｉ_BIASがバイポーラトランジスタＴ１のベースに供給される。以下、バイアス回路２１０Ａ−１の動作について説明する。

電流源３００からの制御電流Ｉ_CTRLによって、ＦＥＴ（Ｆ１，Ｆ２）が動作し、バイポーラトランジスタＴ２が動作する。ＦＥＴ（Ｆ２）の動作によって図３に示すＱ点の電位（バイポーラトランジスタＴ２のベース電位）が上昇すると、バイポーラトランジスタＴ２に流れる電流Ｉ₁が増加する。電流Ｉ₁が増加すると、抵抗Ｒ１，Ｒ２に流れる電流Ｉ₂が減少する。電流Ｉ₂が減少すると、制御電圧Ｖ_CTRLが低下する。制御電圧Ｖ_CTRLが低下すると、ＦＥＴ（Ｆ２）に流れる電流Ｉ₃が減少し、バイポーラトランジスタＴ２に流れる電流Ｉ₁が減少する。電流Ｉ1が減少すると、抵抗Ｒ１，Ｒ２に流れる電流Ｉ₂が増加する。電流Ｉ₂が増加すると、制御電圧Ｖ_CTRLが上昇する。制御電圧Ｖ_CTRLが上昇すると、ＦＥＴ（Ｆ２）に流れる電流Ｉ₃が増加し、バイポーラトランジスタＴ２に流れる電流Ｉ₁が増加する。

このように、バイアス回路２１０Ａ−１においては、閉ループ動作が行われ、制御電圧Ｖ_CTRLは、ある点に落ち着くこととなる。そして、ＦＥＴ（Ｆ１）のソースから、この制御電圧Ｖ_CTRLに応じたバイアス電流Ｉ_BIASが出力される。従って、バイアス電流Ｉ_BIASは、バイアス制御電圧Ｖ_BIASに応じた電流となる。

この閉ループにおいて、ＦＥＴ（Ｆ１）のゲートに供給される制御電圧Ｖ_CTRLは、バイポーラトランジスタＴ２及びＦＥＴ（Ｆ２）の温度特性に応じて変化する。従って、バイポーラトランジスタＴ１に供給されるバイアス電流Ｉ_BIASも、バイポーラトランジスタＴ２及びＦＥＴ（Ｆ２）の温度特性に応じて変化する。ここで、バイポーラトランジスタＴ１の温度特性とバイポーラトランジスタＴ２の温度特性は同等である。また、ＦＥＴ（Ｆ１）の温度特性とＦＥＴ（Ｆ２）の温度特性とは同等である。従って、バイポーラトランジスタＴ２及びＦＥＴ（Ｆ２）の温度特性に応じたバイアス電流Ｉ_BIASの変化は、バイポーラトランジスタＴ１及びＦＥＴ（Ｆ１）の温度特性にも応じたものとなる。これにより、温度変化による電力増幅モジュール１３０のゲイン変動を抑制することが可能となる。

また、バイアス回路２１０Ａ−１には、バイポーラトランジスタＴ１のベースに接続されるトランジスタとしてＦＥＴ（Ｆ１）が用いられているため、バッテリ電圧Ｖ_BATが２．５Ｖ程度であっても動作可能である。さらに、ＦＥＴ（Ｆ１）をデプレッション型ＦＥＴとすることにより、バッテリ電圧Ｖ_BATが２．０Ｖ程度であってもバイアス回路２１０Ａ−１を動作させることが可能となる。

図３では、電力増幅器２００Ａ及びバイアス回路２１０Ａについて説明したが、電力増幅器２００Ｂ及びバイアス回路２１０Ｂについても同様である。従って、電力増幅モジュール１３０Ａは、バッテリ電圧Ｖ_BATが２．５Ｖ程度（もしくは２．０Ｖ程度）低電圧での駆動が可能であるとともに、温度特性を改善することができる。

ところで、図３に示したバイアス回路２１０Ａ−１に用いられるＦＥＴ（Ｆ１，Ｆ２）の閾値電圧Ｖ_THには、ばらつきが存在する。このばらつきにより、ＦＥＴ（Ｆ１）からバイポーラトランジスタＴ１のベースに出力されるバイアス電流Ｉ_BIASが変動し、電力増幅モジュール１３０Ａのゲインも変動することが考えられる。

図４は、図３に示すバイアス回路２１０Ａ−１における、ＦＥＴ（Ｆ１，Ｆ２）の閾値電圧Ｖ_THのばらつきによるバイアス電流Ｉ_BIASの変動の一例を示すシミュレーション結果である。図４において、横軸は、電流源３００から出力される制御電流Ｉ_CTRL（Ａ）、縦軸は、バイアス電流Ｉ_BIAS（ｍＡ）である。図４に示す例では、閾値電圧Ｖ_THを基準から０．１Ｖ増減させた場合、バイアス電流Ｉ_BIASに１０ｍＡ程度の変動が生じている。

ＦＥＴ（Ｆ１，Ｆ２）の閾値電圧Ｖ_THのばらつきによる影響を低減させるために、バイアス回路２１０Ａ−１におけるＱ点から見た、上述した閉ループにおける一巡ループゲインＧを大きくすることが考えられる。

図３に示したバイアス回路２１０Ａ−１における一巡ループゲインＧは、バイポーラトランジスタＴ２のゲインをＱ、バイポーラトランジスタＴ２のエミッタ抵抗をｒｅ、抵抗Ｒ１，Ｒ２の抵抗値をそれぞれＲ１，Ｒ２とすると、Ｇ＝（Ｑ／ｒｅ）×（Ｒ１＋Ｒ２）×｛Ｒ２／（Ｒ１＋Ｒ２）｝＝（Ｑ／ｒｅ）×Ｒ２である。従って、抵抗Ｒ２の抵抗値を大きくすれば一巡ループゲインＧを大きくすることができる。しかしながら、抵抗Ｒ２の抵抗値を大きくすることは、チップサイズの増大に繋がってしまう。

図５は、バイアス回路２１０Ａにおける一巡ループゲインＧを大きくするための構成例である。図５に示すバイアス回路２１０Ａ−２は、図３に示すバイアス回路２１０Ａ−１における抵抗Ｒ１の代わりにバイポーラトランジスタＴ３（第３のバイポーラトランジスタ）を含んでいる。その他の構成は図３と同様であるため説明を省略する。バイポーラトランジスタＴ３は、コレクタにバッテリ電圧Ｖ_BATが供給され、エミッタが抵抗Ｒ２の一端と接続され、ベースが電流源３００の出力端に接続されている。

図５に示すバイアス回路２１０Ａ−２では、電流源３００からの制御電流Ｉ_CTRLの一部である電流Ｉ₂は、バイポーラトランジスタＴ３のベースに入力される。電流Ｉ₂を増幅した電流Ｉ₄がバイポーラトランジスタＴ３のエミッタから出力され、電流Ｉ₄が抵抗Ｒ２により制御電圧Ｖ_CTRLに変換される。即ち、バイポーラトランジスタＴ３及び抵抗Ｒ２は、電流Ｉ₂に応じた制御電圧Ｖ_CTRLを生成する制御電圧生成回路を構成する。

図５に示すバイアス回路２１０Ａ−２における一巡ループゲインＧは、バイポーラトランジスタＴ３の電流増幅率をｈＦＥ_T3とすると、Ｇ＝（Ｑ／ｒｅ）×Ｒ２×ｈＦＥ_T3である。ここで、バイポーラトランジスタＴ３の電流増幅率ｈＦＥ_T3は、例えば１００程度の大きさである。従って、図５に示すバイアス回路２１０Ａ−２では、抵抗Ｒ２の抵抗値を大きくすることなく、バイポーラトランジスタＴ３の電流増幅率によって、一巡ループゲインＧを大きくすることができる。これにより、ＦＥＴ（Ｆ１，Ｆ２）の閾値電圧Ｖ_THのばらつきによる電力増幅モジュール１３０Ａのゲイン変動を抑制することが可能となる。

図６は、図５に示すバイアス回路２１０Ａ−２における、ＦＥＴ（Ｆ１，Ｆ２）の閾値電圧Ｖ_THのばらつきによるバイアス電流Ｉ_BIASの変動の一例を示すシミュレーション結果である。図６において、横軸は、電流源３００から出力される制御電流Ｉ_CTRL（Ａ）、縦軸は、バイアス電流Ｉ_BIAS（ｍＡ）である。図６に示す例では、閾値電圧Ｖ_THを基準から０．１Ｖ増減させた場合におけるバイアス電流Ｉ_BIASの変動幅は１ｍＡに満たない程度である。このように、シミュレーション結果からも、図５に示す構成を採用することにより、ＦＥＴ（Ｆ１，Ｆ２）の閾値電圧Ｖ_THのばらつきによるバイアス電流Ｉ_BIASの変動を抑制可能であることがわかる。

ところで、図５に示したバイアス回路２１０Ａ−２では、ＦＥＴ（Ｆ１，Ｆ２）の閾値電圧にペア性のばらつきが生じることがある。なお、ＦＥＴ（Ｆ１，Ｆ２）の閾値電圧のペア性のばらつきとは、同一モジュール内における、ＦＥＴ（Ｆ１）の閾値電圧Ｖ_TH1とＦＥＴ（Ｆ２）の閾値電圧Ｖ_TH2との差である。図７は、図５に示すバイアス回路２１０Ａ−２における、ＦＥＴ（Ｆ１，Ｆ２）の閾値電圧のペア性のばらつきに応じたバイアス電流Ｉ_BIASの変動の一例を示すシミュレーション結果である。図７において、横軸は、電流源３００から出力される制御電流Ｉ_CTRL（Ａ）、縦軸は、バイアス電流Ｉ_BIAS（ｍＡ）である。図７に示す例では、ＦＥＴ（Ｆ１，Ｆ２）の閾値電圧のペア性のばらつき（±１０ｍＶ）により、バイアス電流Ｉ_BIASに、１０〜２０ｍＡ程度の変動が生じている。

図８は、ＦＥＴ（Ｆ１，Ｆ２）の閾値電圧のペア性のばらつきによる影響を抑制するためのバイアス回路２１０Ａの構成の一例を示す図である。図８に示すバイアス回路２１０Ａ−３は、図５に示すＦＥＴ（Ｆ２）を備えず、代わりに、抵抗Ｒ３を含んでいる。その他の構成は図５と同様であるため説明を省略する。図８に示すバイアス回路２１０Ａ−３において、ＦＥＴ（Ｆ１）のソースは、バイポーラトランジスタＴ１のベースに接続されるとともに、抵抗Ｒ３の一端に接続されている。そして、抵抗Ｒ３の他端はバイポーラトランジスタＴ２のベースに接続されている。即ち、図８に示すバイアス回路２１０Ａ−３においては、ＦＥＴ（Ｆ１）が、閉ループによる制御電圧Ｖ_CTRLの生成用と、バイポーラトランジスタＴ１へのバイアス電流Ｉ_BIASの供給用とで兼用されている。図８に示すバイアス回路２１０−３では、ＦＥＴが１つしか用いられていないため、ペア性のばらつきは発生しない。

図９は、図８に示すバイアス回路２１０Ａ−３における、ＦＥＴ（Ｆ１）の閾値電圧Ｖ_TH1のばらつきによるバイアス電流Ｉ_BIASの変動の一例を示すシミュレーション結果である。図９において、横軸は、電流源３００から出力される制御電流Ｉ_CTRL（Ａ）、縦軸は、バイアス電流Ｉ_BIAS（ｍＡ）である。図９に示す例では、閾値電圧Ｖ_TH1を基準から０．１Ｖ増減させた場合におけるバイアス電流Ｉ_BIASの変動幅は１ｍＡに満たない程度である。このように、図８に示す構成を採用することにより、ＦＥＴ（Ｆ１）の閾値電圧Ｖ_TH1のばらつきによるバイアス電流Ｉ_BIASの変動を抑制可能であることがわかる。

即ち、図８に示すバイアス回路２１０Ａ−３では、ＦＥＴ（Ｆ１，Ｆ２）の閾値電圧のペア性のばらつきが発生せず、さらに、ＦＥＴ（Ｆ１）の閾値電圧Ｖ_TH1のばらつきによるバイアス電流Ｉ_BIASの変動を抑制することができる。従って、電力増幅モジュール１３０Ａのゲイン変動を抑制することができる。

ところで、バイアス回路２１０Ａでは、例えば、製造ばらつき（ペア性のばらつき）により、バイポーラトランジスタＴ１，Ｔ２のベース・エミッタ間電圧やＦＥＴ（Ｆ１，Ｆ２）の閾値電圧に差が生じると、制御電流Ｉ_CTRLがほぼゼロの状態でも、バイポーラトランジスタＴ１にリーク電流が流れることがある。

図１２は、リーク電流を抑制するための電力増幅モジュール１３０の構成の一例を示す図である。図１２に示す電力増幅モジュール１３０Ｂは、図２に示す電力増幅モジュール１３０Ａにおけるバイアス回路２１０Ａ，２１０Ｂの代わりに、バイアス回路２１０Ａ’，２１０Ｂ’を備えている。また、電力増幅モジュール１３０Ｂは、電源制御回路１３００を備えている。電力増幅モジュール１３０Ｂにおける、その他の構成は、電力増幅モジュール１３０Ａと同一であるため、同一の符号を付して説明を省略する。

バイアス回路２１０Ａ’，２１０Ｂ’は、レギュレート電圧Ｖ_REGが電源電圧として供給される点を除いて、電力増幅モジュール１３０Ａのバイアス回路２１０Ａ，２１０Ｂと同等である。詳細は後述する。

電源制御回路１３００は、バッテリ電圧Ｖ_BAT及び増幅制御信号ＣＴＲＬ_AMPに基づいて、レギュレート電圧Ｖ_REGを出力する。増幅制御信号ＣＴＲＬ_AMPは、電力増幅器２００Ａ，２００ＢにおいてＲＦ信号の増幅を行うかどうかを指示する信号である。

増幅制御信号ＣＴＲＬ_AMPが、電力増幅器２００Ａ，２００ＢにおいてＲＦ信号の増幅を行うことを示している場合、電源制御回路１３００は、バッテリ電圧Ｖ_BATをレギュレート電圧Ｖ_REGとして出力する。

増幅制御信号ＣＴＲＬ_AMPが、電力増幅器２００Ａ，２００ＢにおいてＲＦ信号の増幅を行わないことを示している場合、電源制御回路１３００は、レギュレート電圧Ｖ_REGを低下させる。具体的には、例えば、電源制御回路１３００は、レギュレート電圧Ｖ_REGをゼロレベルとする。なお、この場合、電源制御回路１３００は、レギュレート電圧Ｖ_REGを、ゼロレベルではなく、バイポーラトランジスタＴ１が動作しないレベル（例えば２．０Ｖ未満）に低下させることとしてもよい。

図１３は、バイアス回路２１０Ａ’の一例であるバイアス回路２１０Ａ’−１の構成を示す図である。なお、バイアス回路２１０Ｂ’の構成は、バイアス回路２１０Ａ’と同様の構成であるため説明を省略する。また、図３に示すバイアス回路２１０Ａ−１と同一の構成には、同一の符号を付して説明を省略する。

図１３に示すように、バイアス回路２１０Ａ’−１においては、ＦＥＴ（Ｆ１，Ｆ２）のドレインには、電源電圧として、レギュレート電圧Ｖ_REGが供給されている。前述したように、電力増幅器２００ＡにおいてＲＦ信号の増幅を行わない場合、レギュレート電圧Ｖ_REGは、例えばゼロレベルに低下される。従って、この場合、バイポーラトランジスタＴ１にリーク電流が流れることを抑制することができる。

また、図５及び図８に示したバイアス回路２１０Ａ−２，２１０Ａ−３についても同様に、レギュレート電圧Ｖ_REGを電源電圧として供給する構成に変更することができる。具体的には、バイアス回路２１０Ａ’の一例として、図１４及び図１５に示すバイアス回路２１０Ａ’−２，２１０Ａ’−３の構成を採用することができる。

以上、本実施形態について説明した。本実施形態の電力増幅モジュール１３０によれば、バイアス電流Ｉ_BIAS生成用のトランジスタとしてＦＥＴ（Ｆ１）を用いることにより、バッテリ電圧Ｖ_BATが２．５Ｖ程度であっても動作可能となる。さらに、ＦＥＴ（Ｆ１）のゲートに供給される制御電圧Ｖ_CTRLの制御を、バイポーラトランジスタＴ１と同等の温度特性を有するバイポーラトランジスタＴ２、及びＦＥＴ（Ｆ１）と同等の温度特性を有するＦＥＴ（Ｆ２）を用いて行うことにより、温度変化による電力増幅モジュール１３０のゲイン変動を抑制することが可能となる。

また、本実施形態によれば、図５に示したように、制御電圧Ｖ_CTRLを生成するための回路としてバイポーラトランジスタＴ３を用いることにより、制御電圧Ｖ_CTRLを生成する閉ループのゲインを大きくし、ＦＥＴの閾値電圧のばらつきによる影響を低減させることができる。これにより、電力増幅モジュール１３０のゲイン変動を抑制することが可能となる。

また、本実施形態によれば、図３または図５に示した構成において、制御電圧Ｖ_CTRLを生成するためのバイポーラトランジスタＴ２及びＦＥＴ（Ｆ２）のサイズを、それぞれ、バイポーラトランジスタＴ１及びＦＥＴ（Ｆ１）のサイズより小さくすることができる。これにより、制御電圧Ｖ_CTRLを生成する回路における消費電流を小さくすることが可能となる。

また、本実施形態によれば、ＦＥＴ（Ｆ１，Ｆ２）をデプレッション型ＦＥＴとすることにより、バッテリ電圧Ｖ_BATが２．０Ｖ程度であっても電力増幅モジュール１３０を動作させることができる。

また、本実施形態によれば、図８に示したように、１つのＦＥＴ（Ｆ１）を、制御電圧Ｖ_CTRLの生成用とバイアス電流Ｉ_BIASの供給用とで兼用することにより、ペア性のばらつきによる電力増幅モジュール１３０のゲイン変動を抑制することができる。

また、本実施形態によれば、図１２〜図１５に示したように、電力増幅器２００Ａ，２００ＢでＲＦ信号の増幅を行わない場合は、バイアス回路２１０Ａ’，２１０Ｂ’を構成するＦＥＴに供給される電源電圧を低下させることにより、バイポーラトランジスタＴ１にリーク電流が流れることを抑制することができる。

なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。

１００ 通信ユニット
１１０ 変調部
１２０ 送信電力制御部
１３０ 電力増幅モジュール
１４０ フロントエンド部
１５０ アンテナ
２００ 電力増幅器
２１０ バイアス回路
２２０ バイアス制御回路
２３０ 整合回路
３００ 電流源
Ｔ１〜Ｔ３ バイポーラトランジスタ
Ｆ１〜Ｆ２ ＦＥＴ
Ｒ１〜Ｒ３ 抵抗
Ｃ１ キャパシタ

Claims (6)

1. ベースに入力される無線周波数信号を増幅して出力する第１のバイポーラトランジスタと、
   制御電流を出力する電流源と、
   前記電流源の出力端と接続され、前記制御電流のうちの第１の電流がコレクタに入力される第２のバイポーラトランジスタと、
   前記電流源の前記出力端と接続され、前記制御電流のうちの第２の電流に応じた制御電圧を生成する制御電圧生成回路と、
   ドレインに電源電圧が供給され、ソースが前記第１のバイポーラトランジスタのベースと接続され、ゲートに前記制御電圧が供給される第１のＦＥＴと、
   ドレインに前記電源電圧が供給され、ソースが前記第２のバイポーラトランジスタのベースと接続され、ゲートに前記制御電圧が供給される第２のＦＥＴと、
   を備える電力増幅モジュール。
2. 請求項１に記載の電力増幅モジュールであって、
   前記制御電圧生成回路は、
   一端が前記電流源の前記出力端と接続される第１の抵抗と、
   一端が前記第１の抵抗の他端と接続され、他端が接地される第２の抵抗とを含み、
   前記第１及び第２の抵抗の接続点から前記制御電圧を出力する、
   電力増幅モジュール。
3. 請求項１に記載の電力増幅モジュールであって、
   前記制御電圧生成回路は、
   コレクタに前記電源電圧が供給され、ベースが前記電流源の前記出力端と接続される第３のバイポーラトランジスタと、
   一端が前記第３のバイポーラトランジスタのエミッタと接続され、他端が接地される第２の抵抗とを含み、
   前記第３のバイポーラトランジスタ及び前記第２の抵抗の接続点から前記制御電圧を出力する、
   電力増幅モジュール。
4. 請求項１〜３のいずれか一項に記載の電力増幅モジュールであって、
   前記第２のバイポーラトランジスタのサイズは、前記第１のバイポーラトランジスタのサイズより小さく、
   前記第２のＦＥＴのサイズは、前記第１のＦＥＴのサイズより小さい、
   電力増幅モジュール。
5. 請求項１〜４のいずれか一項に記載の電力増幅モジュールであって、
   前記第１及び第２のＦＥＴは、それぞれ、デプレッション型ＦＥＴである、
   電力増幅モジュール。
6. 請求項１〜５のいずれか一項に記載の電力増幅モジュールであって、
   前記第１のバイポーラトランジスタにおいて前記無線周波数信号の増幅を行うかどうかを指示する増幅制御信号に基づいて、前記増幅を行わない場合は、前記電源電圧を低下させる電源制御回路をさらに備える、
   電力増幅モジュール。

Images