JP6138900B2 - 液晶表示装置 - Google Patents

Description

本発明は、壁電極方式の液晶表示装置に関し、特に、壁構造と電極の平面分布を最適化した液晶表示装置に関する。

液晶表示装置は、表示品質が高く、かつ薄型軽量、低消費電力などの特徴を備えていることから、小型の携帯端末から大型テレビに至るまで広く用いられている。

一方、液晶表示装置においては、視野角特性が問題であり、広視野角を実現するために、ＩＰＳ( In-Plane Switching )方式の液晶表示装置が提案されている。ＩＰＳ方式では、ホモジニアス配向とした液晶層において、基板と平行な方向の電界を印加して液晶ダイレクタを液晶層平面内で回転させることで、バックライトの光量を制御して画像を表示する。

特許文献１には、ｍ×ｎ個のマトリクス状の画素と、画素内のアクティブ素子と、所定電圧波形を印加する駆動手段と、画素内に上下基板間のギャップを一定に保つ電極対を有し、かつ前記電極対間に基板面に平行な電界を印加することにより液晶分子の配向状態を制御し光を変調し得る所定構造を有する液晶表示装置、が開示されている（要約参照）。

また、特許文献２には、少なくとも一方が透明な一対の基板と、前記一対の基板間に配置される液晶層を有し、前記一対の基板のうちいずれか一方の基板上には基板面に平行方向に主成分を有する電界を形成し得る画素電極及びコモン電極が設けられ、前記画素電極及びコモン電極は所定の高さを有する壁上に設けられ、前記壁は補助容量電極及び前記補助容量電極を被覆する絶縁体よりなる横方向電界駆動方式の液晶電気光学装置、が開示されている(要約参照)。

特開平６−２１４２４４号公報 特開平９−２１１４７７号公報

液晶層に理想的な横電界を印加して、現状のＩＰＳ方式を上回る透過率を実現する壁電極方式のＩＰＳを検討した。壁電極方式ＩＰＳの壁構造の高さは液晶層厚と同等で、例えば４μｍ程度である。その作成において、透明電極（ＩＴＯ電極）のフォト工程が問題となった。２つの透明電極の境界となるスリットが壁構造頂部と平坦部上の両方に分布していれば、これを一括加工する際に壁構造頂部と平坦部でレジストの膜厚や露光機の焦点の合い方が異なる。そのため、壁構造頂部ではオーバーエッチになり易く、平坦部ではアンダーエッチになり易い。これに対処するには、例えばマスク上のスリット幅を壁構造頂部では完成寸法よりも狭くし、平坦部では広くすることが考えられる。しかし、スリットが壁構造を乗り越えていれば乗り越え部近傍のスリット幅をどう決めるかが課題になる。仮に、乗り越え部近傍まで含めてマスクを完璧に描画しても、壁構造と電極に位置合わせずれが生じれば効果が得られない。このように、壁電極方式のＩＰＳには、壁構造と電極の平面分布の最適化という課題がある。

特許文献１および特許文献２には、壁構造の両壁面に独立して制御される電極を有する液晶表示装置が記載されているが、壁構造と電極の平面分布の最適化については記載されていない。

本発明は、壁電極方式のＩＰＳにおいて、壁構造と電極の平面分布を最適化し、歩留まりを向上することを目的とする。

上記の課題を解決するために、例えば特許請求の範囲に記載の構成を採用する。

本発明の液晶表示装置の一例を挙げるならば、マトリクス状に複数の画素が配置され、各画素は、画素境界に形成された絶縁体の壁構造と、前記画素境界の壁構造の側面に形成した壁電極、および当該壁電極と連続し、壁電極が基板に接する位置から平面方向に伸びる平面電極から成るソース電極と、画素の両側のソース電極間に設けられ、絶縁層を介して前記平面電極と一部が重畳することにより保持容量を形成する第一のコモン電極と、前記画素の両側の壁電極間に設けられた第二のコモン電極とを有する液晶表示装置において、隣接する二つの画素の壁電極の境界となるスリットを前記壁構造の頂部に選択的に配置したものである。

また、本発明の液晶表示装置の製造方法の一例を挙げるならば、マトリクス状に複数の画素が配置され、各画素は、画素境界に形成された絶縁体の壁構造と、前記画素境界の壁構造の側面から上面にかけて形成した壁電極、および当該壁電極と連続し、壁電極が基板に接する位置から平面方向に伸びる平面電極から成るソース電極と、画素の両側のソース電極間に設けられ、絶縁層を介して前記平面電極と一部が重畳することにより保持容量を形成する第一のコモン電極と、前記画素の両側の壁電極間に設けられた第二のコモン電極とを有する液晶表示装置の製造方法であって、前記壁構造上であって、ＴＦＴ側の基板上の全面に、透明電極を形成するステップと、前記透明電極上にレジストを塗布するステップと、前記壁構造の頂部に隣接する二つの画素の壁電極の境界となるスリットを配置するようなマスクを用いて、前記レジストを露光し、前記壁構造上の透明電極を露出するステップと、前記露出した壁構造上の透明電極を除去することにより、前記壁構造の頂部に隣接する二つの画素の壁電極の境界となるスリットを配置する壁電極を形成するステップとを含むものである。

また、本発明の液晶表示装置の製造方法の他の一例を挙げるならば、マトリクス状に複数の画素が配置され、各画素は、画素境界に形成された絶縁体の壁構造と、前記画素境界の壁構造の側面に形成した壁電極、および当該壁電極と連続し、壁電極が基板に接する位置から平面方向に伸びる平面電極から成るソース電極と、画素の両側のソース電極間に設けられ、絶縁層を介して前記平面電極と一部が重畳することにより保持容量を形成する第一のコモン電極と、前記画素の両側の壁電極間に設けられた第二のコモン電極とを有する液晶表示装置の製造方法であって、前記壁構造上であって、ＴＦＴ側の基板上の全面に、透明電極を形成するステップと、前記透明電極上にレジストを塗布するステップと、前記レジストをアッシングすることにより、前記壁構造上の透明電極を露出するステップと、前記露出した壁構造上の透明電極を除去することにより、前記壁構造の側面に壁電極を形成するステップとを含むものである。

本発明によれば、隣接する二つの画素の透明電極の境界となるスリットが存在する部分の高さが一定となるため、その加工条件も一義的に定まり、壁電極方式ＩＰＳの歩留まりが向上する。そして、現状のＩＰＳ方式を上回る透過率の壁電極方式ＩＰＳを安定的に供給することができる。

本発明の実施例１の液晶表示装置の画素の平面構造を示す図である。 本発明の実施例１の液晶表示装置の画素の断面構造を示す図である。 本発明の実施例１のコモン電極とソース電極の間に形成される等電位面を示す図である。 壁構造頂部のソース電極をパターニングする方法を説明する図である。 本発明の実施例２の液晶表示装置の画素の平面構造を示す図である。 本発明の実施例３の液晶表示装置の画素の平面構造を示す図である。 本発明の実施例３の液晶表示装置の画素の断面構造を示す図である。 本発明の実施例３のマスク露光によるパターニングを説明する図である。 比較例１の液晶表示装置の画素の平面構造を示す図である。 スリットが壁構造頂部と平坦部間で連続して分布する場合を説明する図である。 比較例１のマスク露光によるパターニングを説明する図である。 比較例２のマスク露光によるパターニングを説明する図である。 比較例２のマスク露光によるパターニングを説明する図である。 本発明が適用される液晶表示装置の等化回路の一例を示す図である。

以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

先ず、図１４に、本発明が適用される液晶表示装置の等価回路の一例を示す。基板１０２上に走査線１０４と信号線１０３がマトリクス状に配線され、走査線１０４と信号線１０３の各交点にはＴＦＴ(Thin Film Transistor )素子１１０を介して画素１０６が接続されている。走査線１０４と信号線１０３には、それぞれ走査駆動回路１０８および信号駆動回路１０７が接続され、走査線１０４および信号線１０３に電圧を印加する。基板１０２上には信号線１０３に平行にコモン線１０５を配設し、全ての画素にコモン電圧発生回路１０９からコモン電圧を印加できるようになっている。基板１０２と基板１０１との間には液晶組成物が封入されており、全体として液晶表示装置を構成している。

図１に本発明の実施例１に係わる一つの画素の平面構造を示し、図２に一つの画素の断面構造を示す。図１は、一つの画素の全体とこれに隣接する画素の一部を含んでいる。また、図２は、図１のＡ−Ａ’面の断面構造を示すものである。

図２において第一の基板２０上には、第一の絶縁層２１を介して、信号配線１５および第一のコモン電極１２を配置し、その上に第二の絶縁層２２を形成する。そして、画素の両側の画素境界には絶縁体の壁構造１０を設ける。壁構造は、例えば有機膜で形成される。画素両側に配置した壁構造１０には、その側面に壁電極１１１を形成するとともに、壁電極に連続して、壁電極が基板に接する位置から平面方向に伸びる平面電極１１２を形成する。本実施例では、この壁電極１１１と平面電極１１２とが一つのソース電極１１となる。第一のコモン電極１２とソース電極１１の平面電極１１２とは、第二の絶縁層２２を介して、一部が重畳しており、重畳部分が保持容量を形成する。ソース電極１１の上層には第三の絶縁層２３が設けられ、第三の絶縁層２３上であって、壁構造１０に設けた両ソース電極１１の壁電極１１１の間に、第二のコモン電極１３が配置される。第二のコモン電極１３や壁構造１０を覆って、第一の配向膜２４が形成される。また、第一の基板２０の反対側には第一の偏光板２５が形成される。そして、これらによりＴＦＴ側基板が構成される。

もう一方で、第二の基板３０上に、ブラックマトリクス（ＢＭ：Black Matrix）３１、カラーフィルタ（ＣＦ）３２、保護膜（ＯＣ：Over Coat）３３を形成する。そして、保護膜３３上であって、壁構造に設けた両ソース電極１１の間に第三のコモン電極１４を配置し、第二の配向膜３４を形成することにより、ＣＦ側基板が構成される。
そして、ＴＦＴ側基板とＣＦ側基板とが貼り合わせられ、両基板間に液晶分子２９を含む液晶層２８が封入される。

図１において、壁構造１０は、一点鎖線で示すように、画素の両側で長手方向に配置している。そして、壁構造１０に沿うように信号配線１５が配置され、これと交差するようにゲート配線１６が配置されている。壁構造１０の側面などにはソース電極１１が配置されるとともに、両ソース電極の間には第一のコモン電極１２、第二のコモン電極１３、第三のコモン電極１４が配置されている。第一のコモン電極１２とソース電極１１の重畳部を斜線で示す。第一のコモン電極１２とソース電極１１の重畳部は、保持容量として機能する。ゲート配線１６上にはポリシリコン層１７が配置され、ＴＦＴを構成している。符号１７は第一のコンタクトホールを、符号１８は第二のコンタクトホールを示す。

本実施例において、図２に示したように壁構造１０は画素境界をなすＢＭ３１の下に分布しており、壁構造１０の両壁面にソース電極１１を有する。壁構造頂部のスリット２６で両壁面のソース電極１１は分離されており、両壁面のソース電極１１はそれぞれ別の画素に属する。図１に示すように壁構造１０はソース電極１１を隔てるスリットと重畳し、なおかつスリットよりも長く分布させている。その結果、スリットは壁構造頂部にのみ配置される。

図３は、図２においてコモン電極とソース電極の間に形成される等電位面３６を破線で併記した模式図である。第三のコモン電極１４と第二のコモン電極１３を画素中央の上下基板に対向して配置しており、更にその下方に第一のコモン電極１２を配置している。図３に破線で示したように、等電位面３６の一部は第三のコモン電極１４と第二のコモン電極１３を囲うように形成されるため、第三のコモン電極１４と第二のコモン電極１３は壁電極のような性質を示す。画素両側の壁構造頂部にソース電極１１を配置し、画素中央に一対のコモン電極１３，１４を配置したことにより壁電極間の実効的な距離は画素幅の半分になり、例えば画素幅が３０μｍの場合でも従来のＩＰＳ−Ｐｒｏ方式と同等の電圧で駆動することが可能になる。

画素の平面形状は図１に示したように開いたＶ字状であり、壁構造１０は画素の上半分では左側に傾いており、画素の下半分では右側に傾いている。液晶配向方向ＡＤは縦方向としており、画素の上半分では液晶ダイレクタが電圧印加時に時計回りに回転し、下半分では反時計回りに回転する。また、画素の上半分と下半分のいずれにおいても壁構造１０の伸長方向と液晶配向方向ＡＤの成す角は５度である。一画素内に液晶配向の異なる２つの部分が形成されるマルチドメイン構造であり、個々のドメインの有する着色の視角依存性が相殺されるため、より無着色な視角特性が得られる。壁構造１０の壁面は約８５度の傾斜角を有し、このような急峻な傾斜角を有する壁面に配向処理を施すには光配向法が好適である。なお、ここで液晶ダイレクタとは、液晶層内の微小な領域における液晶分子の平均配向方向である。

また、図１に示したように、壁構造１０は画素端部において寸断した平面分布とした。例えば液晶層を真空封入法で形成する場合、液晶は主に壁構造１０に沿って流動する。壁構造の寸断部では隣の壁構造に移動することも出来るので、真空封入法による液晶層の形成が容易になる。

図４（ａ）は、壁構造１０頂部のソース電極１１をパターンニングする際にレジスト４１を塗布した状態の断面図であり、レジスト４１は壁構造頂部でより薄く、平坦部でより厚くなっている。このようなレジスト厚の分布は、液晶層厚と同等以上の高さの壁構造上に塗布した後に、レジストが壁構造頂部から壁構造間に流動することにより生じる。レジストはスピンコートや印刷等の手段で容易に成膜を可能にするため、一般的にこのような流動性を有する。

ソース電極１１はスリット２６以外にも境界を有するが、スリット以外の境界では隣接画素の電極が近接しないため、フォト工程の精度が厳しく要求されることはない。近接する電極との短絡など致命的な欠陥が生じるのはスリットなので、ソース電極のフォト工程ではスリットの加工が特に重要である。本実施例の場合、スリットの分布を壁構造頂部に限定しているため、薄いレジストに合わせてスリットの加工条件を最適化すれば高い歩留まりでスリットの加工が可能である。また、スリットの厚さ方向の分布についても壁構造頂部に限定されるため、焦点深度の浅い露光機を用いた場合でも壁構造頂部に焦点を合わせれば高い歩留まりでスリットの加工ができる。

図５に、本発明の実施例２に係わる一つの画素の平面構造を示す。実施例１では図１に示したように壁構造１０は画素端部で寸断されているが、本実施例では図５に示したように画素端部で連続している。そのため、一画素内に分布する壁構造１０は実施例１よりも長くなっている。これにより、ソース電極１１も画素長辺方向に対してより長く形成することが可能になる。画素内の透明な部分を増大して開口率を増大すれば、より高い透過率が得られる。

本実施例では壁構造が画素端部で連続しているので、ソース電極を画素長辺方向に対してより長く形成してもスリットは壁構造頂部にのみ分布することになる。そのため、実施例１と同様にして高い歩留まりでスリットの加工が可能である。

図６に本発明の実施例３に係わる一つの画素の平面構造を示し、図７に一つの画素の断面構造を示す。図６に示したように壁構造１０の幅は図１に比較して狭く、なお且つ、ソース電極１１と壁構造１０の境界は一致している。図７に示したようにソース電極１１が壁構造１０の壁面上にのみ分布しており、壁構造１０の頂部には分布していない。図６と図７に示したような壁電極構造は、以下に説明するセルフアラインプロセスで壁構造頂部のスリットを形成することにより実現できる。

図４（ａ）に示したように、レジスト４１は壁構造１０頂部で薄くなり、平坦部で厚くなる傾向にある。これにプラズマアッシャーを用いてアッシングすれば、図４（ｂ）に示したようにレジスト４１は時間に比例して表面から均等に除去されていく。図４（ｂ）の破線は塗布時のレジスト表面である。従って、壁構造頂部の厚さを若干超える分だけレジストを除去すれば、図４（ｃ）に示したように壁構造頂部の電極１１が選択的に露出する。この状態でエッチングすれば図４（ｄ）に示したように壁電極上の電極を選択的に除去でき、図４（ｅ）は図４（ｄ）からレジスト４１を除去した完成状態を示す。このように、壁構造上に塗布したレジストの膜厚分布を利用すればセルフアラインで壁構造上の電極を除去できる。

壁電極上以外の部分については別途マスク露光でパターンニングする必要があり、これには壁構造とマスクの合わせ精度が影響する。しかし、スリットが壁構造頂部だけに分布していれば、以下に説明するように短絡が生じない。図８は、１つの壁構造とこれに重畳する電極に着目した平面図であり、壁構造はその境界を太線で示しており、電極は斜線でハッチングして示してある。図８（ａ）は全面に電極を形成した状態であり、次に図８（ｂ）に示したように前述のセルフアライメントプロセスで壁構造頂部の電極を除去する。その次に図８（ｃ）、図８（ｄ）に示したようにマスク露光を用いて壁構造頂部以外の部分の電極をパターンニングする。図８（ｃ）は図８（ｂ）にマスクを重畳した状態を示し、図８（ｃ）中の破線はマスクの遮光部境界である。図８（ｄ）は図８（ｃ）のマスク配置で最終的に形成された壁電極構造であり、壁電極は図８（ｃ）中に示したマスクの遮光部境界と同様の平面分布となっている。なおこの時マスクの位置合わせずれが生じる可能性があるが、壁構造がスリットから突出した部分の長さをマスクの合わせ精度以上にすることにより、マスクの位置合わせずれが生じても短絡が生じることはない。

また、セルフアライメントプロセスを適用することにより、スリット部分でマスクの合わせ精度を考慮した尤度設計が必要なくなり、壁構造の幅をその加工精度で決定される幅まで狭くすることが出来る。例えば、マスクの合わせ精度が基準層に対して１．５μｍで、スリットの幅を３．０μｍとするならば、壁構造の両壁面上に電極を安定して形成するためには壁構造の幅を９．０μｍにしなければならない。一方で壁構造の加工精度は例えば４．０μｍなので、セルフアライメントプロセスを用いることにより壁構造の幅を半分以下にすることができる。その結果として開口率を増大でき、より高い透過率を実現することができる。

比較例１

図９に、比較例１の一画素の平面構造を示す。実施例１においてはスリットは壁構造頂部にのみ分布していたが、図９に示したように、スリット２６が壁構造１０頂部と平坦部の両方に分布するものである。図９においてスリットは壁構造頂部と平坦部間で連続して分布しているので、スリット２６は壁構造の境界を乗り越えて分布することになる。ソース電極１１にスリットを形成する際にレジスト４１を塗布した状態の断面を、図１０（ａ）、（ｂ）に示す。図１０（ａ）、（ｂ）は、それぞれ壁構造頂部と平坦部における断面図であり、図９に示した平面図の一転鎖線Ａ−Ａ’、Ｂ−Ｂ’に対応する。また、図１０（ａ）、（ｂ）ではスリット形成において実効的なレジスト膜厚を矢印で示してある。図４と同様に壁構造頂部に相当する図１０（ａ）でレジスト４１は薄くなっており、平坦部に相当する図１０（ｂ）でレジスト４１は厚くなっている。そのため壁構造頂部ではオーバーエッチに、平坦部ではアンダーエッチになる傾向にある。

壁構造頂部と平坦部のスリットを同じ幅で一括加工するには、図１１に示したようにマスク上のスリット幅を変えることが考えられる。図１１（ａ）はマスク上のスリット幅と壁構造の関係を示しており、マスクの合わせずれはないものとしている。図１１（ｂ）は図１１（ａ）に対応する完成状態である。図１１（ａ）に示したようにマスク上のスリット幅を壁構造頂部では完成寸法よりも狭くし、平坦部では広くすれば良い。ここで、乗り越え部のスリット幅をどう決めるかが課題になるが、これには乗り越え部近傍におけるレジスト厚分布が参考になる。図１０（ｃ）は乗り越え部近傍を含む断面図であり、図９の一転鎖線Ｃ−Ｃ’に対応している。図１０（ｄ）は図１０（ｃ）よりレジスト厚の分布を求めた図であり、レジスト厚は乗り越え部に近接する平坦部で最大になる。例えば乗り越え部の前後でレジスト厚分布に対応するようにスリット幅を連続的に変えても良く、具体的には図１１（ａ）に示したように乗り越え部に近接する平坦部でスリット幅を最大にし、壁構造のある方向に向けて連続的にスリット幅を低減する。これにより、図１１（ｂ）に示したように壁構造頂部と平坦部の両方にスリットを一括形成でき、なお且つ乗り越え部にもスリットを形成できるはずである。

ところが、実際には完成時のスリット形状が図１１（ｂ）に比べて大きく異なる例が見出された。これらの一例を図１１（ｄ）に示す。図１１（ｄ）中のオーバーエッチ部４３では乗り越え部近傍でスリット幅が大幅に増大しており、図１１（ｄ）中のアンダーエッチ部４４では乗り越え部近傍でスリットが消失している。特にアンダーエッチ部４４では隣接する２画素のソース電極が短絡するので点欠陥となる。図１１（ｄ）に示したスリット形状は、壁構造に対してスリット加工のためのマスクが図１１（ｃ）に示したように下方向にずれることによって生じる。図１１（ｃ）ではマスク遮光部の境界を破線で示してある。図１１（ｄ）中のオーバーエッチ部４３はマスク上でスリット幅が最も広い部分がレジスト膜厚の薄い壁電極上部に位置したことによりオーバーエッチになって生じたものである。図１１（ｄ）中のアンダーエッチ部４４はマスク上でスリット幅が狭い部分がレジスト膜厚の厚い乗り越え部に近接する平坦部に位置したことによりアンダーエッチになって生じたものである。

このように、液晶層厚と同等の高さの壁構造が存在する場合、マスクの位置合わせ精度を考慮すれば壁構造を乗り越えて分布するスリットを高い歩留まりで一括加工することは出来ない。レジスト厚分布に対応するようにマスク上のスリット幅を変えても、マスクの合わせずれはスリット幅が変動する範囲よりも大きいため、レジスト膜厚変化を設計で想定した通りに補正できなくなるからである。

本発明の実施例１の液晶表示装置では、壁構造１０の頂部にのみ隣接する二つの画素の壁電極１１１の境界となるスリット２６が分布するようなマスクを用いて、レジストを露光し、壁構造上の透明電極を露出し、露出した壁構造上の透明電極を除去することにより、壁構造１０の頂部にのみ隣接する二つの画素の壁電極１１１の境界となるスリット２６が分布する壁電極を形成することができる。

比較例２

壁構造頂部と平坦部の両方にスリットが分布する構造において、実施例３のセルフアライメントプロセスを適用したものである。実施例３で述べたように、セルフアライメントプロセスの利点は壁構造の幅を壁構造の加工精度まで低減して開口率を増大できることである。この場合平坦部のスリットはマスク露光で形成するが、マスクの合わせ精度により短絡が生じる場合がある。図１２は１つの壁構造とこれに重畳する電極に着目した平面図であり、図１２（ａ）は壁構造上を含む全面に電極を成膜した状態で、図１２（ｂ）はセルフアライメントプロセスで壁構造頂部を選択的にエッチングした状態である。図１２（ｃ）は図１２（ｂ）にマスクを重畳した状態であり、図１２（ｃ）のように合わせずれがない場合には図１２（ｄ）に示したように短絡せずに平坦部のスリットを形成できる。しかし、図１２（ｅ）に示したように上下方向で合わせずれが生じると、図１２（ｆ）に示したように壁構造の上下いずれか一方の平坦部においてスリットが消失し、隣接する２画素のソース電極が短絡する。

合わせずれの対策として、マスク露光で形成するスリットを平坦部から壁構造頂部の一部にまで延長することも考えられる。図１３（ａ）はこのようなマスクを図１２（ｂ）に重畳した状態であり、図１３（ｂ）に示したように合わせずれが無ければこの場合でもオーバーエッチやアンダーエッチを生じずにソース電極を形成することが出来る。しかし、図１３（ｃ）に示したようにマスクの合わせずれが上下方向に生じた場合には、図１３（ｄ）に示したように壁構造の上下端でオーバーエッチ部４３が発生し、壁面から電極が消失する。壁面から電極が消失した部分では、液晶層に印加する電界強度が低下するため透過率が低下する。セルフアライメントプロセスの利点は壁構造の幅を壁構造の加工精度まで低減できることであるが、この場合壁構造の幅はレジスト膜厚の厚い平坦部にスリットを形成するためのマスク幅とほぼ同等になる。そのため、マスクの合わせずれが生じると壁面上のＩＴＯ膜をエッチングすることとなり、壁面から電極が消失する。

このように、液晶層厚と同等の高さの壁構造が存在する場合、マスクの位置合わせ精度を考慮すればセルフアライメントプロセスを用いても壁構造を乗り越えて分布するスリットを高い歩留まりで加工することは出来ない。

１０ 壁構造１１ ソース電極１２ 第一のコモン電極１３ 第二のコモン電極１４ 第三のコモン電極１５ 信号配線１６ ゲート配線１７ ポリシリコン層１８ 第一のコンタクトホール１９ 第二のコンタクトホール２０ 第一の基板２１ 第一の絶縁層２２ 第二の絶縁層２３ 第三の絶縁層２４ 第一の配向膜２５ 第一の偏光板２６ スリット２８ 液晶層２９ 液晶分子３０ 第二の基板３１ ブラックマトリクスＢＭ３２ カラーフィルタＣＦ３３ オーバーコート層３４ 第二の配向膜３５ 第二の偏光板３６ 等電位面４１ レジスト４３ オーバーエッチ部４４ アンダーエッチ部１０１ 基板１０２ 基板１０３ 信号線１０４ 走査線１０５ コモン線１０６ 画素１０７ 信号駆動回路１０８ 走査駆動回路１０９ コモン電圧発生回路１１０ ＴＦＴ素子

Claims (7)

1. マトリクス状に複数の画素が配置され、各画素は、画素境界に形成された絶縁体の壁構造と、前記画素境界の壁構造の側面に形成した壁電極、および当該壁電極と連続し、壁電極が第一の基板に接する位置から平面方向に伸びる平面電極から成るソース電極と、画素の両側に形成された壁電極と壁電極の間に設けられ、絶縁層を介して前記平面電極と一部が重畳することにより保持容量を形成する第一のコモン電極と、前記画素の両側に形成されたソース電極とソース電極の間に設けられた第二のコモン電極とを有する液晶表示装置において、
   前記壁構造の頂部は前記第一の基板に対向する第二の基板の一部に接する部分を持ち、
   前記ソース電極には信号電圧が印加され、前記第１のコモン電極と前記第二のコモン電極にはコモン電圧が印加され、
   隣接する二つの画素の壁電極の境界となるスリットを前記壁構造の頂部に選択的に配置したことを特徴とする液晶表示装置。
2. 請求項１に記載の液晶表示装置において、
   前記壁電極は、前記画素境界の壁構造の上面まで形成されていることを特徴とする液晶表示装置。
3. 請求項１に記載の液晶表示装置において、
   前記壁電極は、前記画素境界の壁構造の側面のみに形成されていることを特徴とする液晶表示装置。
4. 請求項１〜３の何れか一つに記載の液晶表示装置において、
   前記壁構造は、画素の長手方向の端部で寸断されており、前記ソース電極の壁電極は、前記壁構造の端部より内側に形成されていることを特徴とする液晶表示装置。
5. 請求項１〜３の何れか一つに記載の液晶表示装置において、
   前記壁構造は、画素の長手方向の端部で連続していることを特徴とする液晶表示装置。
6. 請求項１〜５の何れか一つに記載の液晶表示装置において、
   カラーフィルタ側基板上であって、前記画素の両側のソース電極間に、第三のコモン電極を備えることを特徴とする液晶表示装置。
7. 請求項１〜６の何れか一つに記載の液晶表示装置において、
   前記画素はＶ字型の形状で、液晶配向方向は前記画素内で一定であり、前記画素内の一方と他方とで前記壁構造の伸張方向が前記液晶配向方向となす角は等しく、前記画素内の一方と他方とで前記壁構造の伸張方向が前記液晶配向方向に対して互いに反対方向に傾いていることを特徴とする液晶表示装置。

Images