[go: up one dir, main page]

JP6004561B2 - 炭化珪素半導体素子の製造方法 - Google Patents

炭化珪素半導体素子の製造方法 Download PDF

Info

Publication number
JP6004561B2
JP6004561B2 JP2012082243A JP2012082243A JP6004561B2 JP 6004561 B2 JP6004561 B2 JP 6004561B2 JP 2012082243 A JP2012082243 A JP 2012082243A JP 2012082243 A JP2012082243 A JP 2012082243A JP 6004561 B2 JP6004561 B2 JP 6004561B2
Authority
JP
Japan
Prior art keywords
dicing
silicon carbide
substrate
semiconductor substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012082243A
Other languages
English (en)
Other versions
JP2013211496A (ja
Inventor
崇 辻
崇 辻
明将 木下
明将 木下
福田　憲司
憲司 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Fuji Electric Co Ltd
Priority to JP2012082243A priority Critical patent/JP6004561B2/ja
Priority to PCT/JP2013/057738 priority patent/WO2013146444A1/ja
Priority to US14/389,041 priority patent/US9728606B2/en
Publication of JP2013211496A publication Critical patent/JP2013211496A/ja
Application granted granted Critical
Publication of JP6004561B2 publication Critical patent/JP6004561B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/129—Cathode regions of diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/159—Shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/50—PIN diodes 

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体材料として炭化珪素（以下「ＳｉＣ」ともいう）を用いた半導体素子、特に表側から裏側に電流を流す縦型パワーデバイス半導体素子の製造方法に関する。
電力用半導体素子、すなわちパワーデバイスは、周波数・電圧・電流の制御および変換機能を持つパワーエレクトロニクス回路におけるキーデバイスであり、パワーデバイスの電力損失を低減する努力が続けられている。
パワーデバイスには、トランジスタとダイオードがあり、トランジスタにはＭＯＳＦＥＴ（metal-oxide-semiconductor field effect transistor）やＩＧＢＴ（insulated gate bipolar transistor）などが、ダイオードにはpinダイオードやショットキーバリアダイオード（ＳＢＤ）などがあり、動作周波数・電圧・電流によって最適な素子が用いられる。
パワーデバイスの構造は、例えば、ショットキーバリアダイオード（ＳＢＤ）を例にとると、高耐圧を保持する役割を持つドリフト層、機械的強度を持たせた基板、表面には最適なショットキー障壁を持つアノードメタル、裏面側にはオーミック接触を有するカソードメタルにより構成される。
炭化ケイ素(４Ｈ−ＳｉＣ)を基板に用いた、ショットキーバリアダイオード（ＳＢＤ）の構造の一例を、図１に示す。
図１は、素子の断面図であり、図中、１は、ＳｉＣ基板、２は、該基板１上に成長させた、ドリフト層となるｎ型エピタキシャル層、３は、素子の活性領域に、Ａｌイオン注入により形成されたＪＢＳ（Junction Barrier Schottky）構造、４は、素子耐圧向上を目的として形成された活性領域のエッジ外周部、５は、表面に形成された熱酸化膜（堆積酸化膜）、６は、基板の裏面に設けられたオーミック合金層、７は、表面に設けられたショットキー電極、８は、表面に設けられたＡｌワイヤーとの接着用のＡｌ電極、９は、半田との密着性を高めるための積層メタルを示す。
このようなショットキーバリアダイオード（ＳＢＤ）において、電流をアノードからカソードに流した導通時には、各構成要素はそれぞれ抵抗となり、各抵抗の総和を単位面積あたりに換算したものがオン抵抗と呼ばれる。該オン抵抗のうち、大きな割合を占めるドリフト層抵抗は半導体材料に固有な絶縁破壊電界強度の３乗に逆比例する。
結晶構造が４Ｈ型の炭化ケイ素(４Ｈ−ＳｉＣ)では、３.２５ｅＶと大きなバンドギャップを有するため、絶縁破壊電界強度が２〜３ＭＶ／ｃｍと、従来広く用いられてきたシリコン(Ｓｉ)の０.２〜０.３ＭＶ／ｃｍに対して約１０倍となる。したがって、４Ｈ−ＳｉＣ半導体を用いるとドリフト層抵抗をシリコン半導体の数１００分の１に抑制することができる。４Ｈ−ＳｉＣ半導体を用いたパワーデバイスは放熱が容易となる大きな熱伝導度の特性ともあいまって、次世代の低損失なパワーデバイスとしての期待が持たれている（特許文献１）。
しかしながら、ドリフト層抵抗が４Ｈ−ＳｉＣ半導体の使用により大きく低減できると、今度はそれ以外の抵抗成分が顕著になってきた。その中の一つに基板抵抗がある。一般に４Ｈ−ＳｉＣ基板は比抵抗が２０ｍΩｃｍで厚さが３５０μｍであるので、約０.７ｍΩｃｍ2の抵抗となる。ドリフト層抵抗が６００Ｖ〜１２００Ｖクラスのパワーデバイスでは１〜２ｍΩｃｍ2であることから、基板抵抗が無視できなくなる問題があった。
シリコンを主材料とするパワーデバイスでも同様の技術課題がある。半導体基板として使用されるＦＺ−Ｓｉウェハのオン抵抗へのドリフト層の寄与分を小さくするため、ドリフト層の厚さを耐圧に必要な最小限のものにするように、ウェハを研磨する薄ウェハ化プロセス技術が発展してきている。耐圧を決定するドリフト層の厚みは半導体材料の物性値によって決まり、例えば、シリコンの場合には、耐圧６００Ｖに対し約７０μｍ、耐圧１２００Ｖに対し約１００μｍである。
ＦＺ−Ｓｉウェハを用いる半導体プロセスの開発では、耐圧に必要な厚さにまで研磨された薄いウェハ、例えば、厚さ７０μｍ程度のウェハを処理する技術を確立することが終着点の一つであり、薄いウェハを扱うウェハハンドリングの方法の改善など、かなりの程度、進展しつつある（特許文献２）。
炭化珪素を用いる半導体装置では、そのオン抵抗を低減するために、炭化珪素基板上に半導体層を堆積形成した後、研磨により基板を２００μｍ以下の厚さにする発明が知られている（特許文献３）。しかし、同文献は、基板の厚さを４００μｍから約２００μｍに低減した半導体装置とその製造方法を開示するのみで、厚さの下限に関し詳しく説明していない。同文献に記載された第１の実施形態では、ショットキーダイオードを製造するために、炭化珪素基板上に１０μｍ厚のエピタキシャル成長層を堆積させた後、ボロンイオンを注入して不純物層を形成し、その上に電極を形成している。開示された製造方法を用いる場合、基板の厚さを２００μｍよりさらに薄く、例えば、１００μｍや５０μｍの厚さにしようとすると、上に述べたシリコンを用いる製造プロセスと同じように、基板が割れるなどの不具合が発生すると考えられる。
したがって、同文献は、基板の厚さが文言上２００μｍ以下である半導体装置を開示しているが、具体的には研磨等により基板の厚さを約２００μｍにする製造方法のみを開示するものである。
特開２００５−５４２８号公報 特開２００５−２６０２６７号公報 特開２００４−２２８７８号公報 特開２００７−２４３０８０号公報
炭化珪素または窒化ガリウムを主材料とする半導体装置では、アバランシェ降伏限界がシリコンより高く、設計耐圧が６００Ｖ〜１２００Ｖであるパワーデバイスにおける耐圧領域の厚みは１０μｍ前後またはそれ以下でよい。
他方、現在入手可能な炭化珪素からなる低抵抗基板の体積抵抗率は、シリコン基板に比べて高い。例えば、シリコンの場合には０.０００１Ωｃｍ未満の抵抗率を有するウェハを入手可能であるのに対し、炭化珪素の場合は、その１０倍以上大きい０.０２〜０.０１Ωｃｍの抵抗率を有するウェハしか利用できない。基板中のｎ型不純物として添加する窒素原子濃度を過度に添加すると、４Ｈ−ＳｉＣ結晶品質を劣化させた結果、らせん転位、刃状転位、積層欠陥などが増加し素子耐圧を劣化させる問題があった。
また、窒化ガリウムを主材料とする半導体装置を製造する場合には、窒化ガリウムからなる単結晶基板を入手することが困難であることから、炭化珪素またはサファイアからなる基板の上に、ヘテロエピタキシャル成長法で窒化ガリウムからなる半導体層を形成する方法が採用されている。
しかしながら、現在入手可能な炭化珪素基板の体積抵抗率は０.０１Ωｃｍ程度であり、これを低減するにはさらなる技術開発が必要であり、困難も予想される。
以上の状況を考慮すると、炭化珪素または窒化ガリウムを主材料とする縦型の電力用半導体装置においても、オン抵抗の低減のため、いずれシリコンの場合と同様に、基板又はウェハを薄くするプロセスの確立が必須になるものと考えられる。
炭化珪素や窒化ガリウムを主材料とする半導体装置では、前記背景技術でも触れたように、耐圧領域の厚みが約１０μｍあれば１０００Ｖ前後の耐圧が得られる。したがって、オン抵抗を下げる目的で、シリコンプロセスと同様に、炭化珪素からなる基板を、例えば耐圧に必要な１０μｍ厚程度になるように薄くする製造方法が考えられる。
しかし、半導体基板又はウェハを１０μｍ程度まで薄く研磨しようとすると、割れ、欠けなどの不良や無数のパーティクルの発生が避けられず、良好な製造プロセスの確立は困難と考えられる。なお、シリコン半導体装置では、耐圧領域の厚さが６００Ｖに対し７０μｍ、１２００Ｖに対し１００μｍであるので、ウェハの全面を薄くするプロセスが可能になっている。
このような問題に対処するために、特許文献４では、基板裏面中央部を凹とし、金属電極を形成する方法を提案している。全面を薄くするのではなく、素子活性部下の一部の領域のみ薄膜化することによって、支持体としてのウェハの機械強度を増加させることができる。この特許文献４によると、薄膜化の方法としてＲＩＥ（Reactive Ion Etching）、サンドブラスト、ＦＩＢ（Focused Ion Beam）などが提案されている。
しかしながら、ＲＩＥではエッチングレートが一般的には１μｍ／ｍｉｎであるから３００μｍの厚さを研削するのに３００分もの長時間がかかってしまう。また、マスク材として一般的に用いられるＮｉとの選択比は数１０程度であるから、３００μｍのエッチングに１０μｍ程度の非常に厚膜のＮｉを形成する必要がある。これらのことからＲＩＥによる薄膜化には困難が伴う。
またサンドブラスト法では、マスクとの選択比はほぼ１であり、マスクの厚さを数１００μｍとする必要があり、マスクおよびマスクパターンの形成に困難が伴う。
さらにＦＩＢで薄膜化する方法についても、ＦＩＢで薄膜化できる領域は数１０μｍとウェハ面積と比較すると非常に小さなエリアであり、ウェハ全面のパターン形成は非現実的である。
このように特許文献４には薄膜化の方法に問題がある。
本発明は、以上の背景技術及び課題に鑑みて成されたものである。本発明の目的は、半導体基板上に炭化珪素からなる半導体層を有する半導体装置のオン抵抗を下げることであり、オン抵抗を下げるため半導体基板を薄くした場合でも基板の強度を維持し、ウェハプロセスにおけるウェハの割れを少なくできる構造を有する半導体装置及びその製造方法を提供することである。
本発明者らは、上記目的を達成すべく鋭意研究を重ねた結果、基板の裏面側に、ダイシングソーにより基板のみにダイシングラインを入れることにより、基板の機械的強度を保持しつつ、基板の抵抗を低減することができることを見出した。また、該ダイシングラインは、基板の一端から特定方向に入るようにし、反対側の他端までは到達しないようにすることにより、基板の機械的強度をさらに向上させることができることも判明した。さらに、この際、ダイシングライン間の距離を、ダイシングラインの幅より小さくすることによって全面を薄膜化すると良いことも分かった。さらにまた、ダイシングを行った後、ダイシングのダメージ除去のためＲＩＥと犠牲酸化のプロセスを追加すると良いという知見も得た。
本発明はこれらの知見に基づいて完成に至ったものであり、本発明によれば、以下の発明が提供される。
［１］炭化珪素からなる半導体基板の、一方の主面側に高耐圧を保持する役割を有するドリフト層を有し、他方の裏面側にオーミック電極を有する炭化珪素半導体素子の製造方法において、
裏面側にオーミック電極を形成する前に、基板の、ドリフト層と反対側の面の素子活性領域に、少なくとも１本のダイシングラインが入るようにダイシングする工程を有することを特徴とする炭化珪素半導体素子の製造方法。
［２］ダイシングブレードによってダイシングをおこなう［１］に記載の炭化珪素半導体素子の製造方法。
［３］前記ダイシングブレードが、前記基板の特定方向から入るようにし、入射方向とは反対側の基板端に到達する前にダイシングブレードを基板から離すようにすることを特徴とする［１］又は［２］に記載の炭化珪素半導体素子の製造方法。
［４］前記ダイシングライン間の距離を、ダイシングブレードより小さくすることによって特定方向のみの基板端を残して、基板裏面の全面を薄膜化することを特徴とする［１］〜［３］のいずれかに記載の炭化珪素半導体素子の製造方法。
［５］ダイシングのダメージ除去のためＲＩＥと犠牲酸化のプロセスを追加することを特徴とする［１］〜［４］のいずれかに記載の炭化珪素半導体素子の製造方法。
［６］炭化珪素からなる半導体基板の、一方の主面側に高耐圧を保持する役割を有するドリフト層を有し、他方の裏面側にオーミック電極を有する炭化珪素半導体素子において、
前記基板は、ドリフト層と反対側の面の素子活性領域に、少なくとも１本のダイシングラインが設けられることにより、基板抵抗が減少されていることを特徴とする炭化珪素半導体素子。
［７］前記ダイシングラインが、前記基板の特定端から一方向に設けられており、少なくとも反対側の基板端部を残して形成されていることを特徴とする［６］に記載の炭化珪素半導体素子。
本発明の手段を用いることにより、基板抵抗を最大約０.５ｍΩｃｍ2低減することができ、また、順方向特性について、４００Ａ／ｃｍ2の電流密度にて約０.２Ｖの電圧低減ができる。
炭化ケイ素を基板に用いた、ショットキーバリアダイオード（ＳＢＤ）の構造の一例を模式的に示す図。 ダイシングされた基板の一部分の断面を模式的に示す図。 ダイシングの切断痕であるダンシングラインの一例を示す図。 ダイシングピッチ（ＷP）をダイシングブレード幅（ＷB）より小さくすることにより、端部を残して、全面を研削することができるようにした図。 本発明の方法により完成したショットキーバリアダイオードの様子を示す、素子の模式的断面図。 ダイシングなしの場合と、ダイシングピッチ１００μｍ、ダイシング深さ３００μｍの時の場合での、順方向ＩＶ特性を示す図。 ダイシングピッチ、ダイシング深さをパラメータとして、ダイシングをストライプ状に実施した場合の、基板抵抗を示す図。 ダイシングピッチ、ダイシング深さをパラメータとして、ダイシングをストライプ状に実施した場合の、４００Ａ／ｃｍ2時の順方向電圧低減値を示す図。 ダイシングピッチ、ダイシング深さをパラメータとして、ダイシングを格子状に実施した場合の、基板抵抗を示す図。 ダイシングピッチ、ダイシング深さをパラメータとして、ダイシング格子状に実施した場合の、４００Ａ／ｃｍ2時の順方向電圧低減値を示す図。 ダイシングピッチをダイシングブレード幅より小さくした場合の、基板抵抗のダイシング深さ依存性を示す図。 ダイシングピッチをダイシングブレード幅より小さくした場合の、４００Ａ／ｃｍ2時の順方向電圧降下の減少値を示す図。
本発明の方法は、炭化珪素からなる半導体基板の、一方の主面側に高耐圧を保持する役割を有するドリフト層を有し、他方の裏面側にオーミック電極を有する炭化珪素半導体素子の製造方法において、裏面側にオーミック電極を形成する前に、基板の裏面に少なくとも１本のダイシングラインが入るようにダイシングする工程を有することを特徴とするものである。
はじめに、炭化珪素からなる半導体基板の、一方の主面側に高耐圧を保持する役割を有するドリフト層を有し、他方の裏面側にオーミック電極を有する炭化珪素半導体素子の製造方法の一例を、前述の図１を用いて説明する。
４Ｈ−ＳｉＣ基板１を用意し、この上に、ドリフト層となるｎ型エピタキシャル層２を成長させる。この時のｎ型不純物として添加する窒素原子等の不純物濃度、膜厚は、耐圧クラスにより異なるが、６００〜１２００Ｖクラスの素子の場合では、一般的に濃度は、１×１０16ｃｍ-3の前半、膜厚は、５〜１０μｍに設定される。
次いで、このようなエピウェハ上に素子の活性領域にＪＢＳ構造３をＡｌイオン注入により形成する。この構造は、逆方向時のリーク電流を低減するためのものである。また素子耐圧向上を目的として活性領域のエッジ外周部４にドーズ量が１０12〜１０13ｃｍ-2となるようにＡｌイオン注入を実施する。さらに、イオン注入されたＡｌを１６００℃前後の温度でアニールし電気的に活性化する。その後、ウェハ表面を熱酸化膜（堆積酸化膜）５で被覆する。この後、ウェハ裏面にオーミック合金層６を形成し、表面にショットキー電極７とＡｌワイヤーとの接着用のＡｌ電極８を順次形成した後、裏面の半田との密着性を高めるための積層メタル９を形成して、ウェハの前工程は終了する。
本発明では、前述の裏面側にオーミック電極６を形成する工程の前、すなわち、前述のＳｉＣ基板１上にドリフト層となるｎ型エピタキシャル層２を成長する工程、ｐ型のイオン注入によりＪＢＳ構造３及び活性領域のエッジ外周部４を形成する工程、活性化アニール工程、及びフィールド酸化膜５を形成する工程、の各工程を終了したものに、ダイシングソーにより、基板裏面をダイシングする。この時のダイシングには、ダイヤモンドブレード等のダイシングブレードが使用される。
本発明において、素子の活性領域下に、少なくとも１本のダイシングラインが形成されるようにダイシングされる。
図２は、ダイシングされた基板の一部分の断面を、模式的に示すものである。図中、ＷBは、ダイシングブレードの幅、ＤBは、ダイシングの高さ（深さ）、ＷPは、ダイシングピッチ、ｔSUBは、基板の厚さ、をそれぞれ示している。
本発明においては、ＷB、ＤB、及びＷPは、適宜決めることができるが、ダイシングブレードの幅（ＷB）は、通常６０μｍ、好ましくは、１２０μｍである。
また、ダイシングの深さ（ＤB）は、深ければ深いほど基板抵抗を減少させることができるが、基板の主面側に形成されたドリフト層に至らない範囲、すなわち基板の厚さ（ｔSUB）の範囲内にとどめることが必要である。
さらに、ダイシングピッチ（ＷP）が小さくなるほど、基板抵抗を減少させることができる。ダイシングピッチ（ＷP）をダイシシングブレード幅（ＷB）より小さくして、基板全面を研削して薄膜化することもできるが、この場合は、後述するとおり、機械的強度を保つために基板の端部を切らずに残しておくことが好ましい。
本発明において、ダイシングの方向及び形状は、特に限定されないが、例えば、基板の一方向にストライプ状に形成されてもいてもよく、あるいは、基板上の直行した二方向に、すなわち格子状に形成されてもよい。
図３は、ダイシングの切断痕であるダンシングラインの一例を示すものである。
本発明においては、図３に示すように、ダイシングラインが、基板の一端から特定方向に入るようにし、反対側の他端までは到達しないようにして、端部を切らずに残しておくことにより、基板の機械的強度をさらに向上させることができる。
図４は、さらに発展させたものであり、ダイシング一方向で基板端部を残す点は図３に示すものと同じであるが、Ａ−Ａ´の断面では、図２に示すように、ダイシングピッチ（ＷP）をダイシングブレード幅（ＷB）より小さくすることにより、全面を研削することができるようにしたものである。
図５は、このようにして基板の裏面側が、素子の活性領域下に少なくとも１本のダイシングラインが形成されるようにされた後、オーミックメタル６の形成工程、ショットキーメタル用コンタクトホールの形成工程、ショットキーメタル７の形成工程、トップＡｌメタル８の形成工程、裏面３層メタル９の形成工程、を順次実施して、ショットキーバリアダイオードが完成した様子を示す、素子の模式的断面図である。
さらに、本発明では、ダイシングを行った後、ダイシングのダメージ除去のため、反応性イオンエッチング（ＲＩＥ）及び犠牲酸化のプロセスを追加することが好ましい。
犠牲酸化は、ＲＩＥの工程でできた表面層を取り除くために、熱酸化し、それにより形成された熱酸化膜を、希フッ酸等で直ちに除去するものであって、この熱酸化膜は、ＳｉＣ基板の表面を清浄な状態にするために一時的に形成させるものであるため、犠牲酸化膜と呼ばれている。
本発明の方法は、ＭＯＳＦＥＴ（metal-oxide-semiconductor field effect transistor）、ＩＧＢＴ（insulated gate bipolar transistor）、ＳＢＤ、ｐｉｎダイオードなどのあらゆる縦型構造のパワーデバイスに適用できる。
以下、従来技術の説明に用いた、構造が単純なショットキーバリアダイオードを一例として、図１を用いて、具体的に説明する。
厚さ３５０μｍ、比抵抗２０ｍΩｃｍの４インチ４Ｈ−ＳｉＣ基板１上にドリフト層となるｎ型エピタキシャル層２の成長工程、ｐ型のイオン注入による３、４、活性化アニール工程、フィールド酸化膜５の形成工程、の各工程を、前述のとおり実施した。なお、本実施例では、窒素原子濃度１×１０16ｃｍ-3、膜厚１０μｍとした。
この後、ダイシングソーにより、基板裏面をダイシングした。この時、ダイシングにはダイヤモンドブレード等のダイシングブレードを使用した。
本実施例で用いたダイシングブレード（ＷB）の幅は６０μｍである。この時のダイシングの高さ（ＤB）及びダイシングピッチ（ＷP）をパラメータとして実験を行った。
ダイシング高さ（ＤB）を５０μｍから２５０μｍまで、ダイシングピッチ（ＷP）を１００μｍから１ｍｍまで変化させた。また、ダイシング方向も、１方向の場合と直行する２方向の場合で実験した。
また、１方向のダイシングを行う場合、特定の方向からダイシングを入れ反対側の端部はウェハ外周端から１０ｍｍの切り代が残るようにダイシングブレードを引き上げた。（図３参照）。
その後、ダイシングによるダメージ層を除去するために、ＣＦ4とＯ2の混合ガスを用いた反応性イオンエッチングを行った。エッチング深さは１μｍとした。さらに、犠牲酸化を実施した１１００℃、２時間のドライ酸化を行い、約１００ｎｍの熱酸化膜を形成後、バッファードフッ酸溶液に浸漬して熱酸化膜を除去した。
この後、従来の技術に記載したようにオーミックメタル形成６、ショットキーメタル用コンタクトホール形成、ショットキーメタル形成７、トップＺＡｌメタル形成８、裏面３層メタル形成９を順次実施してショットキーバリアダイオードが完成する（図５参照）。
裏面のダイシングおよびダメージ除去工程は、オーミック層を形成する前であればどの工程に挿入しても構わない。
このようにして作製されたＳＢＤの順方向のＩＶ特性は、立ち上がり電圧は変わらないが、傾きが急峻になった。
図６は、ダイシングなしの場合と、ダイシングピッチ１００μｍ、ダイシング深さ３００μｍの時の場合での、順方向ＩＶ特性を示す図である。
４００Ａ／ｃｍ2の電流密度にて、０.１４Ｖの順方向電圧の低減が実現できた。
ダイシングピッチ、ダイシング深さをパラメータとして、ダイシングをストライプ状に実施した場合と、直交した２方向（格子状）で実施した場合の基板抵抗および４００Ａ／ｃｍ2時の順方向電圧低減値を、図７〜１０に示す。
図７及び図８は、それぞれ、ダイシングをストライプ状に実施した場合の、基板抵抗および４００Ａ／ｃｍ2時の順方向電圧低減値を示し、図９及び図１０は、ぞれぞれ、ダイシングを格子状に実施した場合の、基板抵抗および４００Ａ／ｃｍ2時の順方向電圧低減値を示している。
これらの図からあきらかなように、ダイシングピッチが小さくなるほど、ダイシング深さが大きくなるほど、基板抵抗が減少することが分かる。また、ストライプ方向を一方向より二方向とした方が、基板抵抗は減少することが分かった。
また、ダイシングピッチをダイシングブレード幅より小さくした場合の基板抵抗のダイシング深さ依存性を図１１に、４００Ａ／ｃｍ2時の順方向電圧降下の減少値を図１２に示す。
これらの図から明らかなように、ダイシング深さが深いほど基板抵抗は減少し、３００μｍの深さで基板抵抗は０.１ｍΩｃｍ2となった。すなわち、基板を研削する量が多いほど基板抵抗は減少する結果となった。
１：ＳｉＣ基板
２：ｎ型エピタキシャル層
３：ＪＢＳ（Junction Barrier Schottky）構造
４：エッジ外周部
５：熱酸化膜（堆積酸化膜）
６：オーミック合金層
７：ショットキー電極
８：Ａｌワイヤーとの接着用のＡｌ電極
９：積層メタル
ＤB：ダイシングの深さ
ＷB：ダイシングブレードの幅
ＷP：ダイシングピッチ
ｔSUB：基板の厚さ

Claims (4)

  1. 炭化珪素からなる半導体基板の、おもて面側に高耐圧を保持する役割を有するドリフト層を備え、裏面側にオーミック電極を有する炭化珪素半導体素子の製造方法において、
    前記半導体基板の裏面側にオーミック電極を形成する前に、前記半導体基板の、前記ドリフト層と反対側の面の素子活性領域に、少なくとも１本のスリット状の溝を形成する第１工程と、
    前記第１工程の後に、前記スリット状に溝が形成された前記半導体基板の裏面に反応性イオンエッチング（ＲＩＥ）および犠牲酸化のプロセスをおこなう第２工程と、
    を含むことを特徴とする炭化珪素半導体素子の製造方法。
  2. 前記第１工程は、ダイシングブレードによって前記スリット状の溝を形成することを特徴とする請求項１に記載の炭化珪素半導体素子の製造方法。
  3. 炭化珪素からなる半導体基板の、おもて面側に高耐圧を保持する役割を有するドリフト層を備え、裏面側にオーミック電極を備える炭化珪素半導体素子の製造方法において、
    前記半導体基板の裏面側にオーミック電極を形成する前に、前記半導体基板の、前記ドリフト層と反対側の面の素子活性領域に、スリット状の溝を形成する工程を含み、
    前記スリット状の溝間の距離を、ダイシングブレードの幅より小さくすることによって特定方向のみの前記半導体基板端を残して、前記半導体基板の裏面側の全面を薄膜化することを特徴とする炭化珪素半導体素子の製造方法。
  4. 前記ダイシングブレードが、前記半導体基板の特定方向から入るようにし、前記ダイシングブレードの入射方向とは反対側の前記半導体基板端に到達する前にダイシングブレードを前記半導体基板から離すようにすることを特徴とする請求項２または３に記載の炭化珪素半導体素子の製造方法。
JP2012082243A 2012-03-30 2012-03-30 炭化珪素半導体素子の製造方法 Active JP6004561B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012082243A JP6004561B2 (ja) 2012-03-30 2012-03-30 炭化珪素半導体素子の製造方法
PCT/JP2013/057738 WO2013146444A1 (ja) 2012-03-30 2013-03-18 炭化珪素半導体素子およびその製造方法
US14/389,041 US9728606B2 (en) 2012-03-30 2013-03-18 Silicon carbide semiconductor element and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012082243A JP6004561B2 (ja) 2012-03-30 2012-03-30 炭化珪素半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2013211496A JP2013211496A (ja) 2013-10-10
JP6004561B2 true JP6004561B2 (ja) 2016-10-12

Family

ID=49259702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012082243A Active JP6004561B2 (ja) 2012-03-30 2012-03-30 炭化珪素半導体素子の製造方法

Country Status (3)

Country Link
US (1) US9728606B2 (ja)
JP (1) JP6004561B2 (ja)
WO (1) WO2013146444A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780206B2 (en) * 2015-02-27 2017-10-03 Purdue Research Foundation Methods of reducing the electrical and thermal resistance of SiC substrates and devices made thereby
JP2017011060A (ja) * 2015-06-19 2017-01-12 住友電気工業株式会社 ショットキーバリアダイオード
JP6533451B2 (ja) * 2015-11-09 2019-06-19 住友電気工業株式会社 無線電力受電装置
WO2018016029A1 (ja) * 2016-07-20 2018-01-25 三菱電機株式会社 半導体装置およびその製造方法
JP6271104B1 (ja) * 2016-07-21 2018-01-31 三菱電機株式会社 炭化珪素半導体装置、および、炭化珪素半導体装置の製造方法
JP6812758B2 (ja) * 2016-11-09 2021-01-13 Tdk株式会社 ショットキーバリアダイオード及びこれを備える電子回路
JP6980619B2 (ja) * 2018-08-31 2021-12-15 株式会社東芝 半導体装置、および半導体装置の製造方法
JP7217608B2 (ja) * 2018-10-16 2023-02-03 昭和電工株式会社 ＳｉＣ基板、ＳｉＣエピタキシャルウェハ及びその製造方法
CN115148589A (zh) * 2021-03-29 2022-10-04 力特半导体（无锡）有限公司 半导体台面器件形成方法
CN114141883B (zh) * 2021-12-10 2022-09-20 富芯微电子有限公司 一种快恢复二极管芯片的制造方法
CN118743026A (zh) * 2022-03-16 2024-10-01 华为技术有限公司 碳化硅功率器件及其制备方法、功率转换模块

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338932A (ja) * 2000-05-29 2001-12-07 Canon Inc 半導体装置及び半導体装置の製造方法
JP2002026069A (ja) * 2000-06-30 2002-01-25 Matsushita Electric Ind Co Ltd 半導体素子の実装方法
JP2004022878A (ja) 2002-06-18 2004-01-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4306332B2 (ja) 2003-06-11 2009-07-29 富士電機デバイステクノロジー株式会社 ウェハキャリアおよびこれを用いる半導体装置の製造方法
JP2006156658A (ja) * 2004-11-29 2006-06-15 Toshiba Corp 半導体装置
JP4449814B2 (ja) 2005-04-27 2010-04-14 富士電機システムズ株式会社 炭化けい素半導体素子の製造方法
JP2007243080A (ja) 2006-03-13 2007-09-20 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
WO2009114043A1 (en) * 2008-03-07 2009-09-17 Automation Technology, Inc. Solar wafer cleaning systems, apparatus and methods
JP2010103208A (ja) * 2008-10-22 2010-05-06 Denso Corp 半導体装置
JP2010118573A (ja) 2008-11-14 2010-05-27 Mitsubishi Electric Corp 半導体装置の製造方法
JP2010192491A (ja) 2009-02-16 2010-09-02 Mitsubishi Electric Corp ＳｉＣ半導体装置及びその製造方法
JP2012064656A (ja) 2010-09-14 2012-03-29 Mitsubishi Electric Corp 半導体装置の製造方法
US8785296B2 (en) * 2012-02-14 2014-07-22 Alpha & Omega Semiconductor, Inc. Packaging method with backside wafer dicing

Also Published As

Publication number Publication date
JP2013211496A (ja) 2013-10-10
WO2013146444A1 (ja) 2013-10-03
US20150076520A1 (en) 2015-03-19
US9728606B2 (en) 2017-08-08

Similar Documents

Publication Publication Date Title
JP6004561B2 (ja) 炭化珪素半導体素子の製造方法
US12027591B2 (en) Method for forming a semiconductor device and a semiconductor device
US7977210B2 (en) Semiconductor substrate and semiconductor device
US10020226B2 (en) Method for forming a semiconductor device and a semiconductor device
CN106356286B (zh) 包括氧扩散阻挡的半导体器件及制造方法
JP5439763B2 (ja) 半導体装置および半導体装置の製造方法
CN111668097B (zh) 具有多孔部分的半导体器件、晶片复合体和制造半导体器件的方法
US9263525B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
JP5735077B2 (ja) 半導体装置の製造方法
US20130140584A1 (en) Semiconductor device
JP2007243080A (ja) 半導体装置およびその製造方法
JP2008288475A (ja) 炭化珪素半導体装置の製造方法
JP2016031953A (ja) 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体
CN106062966A (zh) 半导体装置及半导体装置的制造方法
JP2017011060A (ja) ショットキーバリアダイオード
CN103515452A (zh) 功率整流器件和其制造方法及其相关半导体产品
JP5106604B2 (ja) 半導体装置およびその製造方法
JP5140998B2 (ja) ワイドバンドギャップ半導体装置およびその製造方法
CN108140676B (zh) 碳化硅半导体器件
JP2019050362A (ja) シリコンカーバイド部品とシリコンカーバイド部品を製造する方法
JP6455514B2 (ja) 半導体装置および半導体装置の製造方法
JP5243815B2 (ja) 半導体装置
CN112216601A (zh) 半导体器件的制造方法以及半导体器件
JP6309211B2 (ja) 炭化ケイ素半導体装置
JP2015156479A (ja) Ｉｉｉ族窒化物半導体デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160905

R150 Certificate of patent or registration of utility model

Ref document number: 6004561

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250