[go: up one dir, main page]

JP7217608B2 - ＳｉＣ基板、ＳｉＣエピタキシャルウェハ及びその製造方法 - Google Patents

ＳｉＣ基板、ＳｉＣエピタキシャルウェハ及びその製造方法 Download PDF

Info

Publication number
JP7217608B2
JP7217608B2 JP2018195266A JP2018195266A JP7217608B2 JP 7217608 B2 JP7217608 B2 JP 7217608B2 JP 2018195266 A JP2018195266 A JP 2018195266A JP 2018195266 A JP2018195266 A JP 2018195266A JP 7217608 B2 JP7217608 B2 JP 7217608B2
Authority
JP
Japan
Prior art keywords
sic
substrate
main surface
epitaxial wafer
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018195266A
Other languages
English (en)
Other versions
JP2020063166A (ja
Inventor
禎孝 西原
宏二 亀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2018195266A priority Critical patent/JP7217608B2/ja
Priority to US16/599,645 priority patent/US10985042B2/en
Priority to DE102019127578.4A priority patent/DE102019127578A1/de
Priority to CN201910978671.8A priority patent/CN111063730B/zh
Publication of JP2020063166A publication Critical patent/JP2020063166A/ja
Application granted granted Critical
Publication of JP7217608B2 publication Critical patent/JP7217608B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、ＳｉＣ基板、ＳｉＣエピタキシャルウェハ及びその製造方法に関する。
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて絶縁破壊電界が１桁大きく、バンドギャップが３倍大きく、熱伝導率が３倍程度高い等の特性を有する。炭化珪素はこれらの特性を有することから、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。このため、近年、上記のような半導体デバイスにＳｉＣエピタキシャルウェハが用いられるようになっている。
ＳｉＣデバイスの実用化の促進には、高品質の結晶成長技術、高品質のエピタキシャル成長技術の確立が不可欠である。
ＳｉＣデバイスは、昇華再結晶法等で成長させたＳｉＣのバルク単結晶から加工して得られたＳｉＣ単結晶基板（単に、ＳｉＣ基板ということもある）上に、化学的気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）等によってデバイスの活性領域となるＳｉＣエピタキシャル層（膜）を成長させたＳｉＣエピタキシャルウェハを用いて作製されるのが一般的である。
ＳｉＣエピタキシャルウェハはより具体的には、（０００１）面から＜１１－２０＞方向にオフ角を有する面を成長面とするＳｉＣ単結晶基板上にステップフロー成長（原子ステップからの横方向成長）させて４ＨのＳｉＣエピタキシャル層を成長させるのが一般的である。
ＳｉＣ単結晶基板にはマイクロパイプ等の種々の欠陥が含まれる。これらの欠陥は、ＳｉＣエピタキシャルウェハの作製時すなわち、ＳｉＣ単結晶基板上にＳｉＣのエピタキシャル層を成長中に、エピタキシャル層中に伝播することで、各種デバイスの動作に悪影響を与え得ることが知られている。
特にマイクロパイプは致命的な欠陥であり、１つのＳｉＣ単結晶基板上に複数のデバイスが作製された場合、マイクロパイプ上に形成されたデバイスは不良品として扱われる（例えば、特許文献１参照）。このため、ＳｉＣ単結晶基板中のマイクロパイプ密度を低減する基板作製技術や、ＳｉＣ単結晶基板からエピタキシャル層へマイクロパイプが伝搬するのを低減する結晶成長技術の開発が進められている。
ここで、マイクロパイプとは、直径がサブμｍから数μｍ程度で、六方晶炭化珪素のｃ軸方向に伝播する結晶欠陥であって、その内部が中空であり、一般に大きなバーガーズベクトルを持つらせん転位が歪エネルギーを緩和するために形成されると考えられている。
特開２０１６－１２７２０１号公報
市販のＳｉＣ基板（例えば、サイズ６インチ、厚さ３５０μｍの４Ｈ－ＳｉＣ単結晶基板）では、ＳｉＣエピタキシャル層を成長中に割れるものが一定数存在する。
ＳｉＣエピタキシャル層を成長中に基板が割れてしまうと、基板が使用不可能となるだけでなく、成長炉の運転に支障が出てしまう。
発明者は、その割れの原因を鋭意検討した結果、原因が不明なものを除いて、ＳｉＣエピタキシャル層を成長中に割れてしまうＳｉＣ基板において、相当の割合で、ＳｉＣ基板のエッジ部（周端部）に存在するマイクロパイプ状の欠陥（複合欠陥）に起因することを突き止めた。このマイクロパイプ状の欠陥とは、限定するものではないが、典型的には直径（あるいは、円として近似できない形状の場合には、最大長）が５～５００μｍ程度の中空部を有し、かつ、その中空部分から延びる転位線を付随する欠陥である。特に、中空部分が基板のおもて面から裏面まで貫通している中空貫通欠陥である場合に、ＳｉＣ基板の割れにつながることが多かった。
本発明は、上記問題に鑑みてなされたものであり、ＳｉＣエピタキシャルウェハの製造中に割れにくいＳｉＣ基板、ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法を提供することを目的とする。
本発明は、上記課題を解決するため、以下の手段を提供する。
（１）本発明の第１の態様に係るＳｉＣ基板は、第１主面と、該第１主面の反対側に配置する第２主面と、前記第１主面及び前記第２主面に連結する外周とを備えるＳｉＣ基板であって、前記ＳｉＣ基板の周端部に存在する、中空部と該中空部から延びる転位線とが連結した複合欠陥の密度が０．０１個／ｃｍ２以上１０個／ｃｍ２以下である。
（２）本発明の第２の態様に係るＳｉＣエピタキシャルウェハは、上記（１）に記載のＳｉＣ基板上にＳｉＣエピタキシャル層を備えたものである。
（３）本発明の第３の態様に係るＳｉＣエピタキシャルウェハの製造方法は、上記（１）に記載のＳｉＣ基板上にＳｉＣエピタキシャル層を形成する工程を有する。
（４）本発明の第４の態様に係るＳｉＣエピタキシャルウェハの製造方法は、ＳｉＣエピタキシャルウェハにおいて用いる、第１主面と、該第１主面の反対側に配置する第２主面と、前記第１主面及び前記第２主面に連結する外周とを備えるＳｉＣ基板を選別する基板選別工程を有するものであって、前記基板選別工程において、ＳｉＣ基板の周端部に存在する、中空部と該中空部から延びる転位線とが連結した複合欠陥の密度を検査して前記密度が所定密度以下であるＳｉＣ基板を選別する。
（５）本発明の第５の態様に係るＳｉＣエピタキシャルウェハの製造方法は、所定サイズのＳｉＣ基板を得るために、前記所定サイズよりも大きなサイズのＳｉＣウェハを準備する工程と、ＳｉＣエピタキシャルウェハにおいて用いる、第１主面と、該第１主面の反対側に配置する第２主面と、前記第１主面及び前記第２主面に連結する外周とを備えるＳｉＣ基板を準備する基板準備工程とを有し、前記基板準備工程において、前記ＳｉＣウェハのうち、中空部と該中空部から前記外周側に伸びる転位線とが連結した複合欠陥の密度が所定密度以上である外環部を残して中央部をくりぬいてＳｉＣ基板を得る。
本発明のＳｉＣ基板は、ＳｉＣエピタキシャルウェハの製造中に割れにくいＳｉＣ基板を提供できる。
本発明の一実施形態に係るＳｉＣ基板の一部の断面模式図である。 本発明の一実施形態に係るＳｉＣ基板の平面模式図である。 （ａ）は、４Ｈ－ＳｉＣ単結晶基板の周端部近傍の光学顕微鏡像であり、（ｂ）は、（ａ）と同じ箇所のＰＬ像である。 （ａ）は、他の４Ｈ－ＳｉＣ単結晶基板の周端部近傍の光学顕微鏡像であり、（ｂ）は、（ａ）と同じ箇所のＰＬ像である。 （ａ）は、さらに他の４Ｈ－ＳｉＣ単結晶基板の周端部近傍の光学顕微鏡像であり、（ｂ）は、（ａ）と同じ箇所のＰＬ像である。 （ａ）は、さらに他の４Ｈ－ＳｉＣ単結晶基板の周端部近傍の光学顕微鏡像であり、（ｂ）は、（ａ）と同じ箇所のＰＬ像である。 （ａ）は、さらに他の４Ｈ－ＳｉＣ単結晶基板の周端部近傍の光学顕微鏡像であり、（ｂ）は、（ａ）と同じ箇所のＰＬ像であり、（ｃ）は、（ａ）と同じ箇所の裏面の光学顕微鏡像である。 本発明の第２実施形態に係るＳｉＣエピタキシャルウェハの製造方法を説明するためのＳｉＣウェハの平面模式図である。 １０００枚以上のＳｉＣ単結晶基板について、エッジ部の複合欠陥密度をヒストグラム解析した結果である。
以下、本発明を適用した実施形態であるＳｉＣ基板、ＳｉＣエピタキシャルウェハ及びその製造方法について、図面を用いて詳細に説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その効果を奏する範囲で適宜変更して実施することが可能である。
（ＳｉＣ基板）
図１に、本発明の一実施形態に係るＳｉＣ基板の一部の断面模式図を示す。図２に、本発明の一実施形態に係るＳｉＣ基板の平面模式図を示す。
ＳｉＣ基板１は、第１主面１ａと、第１主面１ａの反対側に配置する第２主面１ｂと、第１主面１ａ及び第２主面１ｂに連結する外周１ｃとを備えるＳｉＣ基板であって、ＳｉＣ基板の周端部１Ａに存在する、中空部と中空部から延びる転位線とが連結した複合欠陥の密度が０．０１個／ｃｍ２以上１０個／ｃｍ２以下である。
「複合欠陥の密度が０．０１個／ｃｍ２以上１０個／ｃｍ２以下」である理由について、図９を用いて説明する。
図９は、市販の４～６インチ、厚さ３５０μｍ１０００枚以上の４Ｈ－ＳｉＣ単結晶基板について、周端部の複合欠陥密度を集計した結果を示すものである。
図９において、横軸は複合欠陥密度であり、左側縦軸は各複合欠陥密度範囲（０個／ｃｍ２以上０．０１個／ｃｍ２未満、０．０１個／ｃｍ２以上０．１個／ｃｍ２未満、０．１個／ｃｍ２以上１個／ｃｍ２未満、１個／ｃｍ２以上１０個／ｃｍ２未満、１０個／ｃｍ２以上）に該当するＳｉＣ単結晶基板の枚数を示すものである。
図９において、複合欠陥密度が１個／ｃｍ２以上１０個／ｃｍ２以下である場合、ＳｉＣエピタキシャル層の成長中に割れが発生する割合（確率）は１％以下であった。また、複合欠陥密度がゼロの場合、ＳｉＣエピタキシャル層の成長中に複合欠陥起因の割れが発生する割合（確率）はゼロであるが、０．０１個／ｃｍ２以上０．１個／ｃｍ２未満であれば、ＳｉＣエピタキシャル層の成長中に割れが発生する割合（確率）は０．１％以下と非常に低いことがわかった。
発明者は、ＳｉＣ基板の周端部に存在する複合欠陥、及び、その複合欠陥がＳｉＣエピタキシャル層の成長中に割れの主因であることを見いだした。さらに、ＳｉＣ基板の周端部に存在する複合欠陥密度とＳｉＣエピタキシャル層の成長中に割れ発生確率との関係を調べることによって、使用可能基板の比率や製造コストの観点で許容でき、かつ、ＳｉＣエピタキシャル層の成長中の割れ発生割合（確率）を１％以下のＳｉＣ基板として、複合欠陥密度が０．０１個／ｃｍ２以上１０個／ｃｍ２以下のＳｉＣ基板を見いだした。
すなわち、複合欠陥密度が１０個／ｃｍ２以下であれば、ＳｉＣエピタキシャル層の成長中に割れ発生割合を１％以下とすることができる。一方、複合欠陥密度がゼロのＳｉＣ基板だけを用いることにすれば、ＳｉＣエピタキシャル層の成長中に割れ発生割合をゼロにすることが可能になる。しかしながら、それでは、昨今の基板供給量が逼迫する中で、０．０１個／ｃｍ２以上の複合欠陥密度を持つ４０％の基板が使用不可能になってしまい、製造コスト的にも見合わない。そこで、複合欠陥密度を０．０１個／ｃｍ２以上とすることで許容できるものとなる。
また、１０個／ｃｍ２以上の複合欠陥密度を持つＳｉＣ基板の割れ発生割合は１％以上であり、その比率がたとえ１％程度だとしても、月産一万枚ともなれば月に１回以上割れが発生して成長炉に重大な影響を及ぼすことになり、許容できるものではない。
本明細書において「周端部」とは、ＳｉＣ基板の外周から内側へ３ｍｍまでの範囲の平面視において環状の部分をいう。ＳｉＣ基板１は、平面視では、周端部１Ａと内側部１Ｂとからなる。
本明細書において「複合欠陥」とは、中空部とその中空部から延びる転位線とが連結した欠陥をいう。なお、近接する複合欠陥同士が転位線を共有している場合もある。複合欠陥の数あるいは密度は、共焦点顕微鏡像において離間している中空部の数あるいは密度として計測する。
ここで、「中空部」としてはいわゆるマイクロパイプといわれる中空貫通欠陥を例示できるが、それに限定されず、平面視で５μｍ以上のサイズ（最も長い方向の長さ）を有するものが含まれる。中空部は例えば、共焦点微分干渉光学系を有する共焦点顕微鏡やフォトルミネッセンス装置によって観察することができる。
また、「転位線」は例えば、フォトルミネッセンス装置によって観察することができる。
本実施形態のＳｉＣ基板としては、単結晶基板が好ましい。
本実施形態のＳｉＣ基板としては、ポリタイプの限定はないが、４Ｈが好ましい。
本実施形態のＳｉＣ基板として４Ｈ－ＳｉＣ単結晶基板を用いる場合、オフ角を有するものを用いることができる。いずれのオフ角のものも用いることもできるが、コスト削減の観点からはオフ角が小さいもの例えば、０°超え８°以下のものが好ましい。典型的には、４°のものが挙げられる。
本実施形態のＳｉＣ基板の厚さとしては特に限定するものではないが、例えば、１５０μｍ以上５５０μｍ以下のものを用いることができる。好ましくは３００μｍ以上４００μｍ以下のものを用いることができる。
本実施形態のＳｉＣ基板のサイズとしては特に限定するものではないが、例えば、３インチ～６インチのものを用いることができる。
図３の（ａ）に、４Ｈ－ＳｉＣ単結晶基板（ｃ面に対してオフ角４°）の周端部近傍の光学顕微鏡像を、（ｂ）に、図３（ａ）と同じ箇所のＰＬ（フォトルミネッセンス）像を示す。光学顕微鏡像及びＰＬ像は、共焦点微分干渉顕微鏡とフォトルミネッセンス観察機能を併設した検査装置（レーザーテック株式会社製、ＳＩＣＡ８８）を用いた。なお、ＰＬ観察にはロングパスフィルター（≧６６０ｎｍ）を使用した。
図３（ａ）の光学顕微鏡像と図３（ｂ）のＰＬ像とを対比すると、複合欠陥のうち、中空部の位置が一致する。これに対して、転位線はＰＬ像においてのみ観察することができる。
図３（ｂ）に示したＰＬ像において矢印で示した複合欠陥は転位線が外端まで延びていることがわかる。外端まで延びている複合欠陥が多いほど、製造プロセスにおける割れが発生する割合が高くなる傾向がある。
図４（ａ）及び図４（ｂ）のそれぞれに、他の４Ｈ－ＳｉＣ単結晶基板（ｃ面に対してオフ角４°）の周端部近傍の光学顕微鏡像、ＰＬ（フォトルミネッセンス）像を示す。図４（ａ）及び図４（ｂ）は同じ箇所の像である。
図４（ｂ）に示したＰＬ像においても、矢印で示した複合欠陥は転位線が基板の外端まで延びていることがわかる。
また、図４（ｂ）に示したＰＬ像における複合欠陥では、中括弧で示したように、隣接する複合欠陥同士が転位線でつながって、外端に最も近い複合欠陥の転位線が外端まで延びている。
図５（ａ）及び図５（ｂ）のそれぞれに、さらに他の４Ｈ－ＳｉＣ単結晶基板（ｃ面に対してオフ角４°）の周端部近傍の光学顕微鏡像、ＰＬ（フォトルミネッセンス）像を示す。図５（ａ）及び図５（ｂ）は同じ箇所の像である。
図５（ｂ）に示したＰＬ像においても、複合欠陥は転位線が基板の外端まで延びていることがわかる。
また、図５（ｂ）に示したＰＬ像における複合欠陥群は、転位線で順につながって基板の外端まで並んで配置している。
図６（ａ）及び図６（ｂ）のそれぞれに、さらに他の４Ｈ－ＳｉＣ単結晶基板（ｃ面に対してオフ角４°）の周端部近傍の光学顕微鏡像、ＰＬ（フォトルミネッセンス）像を示す。図６（ａ）及び図６（ｂ）は同じ箇所の像である。
図６（ｂ）に示したＰＬ像では、転位線は基板の外端まで延びていないが、近接する複数の複合欠陥群が互いに転位線でつながっていることがわかる。
図７（ａ）及び図７（ｂ）のそれぞれに、さらに他の４Ｈ－ＳｉＣ単結晶基板（ｃ面に対してオフ角４°）の周端部近傍の光学顕微鏡像、ＰＬ（フォトルミネッセンス）像を示す。図７（ａ）及び図７（ｂ）は同じ箇所の像である。
図７（ｃ）は、平面視して同じ箇所の裏面（図７（ａ）、図７（ｂ）と反対側の面）の光学顕微鏡像である。図７（ａ）及び図７（ｃ）のそれぞれ、符号Ａ、符号Ｂで示した中空部が同じものである。
図７の像で観察される複合欠陥の中空部はおもて面から裏面に貫通する欠陥である。
（ＳｉＣエピタキシャルウェハ）
本発明の一実施形態に係るＳｉＣエピタキシャルウェハは、本発明のＳｉＣ基板上にＳｉＣエピタキシャル層を備えている。
本発明の一実施形態に係るＳｉＣエピタキシャルウェハは、公知のＳｉＣエピタキシャル層を成長させるＳｉＣエピタキシャル成長工程によって製造することができる。
ＳｉＣエピタキシャル層の厚さとしては特に限定するものではないが、例えば、５～ １００μｍとすることができる。
（ＳｉＣエピタキシャルウェハの製造方法（第１実施形態））
本発明の第１実施形態に係るＳｉＣエピタキシャルウェハの製造方法は、ＳｉＣエピタキシャルウェハにおいて用いる、第１主面と、該第１主面の反対側に配置する第２主面と、前記第１主面及び前記第２主面に連結する外周とを備えるＳｉＣ基板を選別する基板選別工程を有するものであって、前記基板選別工程において、ＳｉＣ基板の周端部に存在する、中空部と該中空部から前記外周側に伸びる転位線とが連結した複合欠陥の密度を検査して前記密度が所定密度以下であるＳｉＣ基板を選別する。
その他の工程については公知の工程を用いることができる。
所定密度は１０個／ｃｍ２以下とすることができるが、より割れにくいＳｉＣ基板を選別するためには、所定密度は１個／ｃｍ２以下とすることが好ましく、０．１個／ｃｍ２以下とすることがより好ましく、０．０１個／ｃｍ２以下とすることがさらに好ましい。
（ＳｉＣエピタキシャルウェハの製造方法（第２実施形態））
図８に、本発明の第２実施形態に係るＳｉＣエピタキシャルウェハの製造方法を説明するためのＳｉＣウェハの平面模式図を示す。
本発明の第２実施形態に係るＳｉＣエピタキシャルウェハの製造方法は、所定サイズＲのＳｉＣ基板１０Ａを得るために、前記所定サイズよりも大きなサイズのＳｉＣウェハ１０を準備する工程と、ＳｉＣエピタキシャルウェハにおいて用いる、第１主面と、該第１主面の反対側に配置する第２主面と、前記第１主面及び前記第２主面に連結する外周とを備えるＳｉＣ基板を準備する基板準備工程とを有し、前記基板準備工程において、前記ＳｉＣウェハのうち、中空部と該中空部から前記外周側に伸びる転位線とが連結した複合欠陥の密度が所定密度以上である外環部１０Ｂを残して中央部１０ＡをくりぬいてＳｉＣ基板を得る。
その他の工程については公知の工程を用いることができる。
所定密度は１０個／ｃｍ２以下とすることができるが、より割れにくいＳｉＣ基板を選別するためには、所定密度は１個／ｃｍ２以下とすることが好ましく、０．１個／ｃｍ２以下とすることがより好ましく、０．０１個／ｃｍ２以下とすることがさらに好ましい。
１ ＳｉＣ基板
１ａ 第１主面
１ｂ 第２主面
１ｃ 外周
１Ａ 周端部

Claims (4)

  1. ＳｉＣエピタキシャルウェハにおいて用いる、第１主面と、該第１主面の反対側に配置する第２主面と、前記第１主面及び前記第２主面に連結する外周とを備えるＳｉＣ基板を選別する基板選別工程を有するものであって、
    前記基板選別工程において、ＳｉＣ基板の周端部に存在する、中空部と該中空部から延びる転位線とが連結した複合欠陥の密度を検査して前記密度が所定密度以下であるＳｉＣ基板を選別する、ＳｉＣエピタキシャルウェハの製造方法。
  2. 前記所定密度が０．０１個／ｃｍ２以上１０個／ｃｍ２以下である、請求項１に記載のＳｉＣエピタキシャルウェハの製造方法。
  3. 所定サイズのＳｉＣ基板を得るために、前記所定サイズよりも大きなサイズのＳｉＣウェハを準備する工程と、
    ＳｉＣエピタキシャルウェハにおいて用いる、第１主面と、該第１主面の反対側に配置する第２主面と、前記第１主面及び前記第２主面に連結する外周とを備えるＳｉＣ基板を準備する基板準備工程とを有し、
    前記基板準備工程において、前記ＳｉＣウェハのうち、中空部と該中空部からから延びる転位線とが連結した複合欠陥の密度が所定密度以上である外環部を残して中央部をくりぬいてＳｉＣ基板を得る、ＳｉＣエピタキシャルウェハの製造方法。
  4. 前記所定密度が０．０１個／ｃｍ２以上１０個／ｃｍ２以下である、請求項３に記載のＳｉＣエピタキシャルウェハの製造方法。
JP2018195266A 2018-10-16 2018-10-16 ＳｉＣ基板、ＳｉＣエピタキシャルウェハ及びその製造方法 Active JP7217608B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018195266A JP7217608B2 (ja) 2018-10-16 2018-10-16 ＳｉＣ基板、ＳｉＣエピタキシャルウェハ及びその製造方法
US16/599,645 US10985042B2 (en) 2018-10-16 2019-10-11 SiC substrate, SiC epitaxial wafer, and method of manufacturing the same
DE102019127578.4A DE102019127578A1 (de) 2018-10-16 2019-10-14 SiC-Substrat, SiC-Epitaxie-Wafer und Verfahren zur Herstellung desselben
CN201910978671.8A CN111063730B (zh) 2018-10-16 2019-10-15 SiC基板、SiC外延晶片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018195266A JP7217608B2 (ja) 2018-10-16 2018-10-16 ＳｉＣ基板、ＳｉＣエピタキシャルウェハ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2020063166A JP2020063166A (ja) 2020-04-23
JP7217608B2 true JP7217608B2 (ja) 2023-02-03

Family

ID=69954442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018195266A Active JP7217608B2 (ja) 2018-10-16 2018-10-16 ＳｉＣ基板、ＳｉＣエピタキシャルウェハ及びその製造方法

Country Status (4)

Country Link
US (1) US10985042B2 (ja)
JP (1) JP7217608B2 (ja)
CN (1) CN111063730B (ja)
DE (1) DE102019127578A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7331393B2 (ja) * 2019-03-14 2023-08-23 富士電機株式会社 炭化珪素半導体装置の製造方法
US11987902B2 (en) 2020-07-27 2024-05-21 Globalwafers Co., Ltd. Manufacturing method of silicon carbide wafer and semiconductor structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211496A (ja) 2012-03-30 2013-10-10 National Institute Of Advanced Industrial & Technology 炭化珪素半導体素子の製造方法
JP2017220653A (ja) 2016-06-10 2017-12-14 昭和電工株式会社 炭化珪素半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003078702A1 (fr) * 2002-03-19 2003-09-25 Central Research Institute Of Electric Power Industry Procede de preparation de cristal sic et cristal sic ainsi prepare
CN101802273B (zh) * 2007-09-12 2013-04-17 昭和电工株式会社 外延SiC单晶衬底及外延SiC单晶衬底的制造方法
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP5961357B2 (ja) * 2011-09-09 2016-08-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP2016127201A (ja) 2015-01-07 2016-07-11 三菱電機株式会社 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211496A (ja) 2012-03-30 2013-10-10 National Institute Of Advanced Industrial & Technology 炭化珪素半導体素子の製造方法
JP2017220653A (ja) 2016-06-10 2017-12-14 昭和電工株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20200118854A1 (en) 2020-04-16
US10985042B2 (en) 2021-04-20
DE102019127578A1 (de) 2020-04-16
CN111063730B (zh) 2023-10-03
JP2020063166A (ja) 2020-04-23
CN111063730A (zh) 2020-04-24

Similar Documents

Publication Publication Date Title
CN109642342B (zh) SiC外延晶片及其制造方法、以及缺陷识别方法
US20190376206A1 (en) SiC EPITAXIAL WAFER AND METHOD FOR PRODUCING SAME
JP5273741B2 (ja) エピタキシャルＳｉＣ単結晶基板及びエピタキシャルＳｉＣ単結晶基板の製造方法
JP6493690B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、ラージピット欠陥検出方法、欠陥識別方法
JP6012841B2 (ja) ＳｉＣエピタキシャルウエハの製造方法
US20160233080A1 (en) Silicon carbide semiconductor substrate and method for manufacturing same
JP7217608B2 (ja) ＳｉＣ基板、ＳｉＣエピタキシャルウェハ及びその製造方法
US20230268177A1 (en) SiC EPITAXIAL WAFER AND METHOD FOR MANUFACTURING SAME
WO2018216407A1 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP7148427B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP6635579B2 (ja) ＳｉＣエピタキシャルウェハ
JP7302716B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP6796407B2 (ja) ＳｉＣエピタキシャルウェハの製造方法
JP7179219B1 (ja) ＳｉＣデバイス及びその製造方法
JP6635585B2 (ja) ＳｉＣ単結晶の製造方法、ＳｉＣ単結晶及びＳｉＣインゴット
JP7632731B2 (ja) 炭化ケイ素エピタキシャル基板
JP7537446B2 (ja) 炭化ケイ素エピタキシャル基板およびその製造方法
KR102741188B1 (ko) 에피택셜 웨이퍼의 제조방법, 에피택셜 성장용 실리콘계 기판 및 에피택셜 웨이퍼

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230124

R150 Certificate of patent or registration of utility model

Ref document number: 7217608

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20230131

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20230201

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350