JP5993263B2 - 演算増幅器 - Google Patents

Description

本発明は、演算増幅器に係り、特に、レイル・ツー・レイル動作可能な演算増幅器におけるシンク電流能力の向上等を図ったものに関する。

バイポーラトランジスタによって構成され、レイル・ツー・レイル出力を可能とした演算増幅器としては、例えば、特許文献１等に提案されたたものなどがある。
図５には、特許文献１に開示された回路構成例を、理解を容易とするため簡略化した従来回路例が示されており、以下、同図を参照しつつ、かかる従来回路について説明する。
この演算増幅器は、電圧増幅器Ａ１と、プリドライバ用トランジスタＱ１と、プッシュプル出力段１０２Ａと、アイドリング電流供給回路１０４Ａとに大別されて構成されたものとなっている。

かかる構成において、電圧増幅器Ａ１の入力端子＋ＩＮと−ＩＮの間に、差動電圧信号が入力されると、その増幅電圧出力がプリドライバ用トランジスタＱ１のベースに印加され、電流変換されてエミッタに電流信号として出力される。
この電流信号は、トランジスタＱ２、Ｑ３により構成されたプッシュプル出力段１０２Ａを駆動することとなる。
プッシュプル出力段１０２Ａのアイドリング電流は、アイドリング電流供給回路１０４Ａにより供給されるようになっている。このアイドリング電流供給回路１０４Ａは、第４及び第５のトランジスタＱ４，Ｑ５と、２つの定電流源Ｉ１，Ｉ２と、２つの定電圧源Ｖｂ１，Ｖｂ２とから構成されたものとなっている。

特公平６−９１３７９号公報（第３−４頁、図１−図３）

ところで、上述の従来回路において、電圧増幅器Ａ１の２つの入力間に大きな電圧差が生じ、電圧増幅器Ａ１の出力電位が極端に下降すると、トランジスタＱ１、Ｑ２からなるダーリントン構成により、大きなソース電流を流すことが可能であるが、シンク電流の場合には、ソース電流のように大きな電流を得ることは難しい。

以下、上記従来回路におけるソース電流能力について説明する。
まず、電圧増幅器Ａ１の２つの入力間に大きな電圧差が生じ、電圧増幅器Ａ１の出力電位が極端に上昇すると、トランジスタＱ１がオフする。
これに対応して、電流源Ｉ１の電流が全て、トランジスタＱ４、Ｑ５を介してトランジスタＱ３のベースと電流源Ｉ２に供給される。この状態が、トランジスタＱ３のベースに供給される電流が最大となり、トランジスタＱ３のコレクタ電流が最大となる条件、すなわち、演算増幅器のシンク電流が最大となる条件である。
しかして、シンク電流能力ＩSINKは、下記する式１により表される。

ＩSINK≒βQ3×（Ｉ１−Ｉ２）・・・式１

ここで、βQ3はトランジスタＱ３の電流増幅率、Ｉ１は電流源Ｉ１の電流値、Ｉ２は電流源Ｉ２の電流値である。
式１で表されたように、先に図５に示された構成にあっては、シンク電流能力は、プロセス定数であるβと電流源Ｉ１、Ｉ２の電流値によって決定されることとなる。

したがって、図５に示された構成において、シンク電流能力を向上させるためには、電流値Ｉ１を増加させる必要がある。
例えば、シンク電流能力として１０ｍＡ必要な場合、仮に、βQ3の値を１００とすると、Ｉ１を１００μＡ以上にする必要がある。
このように、図５に示された従来回路においては、低消費電流で仕様する場合に高いシンク電流能力を得ることができないという問題がある。

本発明は、上記実状に鑑みてなされたもので、低消費電流下であっても、レイル・ツー・レイル動作と高いソース電流能力を維持しつつ、高いシンク電流能力を確保可能とする演算増幅器を提供するものである。

上記本発明の目的を達成するため、本発明に係る演算増幅器は、
入力信号に対して差動増幅を行う差動増幅回路と、前記差動増幅回路の出力を電圧・電流変換して出力するプリドライバ回路と、前記プリドライバ回路の出力により駆動される出力段とを具備し、
前記出力段は、ＰＮＰ型の第１の出力段用トランジスタとＮＰＮ型の第２の出力段用トランジスタを有し、前記第２の出力段用トランジスタにシンク電流が流入するよう設けられてなる演算増幅器であって、
前記プリドライバ回路を構成するプリドライバ用トランジスタの動作状態をモニタし、そのモニタ結果に応じて前記第２の出力段用トランジスタのベースへの電流供給を制御可能に構成されてなるシンク電流補助回路が設けられ、
前記シンク電流補助回路は、ＰＮＰ型で、エミッタが前記第１の出力用トランジスタのベースに接続されてなる前記プリドライバ用トランジスタの電流検出を行う電流検出回路と、前記電流検出回路により前記プリドライバ用トランジスタのコレクタ電流が検出された場合には、前記第２の出力段用トランジスタのベース電流を一定以下に抑える一方、前記プリドライバ用トランジスタのコレクタ電流の途絶が検出された場合には、ブーストした電流を前記第２の出力段用トランジスタのベース電流へ供給可能に構成された電流補助回路とを具備してなり、
前記電流検出回路は、ＰＮＰ型の電流検出回路用トランジスタと電流検出回路用定電流源とを具備し、前記電流検出回路用トランジスタのベースは、前記プリドライバ用トランジスタのベースに接続され、コレクタには第２の電源電圧が印加可能とされる一方、前記電流検出回路用トランジスタのエミッタは前記電流検出回路用定電流源の一方の端子に接続され、前記電流検出回路用定電流源の他方の端子には第１の電源電圧が印加可能に構成されてなり、
前記電流補助回路は、ＮＰＮ型の第１の電流補助回路用トランジスタと、ＰＮＰ型の第２の電流補助回路用トランジスタと、電流補助回路用バイアス用定電圧源とを具備し、前記第１の電流補助回路用トランジスタのベースは、前記電流検出回路用トランジスタのエミッタに接続され、コレクタには第１の電源電圧が印加可能とされる一方、前記第１の電流補助回路用トランジスタのエミッタは前記第２の電流補助回路用トランジスタのエミッタと接続され、前記第２の電流補助回路用トランジスタのコレクタは前記第２の出力段用トランジスタのベースに接続される一方、前記第２の電流補助回路用トランジスタのベースは、前記電流補助回路用バイアス用定電圧源の負極側に接続され、前記電流補助回路用バイアス用定電圧源の正極側には第１の電源電圧が印加可能に構成されてなるものである。

本発明によれば、回路の動作状態に応じてシンク電流の流れるプッシュプル段を構成するトランジスタのベース電流を、シンク電流補助回路により従来に比して格段に増大できるようにしたので、低消費電流下でも高いシンク電流能力を維持することができるという効果を奏するものである。

本発明の実施の形態における演算増幅器の基本回路構成例を示す回路図である。 図１に示された基本回路構成例におけるシンク電流補助回路の具体回路構成例を示す回路図である。 図２に示された回路構成例におけるより具体的な回路構成例を示す回路図である。 本発明の実施の形態における演算増幅器のシンク電流と出力端子電圧との関係のシミュレーション結果を示す特性線図である。 従来回路の回路図である。

以下、本発明の実施の形態について、図１乃至図４を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における演算増幅器の基本回路構成例について、図１を参照しつつ説明する。
この演算増幅器は、差動増幅回路としての電圧増幅器（図１においては「Ａ１」と表記）２０と、プリドライバ回路１０１と、プッシュプル出力段１０２と、シンク電流補助回路１０３と、アイドリング電流供給回路１０４とに大別されて構成されたものとなっている。
電圧増幅器２０は、非反転入力端子（図１においては「＋ＩＮ」と表記）３５と、反転入力端子（図１においては「−ＩＮ」と表記）３６に外部から印加された信号の差分に応じた電圧信号を出力するよう構成されたものである。

プリドライバ回路１０１は、プリドライバ用トランジスタとしてのＰＮＰ型の第１のトランジスタ（図１においては「Ｑ１」と表記）１を用いてなり、電圧増幅器２０の出力電圧を電流変換してプッシュプル出力段１０２を駆動するようになっている。
具体的には、第１のトランジスタ１のベースは、電圧増幅器２０の出力端子に接続され、電圧増幅器２０の出力電圧が印加されるようになっている。
また、第１のトランジスタ１のエミッタと第１の電源ライン４１との間には、第１の定電流源２１が直列接続されて設けられると共に、第１のトランジスタ１のエミッタは、プッシュプル出力段１０２を構成する第２のトランジスタ（図１においては「Ｑ２」と表記）２のベースと接続される一方、コレクタは第２の電源ライン４２に接続されている。
なお、第１の電源ライン４１には、所定の第１の電源電圧が、第２の電源ライン４２には、所定の第２の電源電圧が、それぞれ印加されるものとなっている。

プッシュプル出力段１０２は、ＰＮＰ型の第２のトランジスタ（第１の出力段用トランジスタ）２とＮＰＮ型の第３のトランジスタ（図１においては「Ｑ３」と表記）３とから構成されており、ＡＢ級出力段となっている。
すなわち、第２及び第３のトランジスタ２，３は、コレクタが相互に接続されると共に、出力端子３７に接続されている。
また、第２のトランジスタ２のエミッタは第１の電源ライン４１に、第３のトランジスタ（第２の出力段用トランジスタ）３のエミッタは第２の電源ライン４２に、それぞれ接続されている。

アイドリング電流供給部１０４は、第２及び第３のトランジスタ２，３のアイドリング電流の供給を行うもので、ＰＮＰ型の第４のトランジスタ（図１においては「Ｑ４」と表記）４と、ＮＰＮ型の第５のトランジスタ（図１においては「Ｑ５」と表記）５と、２つの定電圧源３１，３２と、第２の定電流源２２とを具備して構成されたものとなっている。
具体的には、第４のトランジスタ４のエミッタと第５のトランジスタ５のコレクタは、共に第２のトランジスタ２のベースに接続される一方、第４のトランジスタ４のコレクタと第５のトランジスタ５のエミッタは、共に第３のトランジスタ３のベースに接続されている。
また、第４のトランジスタ４のコレクタと第２の電源ライン４２との間には、第２の定電流源２２が接続されている。

さらに、第４のトランジスタ４のベースには、第１の定電圧源３１の負極側が接続され、この第１の定電圧源３１の正極側は第１の電源ライン４１と接続されている。
また、第５のトランジスタ５のベースには、第２の定電圧源３２の正極側が接続され、この第２の定電圧源３２の負極側は第２の電源ライン４２と接続されている。

シンク電流補助回路１０３は、第１のトランジスタ１の動作状態をモニタし、そのモニタ結果に応じて、第３のトランジスタ３のベースへの電流供給を制御可能としたもので、換言すれば、第１のトランジスタ１の動作状態に応じて第３のトランジスタ３のベースへの電流供給を制御可能としたものである。
すなわち、シンク電流補助回路１０３は、第１のトランジスタ１のコレクタ電流ＩCQ1が流れている状態において、第３のトランジスタ３のベースへの供給電流を一定以下に抑える一方、コレクタ電流ＩCQ1が途絶した状態においてのみ、ブーストした電流を第３のトランジスタ３のベースへ供給するよう構成されたものとなっている。
シンク電流補助回路１０３のこのような動作、特に、コレクタ電流ＩCQ1が途絶した状態においてのみ、ブーストした電流を第３のトランジスタ３のベースへ供給することで、出力端子３７における出力電流のブーストが行われるものとなっている。

図２には、シンク電流補助回路１０３を具体回路化した回路構成例が示されており、以下、同図を参照しつつ、この回路について説明する。
なお、図１に示された回路構成例における構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この回路構成例において、シンク電流補助回路１０３は、電流検出回路１０３Ａと、電流補助回路１０３Ｂとから構成されたものとなっている。

電流検出回路１０３Ａは、第１のトランジスタ１の動作状態をモニタするよう構成されてなるもので、この構成例においては、ＰＮＰ型の第６のトランジスタ（図２においては「Ｑ６」と表記）６と第３の定電流源（電流検出回路用定電流源）２３とを具備して構成されたものとなっている。
すなわち、第６のトランジスタ（電流検出用トランジスタ）６のベースは、電圧増幅器２０の出力端子に接続される一方、エミッタと第１の電源ライン４１との間に第３の定電流源２３が直列接続されて設けられ、コレクタは第２の電源ライン４２に接続されたものとなっている。

電流補助回路１０３Ｂは、電流検出回路１０３Ａの動作に応じて、換言すれば、モニタされた第１のトランジスタ１の動作状態に応じて、第３のトランジスタ３のベースへの電流供給を制御可能に構成されたものである。
かかる電流補助回路１０３Ｂは、ＮＰＮ型の第７のトランジスタ（図２においては「Ｑ７」と表記）７と、ＰＮＰ型の第８のトランジスタ（図２においては「Ｑ８」と表記）８と、第３の定電圧源（電流補助回路用バイアス用定電圧源）３３とを具備して構成されたものとなっている。

すなわち、第７のトランジスタ（第１の電流補助回路用トランジスタ）７と第８のトランジスタ（第２の電流補助回路用トランジスタ）８は、エミッタ同士が接続される一方、第７のトランジスタ７のコレクタは、第１の電源ライン４１に接続され、第８のトランジスタ８のコレクタは第３のトランジスタ３のベースに接続されたものとなっている。
また、第７のトランジスタ７のベースは、第６のトランジスタ６のエミッタに接続される一方、第８のトランジスタ８のベースには、第３の定電圧源３３の負極側が接続されており、この第３の定電圧源３３の正極側は第１の電源ライン４１に接続されている。

次に、第１乃至第３の定電圧源３１〜３３を、より具体化した回路構成例が図３に示されており、以下、同図を参照しつつ、この回路構成例について説明する。なお、図１、図２に示された回路構成例における構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この回路構成例においては、第１の定電圧生成部１０５と第２の定電圧生成部部１０６とが設けられており、第１の定電圧生成部１０５は、先に図２に示された第１の定電圧源３１と第３の定電圧源３３の機能を果たすものとなっており、第２の定電圧生成部１０６は、図２に示された第２の定電圧源３２の機能を果たすものとなっている。

第１の定電圧生成部１０５は、ＰＮＰ型の第９及び第１０のトランジスタ（図３においては、それぞれ「Ｑ９」、「Ｑ１０」と表記）９，１０と、ダイオード（図３においては「Ｄ１」と表記）１５と、第４の定電流源２４とを具備して構成されたものとなっている。
すなわち、まず、第９のトランジスタ９のエミッタは第１０のトランジスタ１０のコレクタ及びベースと接続され、第１０のトランジスタ１０のエミッタは第１の電源ライン４１に接続されている。

また、第９のトランジスタ９のベースとコレクタは、共に第４のトランジスタ４のベースに接続されると共に、ダイオード１５のアノードに接続されている。
ダイオード１５のカソードと第２の電源ライン４２との間には、第４の定電流源２４が直列接続されて設けられると共に、ダイオード１５のカソードは第８のトランジスタ８のベースに接続されている。

また、第８のトランジスタ８は、ＮＰＮ型の第１３及び第１４のトランジスタ（図３においては、それぞれ「Ｑ１３」、「Ｑ１４」と表記）１３，１４により構成されるカレントミラーを介して、第１のトランジスタ１と接続されている。
すなわち、第１３及び第１４のトランジスタ１３，１４は、第１３のトランジスタ１３のコレクタとベースが共に第１４のトランジスタ１４のベースと接続されると共に、第１のトランジスタ１のコレクタと接続されている。
そして、第１４のトランジスタ１４のコレクタは、第８のトランジスタ８のコレクタと接続される一方、第１３及び第１４のトランジスタ１３，１４のエミッタは、共に第２の電源ライン４２と接続されている。

第２の定電圧生成部１０６は、ＮＰＮ型の第１１及び第１２のトランジスタ（図３においては、それぞれ「Ｑ１１」、「Ｑ１２」と表記）１１，１２と、第５の定電流源２５とを具備して構成されたものとなっている。
すなわち、まず、第１１のトランジスタ１１のコレクタと第１の電源ライン４１との間には、第５の定電流源２５が直列接続されて設けられると共に、第１１のトランジスタ１１のコレクタとベースが共に、第５のトランジスタ５のベースに接続されている。
また、第１１のトランジスタ１１のエミッタは、第１２のトランジスタ１２コレクタとベースに接続され、第１２のトランジスタ１２のエミッタは第２の電源ライン４２に接続されている。

次に、かかる構成における動作について説明する。
まず、電流補助回路１０３Ｂを構成する第８のトランジスタ８は、電流バッファとして機能するものとなっている。第７及び第８のトランジスタ７，８がトランジスタとして正常に動作する範囲であれば、第８のトランジスタ８のコレクタ電位に関係なく第３のトランジスタ３のベースに、第７のトランジスタ７のエミッタ電流ＩEQ7とほぼ同等の電流が第８のトランジスタ８を介して出力される。

仮に、第８のトランジスタ８がなく、第７のトランジスタ７のエミッタが、第３のトランジスタ３のベースに直接接続された構成を採る場合には、電源電圧、すなわち、第１の電源ライン４１の電位と第２の電源ライン４２の電位の電位差の値が、３×Ｖbeのみに限定されることとなる。
これは、第７のトランジスタ７のエミッタが、第１及び第２のトランジスタ１，２、第６及び第７のトランジスタ６，７のベース・エミッタ間電圧によって、第１の電源ライン４１から２×Ｖbe分低い電圧に固定され、第３のトランジスタ３のベースは、第３のトランジスタ３のベース・エミッタ間電圧によって、第２の電源ライン４２から１×Ｖbe分高い電圧に固定されるためである。

このような第３のトランジスタ３のベースに対する第８のトランジスタ８の作用を前提に、以下、全体の回路動作について説明する。
最初に、電圧増幅器２０の２つの入力＋ＩＮと−ＩＮの電位差が小さく、第１のトランジスタ１が動作してコレクタ電流が流れている状態にあっては、第６のトランジスタ６も動作する。このとき、第３の定電流源２３の電流Ｉ３は、殆ど第６のトランジスタ６のエミッタに流入するため、第７のトランジスタ７のベース電流ＩBQ7は非常に小さくなる。これと同時に、第１のトランジスタ１のコレクタ電流ＩCQ1は、第１３及び第１４のトランジスタ１３，１４によって構成されたカレントミラーによりＩCQ14としてミラーされているため、ＩCQ1と同等の電流が第３のトランジスタ３のベースから流出する。

その結果、電圧増幅器２０の２つの入力＋ＩＮと−ＩＮの電位差が小さく、第１のトランジスタ１が動作している状態にあっては、シンク電流補助回路１０３から第３のトランジスタ３のベースへ供給される電流は小さくなるため、アイドリング電流が抑えられることとなる。

次に、電圧増幅器２０の２つの入力＋ＩＮと−ＩＮの電位差が大きくなり、電圧増幅器２０の出力電位が極端に上昇すると、第１及び第６のトランジスタ１，６が共にオフ状態となる。
第１のトランジスタ１がオフ状態となることで、そのコレクタ電流ＩCQ1と、カレントミラー電流ＩCQ14は零となると共に、第１の定電流源２１の電流Ｉ１は、全て第３のトランジスタ３のベースに流入する。同時に、第６のトランジスタ６がオフとなることで、第３の定電流源２３の電流Ｉ３は全て第７のトランジスタ７のベースに流入するため、Ｉ３＝ＩBQ7となる。

したがって、第７のトランジスタ７のエミッタ電流ＩEQ7は、電流Ｉ３を（β＋１）倍した電流となる。なお、ここで、βは、第７のトランジスタ７の電流増幅率である。
しかして、第３のトランジスタ３のベース電流は、下記する式２により表され、このときの第３のトランジスタ３のシンク電流、すなわち、コレクタ電流ＩSINKは下記する式３により表されることとなる。

ＩBQ3≒（βQ7＋１）×Ｉ３＋（Ｉ１−Ｉ２）・・・式２

ＩSINK≒βQ3×｛（βQ7＋１）×Ｉ３＋（Ｉ１−Ｉ２）｝・・・式３

図４には、Ｉ１≒３μＡ、Ｉ２≒１μＡ、Ｉ３≒１μＡの条件の下、上述した回路構成におけるシンク電流と出力電圧との関係をシミュレーションした結果が、従来回路（図５参照）の同様なシミュレーション結果と共に示されており、以下、同図について説明する。
図４において、横軸はシンク電流を、縦軸は出力端子電圧を、それぞれ表しており、点線の特性線（符号Ａを付した特性線）は、従来回路のシミュレーション結果を、実線の特性線（符号Ｂを付した特性線）は本発明の実施の形態における回路のシミュレーション結果を、それぞれ示している。かかる図４によれば、本発明の実施の形態における回路のシンク電流能力が従来回路に比して格段に向上されていることが確認できるものとなっている。

レイル・ツー・レイル出力と高いソース電流能力を維持しつつ高いシンク電流能力が所望される演算増幅器に適用できる。

１０１…プリドライバ回路
１０２…プッシュプル出力段
１０３…シンク電流補助回路
１０３Ａ…電流検出回路
１０３Ｂ…電流補助回路
１０４…アイドリング電流供給回路
１０５…第１の定電圧生成部
１０６…第２の定電圧生成部

Claims (1)

1. 入力信号に対して差動増幅を行う差動増幅回路と、前記差動増幅回路の出力を電圧・電流変換して出力するプリドライバ回路と、前記プリドライバ回路の出力により駆動される出力段とを具備し、
   前記出力段は、ＰＮＰ型の第１の出力段用トランジスタとＮＰＮ型の第２の出力段用トランジスタを有し、前記第２の出力段用トランジスタにシンク電流が流入するよう設けられてなる演算増幅器であって、
   前記プリドライバ回路を構成するプリドライバ用トランジスタの動作状態をモニタし、そのモニタ結果に応じて前記第２の出力段用トランジスタのベースへの電流供給を制御可能に構成されてなるシンク電流補助回路が設けられ、
   前記シンク電流補助回路は、ＰＮＰ型で、エミッタが前記第１の出力用トランジスタのベースに接続されてなる前記プリドライバ用トランジスタの電流検出を行う電流検出回路と、前記電流検出回路により前記プリドライバ用トランジスタのコレクタ電流が検出された場合には、前記第２の出力段用トランジスタのベース電流を一定以下に抑える一方、前記プリドライバ用トランジスタのコレクタ電流の途絶が検出された場合には、ブーストした電流を前記第２の出力段用トランジスタのベース電流へ供給可能に構成された電流補助回路とを具備してなり、
   前記電流検出回路は、ＰＮＰ型の電流検出回路用トランジスタと電流検出回路用定電流源とを具備し、前記電流検出回路用トランジスタのベースは、前記プリドライバ用トランジスタのベースに接続され、コレクタには第２の電源電圧が印加可能とされる一方、前記電流検出回路用トランジスタのエミッタは前記電流検出回路用定電流源の一方の端子に接続され、前記電流検出回路用定電流源の他方の端子には第１の電源電圧が印加可能に構成されてなり、
   前記電流補助回路は、ＮＰＮ型の第１の電流補助回路用トランジスタと、ＰＮＰ型の第２の電流補助回路用トランジスタと、電流補助回路用バイアス用定電圧源とを具備し、前記第１の電流補助回路用トランジスタのベースは、前記電流検出回路用トランジスタのエミッタに接続され、コレクタには第１の電源電圧が印加可能とされる一方、前記第１の電流補助回路用トランジスタのエミッタは前記第２の電流補助回路用トランジスタのエミッタと接続され、前記第２の電流補助回路用トランジスタのコレクタは前記第２の出力段用トランジスタのベースに接続される一方、前記第２の電流補助回路用トランジスタのベースは、前記電流補助回路用バイアス用定電圧源の負極側に接続され、前記電流補助回路用バイアス用定電圧源の正極側には第１の電源電圧が印加可能に構成されてなることを特徴とする演算増幅器。

Images