JP5961060B2 - 液晶表示装置 - Google Patents

Description

本開示は、半透過型液晶表示装置及び電子機器に関する。

表示装置として、画面背面のバックライト光による透過光を利用して表示を行う透過型表示装置及び外光による反射光を利用して表示を行う反射型表示装置がある。透過型表示装置は、彩度が高く、暗い環境下でも画面が見やすいという特徴を持っている。反射型表示装置は、消費電力が少なく、明るい環境下でも画面が見やすいという特徴を持っている。

また、透過型表示装置と反射型表示装置との特徴を併せ持つ表示装置として、例えば、１個の画素内に透過表示領域（透過表示部）と反射表示領域（反射表示部）とを有する半透過型液晶表示装置がある（例えば、特許文献１参照）。半透過型液晶表示装置は、暗い環境下ではバックライト光による透過光を用いて表示し、明るい環境下では外光による反射光を用いて表示する。

半透過型液晶表示装置は、明るい環境下でも暗い環境下でも画面が見やすく、しかも、消費電力が少ない。このために、電子機器、中でも、屋外で使用される頻度が高い携帯型の電子機器（携帯端末機器）、例えば、デジタルカメラ等の携帯情報機器又は携帯電話機等の携帯通信機器の表示部として用いられている。

特開２００９−９３１１５号公報

半透過型液晶表示装置において、透過表示領域を確保することと、反射表示性能を保つこととはトレードオフの関係にある。すなわち、透過表示性能を上げるため、透過表示領域を大きく確保しようとすると、その分だけ反射表示領域を小さくせざるを得ないため反射表示性能が低下する。逆に、反射型表示装置と同等の反射表示性能を保とうとすると、反射表示領域を大きく確保しなければならないため、その分だけ透過表示性能が低下する。

そこで、本開示は、反射型表示装置と同等の反射表示性能を保った上で透過表示を実現可能な半透過型液晶表示装置及び当該半透過型液晶表示装置を有する電子機器を提供することを目的とする。

上記の目的を達成するために、本開示は、行列状に配列された複数の画素と、前記複数の画素毎に設けられた複数の電極を有し、当該複数の電極の面積の組み合わせによってｎビットでの面積階調が可能であり、それぞれのビットに対応する前記電極は、周辺長さの総和の比が、１：２：・・・：２^ｎ−１（ｎは３以上の整数）となる反射電極と、当該反射電極と当該反射電極に対向する対向電極との間に設けられた液晶層と、を含み、前記反射電極は、１ビット、２ビット、…、ｎビットに対応した前記電極として、２ ^１−１ 個、２ ^２−１ 個、…２ ^ｎ−１ 個の前記電極をそれぞれ備え、１画素内のトータルの前記電極の数は、各ビットに対応した前記電極の数の総和であり、各電極はそれぞれの形状及び大きさが等しく、それぞれのビットに対応する２以上の前記電極同士は、互いに電気的に接続されている液晶表示装置である。それぞれのビットに対応する前記電極は、画素の開口における周辺長さの総和の比が、１：２：・・・：２^ｎ−１となっていればよい。

上記構成の液晶表示装置において、前記反射電極を用いて反射表示を、前記反射電極の前記画素間の空間を少なくとも用いて透過表示を行うことができる。反射電極の画素間の空間を用いて透過表示を行うということは、当該画素間の空間の領域を透過表示領域として用いるということである。これにより、１つの画素内に透過表示のための専用の領域を確保する必要がなくなる。このことは、１つの画素内に存在する反射電極の大きさ（面積）として、反射型表示装置の反射電極と同程度の大きさを確保できることを意味する。したがって、反射型表示装置と同等の反射表示性能を保ったまま、反射電極の画素間の空間を透して透過表示を実現できる。

本開示によれば、反射電極の画素間の空間を用いて透過表示を行うことで、反射型表示装置と同等の反射表示性能を保った上で透過表示を実現できる。

図１は、本開示が適用される半透過型液晶表示装置の構成の概略を、一部を切り欠いた状態で示す斜視図である。 図２Ａは、基本的な画素回路を示す回路図である。 図２Ｂは、カラー表示における画素の模式図である。 図２Ｃは、モノクロ表示における画素である。 図３Ａは、反射型液晶表示装置の画素部の平面図である 図３Ｂは、半透過型液晶表示装置の画素部の平面図である。 図４は、実施形態に係る画素部の電極構造を示す平面図である。 図５Ａは、電圧無印加時において、フレーム反転の駆動方式を採用するのが好ましい理由についてのシミュレーション結果を示す図である。 図５Ｂは、ライン反転又はドット反転の際の電圧印加時において、フレーム反転の駆動方式を採用するのが好ましい理由についてのシミュレーション結果を示す図である。 図５Ｃは、フレーム反転の際の電圧印加時において、フレーム反転の駆動方式を採用するのが好ましい理由についてのシミュレーション結果を示す図である。 図６は、ＭＩＰ方式を採用した画素の回路構成の一例を示すブロック図である。 図７は、ＭＩＰ方式を採用した画素の動作説明に供するタイミングチャートである。 図８Ａは、面積階調法における画素分割についての説明図である。 図８Ｂは、面積階調法における画素分割についての説明図である。 図８Ｃは、面積階調法における画素分割についての説明図である。 図８Ｄは、面積階調法における画素分割についての説明図である。 図８Ｅは、面積階調法における画素分割についての説明図である。 図８Ｆは、面積階調法における画素分割についての説明図である。 図９Ａは、カラー画像を形成するための画素をカラーフィルタ側から見た図である。 図９Ｂは、カラー画像を形成するための画素をカラーフィルタ側から見た図である。 図１０Ａは、本実施形態に係る半透過液晶表示装置を用いた２ビットの面積階調における階調０を示す図である。 図１０Ｂは、本実施形態に係る半透過液晶表示装置を用いた２ビットの面積階調における階調１を示す図である。 図１０Ｃは、本実施形態に係る半透過液晶表示装置を用いた２ビットの面積階調における階調２を示す図である。 図１０Ｄは、本実施形態に係る半透過液晶表示装置を用いた２ビットの面積階調における階調３を示す図である。 図１１Ａは、Ｗ（White）を表示したときにおける輝度と階調との関係を示す図である。 図１１Ｂは、Ｇ（Green）を表示したときにおける輝度と階調との関係を示す図である。 図１１Ｃは、Ｒ（Red）を表示したときにおける輝度と階調との関係を示す図である。 図１１Ｄは、Ｂ（Blue）を表示したときにおける輝度と階調との関係を示す図である。 図１２は、隣接する反射電極の間隔を示す図である。 図１３は、反射電極の画素間の空間を用いて透過表示を行う場合における画素間の液晶分子の動きを示す図である。 図１４は、ノーマリーホワイトモードの場合の画素間における透過率のシミュレーション結果を示す図である。 図１５Ａは、画素同士をブラックマトリックスで区画したカラー画素を示す図である。 図１５Ｂは、画素同士をブラックマトリックスで区画したカラー画素を示す図である。 図１５Ｃは、画素同士をカラーフィルタのオーバーラップ部で区画したカラー画素を示す図である。 図１５Ｄは、画素同士をカラーフィルタのオーバーラップ部で区画したカラー画素を示す図である。 図１６は、光を散乱させる散乱層を有する半透過型液晶表示装置の一例を示す断面図である。 図１７は、散乱層の断面図である。 図１８は、散乱層の一例を示す平面図である。 図１９は、散乱層の一例を示す平面図である。 図２０は、シングルギャップ構造の半透過型液晶表示装置の行方向において隣接する２つの画素の断面構造を示す断面図である。 図２１Ａは、シングルギャップ構造の場合に、ノーマリーブラックのＥＣＢモードの光学設計を行った一例を示す図である。 図２１Ｂは、シングルギャップ構造の場合に、ノーマリーブラックのＥＣＢモードの光学設計を行った一例を示す図である。 図２２は、マルチギャップ構造の半透過型液晶表示装置の行方向において隣接する２つの画素の断面構造を示す断面図である。 図２３は、反射表示領域のスペクトルの計算結果を示す図である。 図２４は、透過表示領域のスペクトルの計算結果を示す図である。 図２５は、変形例に係る画素部の電極構造を示す平面図である。 図２６Ａは、本開示が適用されるデジタルカメラの外観を示す斜視図である。 図２６Ｂは、本開示が適用されるデジタルカメラの外観を示す斜視図である。 図２７は、本開示が適用されるビデオカメラの外観を示す斜視図である。 図２８は、本開示が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。 図２９Ａは、本開示が適用される携帯電話機を示す、開いた状態の正面図である。 図２９Ｂは、本開示が適用される携帯電話機を示す側面図である。 図２９Ｃは、本開示が適用される携帯電話機を示す、閉じた状態の正面図である。 図２９Ｄは、本開示が適用される携帯電話機を示す左側面図である。 図２９Ｅは、本開示が適用される携帯電話機を示す右側面図である。 図２９Ｆは、本開示が適用される携帯電話機を示す上面図である。 図２９Ｇは、本開示が適用される携帯電話機を示す下面図である。

以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて、次に示す手順で詳細に説明する。
１．本開示が適用される半透過型液晶表示装置
１−１．カラー表示対応の半透過型液晶表示装置
１−２．基本的な画素回路
１−３．画素及び副画素
１−４．画素部の電極構造についての考察
２．実施形態の説明
２−１．液晶表示パネルの駆動方式
２−２．ＭＩＰ方式
２−３．面積階調法
２−４．表示モード
２−５．具体的な実施例
３．変形例
４．電子機器
５．本開示の構成

＜１．本開示が適用される半透過型液晶表示装置＞
本開示の技術は、フラットパネル型（平面型）の表示装置に適用することができる。フラットパネル型の表示装置としては、液晶表示（ＬＣＤ：Liquid Crystal Display）パネルを用いた表示装置、エレクトロルミネッセンス（ＥＬ：Electro Luminescence）表示パネルを用いた表示装置、プラズマ表示（ＰＤ：Plasma Display）パネルを用いた表示装置等を例示することができる。

これらフラットパネル型の表示装置は、表示の形態で分類すると、透過型、反射型及び半透過型に分類することができる。本開示の技術は、透過型表示装置と反射型表示装置との特徴を併せ持つ半透過型液晶表示装置、すなわち、明るい環境下でも、暗い環境下でも画面が見易く、しかも、消費電力が少ない半透過型液晶表示装置に適用することができる。これらの特徴を持つ半透過型液晶表示装置は、電子機器、中でも、屋外での使用頻度が高い携帯型の電子機器、すなわち、携帯端末機器、例えば、デジタルカメラ等の携帯情報機器又は携帯電話機等の携帯通信機器の表示部として用いて好適なものである。

本開示が適用される半透過型液晶表示装置は、モノクロ表示対応の表示装置であってもよいし、カラー表示対応の表示装置であってもよい。カラー表示対応の場合、カラー画像を形成する単位となる１個の画素（単位画素）は、複数の副画素（サブピクセル）を含むことになる。より具体的には、カラー表示対応の表示装置では、単位画素は、例えば、赤色（Ｒｅｄ：Ｒ）を表示する副画素、緑色（Ｇｒｅｅｎ：Ｇ）を表示する副画素、青色（Ｂｌｕｅ：Ｂ）を表示する副画素の３つの副画素を含む。

ただし、１つの画素としては、ＲＧＢの３原色の副画素を組み合わせたものに限られるものではない。例えば、ＲＧＢの３原色の副画素に、さらに１色又は複数色の副画素を加えて単位画素とすることも可能である。より具体的には、例えば、輝度向上のために白色（Ｗｈｉｔｅ；Ｗ）を表示する副画素を加えて単位画素としたり、色再現範囲を拡大するために補色を表示する少なくとも１個の副画素を加えて単位画素としたりすることも可能である。

［１−１．カラー表示対応の半透過型液晶表示装置］
以下に、本開示が適用される半透過型液晶表示装置として、カラー表示対応の半透過型液晶表示装置を例に挙げて説明するものとする。

図１は、本開示が適用されるカラー表示対応の半透過型液晶表示装置の構成の概略を、一部を切り欠いた状態で示す斜視図である。

図１に示すように、本開示が適用される半透過型液晶表示装置１は、第１パネル部１０、第２パネル部２０、液晶層３０及びバックライト部４０を主な構成要素として有する。半透過型液晶表示装置１は、第２パネル部２０の表面側が表示面側となる。第１パネル部１０と第２パネル部２０とは、所定の空隙を持って対向配置されている。そして、第１パネル部１０と第２パネル部２０との空隙内に液晶材料が封止されることによって液晶層３０が形成されている。

第１パネル部１０は、液晶層３０と反対側、すなわち、バックライト部４０側から順に、偏光板１１、１／２波長板１２、１／４波長板１３、透明なガラス等を基板材料とする第１基板１４及び平坦化膜１５が設けられている。

この第１パネル部１０において、第１基板１４上には、ともに図示しない複数の信号線と複数の走査線とが交差するように形成されている。そして、複数の信号線と複数の走査線とが交差する部位には、副画素（以下、単に「画素」と記述する場合もある）５０が行列状に２次元配置されている。

第１基板１４上には、さらに、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）等のスイッチング素子及び容量素子等の回路素子が画素５０毎に形成されている。これらの回路素子、信号線及び走査線の表面に平坦化膜１５が形成されることによって第１パネル部１０の表面の平坦化が図られている。そして、平坦化膜１５の上に、後述する反射電極が画素５０毎に形成されることになる。第１基板１４は、ＴＦＴを含む回路素子が形成されることからＴＦＴ基板と呼ばれる場合がある。

複数の信号線は、画素５０を駆動する信号（表示信号／映像信号）を伝送するための配線であり、画素５０の行列状の配置に対して画素列毎に、当該画素列の画素の配列方向、すなわち、列方向（図１のＹ方向）に沿って延在する配線構造となっている。複数の走査線は、画素５０を行単位で選択する信号（走査信号）を伝送するための配線であり、画素５０の行列状の配置に対して画素行毎に、当該画素行の画素の配列方向、すなわち、行方向（図１のＸ方向）に沿って延在する配線構造となっている。Ｘ方向とＹ方向とは、互いに直交する。

第２パネル部２０は、液晶層３０側から順に、ＩＴＯ（Indium Tin Oxide：インジウム錫酸化物）等で形成された透明電極２１、カラーフィルタ２２、透明なガラス等を基板材料とする第２基板２３、１／４波長板２４、１／２波長板２５及び偏光板２６が設けられた構成となっている。

この第２パネル部２０において、カラーフィルタ２２は、例えば、列方向（Ｙ方向）に伸びるストライプ状のＲ（赤色）Ｇ（緑色）Ｂ（青色）の各フィルタが、画素５０の行方向（Ｘ方向）のピッチと同じピッチで繰り返し配列された構成となっている。第２基板２３は、カラーフィルタ（ＣＦ：Color Filter）２２を含んでいることからＣＦ基板と呼ばれる場合がある。

上述した、第１パネル部１０、当該第１パネル部１０と対向配置された第２パネル部２０及び第１パネル部１０と第２パネル部２０との間に配置された液晶層３０によって半透過型の液晶表示パネルが構成されており、第２パネル部２０の上面（表面）が表示面となっている。

バックライト部４０は、液晶表示パネルを当該液晶表示パネルの背面側、すなわち、第１パネル部１０の液晶層３０とは反対側から照明する照明部である。このバックライト部４０は、その構造及び構成要素を特に限定するものではないが、例えば、ＬＥＤ（Light Emitting Diode）又は蛍光管などの光源と、プリズムシート、拡散シート及び導光板等の周知の部材を用いることができる。

上記構成の半透過型液晶表示装置１において、画素５０は、当該画素５０毎に反射表示領域（反射表示部）と透過表示領域（透過表示部）とを有している。反射表示領域は、先述したように、平坦化膜１５の表面に、画素５０毎に形成される反射電極を有し、第２パネル部２０を透過して外部から入射した外光を当該反射電極によって反射し、その反射光によって表示する。透過表示領域は、バックライト部４０からの光を透過し、その透過光によって表示する。この画素５０毎に設けられる透過表示領域の詳細については後述する。

［１−２．基本的な画素回路］
次に、画素５０の基本的な画素回路について、図２Ａを用いて説明する。図２ＡにＸで示す方向（Ｘ方向）は、図１に示す半透過型液晶表示装置１の行方向を示し、Ｙで示す方向（Ｙ方向）は列方向を示す。

図２Ａに示すように、複数の信号線６１（６１_１、６１_２、６１_３、・・・）と、複数の走査線６２（６２_１、６２_２、６２_３、・・・）とが交差するように配線され、その交差部に画素５０が配されている。複数の走査線６２（６２_１、６２_２、６２_３、・・・）が延在する方向は行方向（Ｘ方向）であり、複数の信号線６１（６１_１、６１_２、６１_３、・・・）が延在する方向は列方向（Ｙ方向）である。先述したように、複数の信号線６１と複数の走査線６２とは、第１パネル部１０の第１基板（ＴＦＴ基板）１４の表面に形成されている。そして、信号線６１（６１_１、６１_２、６１_３、・・・）の各一端は、信号出力回路７０の各列に対応した出力端に接続され、複数の走査線６２（６２_１、６２_２、６２_３、・・・）の各一端は、走査回路８０の各行に対応した出力端に接続されている。

画素５０は、例えば、薄膜トランジスタ（ＴＦＴ）を用いた画素トランジスタ５１と液晶容量５２と保持容量５３とを有する構成となっている。画素トランジスタ５１は、ゲート電極が走査線６２（６２_１、６２_２、６２_３、・・・）に接続され、ソース電極が信号線６１（６１_１、６１_２、６１_３、・・・）に接続されている。

液晶容量５２は、画素電極と、これに対向して形成される対向電極（図１の透明電極２１に相当）との間で発生する液晶材料の容量成分を意味し、画素電極が画素トランジスタ５１のドレイン電極に接続されている。画素電極は、カラー表示の場合は副画素毎に形成される反射電極に相当し、モノクロ表示の場合は画素毎に形成される反射電極に相当する。液晶容量５２の対向電極には、直流電圧のコモン電位Ｖ_ＣＯＭが全画素共通に印加される。保持容量５３は、一方の電極が液晶容量５２の画素電極に、他方の電極が液晶容量５２の対向電極にそれぞれ接続されている。

上記の画素回路から明らかなように、複数の信号線６１（６１_１、６１_２、６１_３、・・・）は、画素５０を駆動する信号、すなわち、信号出力回路７０から出力される映像信号を画素列毎に画素５０に伝送する配線である。また、複数の走査線６２（６２_１、６２_２、６２_３、・・・）は、画素５０を行単位で選択する信号、すなわち、走査回路８０から出力される走査信号を画素行毎に伝送する配線である。

［１−３．画素及び副画素］
半透過型液晶表示装置１がカラー表示に対応する場合、図２Ｂに示すように、カラー画像を形成する単位となる１個の画素、すなわち単位画素５は、例えば、複数の副画素（サブピクセル）５０を含む。この例では、単位画素５は、Ｒを表示する副画素５０Ｒと、Ｂを表示する副画素５０Ｂと、Ｇを表示する副画素５０Ｇとを含む。単位画素５が有する副画素５０Ｒ、５０Ｂ、５０Ｇは、Ｘ方向、すなわち半透過型液晶表示装置１の行方向に向かって配列される。上述したように、単位画素５は、さらに１色又は複数色の副画素を有していてもよい。半透過型液晶表示装置１がモノクロ表示のみに対応する場合、図２Ｃに示すように、モノクロ画像を形成する単位となる１個の画素、すなわち単位画素５Ｍは、画素５０（カラー画像における副画素５０に相当）となる。単位画素５はカラー画像を表示するための基本単位であり、単位画素５Ｍは、モノクロ画像を表示するための基本単位である。

［１−４．画素部の電極構造についての考察］
透過表示領域について説明する前に、画素５０の電極構造について考察する。

図３Ａ、図３Ｂは、従来の画素部の電極構造の説明に供する図である。図３Ａは反射（全反射）型液晶表示装置の画素部の平面図を、図３Ｂは従来の半透過型液晶表示装置の画素部の平面図をそれぞれ示している。図３Ａ、図３Ｂにおいて、反射電極６３については、網掛けを付して示している。

図３Ａ、図３Ｂに示すように、一般的に、液晶表示装置の画素部は、画素５０が行列状に配置され、当該行列状の配置に対して信号線６１が列方向に沿って延在する画素５０間の空間位置に配線され、走査線６２が行方向に沿って延在する画素５０間の空間位置に配線された構成となっている。先述したように、信号線６１と走査線６２とは、図１において、第１パネル部１０の第１基板１４上に互いに交差するように配線されている。

このような構成の画素部（画素アレイ部）において、図３Ａに示す反射型液晶表示装置にあっては、アルミニウム等の金属で形成された反射電極６３を、画素５０のサイズとほぼ同じ大きさで形成し、当該反射電極６３の領域を反射表示領域としている。すなわち、反射型液晶表示装置は、画素５０のサイズとほぼ同じ大きさの反射表示領域を確保することで、所望の反射表示性能を得るようにしている。

これに対して、図３Ｂに示す従来の半透過型液晶表示装置は、１つの画素５０内に反射電極６３と共に開口部６４を形成し、当該開口部６４を透過表示領域として用いる。このように、透過表示領域を確保するために、画素５０内に開口部６４を形成すると、当該開口部６４の面積の分だけ反射電極６３、すなわち、反射表示領域を小さくせざるを得ない。このため、従来の半透過型液晶表示装置は、反射表示性能が、反射型液晶表示装置のそれに比べて低下する。すなわち、透過表示領域を確保することと、反射表示性能を保つこととはトレードオフの関係にある。

＜２．実施形態の説明＞
本開示の実施形態に係る半透過型液晶表示装置１は、反射型表示装置と同等の反射表示性能を保ったまま、透過表示を実現するために、反射電極６３の画素５０間の空間を用いて透過表示を行う。具体的には、図４に示すように、画素５０が行列状に配置されて成る画素部において、信号線６１及び走査線６２等の配線を、反射電極６３の画素５０間の空間を塞がないように形成することで、当該空間を透過表示領域として用いて透過表示を行うことができる。

図４において、反射電極６３は、網掛けを付して示している。また、反射電極６３の画素５０間の空間は、画素列の画素の配列方向、すなわち、列方向（図４に示すＹ方向）に沿って延在する空間６５_Ａと、画素行の画素の配列方向、すなわち、行方向（図４に示すＸ方向）に沿って延在する空間６５_Ｂとが存在する。なお、本例では、画素部に形成される配線として信号線６１及び走査線６２を例示しているが、画素部に形成される配線はこれらに限られるものではない。すなわち、画素５０を駆動（制御）するにあたって必要となる駆動線（制御線）すべてが、本例でいう配線に含まれる。

「空間を塞がない」とは、配線が反射電極６３の画素５０間の空間６５_Ａ、６５_Ｂとオーバーラップしている領域の存在を排除するものではない。具体的には、列方向に配線される信号線６１が行方向に延在する空間６５_Ｂとオーバーラップする状態及び行方向に配線される走査線６２が列方向に延在する空間６５_Ａとオーバーラップする状態は、「空間を塞がない」概念に含まれるものとする。

また、信号線６１が列方向に延在する空間６５_Ａと一部が又は部分的にオーバーラップする状態及び走査線６２が行方向に延在する空間６５_Ｂと一部が又は部分的にオーバーラップする状態も、「空間を塞がない」概念に含まれるものとする。いずれの場合にも、信号線６１及び走査線６２が空間６５_Ａ、６５_Ｂとオーバーラップしていない領域を透過表示領域として用いることになる。

また、反射電極６３の画素５０間の空間６５_Ａ、６５_Ｂを塞がないように配線を形成する際には、当該配線を反射電極６３の画素５０間の空間６５_Ａ、６５_Ｂを避けて形成することが好ましい。「空間を避けて」とは、反射電極６３の画素５０間の空間６５_Ａ、６５_Ｂ中に配線が存在しない（すなわち、当該空間６５_Ａ、６５_Ｂ中に配線がオーバーラップする領域が存在しない）状態をいう。

具体的には、図４に示すように、信号線６１については、列方向に延在する空間６５_Ａを避けて、すなわち、空間６５_Ａとの間にオーバーラップする領域（部分）を存在させずに配線するのが好ましい。また、走査線６２については、行方向に延在する空間６５_Ｂを避けて、すなわち、空間６５_Ｂとの間にオーバーラップする領域を存在させずに配線することが好ましい。反射電極６３の画素５０間の空間６５_Ａ、６５_Ｂ中に信号線６１及び走査線６２がオーバーラップする領域が存在しないことで、当該空間６５_Ａ、６５_Ｂの領域の全体を透過表示領域として用いることができるため、半透過型液晶表示装置１は、より高い透過表示性能を得ることが可能となる。

上述したように、半透過型液晶表示装置１は、反射電極６３の画素５０間の空間を用いて透過表示を行う、すなわち、当該空間の領域を透過表示領域とすることにより、画素５０内に透過表示領域を別途確保する必要がなくなる。このようにすることで、図３Ａと図４との対比から明らかなように、半透過型液晶表示装置１は、画素５０のサイズを同一とした場合、反射電極６３の寸法を反射型液晶表示装置の寸法と同等にできる。その結果、半透過型液晶表示装置１は、反射型表示装置と同等の反射表示性能を保ったまま、透過表示を実現可能となる。

［２−１．液晶表示パネルの駆動方式］
ところで、液晶表示パネル（液晶表示装置）においては、液晶に同極性の直流電圧が印加され続けることによって液晶の比抵抗（物質固有の抵抗値）等が劣化するのを抑制するために、コモン電位Ｖ_ＣＯＭを基準として映像信号の極性を所定の周期で反転させる駆動方式が採られる。

このような液晶表示パネルの駆動方式として、ライン反転、ドット反転、フレーム反転などの駆動方式が知られている。ライン反転は、１ライン（１画素行）に相当する１Ｈ（Ｈは水平期間）の時間周期で映像信号の極性を反転させる駆動方式である。ドット反転は、互いに隣接する上下左右の画素毎に映像信号の極性を交互に反転させる駆動方式である。フレーム反転は、１画面に相当する１フレーム毎に全画素に書き込む映像信号を一度に同じ極性で反転させる駆動方式である。

本実施形態において、半透過型液晶表示装置１は、上記の各駆動方式のいずれを採用することも可能である。ただし、次に説明する理由により、ライン反転やドット反転の駆動法よりも、フレーム反転の駆動方式を採用するのが好ましい。

フレーム反転の駆動方式を採用するのが好ましい理由について、図５のシミュレーション結果を用いて説明する。図５において、図５Ａは画素５０に電圧を印加しない場合のシミュレーション結果を、図５Ｂはライン反転又はドット反転の際に画素５０に電圧を印加した場合のシミュレーション結果を、図５Ｃはフレーム反転の際に画素５０に電圧を印加した場合のシミュレーション結果をそれぞれ表している。また、図５Ｂ、図５Ｃには、等電位線を一点鎖線で示している。

ライン反転又はドット反転の場合は、透明電極（対向電極）２１と反射電極（画素電極）６３との間の電位が隣接する２つの画素間で異なることにより、画素間における一方の画素近傍と他方の画素近傍での液晶分子の振る舞いが違ってくる。このため、画素間の液晶配向が安定しない。このことは、図５Ｂに一点鎖線で示す等電位線の分布からも明らかである。

このように、隣接する２つの画素間で電位が異なるライン反転又はドット反転の場合には、画素間の液晶配向を安定して制御することができない。液晶配向が安定しない画素間の空間を透過表示領域として用いて透過表示を行うと、残像が残る等の懸念がある。

これに対して、フレーム反転の場合は、透明電極２１と反射電極６３との間の電位が隣接する２つの画素間で同一であることにより、画素間における一方の画素近傍と他方の画素近傍とで液晶分子が同じような振る舞いをすることになる。このため、フレーム反転の駆動方式を用いた場合における画素間の液晶配向は、ライン反転又はドット反転の場合に比べて安定する。このことは、図５Ｃに一点鎖線で示す等電位線の分布からも明らかである。

このように、隣接する２つの画素間において電位が同一のフレーム反転の場合には、画素間の液晶配向を比較的安定して制御することができるため、当該画素間の空間を透過表示領域として用いて透過表示を行っても残像を効果的に抑制することができる。以上の理由から、反射電極６３の画素５０間の空間を用いて透過表示を行うにあたっては、ライン反転又はドット反転の駆動方式を用いるよりも、フレーム反転の駆動方式を用いる方が好ましい。ただし、先述したように、ライン反転又はドット反転の駆動方式の採用を排除するものではない。

［２−２．ＭＩＰ方式］
フレーム反転の駆動方式を用いる場合、１フレーム期間にわたって同じ極性の信号電圧を信号線に書き込むことになるために、シェーディングが発生する可能性がある。そこで、半透過型液晶表示装置１においては、フレーム反転の駆動方式を用いるにあたって、画素５０としてメモリ機能を有する画素、例えば、画素毎にデータを記憶可能なメモリを持つ、いわゆるＭＩＰ（Memory In Pixel）方式を採用することとする。ＭＩＰ方式の場合、画素５０には常に一定電圧が印加されることになるために、シェーディングを低減させることができる。

また、ＭＩＰ方式は、データを記憶するメモリを画素内に持つことにより、アナログ表示モードによる表示と、メモリ表示モードによる表示とを実現できる。アナログ表示モードとは、画素の階調をアナログ的に表示する表示モードである。メモリ表示モードとは、画素内のメモリに記憶されている２値情報（論理“１”／論理“０”）に基づいて、画素の階調をデジタル的に表示する表示モードである。

メモリ表示モードの場合、メモリに保持されている情報を用いるため、階調を反映した信号電位の書き込み動作をフレーム周期で実行する必要がない。そのため、メモリ表示モードの場合は、階調を反映した信号電位の書き込み動作をフレーム周期で実行する必要があるアナログ表示モードの場合に比べて消費電力が少なくて済む。換言すれば、半透過型液晶表示装置１の消費電力を低減することができる。

図６は、ＭＩＰ方式を採用した画素の回路構成の一例を示すブロック図であり、図中、図２Ａと同等の部位には同一の符号を付して示している。また、図７に、ＭＩＰ方式を採用した画素の動作説明に供するタイミングチャートを示す。

図６に示すように、画素５０は、液晶容量（液晶セル）５２に加えて、３つのスイッチ素子５４〜５６及びラッチ部５７を有する駆動回路部５８を備える。駆動回路部５８は、ＳＲＡＭ（Static Random Access Memory）機能を備えている。駆動回路部５８を備える画素５０は、ＳＲＡＭ機能付きの画素構成となっている。液晶容量（液晶セル）５２とは、画素電極（例えば、図４の反射電極６３）とこれに対向して配される対向電極との間で発生する液晶容量を意味している。

スイッチ素子５４は、信号線６１（図２Ａの信号線６１_１〜６１_３に相当）に一端が接続されている。スイッチ素子５４は、図２Ａの走査回路８０から走査信号φＶが与えられることによってオン（閉）状態となり、図２Ａの信号出力回路７０から信号線６１を介して供給されるデータＳＩＧを取り込む。ラッチ部５７は、互いに逆向きに並列接続されたインバータ５７１、５７２を有しており、スイッチ素子５４によって取り込まれたデータＳＩＧに応じた電位を保持（ラッチ）する。

スイッチ素子５５、５６の各一方の端子には、コモン電位Ｖ_ＣＯＭとは逆相の制御パルスＸＦＲＰ及び同相の制御パルスＦＲＰが与えられる。スイッチ素子５５、５６の各他方の端子は共通に接続され、その共通接続ノードが、本画素回路の出力ノードＮ_ｏｕｔとなる。スイッチ素子５５、５６は、ラッチ部５７の保持電位の極性に応じていずれか一方がオン状態となる。これにより、対向電極（図１の透明電極２１）にコモン電位Ｖ_ＣＯＭが印加されている液晶容量５２に対して、制御パルスＦＲＰ又は制御パルスＸＦＲＰが画素電極（例えば、図４の反射電極６３）に印加される。

図７から明らかなように、本例の場合、ラッチ部５７の保持電位が負側極性のときは、液晶容量５２の画素電位がコモン電位Ｖ_ＣＯＭと同相になるため黒表示となり、ラッチ部５７の保持電位が正側極性の場合は、液晶容量５２の画素電位がコモン電位Ｖ_ＣＯＭと逆相になるため白表示となる。

上述したことから明らかなように、ＭＩＰの画素５０は、ラッチ部５７の保持電位の極性に応じてスイッチ素子５５、５６のいずれか一方がオン状態となることで、液晶容量５２の画素電極（例えば、図４の反射電極６３）に対して、制御パルスＦＲＰ又は制御パルスＸＦＲＰが印加される。その結果、画素５０には常に一定の電圧が印加されることになるので、シェーディングの発生が抑制される。

なお、本例では、画素５０が内蔵するメモリとしてＳＲＡＭを用いる場合を例に挙げて説明したが、ＳＲＡＭは一例に過ぎず、他のメモリ、例えばＤＲＡＭ（Dynamic Random Access Memory）を用いる構成を採るようにしてもよい。

［２−３．面積階調法］
ＭＩＰ方式の場合、画素５０毎に１ビットで２階調しか階調表現を行うことができない。そこで、半透過型液晶表示装置１において、ＭＩＰ方式を採用するにあたっては、面積階調法を用いるのが好ましい。面積階調法とは、画素面積（画素電極の面積）に、例えば２：１の重みを付けて２ビットで４階調を表現する階調表現方式である。面積階調法の詳細については後述する。

具体的には、画素５０の反射表示領域となる反射電極６３（図４参照）を、面積的に重み付けした複数の電極に分割する面積階調法を用いている。そして、ラッチ部５７の保持電位によって選択された画素電位を面積的に重み付けした分割画素電極に通電し、重み付けした面積の組み合わせによって階調表示を行うようにする。以下において、面積的に重み付けして反射電極６３を分割した結果得られたそれぞれの電極を、分割画素電極という。

次に、面積階調法について具体的に説明する。面積階調法は、面積比を２^０、２^１、２^２、・・・、２^Ｎ−１という具合に重み付けしたＮ個の電極で２×Ｎ個の階調を表現する階調表現方式である（階調を表示するためのそれぞれのビットに１個の電極が対応する場合）。階調を表示するためのビットに複数個の電極が対応する場合、面積階調法は、それぞれのビットに対応する電極の面積比を２^０、２^１、２^２、・・・、２^Ｎ−１という具合に重み付けして、Ｎビットで２^Ｎの階調を表示する。

面積階調法は、例えば、ＴＦＴ特性のばらつきによる画質の不均一性を改善する等の目的で採用される。半透過型液晶表示装置１にあっては、画素電極としての反射電極６３の面積（画素面積）に２：１の重みを付けて分割することによって、２ビットで４階調を表現する面積階調法を採用するものとする。

画素面積に２：１の重みを付ける構造としては、図８Ａに示す反射電極６３Ａのように、画素５０の画素電極を面積Ｓの分割画素電極５０１と、分割画素電極５０１の２倍の面積（面積２×Ｓ）の分割画素電極５０２とに分割する構造が一般的である。しかし、反射電極６３Ａの構造は、画素５０の１画素の重心に対する各階調の重心が揃わない（一致しない）ため、階調表現の点で好ましくない。

画素５０の１画素の重心に対する各階調の重心を揃える構造としては、図８Ｂに示す反射電極６３Ｂのように、面積２×Ｓの分割画素電極５０４の中心部を矩形形状にくり抜き、そのくり抜いた矩形領域の中心部に面積Ｓの分割画素電極５０３を配置する構造がある。しかし、反射電極６３Ｂの構造は、分割画素電極５０３の両側に位置する、分割画素電極５０４の連結部５０４Ａ、５０４Ｂの幅が狭いため、分割画素電極５０４全体の反射面積が小さくなり、かつ連結部５０４Ａ、５０４Ｂの周辺に存在する液晶配向が難しい。

上述したように、面積階調で、無電界時に液晶分子が基板に対してほぼ垂直になるＶＡ（Vertical Aligned：垂直配向）モードにしようとすると、液晶分子に対する電圧の作用の仕方が電極形状又は電極のサイズ等によって変わるため、液晶を良好に配向させることが難しい。また、反射電極の面積比が反射率比になるとは限らないので階調設計が難しい。反射電極の反射率は、反射電極の面積及び液晶配向等によって決まる。図８Ａに示す反射電極６３Ａの構造の場合、面積比が１：２であっても電極周辺の長さ（周辺長さ）の比が１：２とはならない。例えば、分割画素電極５０１が、平面視が正方形形状であって一辺の長さがＬであり、分割画素電極５０２が、平面視が長方形形状であって短辺の長さがＬ、長辺の長さが２×Ｌである場合を考える。この場合、分割画素電極５０１の周辺長さは４×Ｌ、分割画素電極５０２の周辺長さは６×Ｌとなって、周辺長さの比は２：３になる。このため、反射電極の面積比が反射率比になるとは限らない。

階調の表現性と反射面積の有効活用とを考慮すると、面積階調法を採用するにあたっては、図８Ｃに示す反射電極６３Ｃのように、反射電極６３Ｃが同じ面積（大きさ）の複数（本例では３個）の分割画素電極５０５、５０６Ａ、５０６Ｂに分割されることが望ましい。反射電極６３Ｃは、複数（この例では３個）の分割画素電極５０５、５０６Ａ、５０６Ｂを有し、これらの面積の組み合わせによって面積階調が可能になる。

この３分割の電極構成を有する反射電極６３Ｃは、分割画素電極５０６Ａ、５０６Ｂが分割画素電極５０５の両側に配置される。すなわち、３個の分割画素電極５０６Ａ、５０５、５０６Ｂは、この順に並んで１列に配置される。反射電極６３Ｃは、分割画素電極５０５の両側に配置された分割画素電極５０６Ａ、５０６Ｂを組とする。そして、反射電極６３Ｃは、当該組となる２個の分割画素電極５０６Ａ、５０６Ｂが同時に駆動されることで、両者の間に配置された分割画素電極５０５との間で画素面積に２：１の重みを付けることができる。

２個の分割画素電極５０６Ａ、５０６Ｂを同時に駆動するにあたっては、図８Ｃに示すように、２個の分割画素電極５０６Ａ、５０６Ｂを、例えばＩＴＯ等の導体５１０によって、互いに電気的に接続するのが好ましい。２個の分割画素電極５０６Ａ、５０６Ｂを電気的に接続することで、２個の分割画素電極５０６Ａ、５０６Ｂを１個の駆動回路によって駆動することができる。したがって、２つの分割画素電極５０６Ａ、５０６Ｂを別々の駆動回路によって駆動する構成を採用する場合よりも画素（カラー表示の場合は１個の副画素）の駆動回路部５８の構成を簡略化できる利点がある。

反射電極６３Ｃ、より具体的には、反射電極６３Ｃを有する副画素（モノクロ表示のみの場合は画素）は、ｎ（ｎは２以上の整数）＝２ビットで２^ｎ＝４階調を表示する面積階調が可能である。この場合、１個の副画素は、１個の分割画素電極５０５と、２個の分割画素電極５０６Ａ、５０６Ｂとに対して、図６に示す駆動回路部５８をそれぞれ１個ずつ備えている。反射電極６３Ｃを有する副画素に対して２ビットでの面積階調を行う場合、最下位のビットに対応する電極が分割画素電極５０５であり、最下位よりも上位のビット、すなわち最上位のビットに対応する電極が分割画素電極５０６Ａ、５０６Ｂの組となる。

反射電極６３Ｃが有する、それぞれの分割画素電極５０６Ａ、５０５、５０６Ｂは、平面視において正方形形状かつ一辺の長さがＬである。また、これらは形状及び大きさが等しい。このため、１個の分割画素電極５０５と、２個の分割画素電極５０６Ａ、５０６Ｂとの面積比は１：２となる。また、１個の分割画素電極５０５の周辺長さの総和は４×Ｌであり、２個の分割画素電極５０６Ａ、５０６Ｂの周辺長さの総和は８×Ｌである。したがって、ｎ＝２ビットで面積階調が可能な反射電極６３Ｃは、それぞれのビットに対応する１個の分割画素電極５０５と２個の分割画素電極５０６Ａ、５０６Ｂとにおいて、それぞれの周辺長さの総和の比が１：２^ｎ−１＝１：２となる。このため、ｎ（本例では２）ビットでの面積階調が可能な反射電極６３Ｃは、それぞれのビットに対応する電極（分割画素電極５０５、５０６Ａ、５０６Ｂ）の面積比を反射率比に近づけることができる。その結果、反射電極６３Ｃは、階調表示をする際の特性（階調特性）が向上する。

上述したように、反射電極６３Ｃは、１個の分割画素電極５０５の両側に２個の分割画素電極５０６Ａ、５０６Ｂが配置されている。すなわち、反射電極６３Ｃは、ｎ（＝２）ビットの面積階調において最下位のビットに対応する電極である分割画素電極５０５を中心として、最下位のビットよりも上位（本例では最上位）のビットに対応する電極である２個の分割画素電極５０６Ａ、５０６Ｂが対称に配置されている。このため、反射電極６３Ｃは、１画素（カラー表示の場合は１個の副画素）の重心に対する各階調の重心を揃えることができるので、階調特性が向上する。

図８Ｄに示す反射電極６３Ｄは、３分割されることにより、３個の分割画素電極５０５、５０６Ａ、５０６Ｂを有している。そして、反射電極６３Ｄは、３個の分割画素電極５０５、５０６Ａ、５０６Ｂのうちの２個の分割画素電極５０６Ａ、５０６Ｂと残りの１個の分割画素電極５０５との面積の組み合わせによって面積比が２：１、かつ２ビットの面積階調を行う。２個の分割画素電極５０６Ａ、５０６Ｂは隣接して配置され、かつ同一の平面内で導体５１１によって電気的に接続される。２個の分割画素電極５０６Ａ、５０６Ｂのうち分割画素電極５０６Ａは、１個の分割画素電極５０５と隣接している。１個の分割画素電極５０５が最下位ビットに対応する電極であり、２個の分割画素電極５０６Ａ、５０６Ｂが最下位のビットよりも上位、より具体的には最上位のビットに対応する電極である。

導体５１１は、２個の分割画素電極５０６Ａ、５０６Ｂと同一の材料であり、さらに、導体５１１と２個の分割画素電極５０６Ａ、５０６Ｂとは同一の平面内で、かつ一体で形成される。同一の平面内で、かつ一体で形成されるとは、図１に示す、同一の平坦化膜１５の表面に、導体５１１と２個の分割画素電極５０６Ａ、５０６Ｂとが一体で形成されることをいう。

本例において、３個の分割画素電極５０５、５０６Ａ、５０６Ｂの形状及び大きさが等しい場合、１個の分割画素電極５０５と２個の分割画素電極５０６Ａ、５０６Ｂとの面積比及び周辺長さの総和の比を求めるときには、導体５１１の面積及び周辺長さは用いない。１個の分割画素電極５０５と、２個の分割画素電極５０６Ａ、５０６Ｂとの面積比は１：２となる。また、それぞれのビットに対応する１個の分割画素電極５０５と２個の分割画素電極５０６Ａ、５０６Ｂとは、それぞれの周辺長さの総和の比が１：２^ｎ−１＝１：２となる。このため、ｎ（本例では２）ビットでの面積階調が可能な反射電極６３Ｃは、それぞれのビットに対応する電極（分割画素電極５０５、５０６Ａ、５０６Ｂ）の面積比を反射率比に近づけることができる。

導体５１１は、同一平面内において、２個の分割画素電極５０６Ａ、５０６Ｂとの間に配置されて両者を電気的に接続する。導体５１１の幅（図８ＤにおいてはＸ方向における寸法）は、分割画素電極５０６Ａ、５０６Ｂの幅（図８ＤにおいてはＸ方向における寸法）よりも小さい。本実施形態において、導体５１１の幅は、分割画素電極５０６Ａ、５０６Ｂの幅の１／１０以上１／５以下の範囲が好ましい。導体５１１の幅をこのような範囲とすることで、前述した面積比及び周辺長さの総和を求める際には、導体５１１の面積及び周辺長さを無視することができる。なお、本実施形態において、導体５１１は、２個の分割画素電極５０６Ａ、５０６Ｂの幅方向における中央に配置されるが、導体５１１の位置は２個の分割画素電極５０６Ａ、５０６Ｂの間であれば、これに限定されるものではない。

３個の分割画素電極５０５、５０６Ａ、５０６Ｂの形状と大きさとの少なくとも一方が異なる場合、１個の分割画素電極５０５と２個の分割画素電極５０６Ａ、５０６Ｂとの面積比及び周辺長さの総和の比を求めるときには、導体５１１の面積及び周辺長さを用いてもよい。すなわち、導体５１１の面積及び周辺長さ（２個の分割画素電極５０６Ａ、５０６Ｂの間の部分における周辺長さの総和）を含めて、１個の分割画素電極５０５と、２個の分割画素電極５０６Ａ、５０６Ｂとの面積比及び周辺長さの総和の比とを求める。ｎ＝２ビットで４階調を表現する場合、面積比は１：２、周辺長さの総和の比は１：２となるように、３個の分割画素電極５０５、５０６Ａ、５０６Ｂ及び導体５１１の面積と周辺長さとを調整する。

図８Ｃに示す反射電極６３Ｃを形成する場合、図１に示す平坦化膜１５を２層とし、２層目の表面に形成された２個の分割画素電極５０６Ａ、５０６Ｂ同士を、１層目と２層目との間に形成されたＩＴＯ等の導体によって接続する。このため、反射電極６３Ｃは、階調特性は優れるが、製造工程は増加する。図８Ｄに示す反射電極６３Ｄは、導体５１１と２個の分割画素電極５０６Ａ、５０６Ｂとを、同一の平坦化膜１５の表面に一体で形成する。このため、反射電極６３Ｄは、図１に示す平坦化膜１５は１層でよいので、工程数の増加を抑制できる。

反射電極６３Ｄは、１画素（カラー表示の場合は１個の副画素）の重心に対する各階調の重心がずれているので、反射電極６３Ｃと比較して階調特性はやや劣る。しかし、自然画のように中間調を多用する場合以外であって、比較的単純な画像のみを表示する場合は、反射電極６３Ｄの階調特性でも十分である場合がある。このような場合、半透過型液晶表示装置１に反射電極６３Ｄを用いると、製造工程を少なくして製造コストを低減できるという利点が得られる。

次に、ｎ＝２よりも大きいビット数で２^ｎ階調を表示可能な例を説明する。図８Ｅに示す反射電極６３Ｅ及び図８Ｆに示す反射電極６３Ｆは、いずれも、ｎ＝３ビットで２^ｎ＝８階調を表示する面積階調が可能である。図８Ｅに示す反射電極６３Ｅは、１個の分割画素電極５０５と、２個の分割画素電極５０６Ａ、５０６Ｂと、４個の分割画素電極５０７Ａ、５０７Ｂ、５０７Ｃ、５０７Ｄとを有している。すなわち、反射電極６３Ｅは、１個の電極を７分割したものである。

２個の分割画素電極５０６Ａ、５０６Ｂは、互いに導体５１０で電気的に接続されている。また、４個の分割画素電極５０７Ａ、５０７Ｂ、５０７Ｃ、５０７Ｄは、互いに導体５１２で電気的に接続されている。反射電極６３Ｅは、１個の分割画素電極５０５が最下位のビット（１ビット）、２個の分割画素電極５０６Ａ、５０６Ｂが最下位の次のビット（２ビット）、４個の分割画素電極５０７Ａ、５０７Ｂ、５０７Ｃ、５０７Ｄが最上位のビット（３ビット）となる。したがって、２ビットに対応する２個の分割画素電極５０６Ａ、５０６Ｂ同士は互いに電気的に接続され、また、３ビットに対応する４個の分割画素電極５０７Ａ、５０７Ｂ、５０７Ｃ、５０７Ｄ同士は互いに電気的に接続される。このように、それぞれのビットに対応する２以上の電極（分割画素電極）同士は、互いに電気的に接続されている。

図８Ｅに示すように、１ビットに対応する分割画素電極５０５の両側に、２ビットに対応する分割画素電極５０６Ａ、５０６Ｂがそれぞれ配置される。また、３ビットに対応する４個の分割画素電極５０７Ａ、５０７Ｂ、５０７Ｃ、５０７Ｄのうち、分割画素電極５０７Ａは分割画素電極５０６Ａと隣接して配置され、分割画素電極５０７Ｂは分割画素電極５０６Ｂと隣接して配置される。さらに、分割画素電極５０７Ｃは、分割画素電極５０７Ａに隣接して配置され、分割画素電極５０７Ｄは、分割画素電極５０７Ｂに隣接して配置される。反射電極６３Ｅは、最下位のビットに対応する分割画素電極５０５の両側に、次に上位のビットに対応する２個の分割画素電極５０６Ａ、５０６Ｂがそれぞれ配置される。また、２個の分割画素電極５０６Ａ、５０６Ｂのビットよりも上位のビットに対応する４個の分割画素電極５０７Ａ、５０７Ｂ、５０７Ｃ、５０７Ｄは、分割画素電極５０５を挟んで両側に配置された分割画素電極５０６Ａ、５０６Ｂの両側に、それぞれ２個ずつ配置される。このように、反射電極６３Ｅは、最下位のビットに対応する電極としての分割画素電極５０５を中心として、最下位のビットよりも上位のビットに対応する電極が対称に配置される。

図８Ｆに示す反射電極６３Ｆは、図８Ｅに示す反射電極６３Ｅと同様であるが、次の点が異なる。すなわち、最上位のビット（この例では３ビット）に対応する４個の分割画素電極５０７Ａ、５０７Ｂ、５０７Ｃ、５０７Ｄのうち、分割画素電極５０６Ａ側に配置された２個の分割画素電極５０７Ａ、５０７Ｃ同士と、分割画素電極５０６Ｂ側に配置された２個の分割画素電極５０７Ｂ、５０７Ｄ同士とが、同一平面内において、それぞれ導体５１４で電気的に接続される。４個の分割画素電極５０７Ａ、５０７Ｂ、５０７Ｃ、５０７Ｄのうち、２個の分割画素電極５０７Ａ、５０７Ｂは、互いに導体５１３で電気的に接続されている。

図８Ｄに示す反射電極６３Ｄと同様に、反射電極６３Ｆが有する７個の分割画素電極５０５、５０６Ａ、５０６Ｂ、５０７Ａ、５０７Ｂ、５０７Ｃ、５０７Ｄの形状及び大きさが等しい場合、上述した面積比及び周辺長さの総和の比を求める際には、導体５１４の面積及び周辺長さは用いられない。導体５１４の幅（図８ＦにおいてはＸ方向における寸法）及び導体５１４が配置される位置については、上述した反射電極６３Ｄと同様である。

反射電極６３Ｅ、６３Ｆが有する７個の分割画素電極５０５、５０６Ａ、５０６Ｂ、５０７Ａ、５０７Ｂ、５０７Ｃ、５０７Ｄは、それぞれの形状及び大きさが等しい。このため、１ビットに対応する１個の分割画素電極５０５の面積と、２ビットに対応する２個の分割画素電極５０６Ａ、５０６Ｂ両方の面積と、３ビットに対応する４個の分割画素電極５０７Ａ、５０７Ｂ、５０７Ｃ、５０７Ｄすべての面積との比（面積比）は、１：２：４になる。また、１ビットに対応する１個の分割画素電極５０５の周辺長さの総和と、２ビットに対応する２個の分割画素電極５０６Ａ、５０６Ｂの周辺長さの総和と、３ビットに対応する４個の分割画素電極５０７Ａ、５０７Ｂ、５０７Ｃ、５０７Ｄの周辺長さの総和との比は、１：２：２^ｎ−１＝１：２：２^２＝１：２：４となる。このため、ｎ（本例では３）ビットでの面積階調が可能な反射電極６３Ｅ、６３Ｆは、それぞれのビットに対応する電極（分割画素電極５０５、５０６Ａ、５０６Ｂ、５０７Ａ、５０７Ｂ、５０７Ｃ、５０７Ｄ）の面積比を反射率比に近づけることができる。

反射電極６３Ａから６３Ｆは、透過表示をする場合、図４に示す反射電極６３の画素５０間の空間６５_Ａ、６５_Ｂに加え、複数の分割画素電極５０１、５０２、５０５、５０６Ａ、５０６Ｂ等うち隣接する分割画素電極の間からもバックライト光を透過させる。このように、反射電極６３Ａから６３Ｆのうちいずれか１つを備える半透過型液晶表示装置１は、反射電極６３の画素５０間の空間６５_Ａ、６５_Ｂを少なくとも用いて透過表示を行う。

図９Ａに示すカラー画像を表示する画素（カラー画素）５ａは、Ｒ、Ｇ、Ｂの各色に対応した副画素（画素）５０Ｒ、５０Ｇ、５０Ｂを有している。それぞれの副画素５０Ｒ、５０Ｇ、５０Ｂは、３個の分割画素電極５０５、５０６Ａ、５０６Ｂを有する反射電極６３Ｃを備えている。反射電極６３Ｃは、図８Ｃに示したものと同一である。また、Ｒに対応する副画素５０Ｒはカラーフィルタ２２Ｒを備え、Ｇに対応する副画素５０Ｇはカラーフィルタ２２Ｇを備え、Ｂに対応する副画素５０Ｂはカラーフィルタ２２Ｂを備える。それぞれの副画素５０Ｒ、５０Ｇ、５０Ｂは、ブラックマトリックスＢＭで区画されている。ブラックマトリックスＢＭの間の領域は、副画素５０Ｒ、５０Ｇ、５０Ｂの開口ＯＰになる。副画素５０Ｒ、５０Ｇ、５０Ｂは、いずれもｎ＝２ビットで４階調の面積階調が可能である。

図９Ｂに示すカラー画像を表示する画素（カラー画素）５ｂは、Ｒ、Ｇ、Ｂの各色に対応した副画素５０Ｒｂ、５０Ｇｂ、５０Ｂｂを有している。それぞれの副画素５０Ｒｂ、５０Ｇｂ、５０Ｂｂは、３個の分割画素電極５０５ｂ、５０６Ａｂ、５０６Ｂｂを有する反射電極６３ｂを備えている。分割画素電極５０６Ａｂ、５０５ｂ、５０６Ｂｂは、カラー画素５ｂの列方向（図９ＢのＹ方向）に向かって延在する、平面視が長方形形状の電極である。分割画素電極５０６Ａｂ、５０５ｂ、５０６Ｂｂは、いずれも形状及び大きさが同一である。

分割画素電極５０６Ａｂ、５０５ｂ、５０６Ｂｂは、この順に、カラー画素５ｂの行方向（図９ＢのＸ方向）に配列されている。分割画素電極５０６Ａｂ、５０６Ｂｂは、例えば、ＩＴＯ等の導体によって電気的に接続されている。このため、副画素５０Ｒｂ、５０Ｇｂ、５０Ｂｂは、分割画素電極５０５ｂと分割画素電極５０６Ａｂ、５０６Ｂｂとによって、ｎ＝２ビットで４階調の面積階調が可能である。

Ｒに対応する副画素５０Ｒｂはカラーフィルタ２２Ｒを備え、Ｇに対応する副画素５０Ｇｂはカラーフィルタ２２Ｇを備え、Ｂに対応する副画素５０Ｂｂはカラーフィルタ２２Ｂを備える。それぞれの副画素５０Ｒｂ、５０Ｇｂは、カラーフィルタ２２Ｒ、２２Ｇ同士の一部が重なり合い、また、それぞれの副画素５０Ｇｂ、５０Ｂｂは、カラーフィルタ２２Ｇ、２２Ｂ同士の一部が重なり合っている。カラーフィルタ２２Ｒ、２２Ｇ同士、カラーフィルタ２２Ｇ、２２Ｂ同士が重なり合う部分を、オーバーラップ部ＯＬという。それぞれの副画素５０Ｒｂ、５０Ｇｂ、５０Ｂｂは、オーバーラップ部ＯＬで区画されている。オーバーラップ部ＯＬの間の領域は、副画素５０Ｒ、５０Ｇ、５０Ｂの開口ＯＰになる。

カラー画素５ａは、副画素５０Ｒ、５０Ｇ、５０ＢがブラックマトリックスＢＭで区画されているので、行方向における副画素５０Ｒ、５０Ｇ、５０Ｂの間からは光が透過しない。カラー画素５ｂは、副画素５０Ｒｂ、５０Ｇｂ、５０Ｂｂがオーバーラップ部ＯＬで区画されているので、行方向における副画素５０Ｒｂ、５０Ｇｂ、５０Ｂｂの間は、列方向における副画素５０Ｒｂ、５０Ｇｂ、５０Ｂｂの間よりも光の透過率が低い。

カラー画素５ａが有する副画素５０Ｒ、５０Ｇ、５０Ｂは、開口ＯＰにおける周辺長さの総和の比が、１：２^２−１＝１：２となる。すなわち、副画素５０Ｒ、５０Ｇ、５０Ｂは、ブラックマトリックスＢＭと接していない部分であって、開口ＯＰに現れている周辺長さの総和の比が、１：２となる。このため、副画素５０Ｒ、５０Ｇ、５０Ｂは、ブラックマトリックスＢＭによって列方向の光の寄与がない場合であっても、それぞれのビットに対応する電極（分割画素電極５０５、５０６Ａ、５０６Ｂ）の面積比を反射率比に近づけることができる。これは、ブラックマトリックスＢＭを用いず、カラーフィルタ２２Ｒ、２２Ｇ、２２Ｂのオーバーラップを用いてそれぞれの副画素５０Ｒ、５０Ｇ、５０Ｂを区画し、列方向の光の寄与が少ない場合であっても同様である。

これに対し、カラー画素５ｂは、オーバーラップ部ＯＬと隣接する分割画素電極５０６Ａｂ又は分割画素電極５０６Ｂｂについて、隣接する部分は光の寄与が少ない。このため、上述した周辺長さの総和の比を求めるにあたり、オーバーラップ部ＯＬと隣接する部分における分割画素電極５０６Ａｂ又は分割画素電極５０６Ｂｂの辺は用いない。したがって、カラー画素５ｂが有する副画素５０Ｒｂ、５０Ｇｂ、５０Ｂｂは、開口ＯＰにおける周辺長さの総和の比が１：２^２−１＝１：２とはならない。次に、この理由を具体的に説明する。

分割画素電極５０５ｂ、５０６Ａｂ、５０６Ｂｂの長辺の長さをＬ、短辺の長さをＡとすると、それぞれの周辺長さは、２×（Ｌ＋Ａ）となる。副画素５０Ｒｂ、５０Ｂｂにおいて、最下位ビットに対応する分割画素電極５０５ｂの周辺長さの総和は２×（Ｌ＋Ａ）であり、最上位ビットに対応する分割画素電極５０６Ａｂ、５０６Ｂｂの周辺長さは、２×（Ｌ＋Ａ）＋Ｌ＋２×Ａ＝３×Ｌ＋４×Ａとなる。したがって、副画素５０Ｒｂ、５０Ｂｂにおいて、それぞれのビットに対応する分割画素電極５０５ｂ、５０６Ａｂ、５０６Ｂｂは、周辺長さの総和の比は２×（Ｌ＋Ａ）：３×Ｌ＋４×Ａとなり、１：２とはならない。

同様に、副画素５０Ｇｂにおいて、最下位ビットに対応する分割画素電極５０５ｂの周辺長さの総和は２×（Ｌ＋Ａ）であり、最上位ビットに対応する分割画素電極５０６Ａｂ、５０６Ｂｂの周辺長さは、２×（Ｌ＋２×Ａ）となる。したがって、副画素５０Ｒｂ、５０Ｂｂにおいて、それぞれのビットに対応する分割画素電極５０５ｂ、５０６Ａｂ、５０６Ｂｂは、周辺長さの総和の比はＬ＋Ａ：Ｌ＋２×Ａとなり、１：２とはならない。

このように、副画素５０Ｒｂ、５０Ｇｂ、５０Ｂｂは、開口ＯＰにおける周辺長さの総和の比が１：２^２−１＝１：２とはならないので、それぞれのビットに対応する電極（分割画素電極５０５ｂ、５０６Ａｂ、５０６Ｂｂ）の面積比を反射率比に近づけることができず、階調特性が低下する可能性がある。ブラックマトリックスＢＭ又はオーバーラップ部ＯＬで副画素が区画されている場合、カラー画素５ａの副画素５０Ｒ等が有する反射電極６３Ｃのように、開口ＯＰにおいてブラックマトリックスＢＭ等と接していない部分であって、開口ＯＰに現れている周辺長さの総和の比が、１：２：・・・：２^ｎ−１となっていればよい。このようにすることで、それぞれのビットに対応する電極（分割画素電極５０５ｂ、５０６Ａｂ、５０６Ｂｂ）の面積比を反射率比に近づけることができるので、階調特性が向上する。次に、半透過型液晶表示装置１の階調と輝度との関係を説明する。

図１０Ａは階調０、図１０Ｂは階調１、図１０Ｃは階調２、図１０Ｄは階調３を示す。階調０は、画素５０が備える３個の分割画素電極５０５、５０６Ａ、５０６Ｂの部分すべてが黒表示である。階調１は、分割画素電極５０５の部分が白表示で、２個の分割画素電極５０６Ａ、５０６Ｂが黒表示である。階調２は、２個の分割画素電極５０６Ａ、５０６Ｂが白表示で、分割画素電極５０５の部分が黒表示である。階調３は、３個の分割画素電極５０５、５０６Ａ、５０６Ｂの部分すべてが白表示である。

画素５０は、分割画素電極５０５、５０６Ａ、５０６Ｂの形状、電圧のかけ方、バックライト光の広がり具合又は液晶配向により、輝度と階調との関係が比例関係にならないことがある。画素５０は、分割画素電極５０５と、互いに電気的に接続された分割画素電極５０６Ａ、５０６Ｂとを用いて２ビットの面積階調が可能である。分割画素電極５０５が最下位のビットに対応し、分割画素電極５０６Ａ、５０６Ｂが最上位のビットに対応する。図１１Ａ〜図１１Ｄは、画素５０の輝度を計測し、階調に対して整理した結果を示している。図１１Ａ〜図１１Ｄに示すように、画素５０は、すべての色で、階調１、２と比較して階調３の輝度が低くなる。これは、階調１、２と比較して、階調３は、隣接する画素の影響が大きいことに起因すると考えられる。

例えば、階調１は、図１０Ｂに示すように、画素５０の分割画素電極５０５のみに電圧が印加されているため、分割画素電極５０５は、隣接する分割画素電極５０６Ａ、５０６Ｂの影響を受けない。このため、分割画素電極５０５は、分割画素電極５０５と分割画素電極５０６Ａ、５０６Ｂとの距離をｄとすると、階調１においては分割画素電極５０５からｄ／２を超えた領域Ａａに存在する液晶分子まで動く。

階調２は、図１０Ｃに示すように、画素５０の分割画素電極５０６Ａ、５０６Ｂに電圧が印加されている。分割画素電極５０６Ａ、５０６Ｂは、電圧が印加されていない分割画素電極５０５の両側に配置されているので、分割画素電極５０５の影響を受けない。このため、分割画素電極５０６Ａ、５０６Ｂは、階調２においては分割画素電極５０６Ａ、５０６Ｂからｄ／２を超えた領域Ａｂに存在する液晶分子まで動く。

階調３は、図１０Ｄに示すように、画素５０の分割画素電極５０５、５０６Ａ、５０６Ｂに電圧が印加されている。このため、分割画素電極５０５、５０６Ａ、５０６Ｂは、隣接する部分において、互いに影響を受けない。その結果、分割画素電極５０６Ａ、５０６Ｂは、階調３においては分割画素電極５０５と隣接する部分のみ、分割画素電極５０６Ａ、５０６Ｂからｄ／２までの領域、すなわち領域ＡｃのＲｉで示す領域に存在する液晶分子しか動かない。そして、分割画素電極５０５は、階調３においては分割画素電極５０６Ａ、５０６Ｂと隣接する部分のみ、分割画素電極５０５からｄ／２までの領域、すなわち領域ＡｄのＲｉで示す領域に存在する液晶分子しか動かない。

階調１においては、分割画素電極５０５の全周にわたって分割画素電極５０５からｄ／２を超えて液晶分子が動く。階調２においては、分割画素電極５０６Ａ、５０６Ｂの全周にわたって分割画素電極５０５からｄ／２を超えて液晶分子が動く。階調３において、分割画素電極５０５は、その２辺において分割画素電極５０５からｄ／２を超えて液晶分子が動き、残りの２辺においては分割画素電極５０５からｄ／２までしか液晶分子は動かない。そして、分割画素電極５０６Ａ、５０６Ｂは、その３辺において分割画素電極５０６Ａ、５０６Ｂからｄ／２を超えて液晶分子が動き、残りの１辺においては分割画素電極５０６Ａ、５０６Ｂからｄ／２までしか液晶分子は動かない。このため、階調１と階調２とは、分割画素電極５０５、５０６Ａ、５０６Ｂの周囲の液晶分子が動く領域の大きさが比例するが、階調２と階調３とは、分割画素電極５０５、５０６Ａ、５０６Ｂの周囲の液晶分子が動く領域の大きさが比例しない。画素５０において輝度と階調との関係が比例関係にならないのは、階調によって液晶分子が動く領域の大きさが比例しないことが原因であると考えられる。

これを解消するため、本実施形態では、画素５０が備える複数の電極としての分割画素電極５０５、５０６Ａ、５０６Ｂは、輝度と階調とが比例して変化するように配置される。具体的には、図１２に示すように、分割画素電極５０６Ａ、５０５、５０６Ｂは、列方向（図１２ではＹ方向）に隣接する画素５０同士の間隔ｄと１つの画素５０内で隣接する分割画素電極５０６Ａ、５０５、５０６Ｂ同士の間隔Ｄとが異なっている。本実施形態では、ｄ＜Ｄである。これは、１つの画素５０内に存在する分割画素電極５０６Ａ、５０５、５０６Ｂは、上位のビットに対応する分割画素電極５０６Ａ、５０６Ｂよりも下位のビットに対応する分割画素電極５０５の方が、隣接する分割画素電極との距離が大きいということになる。

一般的に、分割画素電極５０５、５０６Ａ、５０６Ｂは、隣接する分割画素電極５０５、５０６Ａ、５０６Ｂの間隔は行方向（図１２ではＸ方向）及び列方向において同一である。本実施形態では、隣接する分割画素電極５０５、５０６Ａ、５０６Ｂの間隔を、列方向に隣接する画素５０同士において隣接する分割画素電極５０６Ａ、５０６Ｂの間隔ｄよりも、１個の画素５０内で隣接する分割画素電極５０６Ａ、５０５、５０６Ｂ同士の間隔Ｄの方を大きくしている。このようにすることで、画素５０が備える分割画素電極５０５、５０６Ａ、５０６Ｂすべてに電圧を印加した場合、分割画素電極５０５と、分割画素電極５０６Ａ、５０６Ｂとが隣接する領域は、隣接する画素５０間の間隔ｄの１／２を超えて液晶分子が動くことができる。このため、隣接する分割画素電極５０５、５０６Ａ、５０６Ｂの間隔をすべて同一とした場合と比較して、階調３の輝度が向上する。その結果、輝度と階調とが比例して変化するようになり、階調特性が向上する。また、隣接する分割画素電極５０５、５０６Ａ、５０６Ｂの間隔を調整するので、比較的簡単に各階調間における輝度を調整することができる。

このように、本実施形態において、半透過型液晶表示装置１が有する反射電極６３Ｃから６３Ｆは、複数の画素（カラー表示においては副画素）５０毎に設けられた複数の電極としての分割画素電極５０５、５０６Ａ、５０６Ｂ等を有し、これらの面積の組み合わせによって２^ｎ階調を表示するｎビットでの面積階調が可能である。そして、それぞれのビットに対応する分割画素電極５０５、５０６Ａ、５０６Ｂ等は、周辺長さの総和の比が、１：２：・・・：２^ｎ−１となる。このため、ｎビットでの面積階調が可能な反射電極６３Ｃから６３Ｆは、それぞれのビットに対応する電極（分割画素電極５０５、５０６Ａ、５０６Ｂ等）の面積比を反射率比に近づけて、階調特性を向上させることができる。また、分割画素電極５０５、５０６Ａ、５０６Ｂ等の形状及び大きさを等しくすることによって、分割画素電極５０５、５０６Ａ、５０６Ｂ等の設計及び製造が比較的容易になる。上記説明においては、分割画素電極５０５、５０６Ａ、５０６Ｂ等の形状は正方形又は長方形とした。しかし、面積比及び周辺長さの総和の比が本実施形態の範囲であれば、分割画素電極５０５、５０６Ａ、５０６Ｂ等の形状は、正方形又は長方形に限定されるものではない。

なお、本実施形態では、ＭＩＰ方式を採用するにあたって、面積階調法を用いる場合を例に挙げて説明したが、他の階調法、例えば時分割階調法を用いるようにしてもよい。ただし、面積階調法の場合、静止画であっても時間によって画素電位が異なり、画素内及び画素間の液晶分子が動いてしまう。したがって、時分割階調法を用いるよりも面積階調法を用いる方が好ましい。また、面積階調法の場合には、画素電極、すなわち、反射電極６３を分割することから、電極間の隙間が多くなるために、パネルの透過率としては分割しない場合よりも高くなる利点がある。

また、上記の例では、メモリ機能を有する画素として、画素毎にデータを記憶可能なメモリを持つＭＩＰの画素を用いるとしたが、これは一例に過ぎない。メモリ機能を有する画素としては、ＭＩＰの画素の他に、例えば、周知のメモリ性液晶を用いる画素を例示することができる。

［２−４．表示モード］
液晶の表示モードには、電界（電圧）無印加時に白表示、電界印加時に黒表示になるノーマリーホワイトモードと、電界無印加時に黒表示、電界印加時に白表示になるノーマリーブラックモードとがある。この両モードは液晶セルの構造は同じであり、図１の偏光板１１、２６の配置が異なる。

反射電極６３の画素５０間の空間を用いて透過表示を行う場合、画素間の液晶分子はすべてスイッチングする訳ではなく、液晶分子が動かない領域も存在する。ノーマリーホワイトモードの場合、液晶分子が動かない領域の存在によって黒を締めることができないために、コントラストが低くなる懸念がある。

図１３に、反射電極６３の画素間の空間を用いて透過表示を行う場合における画素間の液晶分子の動きを示す。図１３において、反射電極６３の中央部の位置Ａでは液晶分子が完全に動く。これに対して、画素間における反射電極６３の近傍の位置Ｂでは液晶分子がある程度動き、画素間の中央部の位置Ｃでは液晶分子が全く動かない。

このようにすることで、液晶分子が全く動かない画素間の中央部の領域では、透過率が反射電極６３の領域に比べて極端に高くなるため光漏れが生じる。したがって、黒が締まらなくなるためコントラストが低下する。

図１４に、ノーマリーホワイトモードの場合の画素間における透過率のシミュレーション結果を示す。なお、図１４において、位置Ａ、Ｂ、Ｃでは、図１３の位置Ａ、Ｂ、Ｃにそれぞれ対応している。図１４のシミュレーション結果から、図１３における画素間の中央部の位置Ｃでは液晶分子がまったく動いていないために透過率が高い（例えば、０．３５程度）ことがわかる。

このような理由から、本実施形態に係る半透過型液晶表示装置の表示モードとして、ノーマリーブラックモードを採用するのが好ましい。ノーマリーブラックモードにすれば、液晶に電圧が印加されていない状態、すなわち、液晶配向が均一な状態で黒表示になり、黒を締めることができるため、コントラストを上げることができる。ただし、ノーマリーホワイトモードの採用を排除するものではない。

光学特性の実測結果の一例として、ノーマリーホワイトモードの場合、白透過率（％）が０．９３程度、黒透過率（％）が０．２９程度であるため、コントラストが３程度である。ノーマリーブラックモードの場合、白透過率（％）が０．７１程度、黒透過率（％）が０．０６程度であるため、コントラストが１２程度である。すなわち、ノーマリーブラックモードを採用することで、コントラストをノーマリーホワイトモードの場合の４倍程度に向上させることができる。

（カラーフィルタのオーバーラップ）
ＴＦＴが形成される、図１に示す第１基板１４に対向する第２基板２３にカラーフィルタ２２を形成する場合、第１基板１４と第２基板２３とを重ね合わせる際のずれ（重ねずれという）を考慮する必要がある。図１５Ａに示すように、ブラックマトリックスＢＭを遮光帯として用いて副画素５０Ｒ、５０Ｇ、５０Ｂ間を区画すると、図１５Ｂに示すように、重ねずれによって透過率が大きく変化してしまう。重ねずれが生じたとしても画素５０間にブラックマトリックスＢＭが配置されるように、隣接するブラックマトリックスＢＭ同士の間隔を大きくすると、反射率が低下してしまう。

図１５Ｃに示すように、カラーフィルタ２２Ｒ、２２Ｇ同士の一部及びカラーフィルタ２２Ｇ、２２Ｂ同士の一部をオーバーラップさせ、それぞれのオーバーラップ部ＯＬで画素５０Ｒ、５０Ｇ、５０Ｂを区画する。オーバーラップ部ＯＬは、透過率は低いがある程度の光は透過する。このため、オーバーラップ部ＯＬを遮光帯として用いると、ブラックマトリックスＢＭを遮光帯として用いる場合と比較して、図１５Ｄに示すような重ねずれが発生したとしても、それに起因する透過率及び反射率の変化をより少なくすることができる。

（散乱層）
図１６に示す半透過型液晶表示装置１ａは、液晶層３０よりも反射電極６３で反射した光の進行方向側に、光を散乱させる散乱層２７を有する。より具体的には、半透過型液晶表示装置１ａは、第２基板２３と１／４波長板２４との間に散乱層２７を有する。散乱層２７は、反射電極６３で反射された光を散乱させたり、画素間の空間６５_Ａを透過したバックライト光を散乱させたりする非等方又は等方の層である。散乱層２７としては、例えば、ＬＣＦ（Light Control Film）を用いることができる。

散乱層２７は、前方散乱が多く後方散乱が少ない前方散乱層である。散乱層２７は、特定方向から入射した光を散乱する異方性散乱層である。散乱層２７は、第２基板２３との関係で偏光板２６側の特定方向から光が入射してきた場合に、その入射光をほとんど散乱せずに透過させ、反射電極６３で反射され戻ってきた光を大きく散乱するようになっている。

散乱層２７は、例えば、図１７に示すように、第２基板２３との関係で所定の方向から外光Ｌ１が入射したときにその外光を透過させ、その透過した光のうち反射電極６３で反射された光Ｌ２を、散乱中心軸ＡＸ１を中心として所定の範囲で散乱させるようになっている。外光Ｌ１は、第２基板２３の偏光板２６に入射する平行光である。外光Ｌ１は、無偏光光であってもよいし、偏光光であってもよい。散乱層２７は、例えば、図１７に示すように、屈折率の互いに異なる２種類の領域（第１領域２７Ｂ、第２領域２７Ｓ）を含む。散乱層２７は、図１８に示すように複数の板状の第２領域２７Ｓが第１領域２７Ｂ中に所定間隔で配列されたルーバー構造となっていてもよいし、図１９に示すように柱状の第２領域２７Ｓａが第１領域２７Ｂ中に配列された柱状構造となっていてもよい。

散乱層２７は、例えば、第１領域２７Ｂ及び第２領域２７Ｓが厚さ方向に延在し、かつ所定の方向に傾斜したものである。散乱層２７は、例えば、屈折率の互いに異なる２種類以上の光重合可能なモノマー又はオリゴマーの混合物である樹脂シートに、紫外線を斜め方向から照射することにより形成されたものである。なお、散乱層２７は、上記とは異なる構造となっていてもよく、また、上記とは異なる方法で製造されたものであってもよい。散乱層２７は、１層であってもよいし、複数の層であってもよい。散乱層２７が複数の層である場合、互いに等しい構造であってもよいし、互いに異なる構造であってもよい。

散乱層２７の散乱中心軸ＡＸ１は、例えば、主視角方向を向いていることが好ましい。なお、散乱中心軸ＡＸ１は、主視角方向とは異なる方向を向いていてもよい。いずれにおいても、散乱層２７を用いたときに、散乱層２７の効果により、主視角方向の輝度が最も明るくなる、すなわち、反射率が最も高くなるように散乱中心軸ＡＸ１の向きが設定されていればよい。主視角とは、半透過型液晶表示装置１ａのユーザが半透過型液晶表示装置１ａを使用する際に映像表示面を眺める方位に対応しており、映像表示面が方形状となっている場合には、映像表示面の一辺のうちユーザに最も近い辺と直交する方位に対応している。

画素間の空間６５_Ａからバックライト光等を透過させる場合、反射電極６３のパターニング精度又は第２基板２３との重ねずれ等によって、バックライト光等の透過のばらつきが大きくなる可能性がある。特に、ウェットプロセスを用いて銀を反射電極６３として使用する場合、前述したばらつきは非常に大きくなる可能性がある。散乱層２７によって、透過光が散乱されるので、前述したばらつきが平準化されるという利点がある。

［２−５．具体的な実施例］
本実施形態に係る半透過型液晶表示装置の具体的な実施例について以下に説明する。以下では、表示モードとしてノーマリーブラックモードを採用し、動作モードとしてＥＣＢ（Electrically Controlled Birefringence：電界制御複屈折）モードを採用する場合を例に挙げて説明するものとする。ただし、動作モードとしては、ＥＣＢモードに限られるものではなく、ＶＡ（Vertically Aligned）モード又はＦＦＳ（Fringe Field Switching）モード等を採用するようにしてもよい。

図２０は、本実施形態の一実施例に係る半透過型液晶表示装置の行方向（Ｘ方向）において隣接する２つの画素の断面構造を示す断面図であり、図中、図１と同等部位には同一符号を付して示している。

図２０に示すように、第１パネル部１０は、液晶層３０と反対側から順に、偏光板１１、１／２波長板１２、１／４波長板１３、ＴＦＴ基板である第１基板１４及び平坦化膜１５が設けられ、平坦化膜１５上に反射電極６３が画素毎に形成された構成となっている。

この第１パネル部１０において、反射電極６３は、画素サイズと同程度の大きさで形成されている。そして、反射電極６３の領域が反射表示領域（反射表示部）となる。また、行方向（Ｘ方向）において隣接する２つの画素の反射電極６３間には、列方向（Ｙ方向）に沿って空間６５_Ａが形成されている。なお、本断面には現れていないが、図４に示すように、列方向において隣接する２つの画素の反射電極６３間には、行方向に沿って空間６５_Ｂが形成されている。

第１基板１４上には、画素列毎に各画素に対して映像信号を伝送する信号線６１が配線されている。この信号線６１は、列方向に沿って延在する空間６５_Ａを塞がないように、好ましくは、当該空間６５_Ａとオーバーラップしないように、反射表示領域内に形成されている。本断面には現れていないが、画素行毎に各画素に対して走査信号を伝送する走査線６２（図４参照）にあっては、行方向に沿って延在する空間６５_Ｂを塞がないように、好ましくは、当該空間６５_Ｂとオーバーラップしないように、反射表示領域内に形成されている。

そして、信号線６１及び走査線６２がオーバーラップしていない反射電極６３の画素間の空間６５_Ａ、６５_Ｂは、透過表示領域として用いられる。ここで、本実施例に係る画素構造にあっては、反射表示領域と透過表示領域とで液晶層３０の厚み、すなわち、セルギャップが同じシングルギャップ構造となっている。

第１パネル部１０と液晶層３０を挟んで対向する第２パネル部２０は、液晶層３０側から順に、透明電極２１、カラーフィルタ２２、第２基板２３、１／４波長板２４、１／２波長板２５及び偏光板２６が設けられた構成となっている。ここでは、行方向において隣接する２つの画素、例えば、赤色を表示するＲの副画素と、緑色を表示するＧの副画素についての画素構造を示している。

上述したシングルギャップ構造の場合に、ノーマリーブラックのＥＣＢモードの光学設計を行った一例を図２１Ａ、図２１Ｂに示す。図２１Ａ、図２１Ｂは、第１パネル部１０の構成部材、液晶セル（液晶層３０）及び第２パネル部２０の構成部材の各軸方向が表されている。具体的には、第１パネル部１０側については、偏光板１１の吸収軸方向、１／２波長板１２の延伸軸方向及び１／４波長板１３の延伸軸方向をそれぞれ表している。また、第２パネル部２０側については、液晶セルのＴＦＴ基板側・ＣＦ基板側のラビング方向、１／４波長板２４の延伸軸方向、１／２波長板２５の延伸軸方向及び偏光板２６の吸収軸方向をそれぞれ表している。

なお、図２１において、各数値は軸方向の角度及び位相差（リタデーション）を表している。なお、位相差については、第１、第２パネル部１０、２０の各構成部材に対して波長５５０［ｎｍ］の光を入射したときの波長に換算した数値である。ここでは、具体的な実施例として、シングルギャップ構造の場合を例に挙げて説明したが、反射表示領域と透過表示領域とでセルギャップが異なる、図２２に示すようなマルチギャップ構造であっても構わない。

ただし、図２２に示すように、マルチギャップ構造の場合は、反射表示領域と透過表示領域との間に段差を形成すべく、反射電極６３の画素間の空間６５_Ａ（６５_Ｂ）に溝を形成する必要があるために、シングルギャップ構造の場合に比べてプロセス数が増える。したがって、プロセスの観点からすると、マルチギャップ構造よりもプロセス数が少なくて済むシングルギャップ構造の方が好ましい。

図２１Ａ、図２１Ｂに示した光学設計（シングルギャップ構造）で、対向電極（透明電極２１）及び画素電極（反射電極６３）の上下電極に対する電圧ＯＮ、電圧ＯＦＦした場合の、反射表示領域と透過表示領域のスペクトルの計算結果を図２３及び図２４に示す。ここで、「電圧ＯＮ」とは上下電極間に電圧を印加する状態をいい、「電圧ＯＦＦ」とは上下電極間に電圧を印加しない状態をいう。

図２３は、反射表示領域における反射率のスペクトルの計算結果を示し、図２４は、透過表示領域における透過率のスペクトルの計算結果を示している。このスペクトルの計算結果は、画素間における電界分布を再現したものではなく、上下電極による電界が完全に液晶分子に作用している状態のものである。シングルギャップ構造であることから、通常のマルチギャップ構造の半透過型と異なり、透過表示領域の位相差が少ないため透過率は低い。

＜３．変形例＞
上記実施形態では、信号線６１及び走査線６２を直線状のストライプ配線とし、信号線６１については行方向に延在する空間６５_Ｂの画素の中間位置を、走査線６２については列方向に延在する空間６５_Ａの画素の中間位置をそれぞれ横切るような配線構造となっている（図４参照）。しかし、この信号線６１及び走査線６２の配線構造は一例であって、これに限られるものではない。

例えば、図２５に示すように、信号線６１及び走査線６２を屈曲した蛇行配線とし、以下のように配線する配線構造が考えられる。すなわち、信号線６１については、行方向において隣接する画素間において、列方向に沿って形成される空間６５_Ａと、行方向に沿って形成される空間６５_Ｂとの交差部６５_Ｃを通るように、具体的には、その屈曲部６１Ａが交差部６５_Ｃに位置するように配線する。また、走査線６２については、列方向において隣接する画素間において、行方向に沿って形成される空間６５_Ｂと、列方向に沿って形成される空間６５_Ａとの交差部６５_Ｃを通るように、具体的には、その屈曲部６２Ａが交差部６５_Ｃに位置するように配線する。

図１３及び図１４を用いて述べたように、画素間の中央部の箇所Ｃでは液晶分子がまったく動かないことから、列方向に沿って形成される空間６５_Ａと、行方向に沿って形成される空間６５_Ｂとの交差部６５_Ｃの中心が一番透過表示に悪影響が及ぶと考えられる。したがって、信号線６１及び走査線６２を、空間６５_Ａ、６５_Ｂの画素の中間位置を通すのではなく、上述した配線構造のように交差部６５_Ｃを通すことで、前者の配線構造を採る場合に比べて良好な透過表示を実現できると考えられる。

＜４．電子機器＞
以上説明した本開示に係る半透過型液晶表示装置は、電子機器に入力された映像信号又は電子機器内で生成した映像信号を、画像又は映像として表示するあらゆる分野の電子機器の表示部（表示装置）として用いることが可能である。

本開示に係る半透過型液晶表示装置は、あらゆる分野の電子機器の中でも、屋外での使用頻度が高い携帯端末機器の表示部（表示装置）として用いることが好ましい。携帯端末機器としては、例えば、デジタルカメラ、ビデオカメラ、ＰＤＡ（Personal Digital Assistant）、ゲーム機、ノート型パーソナルコンピュータ、電子書籍等の携帯情報機器や、携帯電話機等の携帯通信機器などを例示することができる。

先述した実施形態の説明から明らかなように、本開示に係る半透過型液晶表示装置は、反射型表示装置と同等の反射表示性能を保った上で透過表示を実現できるために、反射型液晶表示装置の特徴である、消費電力が少なく、明るい環境下でも画面が見易いという特徴を十全に発揮できる。したがって、あらゆる分野の電子機器、中でも、携帯端末機器において、その表示部として本開示に係る半透過型液晶表示装置を用いることで、携帯端末機器の低消費電力化に大きく寄与できる。

以下に、本開示に係る半透過型液晶表示装置１、１ａを表示部として用いる電子機器、すなわち、本開示に係る電子機器の具体例について説明する。

図２６Ａは、本開示が適用されるデジタルカメラの外観を示しており、表側から見た斜視図、図２６Ｂは裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本開示に係る半透過型液晶表示装置１、１ａを用いることにより作製される。

図２７は、本開示が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本開示に係る半透過型液晶表示装置１、１ａを用いることにより作製される。

図２８は、本開示が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するときに操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本開示に係る半透過型液晶表示装置１、１ａを用いることにより作製される。

図２９Ａから図２９Ｇは、本開示が適用される携帯通信機器、例えば携帯電話機を示す外観図である。図２９Ａは開いた状態での正面図、図２９Ｂはその側面図、図２９Ｃは閉じた状態での正面図、図２９Ｄは左側面図、図２９Ｅは右側面図、図２９Ｆは上面図、図２９Ｇは下面図である。

本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本開示に係る半透過型液晶表示装置１、１ａを用いることにより本適用例に係る携帯電話機が作製される。

＜５．本開示の構成＞
本開示は以下のような構成を採ることができる。
（１）行列状に配列された複数の画素と、
前記複数の画素毎に設けられた複数の電極を有し、当該複数の電極の面積の組み合わせによって（２^ｎ階調を表示する）ｎビットでの面積階調が可能であり、それぞれのビットに対応する前記電極は、周辺長さの総和の比が、１：２：・・・：２^ｎ−１となる反射電極と、
当該反射電極と当該反射電極に対向する対向電極との間に設けられた液晶層と、を含み、
前記反射電極を用いて反射表示を、前記反射電極の前記画素間の空間を少なくとも用いて透過表示を行う
半透過型液晶表示装置。
ｎは２以上の整数。
（２）行列状に配列された複数の画素と、
前記複数の画素毎に設けられた複数の電極を有し、当該複数の電極の面積の組み合わせによって（２^ｎ階調を表示する）ｎビットでの面積階調が可能であり、それぞれのビットに対応する前記電極は、前記画素の開口における周辺長さの総和の比が、１：２：・・・：２^ｎ−１となる反射電極と、
当該反射電極と当該反射電極に対向する対向電極との間に設けられた液晶層と、を含み、
前記反射電極を用いて反射表示を、前記反射電極の前記画素間の空間を少なくとも用いて透過表示を行う
半透過型液晶表示装置。
ｎは２以上の整数。
（３）最下位のビットに対応する電極を中心として、前記最下位のビットよりも上位のビットに対応する電極が対称に配置される
前記（１）又は前記（２）に記載の半透過型液晶表示装置。
（４）前記電極を３個有し、３個の前記電極のうちの２個の電極と残りの１個の電極との面積の組み合わせによって面積比が２：１、かつ２ビットの面積階調を行い、
前記２個の電極は隣接して配置されて両者が同一の平面内で電気的に接続され、かつ前記２個の電極のうち一方が前記１個の電極と隣接する
前記（１）又は前記（２）に記載の半透過型液晶表示装置。
（５）前記２個の電極を前記平面内で電気的に接続する、前記２個の電極と同一の材料の導体を有し、
前記２個の電極と前記導体とは、一体で形成される
前記（４）に記載の半透過型液晶表示装置。
（６）前記複数の電極は、それぞれの形状及び大きさが等しい
前記（１）から前記（５）のいずれか１つに記載の半透過型液晶表示装置。
（７）それぞれのビットに対応する２以上の前記電極同士は、互いに電気的に接続されている
前記（１）から前記（６）のいずれか１つに記載の半透過型液晶表示装置。
（８）前記複数の電極は、輝度と階調とが比例して変化するように配置される
前記（１）から前記（７）のいずれか１つに記載の半透過型液晶表示装置。
（９）列方向に隣接する前記画素同士の間隔よりも、１つの前記画素内で隣接する前記電極同士の間隔の方が大きい
前記（８）に記載の半透過型液晶表示装置。
（１０）１つの前記画素内に存在する前記複数の電極は、上位のビットに対応する前記電極よりも下位のビットに対応する前記電極の方が隣接する前記電極との距離が大きい
前記（８）に記載の半透過型液晶表示装置。
（１１）行方向に隣接する前記画素は、それぞれが有するカラーフィルタの一部がオーバーラップしている
前記（１）から（１０）のいずれか１つに記載の半透過型液晶表示装置。
（１２）前記液晶層よりも前記反射電極で反射した光の進行方向側に、光を散乱させる散乱層を有する
前記（１）から前記（１１）のいずれか１つに記載の半透過型液晶表示装置。
（１３）表示モードがノーマリーブラックモードである
前記（１）から前記（１２）のいずれか１つに記載の半透過型液晶表示装置。
（１４）前記画素は、メモリ機能を有する
前記（１）から前記（１３）のいずれか１つに記載の半透過型液晶表示装置。
（１５）前記画素は、データを格納するメモリ部を有する
前記（１４）に記載の半透過型液晶表示装置。
（１６）前記画素は、メモリ性液晶を用いている
前記（１４）に記載の半透過型液晶表示装置。
（１７）前記（１）から前記（１６）のいずれか１つに記載の半透過型液晶表示装置を有する電子機器。

以上、本開示について説明したが、上述した内容により本開示が限定されるものではない。また、上述した本開示の構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、上述した構成要素は適宜組み合わせることが可能である。また、本開示の要旨を逸脱しない範囲で構成要素の種々の省略、置換及び変更を行うことができる。

１、１ａ・・・半透過型液晶表示装置；５、５Ｍ・・・単位画素；５ａ、５ｂ・・・カラー画素；２１・・・透明電極；２２、２２Ｒ、２２Ｇ、２２Ｂ・・・カラーフィルタ；２７・・・散乱層；２７Ｂ・・・第１領域；２７Ｓ、２７Ｓａ・・・第２領域；３０・・・液晶層；５０、５０Ｒ、５０Ｇ、５０Ｂ、５０Ｒｂ、５０Ｇｂ、５０Ｂｂ・・・副画素（画素）；５１・・・画素トランジスタ；５４、５５、５６・・・スイッチ素子；５７・・・ラッチ部；５８・・・駆動回路部；６３、６３Ａ、６３Ｂ、６３Ｃ、６３Ｄ、６３ｂ、６３Ｅ、６３Ｆ・・・反射電極；６５_Ａ、６５_Ｂ・・・空間；７０・・・信号出力回路；８０・・・走査回路；５０１、５０２、５０３、５０４、５０５、５０５ｂ、５０６Ａ、５０６Ａｂ、５０６Ｂ、５０６Ｂｂ、５０７Ａ、５０７Ｂ、５０７Ｃ、５０７Ｄ・・・分割画素電極；５０４Ａ、５０４Ｂ・・・連結部；５１０、５１１、５１２、５１４・・・導体；５７１、５７２・・・インバータ；ＢＭ・・・ブラックマトリックス；ＯＬ・・・オーバーラップ部；ＯＰ・・・開口

Claims (15)

1. 行列状に配列された複数の画素と、
   前記複数の画素毎に設けられた複数の電極を有し、当該複数の電極の面積の組み合わせによってｎビットでの面積階調が可能であり、それぞれのビットに対応する前記電極は、周辺長さの総和の比が、１：２：・・・：２^ｎ−１となる反射電極（ｎは３以上の整数）と、
   当該反射電極と当該反射電極に対向する対向電極との間に設けられた液晶層と、を含み、
   前記反射電極は、１ビット、２ビット、…、ｎビットに対応した前記電極として、２ ^１−１ 個、２ ^２−１ 個、…２ ^ｎ−１ 個の前記電極をそれぞれ備え、１画素内のトータルの前記電極の数は、各ビットに対応した前記電極の数の総和であり、各電極はそれぞれの形状及び大きさが等しく、それぞれのビットに対応する２以上の前記電極同士は、互いに電気的に接続されている
   液晶表示装置。
2. １ビットに対応する前記電極を第１の電極とすると、それぞれのビットに対応する２以上の前記電極は、前記第１の電極の両側に等しい数ずつ分けて配置されている
   請求項１に記載の液晶表示装置。
3. それぞれのビットに対応する２以上の前記電極は、前記第１の電極を中心として対称に配置されている
   請求項２に記載の液晶表示装置。
4. 大きいビット数に対応する前記電極ほど前記第１の電極からの距離が大きい
   請求項２又は３に記載の液晶表示装置。
5. 前記反射電極を用いて反射表示を、前記反射電極の前記画素間の空間を少なくとも用いて透過表示を行う
   請求項１から４のいずれか１項に記載の液晶表示装置。
6. 行列状に配列された複数の画素と、
   前記複数の画素毎に設けられた複数の電極を有し、当該複数の電極の面積の組み合わせによってｎビットでの面積階調が可能であり、それぞれのビットに対応する前記電極は、前記画素の開口における周辺長さの総和の比が、１：２：・・・：２^ｎ−１となる反射電極（ｎは３以上の整数）と、
   当該反射電極と当該反射電極に対向する対向電極との間に設けられた液晶層と、を含み、
   前記反射電極は、１ビット、２ビット、…、ｎビットに対応した前記電極として、２ ^１−１ 個、２ ^２−１ 個、…２ ^ｎ−１ 個の前記電極をそれぞれ備え、１画素内のトータルの前記電極の数は、各ビットに対応した前記電極の数の総和であり、各電極はそれぞれの形状及び大きさが等しく、それぞれのビットに対応する２以上の前記電極同士は、互いに電気的に接続されている
   液晶表示装置。
7. １ビットに対応する前記電極を第１の電極とすると、それぞれのビットに対応する２以上の前記電極は、前記第１の電極の両側に等しい数ずつ分けて配置されている
   請求項６に記載の液晶表示装置。
8. それぞれのビットに対応する２以上の前記電極は、前記第１の電極を中心として対称に配置されている
   請求項７に記載の液晶表示装置。
9. 大きいビット数に対応する前記電極ほど前記第１の電極からの距離が大きい
   請求項７又は８に記載の液晶表示装置。
10. 前記反射電極を用いて反射表示を、前記反射電極の前記画素間の空間を少なくとも用いて透過表示を行う
    請求項６から９のいずれか１項に記載の液晶表示装置。
11. 前記複数の電極は、輝度と階調とが比例して変化するように配置される
    請求項１から１０のいずれか１項に記載の液晶表示装置。
12. 列方向に隣接する前記画素同士の間隔よりも、１つの前記画素内で隣接する前記電極同士の間隔の方が大きい
    請求項１１に記載の液晶表示装置。
13. １つの前記画素内に存在する前記複数の電極は、上位のビットに対応する前記電極よりも下位のビットに対応する前記電極の方が列方向に隣接する前記電極との距離が大きい
    請求項１１に記載の液晶表示装置。
14. 行方向に隣接する前記画素は、それぞれが有するカラーフィルタの一部がオーバーラップしている
    請求項１から１３のいずれか１項に記載の液晶表示装置。
15. 表示モードがノーマリーブラックモードである
    請求項１から１４のいずれか１項に記載の液晶表示装置。

Images