JP5902116B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5902116B2 JP5902116B2 JP2013061334A JP2013061334A JP5902116B2 JP 5902116 B2 JP5902116 B2 JP 5902116B2 JP 2013061334 A JP2013061334 A JP 2013061334A JP 2013061334 A JP2013061334 A JP 2013061334A JP 5902116 B2 JP5902116 B2 JP 5902116B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- semiconductor device
- field plate
- layer
- plate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 52
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 239000012212 insulator Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 15
- 230000015556 catabolic process Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 7
- 125000004437 phosphorous atom Chemical group 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/63—Vertical IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
- H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
- H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
- H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
- H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本実施の形態は、半導体装置に関する。
近年の高効率・省エネルギー技術の要求によりＭＯＳＦＥＴにはますます小型化、高耐圧化、低オン抵抗化、低容量化が求められている。これらの要求を満たすために、トレンチ構造内にポリシリコンからなるフィールドプレート電極を埋め込む技術が注目されている。例えば、「ＴＯＢＵＭＯＳ（Tunable Oxide Bypass U-MOSFET）」は高耐圧でありながら低オン抵抗を提供することが可能である。
ここで、トレンチ構造内のポリシリコンを電極に用いるためには高濃度の不純物を添加する必要がある。よって、Ｈ３ＰＯＣｌ雰囲気中における熱処理によってポリシリコンにリン原子が導入される。しかしながら、この処理により一般に過剰なリン原子がポリシリコン内に導入されるため、体積膨張が生じる。この体積膨張のため、フィールドプレート電極に隣接する各層に高い応力がかかり、それらの層には転移等が発生する。また、体積膨張のため、フィールドプレート電極の上面が突出し、その上層とフィールドプレート電極との接触面積が一定とならない。
Yung C Liang & Ganesh S Samudra, Power Microelectronics, World Scientific, 2009
本実施の形態は、高い信頼性を有する半導体装置を提供する。
一態様に係る半導体装置は、半導体素子が形成される素子領域、及び素子領域を挟む周辺領域を有する。周辺領域は、第１絶縁層、第２絶縁層、フィールドプレート電極、及び第１の層を有する。第１絶縁層は、半導体層の第１位置から第１位置より上方の第２位置まで形成されている。第２絶縁層は、半導体層の第２位置から第２位置より上方の第３位置まで形成されると共に、第１絶縁層よりも薄く且つ第１絶縁層の内径よりも大きい内径を有する。フィールドプレート電極は、第１絶縁層及び第２絶縁層の内側に設けられ、第２位置より上方に凹部を有する。第１の層は、凹部に設けられ、フィールドプレート電極とは異なる材料により構成されている。
以下、図１Ａ及び図１Ｂを参照して、実施の形態に係る半導体装置について説明する。図１Ａは実施の形態に係る半導体装置を示す断面図である。図１Ｂは図１Ａに示す素子領域１０の拡大断面図である。第１の実施の形態に係る半導体装置は、図１Ａに示すように、ＭＯＳＦＥＴが形成される素子領域１０と、素子領域１０を挟むように隣接して設けられ且つ電界集中を緩和する一対の周辺領域２０とにより構成される。
次に、素子領域１０について詳しく説明する。素子領域１０は、図１Ａ及び図１Ｂに示すように、ドレイン電極１１、ｎ＋型の半導体基板１２、及びｎ型のエピタキシャル層１３を有する。なお、本実施の形態において、ｎ＋型はｎ型よりも高い不純物濃度を有するものとする。
半導体基板１２はドレイン電極１１の上に設けられ、エピタキシャル層１３は半導体基板１２の上に設けられる。エピタキシャル層１３は、ＭＯＳＦＥＴのドレインとして機能する。例えば、半導体基板１２におけるヒ素（Ａｓ）の濃度は２×Ｅ１９ｃｍ−３であり、エピタキシャル層１３におけるＡｓの濃度は１×Ｅ１６ｃｍ−３である。例えば、エピタキシャル層１３の膜厚は１５μｍである。
更に、素子領域１０は、図１Ａ及び図１Ｂに示すように、ｐ型のベース領域１４、ｎ型のソース領域１５、ゲート絶縁膜１６、ゲート電極１７、及びソース電極１８を有する。
ベース領域１４は、ＭＯＳＦＥＴのボディ（チャネル）として機能する。ベース領域１４は、エピタキシャル層１３の上面に形成されている。ソース領域１５は、ＭＯＳＦＥＴのソースとして機能する。ソース領域１５は、ベース領域１４の上面に形成されている。
ゲート電極１７は、ＭＯＳＦＥＴのゲートとして機能する。ゲート絶縁膜１６及びゲート電極１７はトレンチＴ１内に設けられている。トレンチＴ１は、エピタキシャル層１３を掘り込むように形成されている。ゲート絶縁膜１６は、トレンチＴ１の底面及び側面に所定の厚みをもって形成されている。ゲート電極１７は、ゲート絶縁膜１６を介してトレンチＴ１に埋め込まれている。ゲート電極１７は、一対のソース領域１５及び一対のベース領域１４に挟まれる。ソース電極１８は、ソース領域１５の上面に接する。
次に、周辺領域２０について説明する。周辺領域２０は、図１Ａに示すように、素子領域１０から延びるドレイン電極１１、半導体基板１２、及びエピタキシャル層１３を有する。周辺領域２０においては、エピタキシャル層１３及びベース領域１４を掘り込んで形成されたトレンチＴ２が設けられている。例えば、トレンチＴ２の幅は４μｍである。
更に、周辺領域２０は、図１Ａに示すように、トレンチＴ２内に絶縁層２１、２２、フィールドプレート電極２３、及び絶縁層２４を有する。
絶縁層２１は、トレンチＴ２の底部（位置Ｐ１）からその底部より上方の位置Ｐ２までトレンチＴ２の側面に沿って形成されている。具体的に、絶縁層２１は、エピタキシャル層１３の位置Ｐ１から位置Ｐ２まで筒状に形成されている。絶縁層２２は、位置Ｐ２からその位置Ｐ２の上方の位置Ｐ３までトレンチＴ２の側面に沿って形成されている。具体的に、絶縁層２２は、エピタキシャル層１３の位置Ｐ２から位置Ｐ３まで筒状に形成されている。そして、絶縁層２２の厚みは絶縁層２１の厚みよりも薄い。また、絶縁層２２の内径は絶縁層２１の内径よりも大きい。位置Ｐ２は、例えば、トレンチＴ２の１／４〜１／２の深さに位置する。絶縁層２１、２２は、例えば酸化シリコンにて構成される。例えば、絶縁層２１の膜厚は１．８μｍであり、絶縁層２２の膜厚は０．５μｍである。すなわち、トレンチＴ２の下部における絶縁層２１の膜厚は、トレンチＴ２の上部における絶縁層２２の膜厚よりも厚い。
フィールドプレート電極２３は、図１Ａに示す断面で表すとＹ字状に形成されている。換言すれば、絶縁層２１は絶縁層２２よりも厚く、絶縁層２２の内径は絶縁層２１の内径よりも大きい。このため、フィールドプレート電極２３はＹ字状に形成されている。フィールドプレート電極２３は、厚さが異なる絶縁層２１、２２を介してトレンチＴ２に接する。フィールドプレート電極２３は、絶縁層２１、２２の内側に設けられ、上部に凹部２３ａを有する。フィールドプレート電極２３はリン原子を含むポリシリコンにより構成される。例えば、フィールドプレート電極２３の膜厚は０．５μｍである。
絶縁層２４は、凹部２３ａに設けられる。例えば、絶縁層２４は酸化シリコンにより構成される。
また、周辺領域２０は、素子領域１０から延びるソース電極１８を有する。周辺領域２０において、ソース電極１８はトレンチＴ２を覆う。ソース電極１８は、絶縁層２２、２４、及びフィールドプレート電極２３の上面に接する。
次に、図２Ａを参照して、半導体装置の破壊耐圧と絶縁層２１の膜厚について説明する。図２Ａの横軸は半導体装置の破壊耐圧を示し、図２Ａの縦軸は絶縁層２１の膜厚を示す。図２Ａに示すように、絶縁層２１の膜厚を厚くすれば、トレンチ底部で最大となる電界集中が緩和され、半導体装置の破壊耐圧は上がる。例えば、絶縁層２１の厚みが１．８μｍ程度であれば、破壊耐圧は２５０Ｖ程度となる。
次に、図２Ｂを参照して、半導体装置の破壊耐圧とトレンチＴ２の深さについて説明する。図２Ｂの横軸は半導体装置の破壊耐圧を示し、図２Ｂの縦軸はトレンチＴ２の深さを示す。図２Ｂに示すように、トレンチＴ２の深さを深くするほど、電界集中が緩和され、半導体装置の破壊耐圧は上がる。
次に、図３〜図１６を参照して、実施の形態に係る半導体装置の製造方法について説明する。
先ず、図３に示すように、半導体基板１２上にエピタキシャル層１３を成長させる。次に、図４に示すように、所定ピッチをもってエピタキシャル層１３にトレンチＴ２を形成する。トレンチＴ２の形成の際、エピタキシャル層１３上に形成した絶縁層３１をマスクとして用いる。
続いて、図５に示すように、トレンチＴ２を覆うように絶縁層２１を形成する。絶縁層２１は、トレンチＴ２の側面及び底面に接する筒状に形成される。例えば、絶縁層２１の膜厚は１．８μｍとされる。次に、図６に示すように、絶縁層２１の上面を覆うようにレジスト３２を形成する。続いて、図７に示すように、トレンチＴ２の１／４〜１／２の深さまでレジスト３２を除去する。
次に、図８に示すように、レジスト３２をマスクとして用い、絶縁層２１の上部を除去する。続いて、図９に示すように、硫酸と過酸化水素水を用いてレジスト３２を除去する。
次に、図１０に示すように、絶縁層２１の上面に接するように絶縁層２２を形成する。絶縁層２２は、トレンチＴ２の側面に接する筒状に形成される。また、絶縁層２２は、絶縁層２１よりも薄く形成される。例えば、絶縁層２２の膜厚は０．５μｍとされる。
続いて、図１１に示すように、絶縁層２１、２２の上面を覆うようにフィールドプレート電極２３を形成する。具体的に、ポリシリコンを堆積させた後、ＰＯＣｌ３雰囲気中でポリシリコン中にリン原子を拡散させることにより、フィールドプレート電極２３は形成される。ここで、フィールドプレート電極２３によって絶縁層２１の内側を完全に埋める一方、絶縁層２２の内側を完全に埋めず、フィールドプレート電極２３はその上部に凹部２３ａを持つ。
次に、図１２に示すように、フィールドプレート電極２３を所定深さまで除去した後、凹部２３ａ内に絶縁層２４を形成する。続いて、図１３に示すように、トレンチＴ２にて挟まれる領域において、エピタキシャル層１３をエッチングしてトレンチＴ１を形成する。トレンチＴ１内には、ゲート絶縁層１６を介してゲート電極１７を形成する。
次に、図１４に示すように、トレンチＴ１とトレンチＴ２にて挟まれるエピタキシャル層１３の上面にボロン（Ｂ）をイオン注入し、ベース領域１４を形成する。続いて、図１５に示すように、ベース領域１４（エピタキシャル層１３）の上面にリン（Ｐ）をイオン注入した後、熱処理を行う。これら工程により、ベース領域１４の上面にソース領域１５が形成される。
次に、図１６に示すように、絶縁層２２、２４、及びフィールドプレート電極２３を所定深さまでエッチングし、ソース領域１５及びゲート電極１７の上にレジスト３３を形成する。そして、レジスト３３を介してボロン（Ｂ）をイオン注入した後、熱処理を行う。これら工程により、ベース領域１４はゲート電極１７の下面よりも深い位置まで延びる。ここで、フィールドプレート電極２３の上面は露出しており、ボロンイオンを注入される。しかしながら、フィールドプレート電極２３は、図１１に示す工程により十分にリンイオンを含んでいるため、低抵抗を保持する。
図１６に示す工程の後、レジスト３３を除去し、ドレイン電極１１及びソース電極１８を形成する。以上の工程を経て、図１に示す半導体装置が製造される。
以上、第１の実施の形態において、ソース電極１９から電圧を印加されたフィールドプレート電極２３により、ＭＯＳＦＥＴは低いオン抵抗を有するものとなる。そして、電界集中が大きくなるトレンチＴ２の底部において絶縁層２１は絶縁層２２よりも厚いため、半導体装置は高い耐圧性を有する。
ここで、フィールドプレート電極２３がＹ字状ではなく、トレンチＴ２の全体がフィールドプレート電極２３により埋め込まれた形状を持つ比較例を考える。この比較例では、フィールドプレート電極２３を構成するポリシリコンはリン原子を注入されることにより膨張する。この体積膨張のため、フィールドプレート電極２３に隣接する絶縁層２１，２２及びエピタキシャル層１３には高い応力がかかり、それらに転移等が発生する。また、フィールドプレート電極２３の上面が突出し、ソース電極１８とフィールドプレート電極２３との接触面積が一定とならない。
そこで、本実施の形態において、フィールドプレート電極２３は、Ｙ字状に形成され、上部に凹部２３ａを有する。そして、絶縁層２４は、フィールドプレート電極２３の凹部２３ａに設けられる。したがって、上述の比較例と比較して、絶縁層２１，２２及びエピタキシャル層１３には応力がかからず、転移等の発生を抑制できる。また、上述の比較例と比較して、フィールドプレート電極２３の上面の突出を抑制し、ソース電極１８とフィールドプレート電極２３との接触面積を一定にできる。よって、高い信頼性を有する。さらに、フィールドプレート電極２３の直上でフィールドプレート電極２３とソース電極１８とが接続されるので、フィールドプレート電極２３とソース電極１８とを接続するための引出配線を設ける必要がなく、占有面積の縮小化が可能である。
［その他］
本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
例えば、素子領域１０には、ＭＯＳＦＥＴの他にＩＧＢＴなどが設けられても良い。また、絶縁層２４の代わりに、凹部２３ａに金属層を形成しても良い。
１０…素子領域、 １１…ドレイン電極、 １２…半導体基板、 １３…エピタキシャル層、 １４…ベース領域、 １５…ソース領域、 １６…ゲート絶縁膜、 １７…ゲート電極、 １８…ソース電極、 ２０…周辺領域、２１、２２、２４…絶縁層、 ２３…フィールドプレート電極、 Ｔ１，Ｔ２…トレンチ。
Claims (5)
- 半導体素子が形成される素子領域、及び前記素子領域を挟む周辺領域を備え、
前記周辺領域は、
半導体層の第１位置から前記第１位置より上方の第２位置まで形成された第１絶縁層と、
前記半導体層の前記第２位置から前記第２位置より上方の第３位置まで形成されると共に、前記第１絶縁層よりも薄く且つ前記第１絶縁層の内径よりも大きい内径を有する第２絶縁層と、
前記第１絶縁層及び前記第２絶縁層の内側に設けられ、前記第２位置より上方に設けられた凹部を有するフィールドプレート電極と、
前記凹部に設けられ、前記フィールドプレート電極とは異なる材料により構成された第１の層と
を備えることを特徴とする半導体装置。 - 前記フィールドプレート電極は、ポリシリコンにより構成される
ことを特徴とする請求項１記載の半導体装置。 - 前記第１の層は、絶縁物により構成される
ことを特徴とする請求項１又は請求項２記載の半導体装置。 - 前記第１の層は、金属により構成される
ことを特徴とする請求項１又は請求項２記載の半導体装置。 - 前記半導体素子は、ＭＯＳＦＥＴである
ことを特徴とする請求項１乃至請求項４のいずれか１項記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013061334A JP5902116B2 (ja) | 2013-03-25 | 2013-03-25 | 半導体装置 |
| CN201310322233.9A CN104078503A (zh) | 2013-03-25 | 2013-07-29 | 半导体装置 |
| US14/017,231 US8981462B2 (en) | 2013-03-25 | 2013-09-03 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013061334A JP5902116B2 (ja) | 2013-03-25 | 2013-03-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014187226A JP2014187226A (ja) | 2014-10-02 |
| JP5902116B2 true JP5902116B2 (ja) | 2016-04-13 |
Family
ID=51568531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013061334A Active JP5902116B2 (ja) | 2013-03-25 | 2013-03-25 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8981462B2 (ja) |
| JP (1) | JP5902116B2 (ja) |
| CN (1) | CN104078503A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11575039B2 (en) | 2020-03-19 | 2023-02-07 | Kabushiki Kaisha Toshiba | Semiconductor device |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10395970B2 (en) | 2013-12-05 | 2019-08-27 | Vishay-Siliconix | Dual trench structure |
| JP6914190B2 (ja) * | 2015-04-27 | 2021-08-04 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| US9673314B2 (en) * | 2015-07-08 | 2017-06-06 | Vishay-Siliconix | Semiconductor device with non-uniform trench oxide layer |
| US9711391B1 (en) | 2016-01-20 | 2017-07-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TWI697092B (zh) * | 2016-08-08 | 2020-06-21 | 聯華電子股份有限公司 | 半導體靜電放電保護電路、半導體靜電放電保護元件及其佈局結構 |
| US11476357B2 (en) * | 2016-09-28 | 2022-10-18 | Ecole Polytechnique Federale De Lausanne (Epfl) | Semiconductor device comprising a three-dimensional field plate |
| JP6626021B2 (ja) * | 2017-02-15 | 2019-12-25 | トヨタ自動車株式会社 | 窒化物半導体装置 |
| CN107221500A (zh) * | 2017-05-10 | 2017-09-29 | 无锡同方微电子有限公司 | 双沟槽场效应管及其制备方法 |
| KR102724887B1 (ko) * | 2018-12-18 | 2024-11-01 | 삼성전기주식회사 | 커패시터 부품 |
| CN118629872B (zh) * | 2024-08-09 | 2024-11-15 | 北京中科新微特科技开发股份有限公司 | 半导体器件及其制备方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4398339A (en) * | 1977-04-15 | 1983-08-16 | Supertex, Inc. | Fabrication method for high power MOS device |
| US5225698A (en) * | 1989-08-12 | 1993-07-06 | Samsung Electronics Co., Inc. | Semi-conductor device with stacked trench capacitor |
| JPH07131010A (ja) | 1993-11-05 | 1995-05-19 | Yokogawa Electric Corp | 半導体集積回路 |
| US6649975B2 (en) | 2000-11-16 | 2003-11-18 | Silicon Semiconductor Corporation | Vertical power devices having trench-based electrodes therein |
| JP2002158355A (ja) | 2000-11-20 | 2002-05-31 | Nec Kansai Ltd | 半導体装置およびその製造方法 |
| JP4051971B2 (ja) * | 2002-03-15 | 2008-02-27 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| US7371641B2 (en) | 2004-10-29 | 2008-05-13 | International Rectifier Corporation | Method of making a trench MOSFET with deposited oxide |
| JP4930894B2 (ja) * | 2005-05-13 | 2012-05-16 | サンケン電気株式会社 | 半導体装置 |
| JP2007129134A (ja) | 2005-11-07 | 2007-05-24 | Nec Corp | 電界効果トランジスタ |
| JP5569162B2 (ja) | 2010-06-10 | 2014-08-13 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP5627494B2 (ja) | 2011-02-09 | 2014-11-19 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US8823087B2 (en) * | 2012-03-15 | 2014-09-02 | Infineon Technologies Austria Ag | Semiconductor device including auxiliary structure and methods for manufacturing a semiconductor device |
-
2013
- 2013-03-25 JP JP2013061334A patent/JP5902116B2/ja active Active
- 2013-07-29 CN CN201310322233.9A patent/CN104078503A/zh active Pending
- 2013-09-03 US US14/017,231 patent/US8981462B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11575039B2 (en) | 2020-03-19 | 2023-02-07 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014187226A (ja) | 2014-10-02 |
| US20140284700A1 (en) | 2014-09-25 |
| US8981462B2 (en) | 2015-03-17 |
| CN104078503A (zh) | 2014-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5902116B2 (ja) | 半導体装置 | |
| JP5691259B2 (ja) | 半導体装置 | |
| CN103250254B (zh) | 沟槽栅极功率半导体装置及其制造方法 | |
| JP5492610B2 (ja) | 半導体装置及びその製造方法 | |
| JP6666671B2 (ja) | 半導体装置 | |
| JP6297783B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| TWI407564B (zh) | 具有溝槽底部多晶矽結構之功率半導體及其製造方法 | |
| US20050218472A1 (en) | Semiconductor device manufacturing method thereof | |
| US7915705B2 (en) | SiC semiconductor device having outer periphery structure | |
| JP2014135494A (ja) | 二重並列チャネル構造を持つ半導体素子及びその半導体素子の製造方法 | |
| KR20130031205A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN101114583B (zh) | 半导体功率器件及其制造工艺 | |
| WO2013118203A1 (ja) | 半導体装置及びその製造方法 | |
| TW201737356A (zh) | 半導體裝置及其製造方法 | |
| JP2014157896A (ja) | 半導体装置とその製造方法 | |
| US20110233607A1 (en) | Semiconductor device and method for manufacturing same | |
| JP2017147393A (ja) | Ｒｂ‐ｉｇｂｔ | |
| JP2013069852A (ja) | 半導体装置 | |
| JP2016086002A (ja) | 半導体装置及びその製造方法 | |
| JP6092680B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| TWI524525B (zh) | 具有汲極在頂部的功率電晶體及其形成方法 | |
| JP2014225693A (ja) | 半導体装置およびその製造方法 | |
| JP2012248760A (ja) | トレンチゲートパワー半導体装置及びその製造方法 | |
| CN114203824A (zh) | 一种超结功率半导体器件及其制造方法 | |
| TWI435449B (zh) | 溝槽式功率半導體元件及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150707 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160309 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5902116 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |