[go: up one dir, main page]

JP5893387B2 - 電子装置及びその製造方法 - Google Patents

電子装置及びその製造方法 Download PDF

Info

Publication number
JP5893387B2
JP5893387B2 JP2011280907A JP2011280907A JP5893387B2 JP 5893387 B2 JP5893387 B2 JP 5893387B2 JP 2011280907 A JP2011280907 A JP 2011280907A JP 2011280907 A JP2011280907 A JP 2011280907A JP 5893387 B2 JP5893387 B2 JP 5893387B2
Authority
JP
Japan
Prior art keywords
wiring board
component mounting
resin
solder
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011280907A
Other languages
English (en)
Other versions
JP2013131669A (ja
JP2013131669A5 (ja
Inventor
肇 飯塚
肇 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2011280907A priority Critical patent/JP5893387B2/ja
Priority to US13/719,843 priority patent/US8994134B2/en
Publication of JP2013131669A publication Critical patent/JP2013131669A/ja
Publication of JP2013131669A5 publication Critical patent/JP2013131669A5/ja
Application granted granted Critical
Publication of JP5893387B2 publication Critical patent/JP5893387B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/50—Encapsulations or containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

電子装置及びその製造方法に関する。
従来、積層された配線基板の間に封止樹脂に埋め込まれた状態で半導体チップが実装された電子部品内蔵パッケージがある。そのような電子部品内蔵パッケージでは、下側配線基板の上に半導体チップが実装された後に、半導体チップが収容されるように上側配線基板のはんだバンプが下側配線基板に接続される。
続いて、下側配線基板と上側配線基板との間に封止樹脂が充填されて半導体チップが封止される。
この電子部品内蔵パッケージでは、下側配線基板と上側配線基板との間の繋がった空間に封止樹脂を充填するため、下側配線基板上の全体に封止樹脂が形成される。このため、下側配線基板上の一部に封止樹脂を形成せずに露出する領域を形成することは簡単には実現できない。
ＷＯ２００７／０６９６０６
積層された配線基板の間に樹脂が充填された構造を有する電子装置及びその製造方法において、下側の配線基板の上の一部に樹脂が形成されずに露出する領域を容易に形成することを目的とする。
以下の開示の一観点によれば、部品実装領域を備えた第１配線基板と、前記第１配線基板の上に積層され、前記部品実装領域に対応する部分に開口部が設けられた第２配線基板と、前記部品実装領域を取り囲むように間隔を空けて配置され、前記第１配線基板及び前記第２配線基板の各接続部に接続された複数の第１のはんだバンプと、前記第１配線基板と前記第２配線基板との間であって、前記第１のはんだバンプの外側領域に配置された第２のはんだバンプと、前記第２配線基板の外周よりも内側領域に配置され、前記部品実装領域の周囲の前記第１のはんだバンプの間に繋がり、かつ、前記第１配線基板及び前記第２配線基板に接触して形成され、前記部品実装領域を取り囲む枠状の樹脂ダム層と、前記枠状の樹脂ダム層の外側領域の前記第１配線基板と前記第２配線基板との間に充填され、前記２のはんだバンプを封止する封止樹脂とを有し、前記枠状の樹脂ダム層の内側の前記部品実装領域の全体が、前記封止樹脂が存在しない樹脂非形成領域として形成される電子装置が提供される。
また、その開示の他の観点によれば、部品実装領域を備えた第１配線基板を用意する工程と、前記部品実装領域に対応する部分に開口部が設けられ、前記部品実装領域を取り囲むように間隔を空けて配置された複数の第1のはんだバンプが接続部に接続され、前記第１のはんだバンプの外側領域に第２のはんだバンプが配置された第２配線基板を用意する工程と、前記第２配線基板の前記第１のはんだバンプ及び前記第２のはんだバンプにフラックス機能含有樹脂を付着させた後に、前記第２配線基板の前記第１のはんだバンプ及び前記第２のはんだバンプを前記第１配線基板の上に配置し、リフロー加熱することにより、前記第２配線基板の前記第１はんだバンプ及び前記第２のはんだバンプを前記第１配線基板の接続部に接続すると共に、前記フラックス機能含有樹脂から、前記部品実装領域の周囲の前記第１のはんだバンプの間に繋がって形成される枠状の樹脂ダム層を前記第２配線基板の外周よりも内側領域に前記第１配線基板及び前記第２配線基板に接触させた状態で形成する工程と、前記枠状の樹脂ダム層の外側領域の前記第１配線基板と前記第２配線基板との間に封止樹脂を充填して、前記第２のはんだバンプを封止する工程とを有し、前記樹脂ダム層によって前記封止樹脂が堰き止められて、前記樹脂ダム層の内側の前記部品実装領域が、前記封止樹脂が存在しない樹脂非形成領域となる電子装置の製造方法が提供される。
以下の開示によれば、第１配線基板の部品実装領域の周囲の枠状領域に並んで配置されたはんだバンプを介して第２配線基板が第１配線基板の上に積層されている。部品実装領域の周囲のはんだバンプの間にダム樹脂層が繋がって形成されており、部品実装領域が枠状の樹脂ダム層で取り囲まれている。
第１配線基板と第２配線基板との間に一端側から樹脂を充填すると、樹脂はダム樹脂層で堰き止められ、部品実装領域を樹脂非形成領域とすることができる。
図１は第１実施形態の電子装置の製造方法を示す断面図（その１）である。 図２は第１実施形態の電子装置の製造方法を示す断面図（その２）である。 図３は第１実施形態の電子装置の製造方法を示す平面図（その３）である。 図４（ａ）及び（ｂ）は第１実施形態の電子装置の製造方法を示す断面図（その４）である。 図５は第１実施形態の電子装置の製造方法を示す断面図（その５）である。 図６は第１実施形態の電子装置の製造方法を示す断面図（その６）である。 図７は第１実施形態の電子装置の製造方法を示す断面図（その７）である。 図８は第１実施形態の電子装置の製造方法を示す平面図（その８）である。 図９は第１実施形態の電子装置の製造方法を示す平面図（その９）である。 図１０は変形例の樹脂ダム層を示す平面図である。 図１１は第１実施形態の電子装置の製造方法を示す平面図（その１０）である。 図１２は第１実施形態の電子装置の製造方法を示す断面図（その１１）である。 図１３は第１実施形態の電子装置を示す断面図である。 図１４は第２実施形態の電子装置の製造方法を示す断面図（その１）である。 図１５は第２実施形態の電子装置の製造方法を示す断面図（その２）である。 図１６は第２実施形態の電子装置の製造方法を示す平面図（その３）である。 図１７は第２実施形態の電子装置の製造方法を示す断面図（その４）である。 図１８は第２実施形態の電子装置の製造方法を示す断面図（その５）である。 図１９は第２実施形態の電子装置の製造方法を示す平面図（その６）である。 図２０は第２実施形態の電子装置の製造方法を示す平面図（その７）である。 図２１は第２実施形態の電子装置を示す断面図である。 図２２は第２実施形態の変形例の電子装置を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
（第１実施形態）
図１〜図１２は第１実施形態の電子装置の製造方法を示す図、図１３は第１実施形態の電子装置を示す図である。
第１実施形態の電子装置の製造方法では、図１に示すように、まず、第１配線基板３を用意する。第１配線基板３では、ガラスエポキシ樹脂などの絶縁材料からなるコア基板１０にその厚み方向に貫通するスルーホールＴＨが形成されている。
コア基板１０の両面側には銅などからなる第１配線層２０が形成されている。両面側の第１配線層２０はスルーホールＴＨに形成されたスルーホールめっき層２１を介して相互接続されている。スルーホールめっき層２１はスルーホールＴＨ内に孔が残るように側壁に形成されている。また、コア基板１０の両面側には樹脂などからなる層間絶縁層３０がそれぞれ形成されている。
スルーホールめっき層２１の代わりに、スルーホールＴＨ内の全体に充填される貫通電極を形成し、両面側の第１配線層２０が貫通電極を介して相互接続されていてもよい。
また、両面側の層間絶縁層３０には、第１配線層２０に到達するビアホールＶＨがそれぞれ形成されている。両面側の層間絶縁層３０の上には、ビアホールＶＨ（ビア導体）を介して第１配線層２０に接続される第２配線層２２がそれぞれ形成されている。
さらに、コア基板１０の両面側には、第２配線層２２の接続部Ｃ上に開口部３２ａが設けられたソルダレジスト３２がそれぞれ形成されている。第１配線基板３の上面には電子部品が実装される部品実装領域Ａが画定されている。
次いで、図２に示すように、電子部品として、金バンプ５ａを備えた撮像素子５を用意する。そして、撮像素子５の金バンプ５ａをはんだ層２４を介して第１配線基板３の第２配線層２２の接続部Ｃに接続する。
その後に、撮像素子５と配線基板３との隙間にアンダーフィル樹脂３４を充填する。撮像素子５としては、ＣＣＤ型やＣＭＯＳ型などの半導体イメージセンサが使用される。このようにして、撮像素子５を第１配線基板３の部品実装領域Ａに実装する。
図２の様子を平面からみると、図３の平面図に示すように、第１配線基板３は多面取り用基板であり、一例として４つのパッケージ領域Ｂが画定されており、各パッケージ領域Ｂの部品実装領域Ａに撮像素子５がそれぞれ実装される。
続いて、図４（ａ）に示すように、第２配線基板４を用意する。第２配線基板４では、コア基板４０にその厚み方向に貫通するスルーホールＴＨが形成されている。そして、コア基板４０の両面側には、スルーホールＴＨの側壁に形成されたスルーホールめっき層４１を介して相互接続された配線層４２がそれぞれ形成されている。
さらに、コア基板４０の両面側にソルダレジスト４４がそれぞれ形成されている。コア基板４０の下面側のソルダレジスト４４には、配線層４２の接続部Ｃ上に開口部４４ａが設けられている。
また、第２配線基板４には、第１配線基板３の部品実装領域Ａに対応する部分に開口部４ｘが設けられている。
そして、第２配線基板４の下面側の配線層４２の接続部Ｃにはんだ含有導電性ボール５０が搭載されている。はんだ含有導電性ボール５０ははんだバンプの好適な一例である。
図４（ａ）に例示するはんだ含有導電性ボール５０は、銅などからなる金属コアボール５２とその外面を被覆するはんだ層５４とから形成された金属コアはんだボールである。
図４（ａ）で示された部分の第２配線基板４のはんだ含有導電性ボール５０は、第１配線基板３の部品実装領域Ａの周囲の枠状領域に配置された第２配線層２２の接続部Ｃに対応して配置されている。
はんだ含有導電性ボール５０の直径は、例えば１５０μｍ〜３００μｍ程度である。はんだ層５４としては、好適には、錫―銀系はんだ、又は錫―銀―銅系はんだなどの鉛フリーはんだが使用される。
なお、はんだ含有導電性ボール５０は、樹脂コアボールとその外面を被覆するはんだ層とから形成された樹脂コアはんだボールであってもよい。
あるいは、はんだ含有導電性ボール５０の代わりに、全体がはんだからなるはんだボールを使用してもよい。
第１配線基板３と第２配線基板４とを積層する際に所望の間隔を精度よく確保するという観点からは、リフロー加熱で軟化しない金属コアはんだボールや樹脂コアはんだボールを使用することが好ましい。
さらには、図４（ｂ）に示すように、はんだ含有導電性ボール５０の代わりに、銅などの金属めっき層５６とその上に形成されたはんだめっき層５８とから形成される円柱状又は多角柱状の金属柱５１を使用してもよい。
このように、第２配線基板４に搭載されるはんだバンプの例としては、はんだ含有導電性ボール５０、全体がはんだからなるはんだボール、又は、第１配線基板３と接続される箇所の少なくとも一部がはんだ層で被覆された金属柱などがあり、少なくとも先端側の接続部にはんだが形成されていればよい。
次いで、図５に示すように、上面に未硬化状態のフラックス機能含有樹脂６０ａが塗布された転写ステージ６２を用意する。フラックス機能含有樹脂６０ａは、リフロー加熱時にフラックスとして機能し、硬化して樹脂層となるものである。
フラックス機能とは、接合金属表面に生成された酸化膜を除去して接合しやすくすると共に、溶融はんだの表面張力を低下させ、はんだの接合金属表面への濡れ性を促進させる。
フラックス機能含有樹脂６０ａの一例としては、エポキシ樹脂に酸無水硬化剤又はカルボン酸無水物が５％〜３０％程度の比率で添加されたものがある。あるいは、エポキシ樹脂に松脂から調整されるロジンが添加されたものであってもよい。
そして、同じく図５に示すように、第２配線基板４の下面に搭載されたはんだ含有導電性ボール５０を転写ステージ６２上のフラックス機能含有樹脂６０ａに押し当てる。
続いて、図６に示すように、第２配線基板４のはんだ含有導電性ボール５０を転写ステージ６２上のフラックス機能含有樹脂６０ａから引き上げることにより、はんだ含有導電性ボール５０の外面にフラックス機能含有樹脂６０ａが転写されて付着する。
はんだ含有導電性ボール５０の金属コアボール５２の直径が２００μｍで、はんだ層５４を含む全体の直径が２５０μｍの場合、転写ステージ６２上に形成されるフラックス機能含有樹脂６０ａの厚みは１００μｍ〜１５０μｍに設定される。一例としてこのように設定することにより、はんだ含有導電性ボール５０の外面に十分な量のフラックス機能含有樹脂６０ａを付着させることができる。
次いで、図７に示すように、第２配線基板４のはんだ含有導電性ボール５０を第１配線基板３の第２配線層２２の接続部Ｃに配置し、２５０℃程度の温度でリフロー加熱を行ってはんだ含有導電性ボール５０のはんだ層５４を溶融させる。
これにより、第２配線基板４のはんだ含有導電性ボール５０が第１配線基板３の第２配線層２２の接続部Ｃに接合されて電気的に接続される。これにより、第１配線基板３に実装された撮像素子５が第２配線基板４の開口部４ｘ内に配置された状態となる。
このとき同時に、第２配線基板４のはんだ含有導電性ボール５０に付着したフラックス機能含有樹脂６０ａがリフロー加熱時にフラックスとして機能した後に硬化する。つまり、フラックス機能含有樹脂６０ａによって、第１配線基板３の第２配線層２２の接続部Ｃの酸化膜が除去されると共に、はんだの接続部Ｃへの濡れ性が促進される。
これにより、第２配線基板４のはんだ含有導電性ボール５０が信頼性よく第１配線基板３の第２配線層２２の接続部Ｃに接合される。
フラックス機能含有樹脂６０ａは、上記したようにリフローはんだ付けを行う際のフラックスとして機能すると共に、後述するように所望の配置ピッチで配置されたはんだ含有導電性ボール５０の間で繋がって形成されて枠状の樹脂ダム層６０となる。
図８は、図３の平面図の第１配線基板３の上に第２配線基板４のはんだ含有導電性ボール５０が接合された様子を示す平面図である。また、図９は、図８の一つのパッケージ領域Ｂを拡大した部分平面図である。図８及び図９では、第２配線基板４のはんだ含有導電性ボール５０のみが描かれており、他の要素は省略されている。
図８及び図９に示すように、本実施形態では、電子部品として撮像素子５を実装するため、第１配線基板３と第２配線基板４との間に封止樹脂を充填する際に、撮像素子５の上には封止樹脂を形成せずに撮像素子５を露出させる必要がある。
図９に示すように、部品実装領域Ａを取り囲む枠状領域に並んで配置される第２配線基板４のはんだ含有導電性ボール５０は、その直径が２５０μｍで、それらの配置ピッチＰ１が３００μｍ〜３２０μｍに設定されている。
一例としてそのような条件に設定すると、撮像素子５の周囲に並んで配置された多数のはんだ含有導電性ボール５０に付着したフラックス機能含有樹脂６０ａは、リフロー加熱時にはんだ含有導電性ボール５０の間で相互に繋がって樹脂ダム層６０として形成される。樹脂ダム層６０は、撮像素子５が実装された部品実装領域Ａを取り囲んで枠状に形成される。
後述するように、樹脂ダム層６０は封止樹脂を堰き止めるために形成され、樹脂ダム層６０で囲まれた部品実装領域Ａは封止樹脂が形成されず露出した状態となる。
一方、同じく図９に示すように、第１配線基板３のパッケージ領域Ｂ内の周縁部に配置されたはんだ含有導電性ボール５０は、その配置ピッチＰ２が４００μｍ程度以上に設定されており、部品実装領域Ａを取り囲むはんだ含有導電性ボール５０の配置ピッチＰ１より広く設定される。
このため、第１配線基板３のパッケージ領域Ｂの周縁部に配置されたはんだ含有導電性ボール５０では、それらの各外面にフラックス機能含有樹脂６０ａから樹脂層６１が形成されるだけで、それらの間に空間Ｓが残された状態となる。
また、図８の平面図に示すように、第１配線基板３のパッケージ領域Ｂから外側縁部には、第１、第２配線基板３，４を積層する際に安定させるために、ダミーのはんだ含有導電性ボール５０ａが並んで配置されている。同様に、ダミーのはんだ含有導電性ボール５０ａの外面にもフラックス機能含有樹脂６０ａから樹脂層６１が形成され、それらの間に空間Ｓが残される。
このようにして、図８の例では、第１配線基板３の４つのパッケージ領域Ｂの部品実装領域Ａに実装された各撮像素子５の周囲に枠状の樹脂ダム層６０がそれぞれ形成される。
なお、前述した形態では、はんだ含有導電性ボール５０にフラックス機能含有樹脂６０ａを付着させて樹脂ダム層６０を形成している。この方法の他に、はんだ含有導電性ボール５０にフラックスを塗布した後に、フラックス成分を含有しない樹脂を付着させることによって樹脂ダム層６０を形成することも可能である。
また、図１０に示す変形例の樹脂ダム層６０ｘのように、両側面がはんだ含有導電性ボール５０に沿って凹凸になった波状形状となるようにしてもよい。
次いで、図１１に示すように、第１配線基板３の上に第２配線基板４が積層された積層体をモールド金型（不図示）に設置し、一端側から第１配線基板３と第２配線基板４との間に樹脂を充填して封止樹脂６４を形成する。
封止樹脂６４は、はんだ含有導電性ボール５０の間の空間Ｓ（図９）などを通って充填される。このとき、撮像素子５は樹脂ダム層６０で取り囲まれているので、封止樹脂が流れてくるとしても樹脂ダム層６０で封止樹脂が堰き止められる。これにより、樹脂ダム層６０で取り囲まれた撮像素子５の上に封止樹脂６４は形成されず、撮像素子５が露出した状態のままとなる。
このようにして、第１配線基板３と第２配線基板４との間に、撮像素子５が実装された部品実装領域Ａが樹脂ダム層６０のよって部分的に樹脂非形成領域となるように、封止樹脂６４が充填される。
なお、フラックス機能含有樹脂６０ａに含まれるフラックス成分は、硬化した樹脂ダム層６０内で固まるため、フラックスを洗浄する工程を遂行する必要はない。
また、前述した形態では、第２配線基板４のはんだ含有導電性ボール５０にフラックス機能含有樹脂６０ａを転写して形成している。別の方法としては、図１２に示すように、ディスペンサ装置（不図示）のノズル９からフラックス機能含有樹脂６０ａを吐出させて、第２配線基板４のはんだ含有導電性ボール５０の外面にフラックス機能含有樹脂６０ａを形成してもよい。
ディスペンサ装置を使用する場合は、部品実装領域Ａの周囲に配置されるはんだ含有導電性ボール５０に対して、フラックス機能含有樹脂６０ａを帯状に繋げて塗布することができる。これにより、部品実装領域Ａの周囲に、微小な隙間が発生することなく樹脂ダム層６０を精度よく形成することができる。
一方、パッケージ領域Ｂの周縁部に配置されるはんだ含有導電性ボール５０は、それらの間に空間Ｓを確保する必要があるので、ディスペンサ装置によって各はんだ含有導電性ボール５０ごとにフラックス機能含有樹脂６０ａを相互に分離した状態で塗布される。
次いで、図１３に示すように、図１１の積層体の各パッケージ領域Ｂが得られるように、第２配線基板４の上面から第１配線基板３の下面まで切断する。このとき、図１１の例では、積層体のパッケージ領域Ｂの外側のダミーのはんだ含有導電性ボール５０ａを含む領域が破棄される。
続いて、第２配線基板４の上に透明のガラスキャップ６６を設けることにより、第２配線基板４の開口部４ｘを塞いで撮像素子５を気密封封止する。
さらに、第１配線基板３の下面側の第２配線層２２の接続部Ｃにはんだボールを搭載するなどして外部接続端子２６を設ける。
ガラスキャップ６６及び外部接続端子２６を設けるタイミングは、図１１の積層体を切断する前に行ってもよい。また、必要に応じてガラスキャップ６６を省略してもよい。
以上により、第１実施形態の電子装置１が得られる。第１実施形態の電子装置１は、撮像素子５を備えた撮像装置として製造される。
図１３に示すように、第１実施形態の電子装置１では、前述した図１で説明した第１配線基板３の部品実装領域Ａの第２配線層２２の接続部Ｃに、撮像素子５の金バンプ５ａがはんだ層２４を介して接続されている。
また、第１配線基板３の上に前述した図４で説明した第２配線基板４がはんだ含有導電性ボール５０を介して積層されている。第２配線基板４には、撮像素子５が実装された部品実装領域Ａに対応する部分に開口部４ｘが設けられている。そして、第２配線基板４の開口部４ｘ内に撮像素子５が配置されている。
以下、前述した図１１を加えて参照すると、第２配線基板４は、撮像素子５が実装された部品実装領域Ａの周囲の枠状領域に対応する部分に並んで配置されたはんだ含有導電性ボール５０を備えている。そして、第２配線基板４のそれらのはんだ含有導電性ボール５０が第１配線基板３の第２配線層２２の接続部Ｃに接続されている。
また、部品実装領域Ａの周囲に配置されたはんだ含有導電性ボール５０の間に樹脂ダム層６０が繋がって形成されており、枠状の樹脂ダム層６０によって部品実装領域Ａが取り囲まれている。
前述したように、樹脂ダム層６０は、多数のはんだ含有導電性ボール５０に付着したフラックス機能含有樹脂６０ａがリフロー加熱時にはんだ含有導電性ボール５０の間で繋がって形成される。
また、パッケージ領域Ｂの周縁部に配置されたはんだ含有導電性ボール５０は、その外面にフラックス機能含有樹脂６０ａから形成された樹脂層６１が被覆されおり、各はんだ含有導電性ボール５０は相互に分離された状態となっている。
さらに、第１配線基板３と第２配線基板４との間に封止樹脂６４が充填されている。封止樹脂６４は樹脂ダム層６０で堰き止められており、撮像素子５が実装された部品実装領域Ａは樹脂非形成領域となっている。
さらに、第２配線基板４の上に透明のガラスキャップ６６が設けられており、撮像素子５は第２配線基板４の開口部４ｘ内に気密封封止されている。
本実施形態の電子装置１では、部品実装領域Ａの周囲に枠状の樹脂ダム層６０を形成することにより、封止樹脂６４が樹脂ダム層６０で堰き止められて、部品実装領域Ａが樹脂非形成領域となる。
樹脂ダム層６０は、部品実装領域Ａを取り囲む多数のはんだ含有導電性ボール５０に付着させたフラックス機能含有樹脂６０ａがリフロー加熱時に繋がって形成される。
従って、第２配線基板４のはんだ含有導電性ボール５０をフラックス機能によって信頼性よく第１配線基板３に接続できると同時に、はんだ含有導電性ボール５０が所定の配置ピッチで配置された枠状領域に樹脂ダム層６０を繋げて形成することができる。
このように、第１実施形態では、第１配線基板３と第２配線基板４との間に封止樹脂６４を充填する際に、第１配線基板３上の一部領域に封止樹脂６４が形成されずに露出する領域を容易に形成することができる。
なお、前述した形態では、第１配線基板３の部品実装領域Ａに撮像素子５を予め実装して電子装置として撮像装置を製造している。この形態の他に、製造工程中には第１配線基板３の部品実装領域Ａに電子部品を実装せずに、部品実装領域Ａが樹脂非形成領域となった積層型の配線基板を製造してもよい。そして、第１配線基板３の部品実装領域Ａに各種の電子部品を露出させた状態で実装することができる。
（第２実施形態）
図１４〜図２０は第２実施形態の電子装置の製造方法を示す図、図２１は第２実施形態の電子装置を示す図である。
第２実施形態の電子装置の製造方法では、図１４に示すように、まず、第１実施形態の図１の第１配線基板３と同様な第１配線基板３ａを用意する。
第２実施形態の第１配線基板３ａが第１実施形態の第１配線基板３と異なる点は、樹脂非形成領域となる第１部品実装領域Ａ１の他に、半導体チップが実装されて封止樹脂が形成される第２部品実装領域Ａ２を備えることにある。
第２実施形態では、第１配線基板３ａの第１部品搭載領域Ａ１を樹脂ダム層で取り囲むことにより、第１部品搭載領域Ａ１を樹脂非形成領域にする。
図１４の第１配線基板３ａの他の要素は第１実施形態の第１配線基板３と実質的に同一であるので、同一符号を付してその説明を省略する。
次いで、図１５に示すように、金バンプ６ａを備えた半導体チップ６を用意し、半導体チップ６の金バンプ６ａをはんだ層２４を介して第１配線基板３ａの第２配線層２２の接続部Ｃにフリップチップ接続する。
図１６の平面図に示すように、第２実施形態においても、第１配線基板３ａは多面取り用基板であり、一例として４つのパッケージ領域Ｂが画定されている。そして、半導体チップ６が第１配線基板３ａのパッケージ領域Ｂの各第２部品実装領域Ａ２にそれぞれ実装される。半導体チップ６としては、例えばＣＰＵやシステムＬＳＩなどが使用される。
続いて、図１７に示すように、第２配線基板４ａを用意する。第２実施形態の第２配線基板４ａでは、第１配線基板３ａの第１部品実装領域Ａ１に対応する部分に開口部４ｘが設けられている。そして、第１実施形態と同様に、第２配線基板４ａの下面側の配線層４２の接続部Ｃにはんだ含有導電性ボール５０が搭載されている。
また、コア基板４０の上面側のソルダレジスト４４には、配線層４２の接続部Ｃ上に開口部４４ａが設けられている。
図１７の第２配線基板４ａの他の要素は第１実施形態の第２配線基板４と実質的に同一であるので、同一符号を付してその説明を省略する。
さらに、同じく図１７に示すように、第１実施形態の図５及び図６と同様な方法により、第２配線基板４ａのはんだ含有導電性ボール５０の外面にフラックス機能含有樹脂６０ａを転写によって付着させる。あるいは、第１実施形態の図１２で説明したように、ディスペンサ装置を使用してはんだ含有導電性ボール５０にフラックス機能含有樹脂６０ａを塗布してもよい。
次いで、図１８に示すように、第１実施形態と同様に、第２配線基板４ａのはんだ含有導電性ボール５０を第１配線基板３ａの第２配線層２２の接続部Ｃに配置し、リフロー加熱する。これにより、第２配線基板４ａのはんだ含有導電性ボール５０が第１配線基板３ａの第２配線層２２の接続部Ｃに接合されて電気的に接続される。
このとき、図１９の平面図を加えて参照すると、第１配線基板３ａの第１部品実装領域Ａ１の周囲に配置されたはんだ含有導電性ホール５０の配置ピッチは、第１実施形態と同様に、フラックス機能含有樹脂６０ａが繋がって樹脂ダム層６０になる程度の狭いピッチに設定されている。
これにより、第１実施形態と同様に、第１配線基板３ａの第１部品実装領域Ａ１の周囲のはんだ含有導電性ボール５０の間にフラックス機能含有樹脂６０ａから樹脂ダム層６０が枠状に繋がって形成される。
一方、パッケージ領域Ｂ内の他の領域のはんだ含有導電性ボール５０及び外側縁部のダミーのはんだ含有導電性ボール５０ａは配置ピッチが広く設定されている。このため、それらのはんだ含有導電性ボール５０，５０ａの外面に樹脂部６１が形成されるだけで、はんだ含有導電性ボール５０，５０ａの間に空間Ｓが残される。
このようにして、図１８及び図１９に示すように、第１配線基板３ａの第１部品実装領域Ａ１を取り囲むように枠状の樹脂ダム層６０が配置され、第１部品実装領域Ａ１が第２配線基板４ａの開口部４ｘ内に配置された状態となる。
次いで、図２０に示すように、第１実施形態と同様に、第１配線基板３ａの上に第２配線基板４ａが積層された積層体をモールド金型（不図示）に設置し、一端側から第１配線基板３ａと第２配線基板４ａとの間に樹脂を充填して封止樹脂６４を形成する。
第２実施形態では、第１配線基板３ａの第１部品実装領域Ａ１が樹脂ダム層６０で取り囲まれているので、樹脂が流れてくるとしても樹脂ダム層６０で樹脂が堰き止められる。これにより、樹脂ダム層６０で取り囲まれた第１部品実装領域Ａ１に封止樹脂６４は形成されず、第１部品実装領域Ａ１が露出した状態のままとなる。
一方、第２部品実装領域Ａ２の半導体チップ６は封止樹脂６４で封止される。
その後に、図２１に示すように、図２０の積層体を各パッケージ領域Ｂが得られるように、第２配線基板４ａの上面から第１配線基板３ａの下面まで切断する。さらに、第１配線基板３ａの第１部品実装領域Ａ１に電子部品７を第２配線層２２に接続して実装する。
第１部品実装領域Ａ１に実装される電子部品７として、背高のキャパシタ部品などの受動素子部品又は受光素子部品などが実装される。
また、第２配線基板４ａの上面側の配線層４２の接続部Ｃにメモリデバイス８のバンプ電極８ａを接続する。さらに、第１配線基板３ａの下面側の第２配線層２２の接続部Ｃにはんだボールを搭載するなどして外部接続端子２６を設ける。
電子部品７、メモリデバイス８及び外部接続端子２６を設けるタイミングは、図２０の積層体を切断する前に行ってもよい。
以上により、第２実施形態の電子装置２が得られる。第２実施形態の電子装置２は半導体装置として製造される。
図２１に示すように、第２実施形態の電子装置２では、前述した図１４で説明した第１配線基板３ａの第２部品実装領域Ａ２の第２配線層２２の接続部Ｃに、半導体チップ６の金バンプ６ａがはんだ層２４を介して接続されている。
また、第１配線基板３ａの上に前述した図１７で説明した第２配線基板４ａがはんだ含有導電性ボール５０を介して積層されている。第２配線基板４ａには、電子部品７が実装された第１配線基板３ａの第１部品実装領域Ａ１に対応する部分に開口部４ｘが設けられており、電子部品７が第２配線基板４ａの開口部４ｘに配置されている。
以下、前述した図２０の平面図を加えて参照すると、第２配線基板４ａは、電子部品７が実装された第１部品実装領域Ａ１の周囲の枠状領域に対応する部分に並んで配置されたはんだ含有導電性ボール５０を備えている。
そして、第２配線基板４ａのそれらのはんだ含有導電性ボール５０が第１配線基板３ａの第２配線層２２の接続部Ｃに接続されている。
また、第１部品実装領域Ａ１の周囲に並んで配置されたはんだ含有導電性ボール５０の間に樹脂ダム層６０が繋がって形成されており、枠状の樹脂ダム層６０によって第１部品実装領域Ａ１が取り囲まれている。第１実施形態と同様に、樹脂ダム層６０は、各はんだ含有導電性ボール５０に付着したフラックス機能含有樹脂６０ａがリフロー加熱時にはんだ含有導電性ボール５０の間で繋がって形成される。
さらに、第１配線基板３ａと第２配線基板４ａとの間に封止樹脂６４が充填されており、第１配線基板３ａの第２部品実装領域Ａ２に実装された半導体チップ６が封止樹脂６４で封止されている。封止樹脂６４は樹脂ダム層６０で堰き止められており、電子部品７が実装された第１部品実装領域Ａ１は樹脂非形成領域となっている。
また、第２配線基板４ａの配線層４２の接続部Ｃにメモリデバイス８のバンプ電極８ａが接続されている。
第２実施形態の電子装置２では、第１実施形態と同様に、第１部品実装領域Ａ１の周囲に枠状の樹脂ダム層６０を形成することにより、封止樹脂６４が樹脂ダム層６０で堰き止められて、電子部品７が実装される第１部品実装領域Ａ１が樹脂非形成領域になる。
このように、第２実施形態においても、第１配線基板３ａと第２配線基板４ａとの間に封止樹脂６４を充填する際に、第１配線基板３ａ上の一部領域に封止樹脂６４が形成されずに露出する領域を容易に形成することができる。
なお、図２１では、図２０の積層体を破線で囲まれたパッケージ領域Ｂに沿って切断している。これ以外に、例えば、第1部品実装領域Ａ１を取り囲むはんだ含有導電性ボール５０のうち左側一列のはんだ含有導電性ボール５０の群をダミーボールとして形成し、図２０のＤで示すラインで切断してもよい。
この場合は、図２２の変形例の電子装置２ａに示すように、外側横方向がオープンとなった状態で樹脂非形成領域となる第１部品実装領域Ａ１が得られる。変形例の電子装置２ａでは、第１部品実装領域Ａ１の外側横方向がオープンとなるため電子部品７を実装しやすくなる。
また、第１部品実装領域Ａ１に実装する電子部品７として受光素子部品を使用する場合は、横方向から受光することも可能になる。
１，２，２ａ…電子装置、３，３ａ…第１配線基板、４，４ａ…第２配線基板、４ｘ，３２ａ，４４ａ…開口部、５…撮像素子、５ａ，６ａ…金バンプ、６…半導体チップ、７…電子部品、８…メモリデバイス、９…ノズル、１０，４０…コア基板、２０…第１配線層、２１，４１…スルーホールめっき層、２２…第２配線層、２４，５４…はんだ層、２６…外部接続端子、３０…層間絶縁層、３２，４４…ソルダレジスト、５０…はんだ含有導電性ボール、５０ａ…ダミーはんだ含有導電性ボール、５１…金属柱、５２…金属コアボール、５６…金属めっき層、５８…はんだめっき層、６０，６０ｘ…樹脂ダム層、６０ａ…フラックス機能含有樹脂、６１…樹脂層、６２…転写ステージ、６４…封止樹脂、６６…ガラスキャップ、Ａ…部品実装領域、Ａ１…第１部品実装領域、Ａ２…第２部品実装領域、Ｂ…パッケージ領域、Ｃ…接続部、ＴＨ…スルーホール、ＶＨ…ビアホール。

Claims (10)

  1. 部品実装領域を備えた第１配線基板と、
    前記第１配線基板の上に積層され、前記部品実装領域に対応する部分に開口部が設けられた第２配線基板と、
    前記部品実装領域を取り囲むように間隔を空けて配置され、前記第１配線基板及び前記第２配線基板の各接続部に接続された複数の第１のはんだバンプと、
    前記第１配線基板と前記第２配線基板との間であって、前記第１のはんだバンプの外側領域に配置された第２のはんだバンプと、
    前記第２配線基板の外周よりも内側領域に配置され、前記部品実装領域の周囲の前記第１のはんだバンプの間に繋がり、かつ、前記第１配線基板及び前記第２配線基板に接触して形成され、前記部品実装領域を取り囲む枠状の樹脂ダム層と、
    前記枠状の樹脂ダム層の外側領域の前記第１配線基板と前記第２配線基板との間に充填され、前記２のはんだバンプを封止する封止樹脂と
    を有し、
    前記枠状の樹脂ダム層の内側の前記部品実装領域の全体が、前記封止樹脂が存在しない樹脂非形成領域として形成されることを特徴とする電子装置。
  2. 前記第１配線基板の前記部品実装領域に実装された撮像素子をさらに有することを特徴とする請求項１に記載の電子装置。
  3. 前記第１配線基板の前記部品実装領域に実装された受動素子部品又は受光素子部品と、
    前記枠状の樹脂ダム層の外側の前記第１配線基板の上に実装され、前記封止樹脂で封止された半導体チップをさらに有することを特徴とする請求項１に記載の電子装置。
  4. 前記第２のはんだバンプの配置ピッチは、前記第１のはんだバンプの配置ピッチよりも広く設定され、
    前記第２のはんだバンプは、前記部品実装領域を取り囲むように配置された前記第１のはんだバンプを取り囲むように配置されていることを特徴とする請求項１乃至３のいずれか一項に記載の電子装置。
  5. 部品実装領域を備えた第１配線基板と、
    前記第１配線基板の上に積層され、前記部品実装領域に対応する部分に開口部が設けられ、前記部品実装領域の周囲の枠状領域に並んで配置されたはんだバンプを介して前記第１配線基板に接続された第２配線基板と、
    前記部品実装領域の周囲の前記はんだバンプの間に繋がって形成され、前記部品実装領域を取り囲む枠状の樹脂ダム層と、
    前記第１配線基板の前記部品実装領域に実装された受動素子部品又は受光素子部品と、
    前記枠状の樹脂ダム層の外側の前記第１配線基板の上に実装された半導体チップと、
    前記第１配線基板と前記第２配線基板との間に、前記樹脂ダム層によって前記部品実装領域が樹脂非形成領域となるように充填され、前記半導体チップを封止する封止樹脂とを有することを特徴とする電子装置。
  6. 部品実装領域を備えた第１配線基板を用意する工程と、
    前記部品実装領域に対応する部分に開口部が設けられ、前記部品実装領域を取り囲むように間隔を空けて配置された複数の第１のはんだバンプが接続部に接続され、前記第１のはんだバンプの外側領域に第２のはんだバンプが配置された第２配線基板を用意する工程と、
    前記第２配線基板の前記第１のはんだバンプ及び前記第２のはんだバンプにフラックス機能含有樹脂を付着させた後に、前記第２配線基板の前記第１のはんだバンプ及び前記第２のはんだバンプを前記第１配線基板の上に配置し、リフロー加熱することにより、前記第２配線基板の前記第１はんだバンプ及び前記第２のはんだバンプを前記第１配線基板の接続部に接続すると共に、
    前記フラックス機能含有樹脂から、前記部品実装領域の周囲の前記第１のはんだバンプの間に繋がって形成される枠状の樹脂ダム層を前記第２配線基板の外周よりも内側領域に前記第１配線基板及び前記第２配線基板に接触させた状態で形成する工程と、
    前記枠状の樹脂ダム層の外側領域の前記第１配線基板と前記第２配線基板との間に封止樹脂を充填して、前記第２のはんだバンプを封止する工程とを有し、
    前記樹脂ダム層によって前記封止樹脂が堰き止められて、前記樹脂ダム層の内側の前記部品実装領域が、前記封止樹脂が存在しない樹脂非形成領域となることを特徴とする電子装置の製造方法。
  7. 前記第１配線基板の前記部品実装領域に撮像素子が実装されていることを特徴とする請求項６に記載の電子装置の製造方法。
  8. 前記第１配線基板の前記部品実装領域の外側領域に半導体チップが実装されており、
    前記封止樹脂を充填する工程で、前記半導体チップが前記封止樹脂で封止され、
    前記封止樹脂を充填する工程の後に、前記第１配線基板の前記部品実装領域に受動素子部品又は受光素子部品を実装する工程をさらに有することを特徴とする請求項６に記載の電子装置の製造方法。
  9. 前記はんだバンプは、金属コアボールの外面がはんだ層で被覆された金属コアはんだボール、樹脂コアボールの外面がはんだ層で被覆された樹脂コアはんだボール、又は、前記第１配線基板と接続する箇所の少なくとも一部がはんだ層で被覆された金属柱から形成されることを特徴とする請求項６乃至８のいずれか一項に記載の電子装置の製造方法。
  10. 部品実装領域を備え、前記部品実装領域の外側領域に半導体チップが実装された第１配線基板と、前記部品実装領域に対応する部分に開口部が設けられ、前記部品実装領域の周囲の枠状領域に対応する部分に並んで配置されたはんだバンプを備えた第２配線基板とを用意し、
    前記第２配線基板の前記はんだバンプにフラックス機能含有樹脂を付着させた後に、前記第２配線基板の前記はんだバンプを前記第１配線基板の上に配置し、リフロー加熱することにより、前記第２配線基板の前記はんだバンプを前記第１配線基板に接続すると共に、前記フラックス機能含有樹脂から、前記部品実装領域の周囲の前記はんだバンプの間に繋がって形成される枠状の樹脂ダム層を得る工程と、
    前記第１配線基板と前記第２配線基板との間に封止樹脂を充填して、前記半導体チップを前記封止樹脂で封止する工程であって、前記樹脂ダム層によって前記封止樹脂が堰き止められて、前記部品実装領域が樹脂非形成領域となる工程と、
    前記第１配線基板の前記部品実装領域に受動素子部品又は受光素子部品を実装する工程とを有することを特徴とする電子装置の製造方法。
JP2011280907A 2011-12-22 2011-12-22 電子装置及びその製造方法 Active JP5893387B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011280907A JP5893387B2 (ja) 2011-12-22 2011-12-22 電子装置及びその製造方法
US13/719,843 US8994134B2 (en) 2011-12-22 2012-12-19 Electronic device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011280907A JP5893387B2 (ja) 2011-12-22 2011-12-22 電子装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2013131669A JP2013131669A (ja) 2013-07-04
JP2013131669A5 JP2013131669A5 (ja) 2014-09-18
JP5893387B2 true JP5893387B2 (ja) 2016-03-23

Family

ID=48653705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011280907A Active JP5893387B2 (ja) 2011-12-22 2011-12-22 電子装置及びその製造方法

Country Status (2)

Country Link
US (1) US8994134B2 (ja)
JP (1) JP5893387B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991669B2 (en) * 2012-07-31 2021-04-27 Mediatek Inc. Semiconductor package using flip-chip technology
TWI562295B (en) 2012-07-31 2016-12-11 Mediatek Inc Semiconductor package and method for fabricating base for semiconductor package
JP6415365B2 (ja) 2014-03-28 2018-10-31 株式会社ジェイデバイス 半導体パッケージ
US9576922B2 (en) * 2015-05-04 2017-02-21 Globalfoundries Inc. Silver alloying post-chip join
JP6591234B2 (ja) * 2015-08-21 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置
EP3154084A3 (en) * 2015-09-16 2017-04-26 MediaTek Inc. Semiconductor package using flip-chip technology
JP6662002B2 (ja) * 2015-11-27 2020-03-11 富士電機株式会社 半導体装置
WO2017095094A2 (ko) * 2015-11-30 2017-06-08 하나마이크론(주) 메탈 코어 솔더 볼 인터커넥터 팬-아웃 웨이퍼 레벨 패키지 및 그 제조 방법
KR101830938B1 (ko) * 2015-11-30 2018-04-04 하나 마이크론(주) 메탈 코어 솔더 볼 인터커넥터 팬-아웃 웨이퍼 레벨 패키지
TWI721469B (zh) * 2019-06-25 2021-03-11 欣興電子股份有限公司 堆疊結構及其製造方法
JP7251951B2 (ja) * 2018-11-13 2023-04-04 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
CN112153799A (zh) * 2019-06-27 2020-12-29 欣兴电子股份有限公司 堆叠结构及其制造方法
US12051655B2 (en) * 2021-07-16 2024-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119006A (ja) * 1999-10-19 2001-04-27 Sony Corp 撮像デバイス及びその製造方法
JP2002261582A (ja) * 2000-10-04 2002-09-13 Matsushita Electric Ind Co Ltd 弾性表面波デバイスおよびその製造方法ならびにそれを用いた回路モジュール
JP2005340317A (ja) * 2004-05-25 2005-12-08 Sony Corp 半導体パッケージの製造方法、半導体パッケージ、および半導体パッケージの製造装置
JP2007059470A (ja) * 2005-08-22 2007-03-08 Sony Corp 半導体装置およびその製造方法
JP4184371B2 (ja) * 2005-10-03 2008-11-19 日本テキサス・インスツルメンツ株式会社 半導体チップ、半導体装置およびそれらの製造方法
WO2007069606A1 (ja) 2005-12-14 2007-06-21 Shinko Electric Industries Co., Ltd. チップ内蔵基板およびチップ内蔵基板の製造方法
JP2008294333A (ja) * 2007-05-28 2008-12-04 Multi:Kk プリント配線板の製造方法及びその方法を用いて得られるポッティングダムを備えるプリント配線板
JP5446623B2 (ja) * 2009-09-07 2014-03-19 大日本印刷株式会社 センサ素子モジュール
JP2011097026A (ja) * 2009-09-30 2011-05-12 Sanyo Electric Co Ltd 素子搭載用基板、半導体モジュール、光学モジュールおよびカメラモジュール
WO2011058879A1 (ja) * 2009-11-12 2011-05-19 日本電気株式会社 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板
JP5481724B2 (ja) * 2009-12-24 2014-04-23 新光電気工業株式会社 半導体素子内蔵基板

Also Published As

Publication number Publication date
JP2013131669A (ja) 2013-07-04
US8994134B2 (en) 2015-03-31
US20130161776A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
JP5893387B2 (ja) 電子装置及びその製造方法
TWI550741B (zh) 四方扁平無接腳封裝及其製造方法
JP5993248B2 (ja) 電子部品内蔵基板及びその製造方法
US8242383B2 (en) Packaging substrate with embedded semiconductor component and method for fabricating the same
JP5421863B2 (ja) 半導体パッケージの製造方法
JP6242231B2 (ja) 半導体装置及びその製造方法
JP2010147153A (ja) 半導体装置及びその製造方法
TWI532133B (zh) 半導體元件中的無鉛結構
JP2008159956A (ja) 電子部品内蔵基板
KR20090103886A (ko) 전기 상호접속 구조물 및 그 형성 방법
JP2008218979A (ja) 電子パッケージ及びその製造方法
KR20040100949A (ko) 반도체 패키지의 제조 방법, 및 반도체 장치의 제조 방법
US20110049707A1 (en) Semiconductor device and method of manufacturing the semiconductor device
JP2008153492A (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP2009277915A (ja) 配線基板
JP5015065B2 (ja) 配線基板
JP2009094434A (ja) 半導体装置およびその製造方法
US20130277828A1 (en) Methods and Apparatus for bump-on-trace Chip Packaging
KR100871710B1 (ko) 플립 칩 패키지 및 그 패키지 제조방법
WO2015198837A1 (ja) 半導体装置およびその製造方法
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2017028155A (ja) 半導体装置及びその製造方法
JP2014229623A (ja) 半導体装置およびその製造方法
JP2014150213A (ja) 半導体装置及び半導体装置の製造方法
US9401345B2 (en) Semiconductor device package with organic interposer

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160224

R150 Certificate of patent or registration of utility model

Ref document number: 5893387

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150