[go: up one dir, main page]

JP5993248B2 - 電子部品内蔵基板及びその製造方法 - Google Patents

電子部品内蔵基板及びその製造方法 Download PDF

Info

Publication number
JP5993248B2
JP5993248B2 JP2012186065A JP2012186065A JP5993248B2 JP 5993248 B2 JP5993248 B2 JP 5993248B2 JP 2012186065 A JP2012186065 A JP 2012186065A JP 2012186065 A JP2012186065 A JP 2012186065A JP 5993248 B2 JP5993248 B2 JP 5993248B2
Authority
JP
Japan
Prior art keywords
wiring board
electronic component
substrate
intermediate wiring
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012186065A
Other languages
English (en)
Other versions
JP2014045051A (ja
JP2014045051A5 (ja
Inventor
倉嶋　信幸
信幸 倉嶋
鉄也 小山
鉄也 小山
肇 飯塚
肇 飯塚
功一 田中
功一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012186065A priority Critical patent/JP5993248B2/ja
Priority to US13/944,188 priority patent/US9059088B2/en
Publication of JP2014045051A publication Critical patent/JP2014045051A/ja
Publication of JP2014045051A5 publication Critical patent/JP2014045051A5/ja
Application granted granted Critical
Publication of JP5993248B2 publication Critical patent/JP5993248B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、電子部品内蔵基板及びその製造方法に関する。
近年の電子機器の発達に伴い、電子機器に使用される電子部品装置の配線基板は、小型化及び高性能化などが要求されている。これに対応するため、配線基板内に電子部品が内蔵された電子部品内蔵基板が実用化されている。
そのような電子部品内蔵基板の一例では、半導体チップなどが実装された下側配線基板の上にバンプ電極を介して上側配線基板が積層され、下側配線基板と上側配線基板との間に半導体チップを封止するモールド樹脂が充填される。
特開２００８−１０８８５号公報 特開２００１−２１０９５４号公報 特開２００４−１６５３１８号公報
後述する予備的事項で説明するように、半導体チップが搭載された下側配線基板の上にはんだボールを介して上側配線基板が積層された電子部品内蔵基板では、はんだボールの直径を半導体チップの高さより大きくする必要がある。このため、半導体チップの高性能化に伴って信号量が増大する要求に対して、はんだボールの直径を小さくして配置ピッチを狭くすることは困難である。
また、下側、上側配線基板の間の領域にモールド樹脂を充填する際に、モールド型の間隔が設計値より広くなっている場合は、下側、上側配線基板が押し広げられて、はんだボールが下側配線基板から分離して電気的にオープンになる。
また逆に、モールド型の間隔が設計値より狭くなっている場合は、上側配線基板が必要以上に下側に押圧されるため、はんだボールが潰れてしまう。
導電性ボールの配置ピッチを狭くできると共に、信頼性よく樹脂が充填される電子部品内蔵基板及びその製造方法を提供することを目的とする。
以下の開示の一観点によれば、下側配線基板と、前記下側配線基板の上に搭載された電子部品と、前記電子部品を収容する開口部を備えて前記電子部品の周囲に配置され、導電性ボールを介して前記下側配線基板に接続された中間配線基板と、前記電子部品及び前記中間配線基板の上に配置され、導電性ボールを介して前記中間配線基板に接続された上側配線基板と、前記下側配線基板、前記中間配線基板及び前記上側配線基板の各間の領域に充填されて、前記電子部品を封止する樹脂とを有し、前記中間配線基板の上下側に配置される前記導電性ボールは、コアボールと前記コアボールの外面に形成されたはんだ層とからそれぞれ形成され、かつ、相互にずれた位置に配置され、平面視して相互に重ならない位置に配置されている電子部品内蔵基板が提供される。
また、その開示の他の観点によれば、下側配線基板の上に電子部品を搭載する工程と、前記電子部品を収容する開口部を備えた中間配線基板が前記下側配線基板に導電性ボールを介して接続され、かつ、前記中間配線基板に上側配線基板が導電性ボールを介して接続された構造の積層配線基板を得る工程と、前記下側配線基板、前記中間配線基板及び前記上側配線基板の各間の領域に樹脂を充填して前記電子部品を封止する工程とを有し、
前記中間配線基板の上下側に配置される前記導電性ボールは、コアボールと前記コアボールの外面に形成されたはんだ層とからそれぞれ形成され、かつ、相互にずれた位置に配置され、平面視して相互に重ならない位置に配置されることを特徴とする電子部品内蔵基板の製造方法が提供される。
以下の開示によれば、電子部品内蔵基板では、下側配線基板と上側配線基板との間に中間配線基板を介在させ、中間配線基板の上下側に配置される導電性ボールは相互にずれた位置に配置されている。
これによって、導電性ボールの直径を小さくできるため、導電性ボールの配置ピッチを狭くすることができる。また、下側、中間、上側配線基板の各間の領域に樹脂を充填する際に、中間配線基板が圧力に追随して上下に撓むようになっている。これにより、樹脂を充填する際に、上側配線基板が上側又は下側に押圧される際に、中間配線基板が上側又は下側に撓んで押圧力が吸収される。
これにより、樹脂を充填する際に、導電性ボールが下側配線基板及び上側配線基板から分離して電気的にオープンになったり、導電性ボールが潰れたりすることが防止される。
図１は予備的事項に係る電子部品内蔵基板の製造方法を示す断面図である。 図２（ａ）及び（ｂ）は予備的事項に係る電子部品内蔵基板の製造方法の問題点を説明するための断面図（その１）である。 図３（ａ）及び（ｂ）は予備的事項に係る電子部品内蔵基板の製造方法の問題点を説明するための断面図（その２）である。 図４（ａ）及び（ｂ）は実施形態の電子部品内蔵基板の製造方法を示す断面図（その１）である。 図５（ａ）及び（ｂ）は実施形態の電子部品内蔵基板の製造方法を示す断面図及び平面図（その２）である。 図６（ａ）及び（ｂ）は実施形態の電子部品内蔵基板の製造方法を示す断面図（その３）である。 図７（ａ）及び（ｂ）は実施形態の電子部品内蔵基板の製造方法を示す断面図（その４）である。 図８は実施形態の電子部品内蔵基板の製造方法を示す断面図（その５）である。 図９（ａ）及び（ｂ）は図８のモールド樹脂を形成する際にモールド型内で中間配線基板が撓む様子を示す断面図（その１）である。 図１０は図８のモールド樹脂を形成する際に中間配線基板がモールド型内で撓む様子を示す断面図（その２）である。 図１１は実施形態の電子部品内蔵基板を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
実施形態を説明する前に、基礎となる予備的事項について説明する。予備的事項に係る電子部品内蔵基板の製造方法では、図１に示すように、まず、下側配線基板１００の接続パッド（不図示）に半導体チップ２００のバンプ電極２２０をフリップチップ接続する。さらに、半導体チップ２００の下側の隙間にアンダーフィル樹脂２４０を充填する。
次いで、上側配線基板３００をはんだボール３２０を介して下側配線基板１００に電気的に接続する。これにより、下側配線基板１００と上側配線基板３００との間の領域に半導体チップ２００が収容された状態となる。
近年では、半導体チップ２００の高性能化及び高集積化に伴って信号量が増大してきている。このため、下側配線基板１００及び上側配線基板３００の各接続部位の配置ピッチを狭くして接続経路の数を増加させる必要がある。
これに対応するためには、図１の配線基板の構造では、はんだボール３２０の直径を小さくしてその数を増やして配置することにより、接続部位の狭ピッチ化を行う必要がある。
しかしながら、はんだボール３２０の直径は半導体チップ２００の高さよりも大きく設定する必要がある。半導体チップ２００の厚みを薄くすることは限界があるため、下側配線基板１００及び上側配線基板３００の間ではんだボール３２０の配置ピッチをさらに狭くすることは困難を極める。
さらに、次の工程で、図１の下側配線基板１００と上側配線基板３００の間の領域にモールド樹脂を充填して半導体チップ２００を封止する。
モールド樹脂を充填する工程では、図２（ａ）に示すように、下型４００及び上型４２０の間に下側、上側配線基板１００，３００を配置し、溶融されたモールド樹脂を樹脂供給部Ａから下側、上側配線基板１００，３００の間の領域に注入する。
このとき、図２（ａ）のように、下型４００及び上型４２０の間隔が設計値より広くなっている場合は、上側配線基板３００と上型４２０との間に隙間Ｇが生じた状態となる。この場合は、図２（ｂ）に示すように、モールド樹脂の注入時の圧力によって、下側、上側配線基板１００，３００が押し広げられて、はんだボール３２０が下側配線基板１００から分離することで電気的にオープンになってしまう問題がある。
特に、上側配線基板３００と上型４２０との間に２０μｍ程度以上の隙間Ｇが生じていると、モールド樹脂の注入時にはんだボール３２０が下側配線基板１００から分離しやすい。
また、これとは逆に、図３（ａ）に示すように、下型４００及び上型４２０の間隔が設計値より狭くなっている場合は、上側配線基板３００が上型４２０によって必要以上に下側に押圧されるため、はんだボール３２０が潰れてしまう。
図３（ｂ）に示すように、図３（ａ）のはんだボール３２０の周りを拡大すると、下側、上側配線基板１００，３００は、接続パッドＰ上に開口部１４０ａが設けられたソルダレジスト１４０を備えている。そして、上下側に配置された接続パッドＰの間にはんだボール３２０が搭載されている。
はんだボール３２０が潰れるほど上側配線基板３００が押圧されると、はんだボール３２０に接触しているソルダレジスト１４０にクラックＣが発生する。
後の工程で、上側配線基板３００の上面側の接続パッドに半導体デバイスのはんだ電極をリフロー加熱して接続する際に、下側、上側配線基板１００，３００の間のはんだボール３２０が再溶融する。はんだボール３２０が再溶融するときに、ソルダレジスト１４０に発生したクラックＣに沿ってはんだが流れ込むことで、隣り合うはんだボール３２０が電気ショートする問題がある。
以下に説明する実施形態では、前述した不具合を解消することができる。
（実施の形態）
図４〜図１０は実施形態の電子部品内蔵基板の製造方法を説明するための図、図１１は実施形態の電子部品内蔵基板を示す図である。
実施形態の電子部品内蔵基板の製造方法では、まず、図４（ａ）に示すように、下側配線基板５を用意する。下側配線基板５では、厚み方向の中央部にコア基板１０が配置されている。コア基板１０は例えばガラスエポキシ樹脂などの絶縁材料から形成される。
コア基板１０の両面側には銅などからなる第１配線層２０がそれぞれ形成されている。コア基板１０には厚み方向に貫通するスルーホールＴＨが設けられている。
両面側の第１配線層２０はスルーホールＴＨの内壁に形成されたスルーホールめっき層１２を介して相互接続されている。スルーホールＴＨの残りの孔には樹脂体Ｒが充填されている。あるいは、コア基板１０のスルーホールＴＨを金属で充填して貫通電極を形成し、両面側の第１配線層２０が貫通電極を介して相互接続されていてもよい。
コア基板１０の両面側には、第１配線層２０を被覆する層間絶縁層３０がそれぞれ形成されている。層間絶縁層３０は、エポキシ樹脂又はポリイミド樹脂などから形成される。両面側の層間絶縁層３０には、第１配線層２０の接続部に到達するビアホールＶＨがそれぞれ形成されている。
さらに、両面側の層間絶縁層３０の上には、ビアホールＶＨに充填されたビア導体を介して第１配線層２０に接続される第２配線層２２がそれぞれ形成されている。
また、コア基板１０の両面側の層間絶縁層３０及び第２配線層２２の上に、第２配線層２２の接続パッドＰ上に開口部３２ａが設けられたソルダレジスト３２がそれぞれ形成されている。
多面取り用の大型の下側配線基板５を使用する場合は、基板に複数の製品領域が区画される。図４（ａ）では下側配線基板５の１つの製品領域が示されており、その中央部に部品搭載領域Ａが画定されている。
図４（ａ）の下側配線基板５の例では、コア基板１０の両面側に２層の第１、第２配線層２０，２２がそれぞれ積層されているが、配線層の積層数は任意に設定することができる。また、下側配線基板５は、基材としてポリイミドテープなどを使用するフレキシブル性を有するコアレス基板であってもよい。
次いで、図４（ｂ）に示すように、素子形成面側にバンプ電極４２を備えた半導体チップ４０を用意する。そして、下側配線基板５の部品搭載領域Ａの第２配線層２２の接続パッドＰに半導体チップ４０のバンプ電極４２をフリップチップ接続する。その後に、半導体チップ４０の下側の隙間にアンダーフィル樹脂４４を充填する。
さらに、同じく図４（ｂ）に示すように、チップキャパシタ５０を用意する。そして、下側配線基板５の上面側において、半導体チップ４０の横方向に配置されたソルダレジスト３２の上にチップキャパシタ５０を接着する。チップキャパシタ５０は、横方向の両端側に接続端子５２を備えており、両端側の接続端子５２が下側配線基板５の表面と平行な方向に配置される。
さらに、チップキャパシタ５０の両端側の接続端子５２をはんだ層５４によって第２配線層２２の接続パッドＰにそれぞれ電気的に接続する。
このようにして、下側配線基板５の上面側の部品搭載領域Ａに半導体チップ４０及びチップキャパシタ５０を並べて搭載する。
電子部品として、半導体チップ４０及びチップキャパシタ５０を例示するが、この他に、抵抗素子、インダクタ素子などの各種の電子部品を使用することができる。
次いで、図５（ａ）に示すように、中間配線基板６を用意する。中間配線基板６は、中央部に上面から下面まで貫通する開口部６ａを備えた枠状構造を有する。中間配線基板６の開口部６ａは上記した下側配線基板５の部品搭載領域Ａに対応しており、それより一回り大きな面積に設定される。
中間配線基板６では、コア基板１０ａの両面側に配線層２４が形成されている、コア基板１０ａは例えばガラスエポキシ樹脂などの絶縁材料から形成される。コア基板１０ａには厚み方向に貫通するスルーホールＴＨが設けられている。両面側の配線層２４はスルーホールＴＨの内壁に形成されたスルーホールめっき層１２を介して相互接続されている。
スルーホールＴＨの残りの孔には樹脂体Ｒが充填されている。前述した下側配線基板５と同様に、コア基板１０ａの両面側の配線層２４がスルーホールＴＨに形成された貫通電極を介して相互接続されていてもよい。
コア基板１０ａの下面側には、配線層２４の第１接続パッドＰ１上に開口部３４ａが設けられたソルダレジスト３４が形成されている。同様に、コア基板１０ａの上面側には、配線層２４の第２接続パッドＰ２上に開口部３４ａが設けられたソルダレジスト３４が形成されている。
あるいは、中間配線基板６は、基材としてポリイミドテープなどを使用するフレキシブル性を有するコアレス基板であってもよい。
図５（ｂ）は、図５（ａ）の中間配線基板６を平面視した平面図である。図５（ａ）の断面図は、図５（ｂ）のＩ−Ｉの断面に相当する。図５（ｂ）では、中間配線基板６の第１、第２接続パッドＰ１，Ｐ２のみが描かれており、その他の要素は省略されている。
図５（ａ）に図５（ｂ）の平面図を加えて参照すると、中間配線基板６の下面側の第１接続パッドＰ１と上面側の接続パッドＰ２は相互にずれた位置に配置されている。図５（ａ）及び（ｂ）では、好適な例として、平面視して第１接続パッドＰ１及び第２接続パッドＰ２は相互に重ならない位置に配置され、千鳥配置になるように配列されている。
第１接続パッドＰ１及び第２接続パッドＰ２は相互にずれた位置に配置されていればよく、図５（ｂ）の例以外に、第１接続パッドＰ１及び第２接続パッドＰ２の一部が重なった状態でずれて配置されていてもよい。
また、図５（ｂ）の例では、上下側の第１接続パッドＰ１及び第２接続パッドＰ２がそれぞれ２列になって配列されているが、配列数は任意に設定することができる。
そして、図６（ａ）に示すように、中間配線基板６の下面側の第１接続パッドＰ１に第１はんだボール２８を搭載し、リフロー加熱することにより第１接続パッドＰ１に第１はんだボール２８を接合する。第１はんだボール２８が導電性ボールの一例である。
図６（ａ）では、好適な例として、第１はんだボール２８は銅コアボール２８ａの外面にはんだ層２８ｂが被覆されて形成される。あるいは、はんだボールとして、樹脂コアボールの外面にはんだ層で被覆されて形成されたものを使用してもよい。
または、はんだボールとして、積層される基板間の間隔が多少変動しても差し支えない場合は、全体にわたってはんだから形成されるはんだボールを使用してもよい。このように、導電性ボールの例として、少なくとも外面がはんだ層から形成されたはんだボールを使用することができる。
次いで、図６（ｂ）に示すように、図６（ａ）の中間配線基板６の下面側の第１はんだボール２８を前述した図４（ｂ）の下側配線基板５の上面側の接続パッドＰの上に配置し、リフロー加熱する。これにより、中間配線基板６の第１はんだボール２８が下側配線基板５の接続パッドＰに接合されて両者が電気的に接続される。
これにより、中間配線基板６の開口部６ａ内に半導体チップ４０及びチップキャパシタ５０が収容された状態となる。
なお、枠状に繋がった中間配線基板６を例示したが、中間配線基板６が複数に分割された状態で、半導体チップ４０及びチップキャパシタ５０の周囲に配置されてもよい。
続いて、図７（ａ）に示すように、上側配線基板７を用意する。上側配線基板７では、コア基板１０ｂの両面側に配線層２６が形成されている。コア基板１０ｂは例えばガラスエポキシ樹脂などの絶縁材料から形成される。コア基板１０ｂには厚み方向に貫通するスルーホールＴＨが設けられている。
両面側の配線層２６はスルーホールＴＨの内壁に形成されたスルーホールめっき層１２を介して相互接続されている。スルーホールＴＨの残りの孔には樹脂体Ｒが充填されている。
前述した下側配線基板５と同様に、コア基板１０ｂの両面側の配線層２６がスルーホールＴＨに形成された貫通電極を介して相互接続されていてもよい。
コア基板１０ｂの下面側には、配線層２６の第１接続パッドＰ１上に開口部３６ａが設けられたソルダレジスト３６が形成されている。同様に、コア基板１０ｂの上面側には、配線層２６の第２接続パッドＰ２上に開口部３６ａが設けられたソルダレジスト３６が形成されている。
上側配線基板７においても、下側配線基板５及び中間配線基板６と同様に、フレキシブル性を有するコアレス基板であってもよい。
そして、上側配線基板７の下面側の第１接続パッドＰ１に第２はんだボール２９を搭載し、リフロー加熱することにより、第１接続パッドＰ１に第２はんだボール２９を接合する。第２はんだボール２９は、前述した第１はんだボール２８と同様に、好適には、銅コアボール２９ａの外面にはんだ層２９ｂが被覆されて形成される。
次いで、図７（ｂ）に示すように、図７（ａ）の上側配線基板７の下面側の第２はんだボール２９を前述した図６（ｂ）の中間配線基板６の上面側の第２接続パッドＰ２の上に配置し、リフロー加熱する。これにより、上側配線基板７の第２はんだボール２９が中間配線基板６の第２接続パッドＰ２に接合されて両者が電気的に接続される。
このようにして、上側配線基板７は、その下の第２はんだボール２９、中間配線基板６、その下の第１はんだボール２８を介して下側配線基板５に電気的に接続される。
以上により、下側配線基板５の上に中間配線基板６を介して上側配線基板７が積層された積層配線基板８が得られる。前述したように、中間配線基板６の両面側の第１、第２接続パッドＰ１，Ｐ２は相互にずれた位置に配置されている。
このため、中間配線基板６の上下側に配置される第１、第２はんだボール２８，２９においてもそれらに対応して相互にずれた位置に配置される。
さらには、本実施形態では、中間配線基板６の上下側に配置される第１、第２はんだボール２８．２９は、図５（ｂ）の第１、第２接続パッドＰ１，Ｐ２に対応して平面視して相互に重ならない位置にずれて配置される。
本実施形態では、下側配線基板５と上側配線基板７との間に中間配線基板６が介在しているので、第１、第２はんだボール２８，２９の直径を半導体チップ４０及びキャップキャパシタ５０の高さより大きく設定する必要がない。
例えば、バンプ電極４２を含む半導体チップ４０及びキャップキャパシタ５０の各高さが３００μｍの場合は、中間配線基板６の厚みを１５０μｍ程度とし、上下側に配置される第１、第２はんだボール２８，２９の直径を１００μｍ程度とすることができる。
これに対して、予備的事項で説明したように、中間配線基板６を使用しない場合は、はんだボールの直径を半導体チップ４０の高さ：３００μｍを超える値に設定する必要がある。
本実施形態では、半導体チップ４０及びキャップキャパシタ５０の高さを考慮して中間配線基板６の厚みを調整することにより、半導体チップ４０の高さよりかなり小さな直径の第１、第２はんだボール２８、２９を採用することができる。これにより、下側、上側配線基板５，７の各間の接続部位の狭ピッチ化を図ることができる。
このようにして、半導体チップの高性能化及び高集積化に伴って信号量が増大する要求に対して、第１、第２はんだボール２８，２９の直径を小さくすることで接続経路の数を容易に増加させることができる。
なお、前述した積層配線基板８を得る工程では、最初に、図６（ａ）及び（ｂ）で、中間配線基板６の下面側の第１はんだボール２８を下側配線基板５の接続パッドＰに接続している。その後に、図７（ａ）及び（ｂ）で、上側配線基板７の下面側の第２はんだボール２９を中間配線基板６の第２接続パッドＰ２に接続している。
この形態の他に、最初に、図７（ａ）の上側配線基板７の下面側の第２はんだボール２９を図６（ａ）の中間配線基板６の第２接続パッドＰ２に接続して積層配線部材を得る。
その後に、その積層配線部材の中間配線基板６の下面側の第１はんだボール２８を下側配線基板５の接続パッドＰに接続してもよい。この方法を採用しても、図７（ｂ）と同一構造の積層配線基板８を得ることができる。
また、前述した図６（ａ）及び（ｂ）の工程において、第１はんだボール２８を下側配線基板５の上面側の接続パッドＰに接合し、その上に中間配線基板６の下面側の第１接続パッドＰ１を接合してもよい。
また同様に、図７（ａ）及び（ｂ）の工程において、第２はんだボール２９を中間配線基板６の上面側の第２接続パッドＰ２に接合し、その上に上側配線基板７の下面側の接続パッドＰ１を接合してもよい。
このように、電子部品を収容する開口部を備えた中間配線基板が下側配線基板に導電性ボールを介して接続され、かつ、中間配線基板に上側配線基板が導電性ボールを介して接続された積層構造を作成すればよい。よって、前述した図６（ａ）〜図７（ｂ）の製造方法の他に、上記した変形例の製造方法などを採用することができる。
次いで、図８に示すように、図７（ｂ）の積層配線基板８の下側配線基板５、中間配線基板６及び上側配線基板７の各間の領域にモールド樹脂３８を充填する。
モールド樹脂３８を充填する工程では、図９（ａ）に示すように、下型６２及び上型６４を備えるモールド型６０を用意する。そして、下型６２及び上型６４の間に図７（ｂ）の積層配線基板８を配置し、溶融されたモールド樹脂を樹脂供給部Ａから積層配線基板８の各間の領域に注入する。
予備的事項でも説明したように、図９（ａ）に示すように、下型６２及び上型６４の間隔が設計値より広くなっている場合は、上側配線基板７と上型６４との間に隙間Ｇが生じた状態となる。この場合は、予備的事項と同様に、図９（ｂ）に示すように、モールド樹脂３８の注入時の圧力によって、下側、上側配線基板５，７が押し広げられ、上側配線基板７が上側に押圧される。
しかしながら、本実施形態では、図９（ｂ）に示すように、中間配線基板６の上下側に配置される第１、第２はんだボール２８，２９は相互にずれた位置に配置されている。また、中間配線基板６は、モールド樹脂３８を注入する際の温度：１７０℃〜１８０℃の加熱処理によって剛性が弱くなっている。
これにより、上側配線基板７が上側に押圧される際に、上側配線基板７と第２はんだボール２９で接続された中間配線基板６がこの押圧力に追随して上側に波打つように撓む。
このようにして、上側配線基板７が上側に押圧される力は、中間配線基板６が上側に撓むことで吸収される。
従って、上側配線基板７と上型６４との間に隙間Ｇが生じている場合であっても、第１、第２はんだボール２８，２９が下側配線基板５及び中間配線基板６から分離することが防止される。これにより、下側配線基板５と上側配線基板７との電気接続の信頼性を向上させることができる。
また、図１０には、これとは逆に、下型６２及び上型６４の間隔が設計値より狭くなっている場合が示されている。この場合は、上側配線基板７が上型６４によって必要以上に下側に押圧される。
しかしながら、本実施形態では、中間配線基板６の上下側に配置される第１、第２はんだボール２８，２９は相互にずれた位置に配置されており、モールド樹脂３８を注入する際の加熱処理によって中間配線基板６の剛性が弱くなっている。
このため、上側配線基板７が必要以上に下側に押圧されるときに、中間配線基板６が波打つように下側に撓んでその押圧力を吸収することができる。これにより、中間配線基板６の上下側の第１、第２はんだボール２８，２９が潰れることなく、その周辺のソルダレジスト３２，３４，３６にクラックが発生することもない。
特に、上側配線基板７にかかる押圧力が大きい場合は、中間配線基板６が上下に十分に撓んで圧力を吸収できるようにする。つまり、上下側の第１、第２はんだボール２８，２９のずれる距離がはんだボール２８，２９の直径を超えるように設定し、相互に重ならないように配置することが好ましい。
このようにして、下側配線基板５、中間配線基板６及び上側配線基板７の各間の領域にモールド樹脂３８が信頼性よく充填される。モールド樹脂３８を充填することにより、電子部品内蔵基板に落下などの衝撃がかかったり、熱応力によって反りが発生したりするとしても、配線基板間の電気的な破断が防止される。
次いで、図１１に示すように、上側電子部品としてはんだバンプ７２を備えた半導体デバイス７０を用意する。そして、半導体デバイス７０のはんだバンプ７２を上側配線基板７の接続パッドＰに配置し、リフロー加熱して接合する。
このとき、中間配線基板６の上下側に配置された第１、第２はんだボール２８，２９が再溶融する。しかしながら、第１、第２はんだボール２８，２９に接するソルダレジスト３２，３４，３６にクラックが発生していないので、第１はんだボール２８同士、又は第２はんだボール２９同士が電気ショートするおそれはない。
その後に、半導体デバイス７０の下側の隙間にアンダーフィル樹脂７４を充填する。例えば、前述した下側配線基板５の上に搭載される半導体チップ４０がＣＰＵの場合は、半導体デバイス７０としてメモリが採用される。
さらに、下側配線基板５の下面側の接続パッドＰにはんだボールを搭載するなどして外部接続端子１４を設ける。
以上により、実施形態の電子部品内蔵基板１が得られる。
なお、多面取り用の大型の下側配線基板５を使用する場合は、所要の段階で、上側配線基板７の上面から下側配線基板５の下面まで切断されて個々の電子部品内蔵基板１が得られる。
図１１に示すように、実施形態の部品内蔵基板１は、図４（ａ）で説明した下側配線基板５の部品搭載領域Ａの接続パッドＰに半導体チップ４０のバンプ電極４２がフリップチップ接続されている。半導体チップ４０の下側の隙間にはアンダーフィル樹脂４４が充填されている。
半導体チップ４０の横方向の下側配線基板５のソルダレジスト３２の上に、両端側に接続電極５２を備えたチップキャパシタ５０が接着されている。チップキャパシタ５０の両端側の接続電極５２は、はんだ層５４を介して下側配線基板５の接続パッドＰにそれぞれ接続されている。
半導体チップ４０及びチップキャパシタ５０の周囲には、図５（ａ）〜（ｃ）で説明した枠状の中間配線基板６が配置されている。中間配線基板６は中央部に上面から下面まで貫通する開口部６ａを備えており、半導体チップ４０及びチップキャパシタ５０がその開口部６ａ内に収容されている。
中間配線基板６の下面側の第１接続パッドＰ１は、第１はんだボール２８を介して下側配線基板５の接続パッドＰに電気的に接続されている。
また、半導体チップ４０、チップキャパシタ５０及び中間配線基板６の上に上側配線基板７が配置されている。中間配線基板６の上面側の第２接続パッドＰ２は、第２はんだボール２９を介して上側配線基板７の下面側の第１接続パッドＰ１に電気的に接続されている。
さらに、下側配線基板５、中間配線基板６及び上側配線基板７の各間の領域に半導体チップ４０及びチップキャパシタ５０を封止するモールド樹脂３８が充填されている。
また、上側配線基板７の上面側の第２接続パッドＰ２に半導体デバイス７０のはんだバンプ７２が接続されている。半導体デバイス７０の下側の隙間にアンダーフィル樹脂７４が充填されている。さらに、下側配線基板５の下面側の接続パッドＰに外部接続端子１４が設けられている。
本実施形態の電子部品内蔵基板１では、下側配線基板５と上側配線基板７との間に中間配線基板６を介在させることにより、第１、第２はんだボール２８，２９の直径を小さくすることができる。これにより、第１、第２はんだボール２８，２９の配置ピッチを狭くすることができる。
従って、半導体チップの高性能化及び高集積化に伴って信号量が増大する要求に対して、接続経路の数を容易に増加させることができる。
また、本実施形態の電子部品内蔵基板１では、中間配線基板６の上下側に配置された第１、第２はんだボール２８，２９が相互にずれた位置に配置されている。これにより、前述したように、製造時においてモールド樹脂３８を充填する際に上下方向に圧力がかかるとしても、中間配線基板６がその圧力に追随して撓んで圧力が吸収されるようになっている。
このようにして、モールド樹脂３８を充填する際に、第１、第２はんだボール２８，２９が下側配線基板５及び中間配線基板６から分離して電気的にオープンになることが防止され、信頼性よくモールド樹脂３８を充填することができる。これにより、電気接続の信頼性が高い電子部品内蔵基板１を歩留りよく製造することができる。
１…電子部品内蔵基板、５…下側配線基板、６…中間配線基板、６ａ，３２ａ，３４ａ，３６ａ…開口部、７…上側配線基板、８…積層配線基板、１０，１０ａ，１０ｂ…コア基板、１２…スルーホールめっき層、１４…外部接続端子、２０…第１配線層、２２…第２配線層、２４，２６…配線層、２８…第１はんだボール、２８ａ，２９ａ…銅コアボール、２８ｂ，２９ｂ，５４…はんだ層、２９…第２はんだボール、３０…層間絶縁層、３２，３４，３６…ソルダレジスト、３８…モールド樹脂、４０…半導体チップ、４２…バンプ電極、４４，７４…アンダーフィル樹脂、５０…チップキャパシタ、５２…接続電極、６０…モールド型、６２…下型、６４…上型、７０…半導体デバイス、７２…はんだバンプ、Ｐ…接続パッド、Ｐ１…第１接続パッド、Ｐ２…第２接続パッド、Ｒ…樹脂体、ＴＨ…スルーホール、ＶＨ…ビアホール。

Claims (7)

  1. 下側配線基板と、
    前記下側配線基板の上に搭載された電子部品と、
    前記電子部品を収容する開口部を備えて前記電子部品の周囲に配置され、導電性ボールを介して前記下側配線基板に接続された中間配線基板と、
    前記電子部品及び前記中間配線基板の上に配置され、導電性ボールを介して前記中間配線基板に接続された上側配線基板と、
    前記下側配線基板、前記中間配線基板及び前記上側配線基板の各間の領域に充填されて、前記電子部品を封止する樹脂とを有し、
    前記中間配線基板の上下側に配置される前記導電性ボールは、コアボールと前記コアボールの外面に形成されたはんだ層とからそれぞれ形成され、かつ、相互にずれた位置に配置され、平面視して相互に重ならない位置に配置されていることを特徴とする電子部品内蔵基板。
  2. 前記導電性ボールは、平面視して千鳥配置に配列されていることを特徴とする請求項１に記載の電子部品内蔵基板。
  3. 前記導電性ボールの直径は、前記電子部品の高さより小さいことを特徴とする請求項１又は２に記載の電子部品内蔵基板。
  4. 前記中間配線基板は、枠状に繋がって形成されていることを特徴とする請求項１乃至３のいずれか一項に記載の電子部品内蔵基板。
  5. 下側配線基板の上に電子部品を搭載する工程と、
    前記電子部品を収容する開口部を備えた中間配線基板が前記下側配線基板に導電性ボールを介して接続され、かつ、前記中間配線基板に上側配線基板が導電性ボールを介して接続された構造の積層配線基板を得る工程と、
    前記下側配線基板、前記中間配線基板及び前記上側配線基板の各間の領域に樹脂を充填して前記電子部品を封止する工程とを有し、
    前記中間配線基板の上下側に配置される前記導電性ボールは、コアボールと前記コアボールの外面に形成されたはんだ層とからそれぞれ形成され、かつ、相互にずれた位置に配置され、平面視して相互に重ならない位置に配置されることを特徴とする電子部品内蔵基板の製造方法。
  6. 前記積層配線基板を得る工程は、
    前記中間配線基板を前記下側配線基板に前記導電性ボールを介して接続する工程と、
    前記上側配線基板を前記中間配線基板に前記導電性ボールを介して接続する工程とを含むことを特徴とする請求項５に記載の電子部品内蔵基板の製造方法。
  7. 前記導電性ボールの直径は、前記電子部品の高さより小さいことを特徴とする請求項５又は６に記載の電子部品内蔵基板の製造方法。
JP2012186065A 2012-08-27 2012-08-27 電子部品内蔵基板及びその製造方法 Active JP5993248B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012186065A JP5993248B2 (ja) 2012-08-27 2012-08-27 電子部品内蔵基板及びその製造方法
US13/944,188 US9059088B2 (en) 2012-08-27 2013-07-17 Electronic component built-in substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012186065A JP5993248B2 (ja) 2012-08-27 2012-08-27 電子部品内蔵基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2014045051A JP2014045051A (ja) 2014-03-13
JP2014045051A5 JP2014045051A5 (ja) 2015-09-03
JP5993248B2 true JP5993248B2 (ja) 2016-09-14

Family

ID=50147293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012186065A Active JP5993248B2 (ja) 2012-08-27 2012-08-27 電子部品内蔵基板及びその製造方法

Country Status (2)

Country Link
US (1) US9059088B2 (ja)
JP (1) JP5993248B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293426B2 (en) * 2012-09-28 2016-03-22 Intel Corporation Land side and die side cavities to reduce package Z-height
US9355898B2 (en) 2014-07-30 2016-05-31 Qualcomm Incorporated Package on package (PoP) integrated device comprising a plurality of solder resist layers
JP2016076514A (ja) * 2014-10-02 2016-05-12 大日本印刷株式会社 配線板、電子モジュール
US10181410B2 (en) * 2015-02-27 2019-01-15 Qualcomm Incorporated Integrated circuit package comprising surface capacitor and ground plane
JP6591909B2 (ja) * 2015-07-27 2019-10-16 京セラ株式会社 アンテナモジュール
JP2017050313A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2017050315A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP6570924B2 (ja) * 2015-08-31 2019-09-04 新光電気工業株式会社 電子部品装置及びその製造方法
JP6806520B2 (ja) * 2016-10-17 2021-01-06 ラピスセミコンダクタ株式会社 半導体装置および配線基板の設計方法
US20200020624A1 (en) * 2018-07-10 2020-01-16 Qualcomm Incorporated Substrate-embedded substrate
US10790162B2 (en) * 2018-09-27 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
DE102019117844A1 (de) 2018-09-27 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte-schaltung-package und verfahren
US10796976B2 (en) 2018-10-31 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
US11342316B2 (en) * 2020-01-16 2022-05-24 Mediatek Inc. Semiconductor package
JP7421357B2 (ja) * 2020-02-05 2024-01-24 新光電気工業株式会社 部品内蔵基板及び部品内蔵基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210954A (ja) 2000-01-24 2001-08-03 Ibiden Co Ltd 多層基板
JP2001267710A (ja) * 2000-03-15 2001-09-28 Sony Corp 電子回路装置および多層プリント配線板
JP4372407B2 (ja) 2002-11-12 2009-11-25 イビデン株式会社 多層プリント配線板
JP3879853B2 (ja) * 2003-10-10 2007-02-14 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
JP4182140B2 (ja) 2005-12-14 2008-11-19 新光電気工業株式会社 チップ内蔵基板
WO2007069606A1 (ja) * 2005-12-14 2007-06-21 Shinko Electric Industries Co., Ltd. チップ内蔵基板およびチップ内蔵基板の製造方法
JP4901458B2 (ja) * 2006-12-26 2012-03-21 新光電気工業株式会社 電子部品内蔵基板

Also Published As

Publication number Publication date
US20140054773A1 (en) 2014-02-27
JP2014045051A (ja) 2014-03-13
US9059088B2 (en) 2015-06-16

Similar Documents

Publication Publication Date Title
JP5993248B2 (ja) 電子部品内蔵基板及びその製造方法
JP5598787B2 (ja) 積層型半導体装置の製造方法
US6489687B1 (en) Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment
US7400048B2 (en) Void-free circuit board and semiconductor package having the same
JP4830120B2 (ja) 電子パッケージ及びその製造方法
JP6489965B2 (ja) 電子部品装置及びその製造方法
JP5893387B2 (ja) 電子装置及びその製造方法
JPWO2007072616A1 (ja) 部品内蔵モジュールおよびその製造方法
JP2014045051A5 (ja)
CN102789991A (zh) 封装结构及其制作方法
CN103681358B (zh) 芯片封装基板和结构及其制作方法
JP2011249759A (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2013236039A (ja) 半導体装置
US20090096097A1 (en) Semiconductor device and manufacturing method of the same
JP6511851B2 (ja) 多層回路基板、半導体装置、多層回路基板の製造方法
US9293405B2 (en) Semiconductor device
US9265147B2 (en) Multi-layer wiring board
JP2013521654A (ja) 組み込まれたダイを有する集積回路パッケージの熱ビア
JP2009135391A (ja) 電子装置およびその製造方法
TWI433278B (zh) 無承載板之封裝件及其製法
JP2010272563A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
US20100127382A1 (en) Semiconductor device
JP2009266972A (ja) 積層型半導体モジュール及びその製造方法
JP2014103244A (ja) 半導体装置および半導体チップ
JP2006245076A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150715

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160819

R150 Certificate of patent or registration of utility model

Ref document number: 5993248

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150