JP5015065B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP5015065B2 JP5015065B2 JP2008139818A JP2008139818A JP5015065B2 JP 5015065 B2 JP5015065 B2 JP 5015065B2 JP 2008139818 A JP2008139818 A JP 2008139818A JP 2008139818 A JP2008139818 A JP 2008139818A JP 5015065 B2 JP5015065 B2 JP 5015065B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- wiring board
- resin
- chip
- edge portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
11…樹脂基板(配線基板本体)、
12,13…配線層、
12P,13P…パッド部(配線層の一部)、
14,14a,14b,14c,15…ソルダレジスト層(保護膜/絶縁層)、
18,18a,18b,18c…開口部、
20…半導体チップ(被実装体)、
23…バンプ(電極端子)、
MA…チップの実装エリア、
EP,EP1,EP2,EP3…(開口部の)エッジ部、
P1〜P8…(開口部の)コーナー部、
SP1,SP2…段差部(樹脂貯留部)、
TP1,TP2…テーパ部(樹脂貯留部)。
Claims (7)
- 平面的に見て多角形状で、かつ実装面側にバンプ状の電極端子を有する被実装体を実装するのに用いられる配線基板であって、
前記被実装体の電極端子と接続される配線層が形成された配線基板本体と、
前記配線基板本体の最表層に設けられ、コーナー部を除いて前記被実装体の実装エリアの外周に沿ってエッジ部が位置するように形成され、かつ前記コーナー部において局所的に広く開口されるように形成され、前記実装エリアにおいて少なくとも前記配線層の一部を露出させた開口部を有する絶縁性の保護膜とを備え、
前記保護膜は、前記開口部の外側の領域と内側のランド状の領域とに分断され、前記開口部の外側の領域において前記被実装体を実装したときに該被実装体と前記保護膜の付いた配線基板本体との間に充填される樹脂を一時的に貯留させておくための樹脂貯留部を備え、
前記樹脂貯留部は、前記開口部のエッジ部近傍の部分が前記実装エリアの内側に向かって大きく開口されるよう、前記開口部のエッジ部に接する側の前記保護膜の薄い部分と該保護膜の薄い部分の外側に延在する前記保護膜の厚い部分とから構成された段差部を前記開口部のエッジ部に沿って有することを特徴とする配線基板。 - 前記開口部のエッジ部が、前記コーナー部を除いて前記被実装体の実装エリアの内側に位置していることを特徴とする請求項1に記載の配線基板。
- 前記開口部のエッジ部が、前記被実装体の実装エリアの外側に位置していることを特徴とする請求項1に記載の配線基板。
- 平面的に見て多角形状で、かつ実装面側にバンプ状の電極端子を有する被実装体を実装するのに用いられる配線基板であって、
前記被実装体の電極端子と接続される配線層が形成された配線基板本体と、
前記配線基板本体の最表層に設けられ、コーナー部を除いて前記被実装体の実装エリアの外周に沿ってエッジ部が位置するように形成され、かつ前記コーナー部において局所的に広く開口されるように形成され、前記実装エリアにおいて少なくとも前記配線層の一部を露出させた開口部を有する絶縁性の保護膜とを備え、
前記保護膜は、前記開口部の外側の領域と内側のランド状の領域とに分断され、前記開口部の外側の領域において前記被実装体を実装したときに該被実装体と前記保護膜の付いた配線基板本体との間に充填される樹脂を一時的に貯留させておくための樹脂貯留部を備え、
前記樹脂貯留部は、前記開口部のエッジ部近傍の部分が前記実装エリアの内側に向かって大きく開口されるようテーパ状に形成された構造を有していることを特徴とする配線基板。 - 前記開口部のエッジ部が、前記コーナー部を除いて前記被実装体の実装エリアの内側に位置していることを特徴とする請求項4に記載の配線基板。
- 前記開口部のエッジ部が、前記被実装体の実装エリアの外側に位置していることを特徴とする請求項4に記載の配線基板。
- 前記絶縁性の保護膜は、ソルダレジスト層であり、
前記被実装体は、前記配線基板にフリップチップ接合され、
前記被実装体と前記配線基板との間に充填される樹脂は、アンダーフィル樹脂であることを特徴とする請求項1乃至6のいずれか1項に記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008139818A JP5015065B2 (ja) | 2008-05-28 | 2008-05-28 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008139818A JP5015065B2 (ja) | 2008-05-28 | 2008-05-28 | 配線基板 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009289914A JP2009289914A (ja) | 2009-12-10 |
JP2009289914A5 JP2009289914A5 (ja) | 2011-05-12 |
JP5015065B2 true JP5015065B2 (ja) | 2012-08-29 |
Family
ID=41458859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008139818A Active JP5015065B2 (ja) | 2008-05-28 | 2008-05-28 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5015065B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012009586A (ja) * | 2010-06-24 | 2012-01-12 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及び配線基板の製造方法 |
JP5732238B2 (ja) * | 2010-11-29 | 2015-06-10 | シャープ株式会社 | 固体撮像装置および電子情報機器 |
JP5915225B2 (ja) * | 2012-02-10 | 2016-05-11 | 凸版印刷株式会社 | 配線基板及びそれを用いた半導体装置 |
JP2014044979A (ja) * | 2012-08-24 | 2014-03-13 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2014072372A (ja) * | 2012-09-28 | 2014-04-21 | Ibiden Co Ltd | プリント配線板の製造方法及びプリント配線板 |
JP7539309B2 (ja) | 2020-12-16 | 2024-08-23 | 日本特殊陶業株式会社 | 配線基板 |
TWI823452B (zh) | 2022-06-30 | 2023-11-21 | 頎邦科技股份有限公司 | 半導體封裝構造及其電路板 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11111894A (ja) * | 1997-10-02 | 1999-04-23 | Fujitsu Ltd | フリップチップ実装用基板 |
JP3497464B2 (ja) * | 2000-11-24 | 2004-02-16 | 沖電気工業株式会社 | 半導体装置を実装する実装基板および実装構造 |
JP2005175113A (ja) * | 2003-12-10 | 2005-06-30 | Fdk Corp | フリップチップ実装用プリント配線基板 |
JP2007220740A (ja) * | 2006-02-14 | 2007-08-30 | Elpida Memory Inc | 半導体装置及びその製造方法 |
-
2008
- 2008-05-28 JP JP2008139818A patent/JP5015065B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009289914A (ja) | 2009-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7880276B2 (en) | Wiring board and semiconductor device | |
JP4971243B2 (ja) | 配線基板 | |
JP4901458B2 (ja) | 電子部品内蔵基板 | |
JP6584939B2 (ja) | 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法 | |
TWI419300B (zh) | 內建電子零件之基板及其製造方法 | |
JP5015065B2 (ja) | 配線基板 | |
JP2008252026A (ja) | 半導体装置 | |
JP6458801B2 (ja) | 半導体装置およびその製造方法 | |
KR20000076384A (ko) | 반도체 패키지 | |
JP2007110081A (ja) | ボイド防止型回路基板及びそれを有する半導体パッケージ | |
WO2015198836A1 (ja) | 半導体装置およびその製造方法 | |
US6707162B1 (en) | Chip package structure | |
WO2015198838A1 (ja) | 半導体装置およびその製造方法 | |
JPH11186322A (ja) | フリップチップ実装用基板及びフリップチップ実装構造 | |
JP6586952B2 (ja) | 半導体装置およびその製造方法 | |
JP2005340448A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2007189005A (ja) | 半導体装置の実装構造 | |
JP5229267B2 (ja) | 電子装置 | |
JP2010212421A (ja) | 半導体装置 | |
JP4525148B2 (ja) | 半導体装置およびその製造方法 | |
KR100713912B1 (ko) | 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법 | |
JP4561969B2 (ja) | 半導体装置 | |
JP6467797B2 (ja) | 配線基板、配線基板を用いた半導体装置およびこれらの製造方法 | |
JP2004055660A (ja) | 配線基板及び半導体装置 | |
JP4591715B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110325 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120606 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5015065 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |